DE19645440C2 - Verfahren zur Isolierung von Bauelementen einer Halbleiter-Vorrichtung - Google Patents

Verfahren zur Isolierung von Bauelementen einer Halbleiter-Vorrichtung

Info

Publication number
DE19645440C2
DE19645440C2 DE19645440A DE19645440A DE19645440C2 DE 19645440 C2 DE19645440 C2 DE 19645440C2 DE 19645440 A DE19645440 A DE 19645440A DE 19645440 A DE19645440 A DE 19645440A DE 19645440 C2 DE19645440 C2 DE 19645440C2
Authority
DE
Germany
Prior art keywords
oxide film
layer
spacer
carried out
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19645440A
Other languages
English (en)
Other versions
DE19645440A1 (de
Inventor
Young Bog Kim
Sung Ju Kwon
Byung Jin Cho
Jong Choul Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19645440A1 publication Critical patent/DE19645440A1/de
Application granted granted Critical
Publication of DE19645440C2 publication Critical patent/DE19645440C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Isolierung von Bau­ elementen einer Halbleitervorrichtung gemäß Anspruch 1, sie betrifft insbesondere die Einschränkung der Vogelschnabel (bird's beak)-Bildung beim LOCOS-Verfahren und die Kontrolle der Ätztiefe bei dem Aushöhlungs-LOCOS-Verfahren sowie ein Verfahren zur Erzielung einer solchen Einschränkung und Kon­ trolle.
Aus der Druckschrift DE 38 32 450 A1 ist ein Verfahren zur Iso­ lierung der Elemente von Halbleiter-Vorrichtungen bekannt, das folgende Stufen umfasst: Bildung einer Spannungspufferschicht auf einem Halbleiter-Substrat; Tempern in einer Stickstoff enthaltenden Gasatmosphäre unter Bildung einer Schicht mit an­ gereichertem Stickstoff an der Grenzfläche zwischen dem Halb­ leiter-Substrat und der Pufferschicht; Abscheidung einer Oxi­ dationsverhinderungsschicht auf der gesamten resultierenden Struktur; Selektives Ätzen der Oxidationsverhinderungsschicht und der Pufferschicht in einem Feldbereich unter Bildung eines ersten vertieften Bereiches; und Bildung eines Feldoxidfilms in einem Oxidationsprozess.
Aus der US 5 399 520 A ist auch ein Verfahren zur Herstellung eines Feldoxidfilms in einer Halbleitervorrichtung bekannt, wobei der bird's beak-Effekt verringert werden soll.
Aus den Druckschriften US 5 298 451 A, US 5 256 895 A und US 5 087 586 A ist es bekannt, Elemente einer Halbleitervorrichtung unter Bildung eines vertieften Bereichs zu isolieren.
Die meisten der derzeit gebräuchlichen Elementisolierungsver­ fahren stehen im Zusammenhang mit dem LOCOS-Verfahren (Verfah­ ren zur lokalen Oxidation von Silicium. Insbesondere die Aus­ höhlungs-LOCOS-Verfahren werden in großem Umfange angewendet zur Erzielung guter Profile von Feldoxidfilmen.
Ein konventionelles Aushöhlungs-LOCOS-Verfahren wird nachste­ hend im einzelnen in Verbindung mit den Fig. 1A bis 1D be­ schrieben.
Die Fig. 1A zeigt einen Querschnitt, bei dem zuerst ein Pad- Oxidfilm 12 auf ein Silicium-Substrat 11 aufgebracht und da­ nach ein dicker Nitridfilm auf dem Pad-Oxidfilm 12 gebildet worden ist.
Dann werden der Nitridfilm 13 und der Pad-Oxidfilm 12 nachein­ ander in einem vorgegebenen Bereich geöffnet (freigelegt) durch ein selektives Ätzverfahren mit einer Maske, beispiels­ weise einem Photoresist-Muster (nicht dargestellt), um einen Feldbereich 14 zu erzeugen, durch den hindurch ein vorgegebe­ ner Bereich des Siliciumsubstrats 11 freigelegt wird.
Danach wird auf der gesamten resultierenden Struktur ein dün­ ner Oxynitridfilm abgeschieden und das Ganze wird dann einer Oberflächen-Trockenätzung unterworfen unter Bildung eines Ni­ trid-Abstandhalters 15 an der Seitenwand, der besteht aus dem gemusterten. Nitridfilm 13 und dem Pad-Oxidfilm 12, wie in Fig. 1C dargestellt. Danach wird der freigelegte Feldbereich 14 des Siliciumsubstrats 11 bis zu einer vorgegebenen Tiefe von bei­ spielsweise etwa 30 bis 80 nm (300-800 Å) trocken geätzt. Dies wird durch die Bezugsziffer 16 angezeigt.
Die Fig. 1D zeigt einen Querschnitt, nachdem ein Feldoxidfilm 17 durch Oxidation bei hoher Temperatur gebildet worden ist, woran sich die Entfernung aller Filme anschließt mit Ausnahme des Feldoxidfilms, die stapelförmig auf das Siliciumsubstrat 11 aufgebracht worden sind. In der Fig. 1D bezeichnet die Be­ zugsziffer 18 einen Vogelschnabel (bird's beak).
Obgleich bei einem solchen konventionellen Verfahren ein Ni­ trid-Abstandhalter verwendet wird, ist dies nicht ausreichend, um die Bildung eines Vogelschnabels (bird's beak) entlang des Pad-Oxidfilms zu verhindern. Außerdem ist es dann, wenn das Siliciumsubstrat nach dem konventionellen Verfahren trocken geätzt wird, schwierig, die Ätztiefe, insbesondere von weniger als 50 nm (500 Å) zu kontrollieren. Möglich ist es zwar, die Reproduzierbarkeit ist jedoch sehr schlecht. Das trockene Ät­ zen führt zu großen Schäden. Es wurde gefunden, daß bei dem konventionellen Verfahren große Schwankungen an dem Profil des. Feldoxidfilms und dem Vogelschnabel (bird's beak) auftreten. Außerdem führt der dicke Nitrid-Abstandhalter, der verwendet wird, um eine aktive Region zu gewährleisten, zu einem Problem in bezug auf die Herstellung eines dünnen Feldoxidfilms.
Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, die obengenannten Probleme, die bei dem Stand der Technik auf­ treten, zu überwinden und ein Verfahren zur Isolierung der Elemente von Halbleiter-Vorrichtungen zu schaffen, mit dessen Hilfe die Bildung eines Vogelschnabels (bird's beak) in einem solchen beträchtlichen Umfang eingeschränkt werden kann, daß ein großer aktiver Bereich gewährleistet ist, die Ätztiefe ei­ nes Halbleiter-Substrats kontrolliert werden kann und gute Profile des Feldoxidfilms reproduziert werden können.
Erfindungsgemäß wird diese Aufgabe durch die Merkmale des An­ spruchs 1 gelöst.
Wie nachstehend näher beschrieben, kann erfindungsgemäß der Vogelschnabel (bird's beak) beschränkt werden durch Anreiche­ rung von Stickstoffatomen zwischen dem Pad-Oxidfilm und dem Siliciumsubstrat und die Ätztiefe des Siliciumsubstrats kann durch Anwendung eines Naßätzverfahrens kontrolliert werden zur Entfernung des Oxids, das auf das Siliciumsubstrat aufgewach­ sen ist, bei einer niedrigen Temperatur nach der Bildung des Nitrid-Abstandhalters, wodurch gute Profile des Feldoxidfilms wiedergegeben werden.
Weitere Aspekte der Erfindung gehen aus der nachfol­ genden Beschreibung bevorzugter Ausführungsformen unter Bezug­ nahme auf die beiliegenden Zeichnungen hervor. Es zeigen:
Fig. 1A bis 1D schematische Querschnittsansichten, die konven­ tionelle Aushöhlungs-LOCOS-Verfahren erläutern;
Fig. 2A bis 2F schematische Querschnittsansichten, die ein Verfahren zur Isolierung der Elemente von Halbleiter-Vorrich­ tungen gemäß der vorliegenden Erfindung erläutern.
Die Anwendung der bevorzugten Ausführungsformen der Erfindung wird am besten verständlich anhand der beiliegenden Zeichnun­ gen, in denen gleiche Bezugsziffern für gleiche bzw. sich ent­ sprechende Teile verwendet werden.
In den Fig. 2A bis 2F ist ein Verfahren zur Isolierung der Elemente von Halbleiter-Vorrichtungen gemäß der vorliegenden Erfindung erläutert.
Wie in Fig. 2A dargestellt, wird zuerst ein Pad-Oxidfilm 22 in einer Dicke von etwa 5 bis 20 nm (50 bis 200 Å) auf einem Si­ liciumsubstrat 21 gebildet, das dann bei 800 bis 1000°C und bei 1,33 bis 13,32 kPa (10-100 Torr) etwa 0,5 bis 2 h lang in einer NH3-Gasatmosphäre geglüht (getempert) wird unter Bil­ dung einer Oxynitridschicht 100, in der Stickstoffatome ange­ reichert sind, an der Grenzfläche zwischen dem Siliciumsub­ strat 21 und dem Pad-Oxidfilm 22. Danach wird ein Oxidations­ verhinderungs-Nitridfilm 23 in einer Dicke von etwa 100 bis 300 nm (1000-3000 Å) abgeschieden.
Anschließend werden der Nitridfilm 23 und der Pad-Oxidfilm 22 nacheinander in einem vorgegebenen Bereich durch ein Ätzver­ fahren unter Verwendung einer Maske freigelegt zur Herstellung eines Feldbereiches. In diesem Augenblick wird auch die Oxyni­ tridschicht 100 selektiv geätzt, wie in Fig. 2B dargestellt.
Fig. 2C zeigt einen Querschnitt, nachdem ein Abstandhalter- Nitridfilm 25 an der Seitenwand gebildet worden ist, der aus dem Nitridfilm 23 besteht, wonach der Pad-Oxidfilm 22 und der Oxynitridfilm 100 freigelegt werden. Zu diesem Zweck wird ein Nitridfilm in Form einer dünnen Schicht mit einer Dicke von beispielsweise 10 bis 70 nm (100-700 Å) auf der gesamten Oberfläche der resultierenden Struktur abgeschieden und dann einer Ätzung unterworfen zur Bildung des Abstandhalter-Nitrid­ films 25.
Danach läßt man ein Oxid 200 bis zu einer Dicke von 100 nm (1000 Å) auf das Siliciumsubstrat 21 des Feldbereiches 24 auf­ wachsen, wie in Fig. 2D dargestellt. Diese Oxidation wird bei einer verhältnismäßig niedrigen Temperatur von beispielsweise etwa 700 bis 900°C durchgeführt. Es sei darauf hingewiesen, daß das Oxid 200 kein Feldoxid ist, sondern eine Art Opferschicht zum Ätzen des Siliciumsubstrats 21. Ein Grund dafür, warum das Siliciumsubstrat bei derart niedrigen Temperaturen oxidiert wird, ist der, daß die zwischen dem Abstandhalter- Nitridfilm 25 und dem Siliciumsubstrat 21 bei der Oxidation entstehenden Spannungen groß werden, wodurch die Bildung des Vogelschnabels (bird's beak) praktisch eliminiert wird. Da das aufgewachsene Oxid 200 eine vertikale Seitenwand aufweist, kann auch ein anisotropes Silicium-Vertiefungsprofil erhalten werden, wenn das Oxid 200 entfernt wird.
Die Fig. 2E zeigt einen Querschnitt, nachdem das dünne Oxid 200 in dem Feldbereich unter Verwendung einer HF-Lösung ent­ fernt worden ist unter Bildung eines vertieften ausgehöhlten Bereiches 300. Zu diesem Zeitpunkt liegt die Tiefe, bis zu der das Siliciumsubstrat 21 geätzt worden ist, in dem Bereich von etwa 10 bis 50 nm (100-500 Å). Es muß berücksichtigt werden, daß die Tiefe durch das Wachstum des Oxids 200 in dem vorher­ gehenden Verfahren bestimmt wird. Das Oxid 200 kann in einer geringen Menge zurückbleiben, d. h. seine Ätzung kann in einem Bereich von etwa 80 bis 100% gesteuert (kontrolliert) werden.
Schließlich wird ein Feldoxidfilm 27 in einer Dicke von etwa 200 bis 500 nm (2000-5000 Å) bei einer hohen Temperatur von etwa 1000 bis 1200°C gebildet und alle anderen Filme, die auf dem Siliciumsubstrat 21 gebildet worden sind, werden entfernt.
Wie aus der vorstehenden Beschreibung ersichtlich, nehmen dann, wenn das Siliciumsubstrat oxidiert wird unter Bildung des Oxidfilms die Spannungen in dem Abstandhalter-Nitridfilm zu, wodurch das Fortschreiten der Diffusion von Sauerstoff in das Pad gemäß der vorliegenden Erfindung verlangsamt wird. Wenn Sauerstoff in das Pad-Oxid diffundiert, werden bis zu ei­ nem gewissen Grade Stickstoffatome in der Grenzfläche zwischen dem Siliciumsubstrat und dem Pad-Oxidfilm angereichert, die eine weitere Diffusion des Sauerstoffs verhindern, wodurch die Bildung eines Vogelschnabels (bird's beak) vermindert wird.
Außerdem verleiht die Verwendung eines Opferoxidfilms dem Si­ liciumsubstrat ein praktisch vertikales Profil und ermöglicht es, die Aushöhlungstiefe in geeigneter Weise zu kontrollieren (zu steuern). Auf diese Weise können gute Profile des Fel­ doxidfilms reproduziert werden. Darüber hinaus treten die De­ fekte, die den Ätzschäden zuzuschreiben sind, wie sie beim Naßätzen auftreten, erfindungsgemäß nicht auf, weil der Opfer­ oxidfilm auf nassem Wege entfernt wird.

Claims (11)

1. Verfahren zur Isolierung von Bauelementen einer Halbleitervorrichtung, welches folgende Stufen umfaßt:
Bildung einer Pufferschicht (22) auf einem Halbleiter-Substrat (21);
Wärmebehandlung in einer Stickstoff enthaltenden Gasatmosphäre unter Bildung einer Schicht (100) mit angereichertem Stickstoff an der Grenzfläche zwischen dem Halbleiter- Substrat (21) und der Pufferschicht (22);
Abscheidung einer Oxidationsverhinderungsschicht (23) auf der gesamten resultieren­ den Struktur;
selektives Ätzen der Oxidationsverhinderungsschicht (23) und der Pufferschicht(22) in einem Feldbereich unter Bildung eines ersten vertieften Bereiches;
Bildung eines Abstandhalters (25) zur Einschränkung der Bildung eines Vogelschnabels an der Seitenwand des ersten vertieften Bereiches;
Bildung eines Opferoxidfilms (200) in einem ersten Oxidationsprozeß;
Entfernung des Opferoxidfilms (200) in einem Naßätzprozeß unter Bildung eines zweiten vertieften Bereiches (300) in dem Halbleiter-Substrat (21); und
Bildung eines Feldoxidfilms (27) in einem zweiten Oxidationsprozeß.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Wärmebehandlung in einer NH3-Gasatmosphäre durchgeführt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Wärmebehandlung bei einer Temperatur von etwa 800 bis 1000°C und bei einem Druck von 1,33 bis 13,32 kPa für 0,5 bis 2 h durchgeführt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeich­ net, daß das selektive Ätzen durchgeführt wird, bis die mit Stickstoff angereicherte Schicht (100) geätzt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeich­ net, daß der Abstandhalter (25) in Richtung der Seitenwand gebildet wird, wobei seine Dicke in dem Bereich von 10 bis 70 nm liegt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeich­ net, daß der zweite vertiefte Bereich (300) eine Tiefe von 10 bis 50 nm aufweist.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeich­ net, daß der erste Oxidationsprozeß (200) bei einer Temperatur von 700 bis 900°C durchgeführt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Opferoxidfilm in einer Dicke von 10 bis 100 nm gebildet wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeich­ net, daß der Opferoxidfilm (200) in einem Bereich von 80 bis 100% seiner Gesamtdicke entfernt wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeich­ net, daß die Oxidationsverhinderungsschicht (23) und der Abstandhalter (25) jeweils ei­ nen Nitridfilm umfassen.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Pufferschicht (22) einen Oxidfilm umfaßt.
DE19645440A 1995-11-03 1996-11-04 Verfahren zur Isolierung von Bauelementen einer Halbleiter-Vorrichtung Expired - Fee Related DE19645440C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039693A KR100197651B1 (ko) 1995-11-03 1995-11-03 반도체 소자의 소자 분리막 제조방법

Publications (2)

Publication Number Publication Date
DE19645440A1 DE19645440A1 (de) 1997-05-07
DE19645440C2 true DE19645440C2 (de) 2002-06-20

Family

ID=19432953

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19645440A Expired - Fee Related DE19645440C2 (de) 1995-11-03 1996-11-04 Verfahren zur Isolierung von Bauelementen einer Halbleiter-Vorrichtung

Country Status (7)

Country Link
US (1) US5719086A (de)
JP (1) JP2875787B2 (de)
KR (1) KR100197651B1 (de)
CN (1) CN1073745C (de)
DE (1) DE19645440C2 (de)
GB (1) GB2306780B (de)
TW (1) TW312039B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209367B1 (ko) * 1996-04-22 1999-07-15 김영환 반도체 소자의 소자분리 절연막 형성방법
KR100232899B1 (ko) * 1997-06-02 1999-12-01 김영환 반도체소자의 소자분리막 제조방법
KR100235950B1 (ko) * 1997-06-26 1999-12-15 김영환 반도체 소자의 필드 산화막 제조방법
US5940718A (en) * 1998-07-20 1999-08-17 Advanced Micro Devices Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation
KR100369776B1 (ko) * 1999-12-28 2003-01-30 페어차일드코리아반도체 주식회사 반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법
KR100672761B1 (ko) * 2001-06-28 2007-01-22 주식회사 하이닉스반도체 콘택 플러그 형성방법
US6495430B1 (en) * 2002-05-21 2002-12-17 Macronix International Co., Ltd. Process for fabricating sharp corner-free shallow trench isolation structure
KR100672753B1 (ko) 2003-07-24 2007-01-22 주식회사 하이닉스반도체 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법
US7804143B2 (en) * 2008-08-13 2010-09-28 Intersil Americas, Inc. Radiation hardened device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832450A1 (de) * 1987-10-19 1989-04-27 Ncr Co Verfahren zum bilden von feldoxidbereichen in einem siliziumsubstrat
US5087586A (en) * 1991-07-03 1992-02-11 Micron Technology, Inc. Process for creating fully-recessed field isolation regions by oxidizing a selectively-grown epitaxial silicon layer
US5256895A (en) * 1987-02-24 1993-10-26 Sgs-Thomson Microelectronics, Inc. Pad oxide protect sealed interface isolation
US5298451A (en) * 1991-04-30 1994-03-29 Texas Instruments Incorporated Recessed and sidewall-sealed poly-buffered LOCOS isolation methods
US5399520A (en) * 1993-03-31 1995-03-21 Hyundai Electronics Industries Co., Ltd. Method for the formation of field oxide film in semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965445A (ja) * 1982-10-05 1984-04-13 Matsushita Electronics Corp 半導体素子分離領域の形成方法
JPS5975667A (ja) * 1982-10-25 1984-04-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS6072245A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
NL8800903A (nl) * 1988-04-08 1989-11-01 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden.
KR940003224B1 (ko) * 1991-10-12 1994-04-16 금성일렉트론 주식회사 반도체 소자의 격리방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256895A (en) * 1987-02-24 1993-10-26 Sgs-Thomson Microelectronics, Inc. Pad oxide protect sealed interface isolation
DE3832450A1 (de) * 1987-10-19 1989-04-27 Ncr Co Verfahren zum bilden von feldoxidbereichen in einem siliziumsubstrat
US5298451A (en) * 1991-04-30 1994-03-29 Texas Instruments Incorporated Recessed and sidewall-sealed poly-buffered LOCOS isolation methods
US5087586A (en) * 1991-07-03 1992-02-11 Micron Technology, Inc. Process for creating fully-recessed field isolation regions by oxidizing a selectively-grown epitaxial silicon layer
US5399520A (en) * 1993-03-31 1995-03-21 Hyundai Electronics Industries Co., Ltd. Method for the formation of field oxide film in semiconductor device

Also Published As

Publication number Publication date
GB2306780A (en) 1997-05-07
JPH09181069A (ja) 1997-07-11
CN1156325A (zh) 1997-08-06
KR970030626A (ko) 1997-06-26
GB9622822D0 (en) 1997-01-08
CN1073745C (zh) 2001-10-24
GB2306780B (en) 2000-03-08
DE19645440A1 (de) 1997-05-07
KR100197651B1 (ko) 1999-06-15
TW312039B (de) 1997-08-01
JP2875787B2 (ja) 1999-03-31
US5719086A (en) 1998-02-17

Similar Documents

Publication Publication Date Title
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE4441542B4 (de) SOI-Halbleitervorrichtung mit Inselbereichen und Verfahren zu deren Herstellung
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE69634675T2 (de) Verfahren zur Isolierung einer Halbleiteranordnung
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE19727397A1 (de) Verfahren zur Herstellung eines Flashspeicherelementes
DE3131746C2 (de) Verfahren zur dielektrischen Isolation einer Halbleiterschaltungsanordnung
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE19645440C2 (de) Verfahren zur Isolierung von Bauelementen einer Halbleiter-Vorrichtung
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE3537047A1 (de) Schnabelreduzierendes planox-verfahren fuer die herstellung integrierter elektronischer komponenten
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
EP0001038B1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE19732237C2 (de) Verfahren zum Bilden eines mehrschichtigen Wafers und mehrschichtiger Wafer
DE4447148C2 (de) Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung
DE19823742B4 (de) Verfahren zum Bilden eines Isolationsbereichs in einem Halbleitersubstrat
DE2703618A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE3411960A1 (de) Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung
DE19747587C2 (de) Verfahren zum Bilden eines Feldoxids einer Halbleitervorrichtung
DE19608883A1 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE10306310A1 (de) Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N¶2¶-Implantierung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee