DE19619408A1

DE19619408A1 - Frequency synthesiser circuit e.g. for radio receiver

Info

Publication number: DE19619408A1
Application number: DE1996119408
Authority: DE
Inventors: Bodo Dr Ing Harders
Original assignee: C Plath GmbH Nautisch Elektronische Technik
Current assignee: Plath 20097 Hamburg De GmbH
Priority date: 1996-05-14
Filing date: 1996-05-14
Publication date: 1997-11-20
Anticipated expiration: 2016-05-15
Also published as: DE19619408C2

Abstract

The synthesiser includes a phase feed back control circuit consisting of a reference generator (1), a prescaler (2), a phase detector (3), a loop filter (4), a voltage controlled oscillator (5) and a programmable frequency divider (6). An additional frequency detector (7) controlled by direct digital frequency synthesis (8) assists the transient response. Preferably, the clock signal for direct digital frequency synthesis can be variable and the output signal is constant. The signals which are fed to the additional frequency detector are of a higher frequency than those for the phase detector of the control loop.

Description

Die Erfindung betrifft eine Frequenzsyntheseschaltung ge mäß dem Oberbegriff des Anspruches 1.The invention relates to a frequency synthesis circuit ge according to the preamble of claim 1.

Bei dem Entwurf einer Frequenzsyntheseschaltung tritt häu fig das Problem auf, gegensätzliche technische Forderungen zu berücksichtigen, wie beispielsweise ein möglichst fein stufiges, schnelles und störungsfreies Einstellen der Fre quenzen und ein rauscharmes, von nichtharmonischen Störsi gnalen befreites Signal zu schaffen. Darüberhinaus sollen auch kaufmännische Aspekte (z. B. kostengünstige Fertigung) beachtet werden. Je nach Anwendung der Frequenzsynthese können die verschiedenen Eigenschaften gezielt optimiert werden. Eine einschleifige Frequenzsynthese wird man dann wählen, wenn eine besonders preisgünstige Lösung gesucht wird, bei der die Einschwingzeit der Regelschleife nur eine untergeordnete Rolle spielt und das Frequenzraster relativ grob ist. Bei feinerem Frequenzraster und gleich zeitig höheren Anforderungen an die Umschaltgeschwindig keit wird man sich für eine mehrschleifige Lösung ent scheiden, wobei jedoch wegen des oder der Mischer als Ver bindungsglied der einzelnen Regelkreise mit störenden Mischsignalen zu rechnen ist. Kommt es auf sehr hohe Schaltgeschwindigkeit, weitem Frequenzbereich und geringem Seitenbandrauschen an, so bietet sich ein digitaler Syn thesizer an, der außerdem eine extrem feine Auflösung er möglicht allerdings auch nichtharmonische Störlinien er zeugt, die für viele Anwendungen nicht tragbar sind. When designing a frequency synthesis circuit often occurs fig the problem, contradicting technical requirements to consider, such as one as fine as possible staged, quick and trouble-free setting of Fre sequences and a low-noise, non-harmonic interference free signal to create. Beyond that also commercial aspects (e.g. cost-effective production) get noticed. Depending on the application of frequency synthesis can optimize the various properties in a targeted manner will. One then becomes a single-loop frequency synthesis choose if you are looking for a particularly affordable solution at which the settling time of the control loop only plays a subordinate role and the frequency grid is relatively rough. With a finer frequency grid and the same higher demands on the switching speed You will find a multi-loop solution divorce, but because of the mixer or mixers as Ver link of the individual control loops with disruptive Mixed signals can be expected. It comes down to very high Switching speed, wide frequency range and low Sideband noise, so there is a digital syn thesizer, which also has an extremely fine resolution non-harmonic interference lines are also possible creates that are not portable for many applications.

Wie oben erwähnt, werden aber auch Frequenzsyntheseschal tungen benötigt, bei denen mehrere Eigenschaften optimiert sein müssen, beispielsweise bei Einsatz in Meßgeräten oder in hochwertigen Funkempfängern.As mentioned above, however, are also frequency synthesis scarf needed in which several properties are optimized must be, for example when used in measuring devices or in high quality radio receivers.

Bei Einsatz einer Frequenzsyntheseschaltung in modernen Funkempfängern sind neben stark gedämpfter Nebenlinien, geringem Seitenbandrauschen - insbesondere bei mehrkanali gen Empfängern - hohe Umschaltgeschwindigkeit gefordert. Zur Verkürzung der Umschaltzeiten einer Frequenzsyn theseschaltung werden häufig frequenzempfindliche Phasen detektoren ("three-state phase detector") eingesetzt, die gegenüber Phasendetektoren ohne Frequenzempfindlichkeit das Einschwingverhalten erheblich verbessern. Eine weitere Verkürzung der Umschaltgeschwindigkeit kann mit Hilfe ei nes zusätzlichen Frequenzdetektors erreicht werden, wie aus verschiedenen Literaturstellen zu entnehmen ist, bei spielsweise aus "Phaselock Techniques", Floyd M. Gardner, 1979, S. 84 bis 87, oder aus "Phase-locked Loop Circuit Design", Dan H. Wolaver, 1991, in der auf den Seiten 174 bis 183 eine Einschwinghilfe mit einem "slip detector" beschrieben wird. Desweiteren sind diverse Schaltungen mit einem Frequenzdetektor als Einschwinghilfe bekannt. In der DE 34 07 582 A1 wird eine Regelschleife mit einem AFC- und Costas-Phasendetektor und einem gemeinsamen Integra tor-Schleifenfilter angegeben. Die DE 24 03 892 C2 be schreibt eine Verkürzung der Umschaltzeit durch Erweite rung des Fangbereiches, indem zusätzlich zum Phasendetek tor in der Regelschleife ein Frequenzdiskriminator an den Ausgang des Phasendetektors gekoppelt ist, der feststellt, ob die Frequenz des Ausgangssignales des spannungsgesteu erten Oszillators innerhalb eines vorbestimmten Fangberei ches liegt, und der dementsprechend das Ausgangssignal des Phasendetektors beeinflußt.When using a frequency synthesis circuit in modern In addition to heavily damped secondary lines, radio receivers low sideband noise - especially with multi-channel gen receivers - high switching speed required. To shorten the switching times of a frequency syn thesis circuit often become frequency-sensitive phases detectors ("three-state phase detector") used, the compared to phase detectors without frequency sensitivity significantly improve the transient response. Another Shortening the changeover speed can be done with the help of ei nes additional frequency detector can be achieved, such as can be seen from various references, at for example from "Phaselock Techniques", Floyd M. Gardner, 1979, pp. 84 to 87, or from "Phase-locked Loop Circuit Design ", Dan H. Wolaver, 1991, in which on pages 174 up to 183 a transient with a "slip detector" is described. Furthermore there are various circuits known with a frequency detector as a transient. In DE 34 07 582 A1 is a control loop with a AFC and Costas phase detector and a common integra Tor loop filter specified. DE 24 03 892 C2 be writes a shortening of the changeover time by expansions tion of the capture range, in addition to the phase detection in the control loop, a frequency discriminator to the Output of the phase detector is coupled, which determines whether the frequency of the output signal of the voltage control first oscillator within a predetermined catch range ches, and accordingly the output signal of Phase detector affected.

Aber auch andere Verfahren zur Erhöhung der Umschaltge schwindigkeit sind bekannt, wie z. B. das Verfahren mit gebrochenen Teilungsverhältnissen (Fractional-N-Technik). But other methods to increase the Umschaltge Speed is known, such as B. the procedure with broken division ratios (Fractional-N technique).

Bei diesem Verfahren kann trotz feinstufiger Frequenzein stellung eine hohe Regelbandbreite realisiert werden, die neben verbessertem Seitenbandrauschen schnelles Einschwin gen ermöglicht. Allerdings ist hierbei zu beachten, daß eine Kompensation der durch das gebrochene Teilungsver hältnis bedingten Phasenstörungen erforderlich wird.This method can be used despite the finely tuned frequency position, a high control bandwidth can be realized in addition to improved sideband noise, fast start-up gene enables. However, it should be noted that a compensation of the fractional ver ratio-related phase disorders is required.

In der DE 34 36 926 C2 wird ein Frequenzgenerator angege ben, bei dem anstelle eines Frequenzteilers mit gebroche nem Teilungsverhältnis in der Rückführung des Regelkreises ein Mikrorechner eingesetzt wird, der die Funktion eines sich selbst passend einstellenden Frequenzteilers über nimmt. Damit wird es möglich, bei gebrochenen Tei lungsverhältnissen zwischen dem Ausgangssignal des span nungsgesteuerten Oszillators und der Vergleichsfrequenz am Phasendetektor die notwendige Impulsunterdrückungsschal tung zur Kompensation der Phasenstörungen zu realisieren.A frequency generator is specified in DE 34 36 926 C2 ben, where instead of a frequency divider with broken nem division ratio in the feedback of the control loop a microcomputer is used, which functions as a self-adjusting frequency divider takes. This makes it possible for broken parts ratios between the output signal of the span voltage-controlled oscillator and the comparison frequency on Phase detector the necessary pulse suppression scarf Realization to compensate for phase disturbances.

Der Erfindung liegt die Aufgabe zugrunde, bei einer Fre quenzsyntheseschaltung der eingangs genannten Art die Um schaltzeiten zu verkürzen, ohne daß das Seitenbandrauschen oder nichtharmonische Nebenlinien in ihrer Intensität er höht werden, was durch Vergrößern der Regelbandbreite im mer der Fall ist.The invention is based, with a Fre sequence synthesis circuit of the type mentioned the order to shorten switching times without the sideband noise or non-harmonic secondary lines in their intensity be increased, which is increased by increasing the control bandwidth in the is always the case.

Diese Aufgabe wird durch die im Anspruch 1 gekennzeichne ten Merkmale gelöst.This object is characterized in that in claim 1 characteristics solved.

Die Erfindung geht dabei von der bekannten Möglichkeit aus, die Umschaltgeschwindigkeit durch Einsatz eines zu sätzlichen Frequenzdetektors zu erhöhen. Dieser zusätzli che Frequenzdetektor erhält als Vergleichssignale einer seits das Referenzsignal der Frequenzsyntheseschaltung und andererseits das Ausgangssignal des spannungsgesteuerten Oszillators, dessen Frequenz mit Hilfe einer digitale Fre quenzsynthese geteilt wird. Diese digitale Frequenzsynthe se wird jedoch im Gegensatz zur üblichen Anwendung invers betrieben, d. h., das in der Frequenz normalerweise kon stante Taktsignal ist hierbei variabel - es ist das Aus gangssignal des spannungsgesteuerten Oszillators - und das errechnete (und ggf. über einen D/A-Wandler umgeformte) - Ausgangssignal der digitalen Frequenzsynthese ist konstant (im eingeschwungenen Zustand der Regelschleife). Am Aus gang des Frequenzdetektors erscheint je nachdem, ob die Frequenzdifferenz positiv oder negativ ist, ein entspre chend gepoltes Signal, das das Ausgangssignal des Phasen detektors beeinflußt, beispielsweise in der Art, wie in der o.a. Literaturstelle über die Einschwinghilfe mit einem "slip detector".The invention proceeds from the known possibility off, the switching speed by using a additional frequency detector to increase. This additional che frequency detector receives a as comparison signals hand the reference signal of the frequency synthesis circuit and on the other hand the output signal of the voltage controlled Oscillator, whose frequency with the help of a digital Fre sequence synthesis is shared. This digital frequency synthe However, in contrast to the usual application, it becomes inverse operated, d. that is, usually in frequency Constant clock signal is variable here - it is the end output signal of the voltage-controlled oscillator - and that calculated (and possibly converted via a D / A converter) - The output signal of the digital frequency synthesis is constant (in the steady state of the control loop). At the end frequency detector appears depending on whether the Frequency difference is positive or negative, a corre sponding accordingly polarized signal, which is the output signal of the phases Detector influenced, for example in the way in which o.a. Literature on the transient aid with a "slip detector".

Die Erfindung ist in Fig. 1 in Form eines Blockschaltbildes dargestellt. Der konventionelle und bekannte Phasenre gelkreis zur Erzeugung von Frequenzen in einem bestimmten Raster besteht aus einem Referenzgenerator (1), einem Vor teiler (2) mit dem Teilungsfaktor M, einem (frequenzemp findlichen) Phasendetektor (3), einem Schleifenfilter (4), einem spannungsgesteuertem Oszillator (VCO) (5) und einem programmierbaren Frequenzteiler (6) in der Rückführung mit dem Teilungsfaktor N. Erweitert ist dieser Phasenregel kreis durch einen zusätzlichen Frequenzdetektor (7), der das erste Eingangssignal vom Referenzgenerator und das zweite Eingangssignal von einer direkten digitalen Fre quenzsynthese (DDS) (8) erhält. Das VCO-Signal dient der digitalen Frequenzsynthese als Taktsignal.The invention is shown in FIG. 1 in the form of a block diagram. The conventional and known phase control circuit for generating frequencies in a certain grid consists of a reference generator ( 1 ), a divider ( 2 ) with the division factor M, a (frequency-sensitive) phase detector ( 3 ), a loop filter ( 4 ), one voltage-controlled oscillator (VCO) ( 5 ) and a programmable frequency divider ( 6 ) in the feedback with the division factor N. This phase-locked loop is expanded by an additional frequency detector ( 7 ), which receives the first input signal from the reference generator and the second input signal from a direct digital Fre quenzsynthese (DDS) ( 8 ) receives. The VCO signal is used for digital frequency synthesis as a clock signal.

Der Vorteil gegenüber der oben angegebenen Technik zur Erhöhung der Umschaltgeschwindigkeit mit Frequenzdetekto ren liegt im wesentlichen darin, daß nicht die Frequenz differenz der über den programmierbaren Teiler in der Rückführung heruntergeteilten Frequenz des spannungsge steuerten Oszillators mit dem Eingangssignal am (fre quenzempfindlichen) Phasendetektor gebildet wird, sondern daß die Frequenzdifferenz aus der Referenzfrequenz der Frequenzsyntheseeinrichtung und der um einen im allgemei nen sehr viel geringeren Faktor (als in der Rückführung der Phasenregelschleife) heruntergeteilten Frequenz des spannungsgesteuerten Oszillators abgeleitet wird. Die auf diese Weise erzeugte Differenzfrequenz (die natürlich nur während der Einschwingphase des Regelkreises auftritt) ist i.a. wesentlich größer als die Frequenzdifferenz, die an den Eingängen des (frequenzempfindlichen) Phasendetektors gleichzeitig anliegt. Ein Zahlenbeispiel soll diesen Sachverhalt verdeutlichen: Der spannungsgesteuerte Oszil lator soll den Frequenzbereich 40 MHz bis 50 MHz mit einem Frequenzraster von 40 kHz abdecken. Der programmierbare Teiler (N) in der Rückführung teilt das Oszillatorsignal auf 40 kHz (Phasenvergleichsfrequenz) und nimmt demzufolge Werte von 1000 bis 1250 ein. Die Referenzfrequenz betrage 10 MHz, der Vorteiler M für den Phasendetektor habe den Wert 250. Soll nun beispielsweise ein 40 kHz-Schritt von 45,0 MHz auf 45,04 MHz erfolgen, so erscheint am (fre quenzempfindlichen) Phasendetektor zunächst eine Frequenz differenz von 40 kHz : 1126 = 35,5 Hz, am zusätzlichen Fre quenzdetektor dagegen eine Frequenzdifferenz von 40 kHz : 4,504 = 8,88 kHz. Mit anderen Worten: Die Verkürzung der Einschwingzeit einer Frequenzsyntheseschaltung mit einem zusätzlichen Frequenzdetektor und einer (invers be triebenen) digitalen Frequenzsynthese gemäß der Erfindung wird dadurch erreicht, daß die Frequenzdifferenz der zu vergleichenden Signale am zusätzlichen Frequenzdetektor erheblich höher ist als am Phasendetektor. Die Ausgangs spannung des zusätzlichen Frequenzdetektors ist direkt proportional dem Verhältnis des Teilungsfaktors N in der Phasenregelschleife zu der Teilung, die durch die digitale Synthese dargestellt wird. Ein weiterer Vorteil gegenüber einer Frequenzsynthese nach dem Fractional-N-Verfahren besteht darin, daß eine Einrichtung zur Kompensation von Phasenstörungen nicht erforderlich ist.The advantage over the above technique for Increasing the switching speed with frequency detection ren is essentially that not the frequency difference of the programmable divider in the Feedback divided frequency of the voltage controlled oscillators with the input signal on (fre sequence sensitive) phase detector is formed, but that the frequency difference from the reference frequency of the Frequency synthesis device and one in general a much smaller factor (than in the return the phase locked loop) divided frequency of the voltage controlled oscillator is derived. The on difference frequency generated in this way (which of course only occurs during the settling phase of the control loop) i.a. much larger than the frequency difference that the inputs of the (frequency sensitive) phase detector is present at the same time. A numerical example is intended to illustrate this Clarifying the facts: The voltage-controlled Oszil lator should cover the frequency range 40 MHz to 50 MHz with a Cover frequency grid of 40 kHz. The programmable Divider (N) in the feedback divides the oscillator signal to 40 kHz (phase comparison frequency) and consequently takes Values from 1000 to 1250. The reference frequency is 10 MHz, the prescaler M for the phase detector Value 250. Now, for example, a 40 kHz step of 45.0 MHz to 45.04 MHz, then appears on (fre phase-sensitive) phase detector first a frequency difference of 40 kHz: 1126 = 35.5 Hz, at additional Fre frequency detector, however, a frequency difference of 40 kHz: 4.504 = 8.88 kHz. In other words, the shortening the settling time of a frequency synthesis circuit an additional frequency detector and an (inverse be driven) digital frequency synthesis according to the invention is achieved in that the frequency difference of the comparative signals at the additional frequency detector is considerably higher than at the phase detector. The exit voltage of the additional frequency detector is direct proportional to the ratio of the division factor N in Phase locked loop to the division by the digital Synthesis is shown. Another advantage over a frequency synthesis using the fractional-N method is that a device for compensating Phase disorders are not required.

Fig. 2 zeigt einen Vergleich der Einschwingzeiten einer Frequenzsyntheseschaltung in Abhängigkeit von der Höhe des Frequenzsprunges, wobei deutlich zu sehen ist, daß ein zusätzlicher Frequenzdetektor in Verbindung mit einer di gitalen Frequenzsynthese die Einschwingzeiten erheblich reduzieren kann. Fig. 2 shows a comparison of the settling times of a frequency synthesis circuit depending on the level of the frequency hopping, it being clearly seen that an additional frequency detector in conjunction with a digital frequency synthesis can significantly reduce the settling times.

Claims

1. Frequenzsyntheseschaltung mit einem Phasenregelkreis, bestehend aus einem Referenzgenerator (1), einem Vorteiler (2), einem Phasendetektor (3), einem Schleifenfilter (4), einem spannungsgesteuertem Oszillator (VCO) (5) und einem programmierbaren Frequenzteiler (6), dadurch gekennzeichnet, daß ein zusätzlicher Frequenzde tektor (7), angesteuert durch eine direkte digitale Fre quenzsynthese (DDS) (8), das Einschwingverhalten unter stützt.1. frequency synthesis circuit with a phase locked loop, consisting of a reference generator ( 1 ), a prescaler ( 2 ), a phase detector ( 3 ), a loop filter ( 4 ), a voltage controlled oscillator (VCO) ( 5 ) and a programmable frequency divider ( 6 ), characterized in that an additional frequency detector ( 7 ), controlled by a direct digital frequency synthesis (DDS) ( 8 ), supports the transient response.

2. Frequenzsyntheseschaltung nach Anspruch 1, dadurch gekennzeichnet, daß bei der direkten digitalen Frequenzsynthese das Taktsignal variabel und das Ausgangs signal konstant ist.2. frequency synthesis circuit according to claim 1, characterized in that in direct digital Frequency synthesis the clock signal variable and the output signal is constant.

3. Frequenzsyntheseschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die am zusätzlichen Frequenz detektor anliegenden Signale höherfrequent sind als die am Phasendetektor der Regelschleife.3. frequency synthesis circuit according to claim 1, characterized in that the most additional frequency signals applied to the detector are higher in frequency than those on Phase detector of the control loop.