DE19604341C2 - Einrichtung zur Ansteuerung von Schaltelementen, insbesondere MOS-FETS in Brückenzweigpaaren - Google Patents
Einrichtung zur Ansteuerung von Schaltelementen, insbesondere MOS-FETS in BrückenzweigpaarenInfo
- Publication number
- DE19604341C2 DE19604341C2 DE1996104341 DE19604341A DE19604341C2 DE 19604341 C2 DE19604341 C2 DE 19604341C2 DE 1996104341 DE1996104341 DE 1996104341 DE 19604341 A DE19604341 A DE 19604341A DE 19604341 C2 DE19604341 C2 DE 19604341C2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- switching element
- switching
- signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
Die Erfindung betrifft eine Einrichtung zur Ansteuerung
von Schaltelementen, insbesondere MOS-FETS, in Brückenzweigpaaren.
Wechselrichter setzen eine Gleichspannung, beispielswei
se die gleichgerichtete und gepufferte Netzspannung, in
ein Wechselspannungssignal um. Fig. 4 zeigt schematisch
den Aufbau eines Wechselrichters mit einer symmetrischen
Halbbrücke aus zwei Schaltelementen T1 und T2. Sie wer
den mit Hilfe von Ansteuersignalen S1, S2 einer Ansteu
erschaltung ein- und ausgeschaltet. Die über einen Kon
densator CP gepufferte Zwischenkreis-Gleichspannung U0
wird mit der durch die Ansteuersignale S1, S2 bestimmten
Frequenz fs zerhackt und beispielsweise über einen nach
geschalteten Resonanzkreis LR, CR in eine näherungsweise
sinusförmige Schwingung der gewünschten Amplitude umge
wandelt oder durch eine anschließende Gleichrichtung in
eine Gleichspannung umgesetzt.
Als Schaltelemente finden insbesondere bei höheren Ar
beitsfrequenzen im Bereich ab 100 kHz bevorzugt
MOS-Feldeffekttransistoren (MOSFET) Verwendung, sie können
als steuerbare Widerstände beschrieben werden (Fig. 6
und 7). Bei verschwindender Steuerspannung UGS zwischen
der Steuerelektrode (Gate) und dem Bezugspotential
(Source) ist der Widerstand RDS zwischen der Drain- und
der Source-Elektrode des MOSFETs nahezu unendlich, der
Strom durch das Schaltelement also verschwindend gering
(einige µA). Wird die Steuerspannung UGS sprungartig auf
Werte um 10 Volt angehoben, so beginnt nach einer Verzö
gerungszeit td,on der Widerstand RDS zu fallen (Fig. 7).
Er nimmt nach einer Schaltzeit ts,on Werte im Bereich
zwischen einigen hundert mΩ und einigen Ω an. Durch den
MOSFET fließt der Strom IDS=U0/(RL+RDS,on). Wird die
Steuerspannung nun wieder sprunghaft auf Werte um 0 Volt
reduziert, so nimmt der Widerstand RDS nach einer Verzö
gerungszeit td,off und einer Schaltzeit ts,off wieder
sehr hohe Werte an. Der Strom durch den Transistor wird
dadurch verschwindend gering.
Als erste Bedingung für einen verlustarmen Betrieb der
Schaltung nach Fig. 4 ist zu nennen, daß die Schaltfre
quenz fs der Transistoren zumindest geringfügig höher
ist als die Eigenfrequenz fres des Schwingkreises
(fs<fres), dieser also eine induktive Last darstellt.
Diese Betriebsweise führt zu spannungslosen Einschalt
vorgängen der Schaltelemente, während im kapazitiven Be
trieb (fs<fres) Inversdioden D1 bzw. D2 der Schaltele
mente T1 bzw. T2 beim Einschalten des jeweils anderen
Schaltelementes T2 bzw. T1 leiten, wodurch insbe
sondere bei Schaltfrequenzen oberhalb einiger 10 kHz un
vertretbar hohe Schaltverluste entstehen.
Die zweite Bedingung an die Ansteuersignale ist die op
timale Wahl der Totzeiten tt nach Fig. 5 zwischen den
Ansteuersignalen S1 und S2. Sind diese zu klein gewählt,
so nimmt der Widerstand des einzuschaltenden Transistors
bereits ab, bevor derjenige des anderen Tran
sistors einen nahezu unendlichen Wert erreicht hat. Die
Folge sind hohe Querströme durch beide Schaltelemente,
die deren Zerstörung zur Folge haben. Ist die Totzeit zu
groß gewählt, so erhöht sich der Anteil der Blindströme
im Resonanzkreis, diese belasten die Schaltelemente und
führen somit ebenfalls zu erhöhten Verlustleistungen.
Die optimalen Totzeiten ergeben sich nach Fig. 7 nach
tt,opt=td,off+ts,off-td,on aus Abschaltverzöge
rungszeit, Abschaltzeit und Einschaltverzögerungszeit.
Insbesondere bei hohen Schaltfrequenzen im Bereich ober
halb einiger hundert kHz und entsprechend kleinen Verzö
gerungs- und Schaltzeiten im Bereich einiger zehn Nano
sekunden kann dieser optimale Wert kaum noch mit der er
forderlichen Genauigkeit eingestellt werden. Einer stets
optimalen Wahl steht weiterhin entgegen, daß sich insbe
sondere die Abschaltzeit bei einer Erhöhung der Strombe
lastung der Schaltelemente vergrößert. Weitere Abhängig
keiten der Zeitkonstanten bestehen von der wiederum be
lastungsabhängigen Temperatur der Halbleiter. Die Tot
zeiten tt in den Ansteuersignalen müssen daher für den
Betriebszustand maximaler Leistungsentnahme aus dem
Wechselrichter ausgelegt werden. Im Teillastbetrieb wird
somit kein optimaler Wirkungsgrad erreicht.
Eine bekannte Vorrichtung bzw. Schaltung (DE 36 01 451 C2, DE-AS 20 31 367)
wird anhand der Fig. 1 und 2 näher beschrieben. Sie
besteht aus zwei identischen, gestrichelt umrandeten Baugruppen 1
und 2, die vorteilhaft in Treiberschaltungen in unmittelbarer
Nähe von als Schalttransistoren ausgebildeten Schaltelementen T1 und T2 integriert
sind. Die beiden Schalttransistoren T1, T2 bilden ein Brückenzweigpaar.
Bei einer Einphasenbrücke werden zwei solcher Brückenzweigpaare
in bekannter Weise miteinander kombiniert. Jede
Baugruppe 1, 2 enthält eine Schaltung, die jeweils zwei
logische Eingangssignale S1, S1' und S2, S2' mittels ei
ner UND-Funktion verknüpft. Hierzu ist jede Baugruppe 1,
2 mit einen UND-Glied 3, 4 versehen. Der Ausgang jedes
UND-Gliedes 3, 4 ist über jeweils einen Pufferverstärker
5, 6 an die Steuerelektrode des zugehörigen Transistors
T1, T2 geführt.
Den UND-Gliedern 3, 4 ist eine Ansteuerschaltung 7 vorgeschal
tet, deren Signale S1 und S2 über Potentialtrennglieder
8, 9 den UND-Gliedern 3, 4 zugeführt werden. Die
Potentialtrennglieder 8, 9 sind Bestandteil der je
weiligen Baugruppe 1, 2. Diese logischen Eingangssignale
S1, S2 weisen keine Totzeiten auf. Wie Fig. 2 zeigt,
wird das Ansteuersignal S1 wieder logisch "0", wenn das
Ansteuersignal S2 logisch "1" wird. Geringfügige Totzei
ten oder Überschneidungen zwischen den Signalen S3 und
S2 beeinträchtigen die Funktionsweise der Schaltung
nicht.
Parallel zu den Schaltelementen T1, T2 ist jeweils ein
Komparator K1 und K2 geschaltet. Das jeweils zweite Ein
gangssignal S1', S2' ist das Ausgangssignal des jeweils
anderen Komparators. Wie Fig. 1 zeigt, wird das
Ausgangssignal S2' des Komparators K1 der Baugruppe 2
und das Ausgangssignal S1' des Komparators K2 der Bau
gruppe 1 zugeführt. Der Komparator K1 vergleicht die am
vorgeschalteten Transistor T1 anliegende Spannung UT1
mit einem Spannungsschwellwert US. In gleicher Weise
vergleicht der Komparator K2 die am vorgeschalteten
Schalttransistor T2 anliegende Spannung UT2 mit dem
Spannungsschwellwert US. Wird der Spannungsschwellwert
US überschritten, d. h. ist UT1<US bzw. UT2<US, wird
eine logische "1" an den Ausgang des jeweiligen Kompara
tors K1, K2 angelegt. Die Schwellspannung US wird vor
teilhaft so gewählt, daß sie etwas kleiner ist als die
halbe Zwischenkreisspannung U0.
Zunächst sind beide Ansteuersignale S1, S2 logisch "0"
(Fig. 2), Aufgrund der UND-Verknüpfung 3, 4 ist keiner
der Schalttransistoren T1, T2 eingeschaltet. Die Span
nungen an den Schalttransistoren T1, T2 entsprechen auf
grund der hochohmigen Symmetriewiderstände RS, die par
allel zu den Schalttransistoren T1, T2 liegen, der hal
ben Zwischenkreisspannung U0. Die Ausgangssignale S1',
S2' der beiden Komparatoren K2, K1 sind somit logisch
"1".
Wird beispielsweise das Ansteuersignal S1 logisch "1",
so ist das Ergebnis der UND-Verknüpfung S1=S1 1'
logisch "1" Der Transistor T1 schaltet somit durch. Die
Spannung am Transistor T1 ist sehr gering, das Ausgangs
signal S2' des Komparators K1 somit logisch "0". Selbst
bei einer durch Störungen oder Fehler in der Ansteuer
schaltung 7 verursachten Ansteuerung des anderen
Transistors T2, wobei das Ansteuersignal S2 logisch "1"
wäre, würde dieser somit nicht eingeschaltet, da sich
aufgrund der UND-Verknüpfung 4 die Beziehung S2''=S2&
S2'="0" ergibt. Das Steuersignal S1'' bzw. S2'' steht am
Ausgang des Pufferverstärkers 5 bzw. 6 an und wird dem
jeweiligen Schalttransistor T1 bzw. T2 zugeführt.
Nach einer Zeitspanne, die vorteilhaft etwas kleiner ge
wählt wird als die halbe Periodendauer der Resonanzfre
quenz fres des Ausgangskreises, wird das Ansteuersignal
S1 wieder abgeschaltet, so daß es logisch "0" wird. Wie
Fig. 2 zeigt, nimmt gleichzeitig oder nahezu gleichzei
tig das Ansteuersignal S2 den Wert logisch "1" an. Das
Signal S1'' ergibt sich aufgrund der UND-Verknüpfung zu
S1 1', das dem Wert logisch "0" entspricht. Dadurch
wird die Spannung an der Steuerelektrode des Transistors
T1 abgeschaltet. Während des Zeitintervalls td,off +
ts,off, das der Summe aus Abschaltverzögerungs- und Ab
schaltzeit des Transistors T1 entspricht, ist die Span
nung an diesem Transistor T1 weiterhin kleiner als die
halbe Zwischenkreisspannung U0. Der Ausgang des Kompara
tors K1 ist demnach logisch "0". Erst wenn der Wider
stand des Transistors T1 auf hohe Werte angestiegen ist
und gleichzeitig die Bedingung für ein induktives Ver
halten des Ausgangskreises erfüllt ist, steigt die Span
nung am Transistor T1 schnell auf den vollen Wert der
Zwischenkreisspannung U0 an (Fig. 2). Ein induktives
Verhalten des Ausgangskreises liegt vor, wenn der Strom
fluß durch eine Ausgangsinduktivität LR (Fig. 1) eines
Schwingkreises 10 der Pfeilrichtung Ia in Fig. 1 ent
spricht. Ein Überschreiten des vollen Wertes der Zwi
schenkreisspannung U0 wird durch eine Inversdiode D2 des
Transistors T2 verhindert. Die Inversdiode D2 liegt par
allel zum Schalttransistor T2. Das Ausgangssignal des
Kornparators K1 wird somit logisch "1", so daß der Tran
sistor T2 über seine Steuerelektrode aufgrund der Bedin
gung S2''=S2 2'="1" eingeschaltet wird. Gleichzei
tig verhindert das Ausgangssignal S1', das logisch "0"
ist, des Komparators K2 ein Wiedereinschalten des Tran
sistors T1. Dieser Zustand bleibt nun wiederum erhalten,
bis die Steuersignale S1 und S2 ihre Zustände erneut
vertauschen. Der Transistor T2 schaltet nun ab, während
der Transistor T1 nach Ablauf der Abschaltverzögerungs- und Ab
schaltzeit td,off+ ts,off des Transistors T2 einschal
tet.
Ist die Frequenz der Ansteuersignale niedriger als die
jenige des Resonanzkreises 10, so fließt der Strom Ia im
Ausgangskreis beim Abschalten des Schaltelementes T1
entgegen der in Fig. 1 gekennzeichneten Richtung über
eine parallel zum Transistor T1 liegende Diode D1. Da
durch ergibt sich ein kapazitives Verhalten des Aus
gangskreises. Die Spannung am Transistor T1 steigt darum
nicht an, so daß eine Freigabe des anderen Tran
sistors T2 nicht erfolgt. Das Ausgangssignal S2' des Kom
parators K1 ist logisch "0". Der kapazitive Betrieb des
Wechselrichters, der zu hohen Schaltverlusten oder sogar
zur Zerstörung der Transistoren T1, T2 und der parallel
hierzu liegenden Inversdioden D1, D2 führen kann, wird
somit mit hoher Zuverlässigkeit verhindert.
Der Schwingkreis 10 hat außer der Induktivität LR die
Kapazität CR. Die Kapazität CP dient zur Pufferung der
Zwischenkreisspannung.
Die beschriebene Ansteuerschaltung kann in abgewandelter
Form auch für die Ansteuerung eines
Wechselrichters mit einer asymmetrischen Halbbrücken
schaltung eingesetzt werden. Bei ihr sind zwei diagonal
angeordnete, synchron angesteuerte Schaltelemente einer
symmetrischen Vollbrückenschaltung durch Freilaufdioden
ersetzt, wobei die zwei verbleibenden Schaltelemente
weiterhin synchron angesteuert werden. Sie legen im ein
geschalteten Zustand die Betriebsspannung an eine Pri
märwicklung eines Ausgangsübertragers. Nach dem Abschal
ten der Schaltelemente wird die verbleibende Magnetisie
rung des Ausgangsübertragers über die Freilaufdioden ab
gebaut. Diese Entmagnetisierung sollte insbesondere bei
höheren Betriebsfrequenzen des Wechselrichters vor dem
Wiedereinschalten der Schaltelemente abgeschlossen sein,
um durch die Abschaltverzögerungszeit der Dioden verur
sachte Querströme in den Brückenzweigen zu vermeiden. Um
dies zu gewährleisten, kann das Anliegen einer Spannung
an den Freilaufdioden, die beispielsweise etwas geringer
als die halbe Betriebsspannung der Brückenschaltung ge
wählt ist, als notwendige Bedingung für das Einschalten
des Transistors des jeweiligen Brückenzweiges genutzt
werden. Die gleiche Funktion erfüllt die Überwachung des
Stroms durch die Dioden, da ein verschwindender Strom
durch die Diode in dieser Schaltung gleichbedeutend mit
dem Anliegen einer Spannung in Sperrichtung dieses Bau
elementes ist.
Wichtig für eine optimale Funktionsweise der Schaltung
gemäß Fig. 1 sind geringe Verzögerungszeiten zwischen
dem Überschreiten der Schwellspannung US an einem der
Komparatoren K1, K2 und dem Einschalten der Steuerelek
trode des jeweils anderen Transistors T2, T1. Durch die
Zusammenfassung mehrerer Funktionen (Komparator, Poten
tialtrennung, UND-Verknüpfung und Pufferverstärker) in
einem Bauelement sowie durch deren geeignete Auswahl
werden Verzögerungszeiten von wenigen zehn ns erreicht
Dies ermöglicht den Betrieb von Resonanzwandlern mit Ar
beitsfrequenzen bis hin zu einigen MHz. Den größten Bei
trag zur genannten Zeitverzögerung liefert in der Regel
das potentialtrennende Bauelement 8, 9, beispielsweise
ein Optokoppler oder ein Pulsübertrager mit Ansteuerschaltung.
Für hohe Frequenzen ist die Vorrichtung gemäß
den Fig. 1 und 2 allerdings nicht geeignet, da die Potentialtrennglieder
8, 9 zeitabhängig arbeiten.
Der Erfindung liegt die Aufgabe zugrunde, die gattungs
gemäße Einrichtung so auszubilden, daß eine optimale Ar
beitsweise des Wechselrichters bei hohen Frequenzen
sichergestellt ist, wobei ein kapazitiver Betrieb des
Wechselrichters zuverlässig ausgeschlossen sein soll.
Diese Aufgabe wird bei der gattungsgemäßen Einrichtung
erfindungsgemäß mit den Merkmalen des
Anspruches 1 gelöst.
Die erfindungsgemäße Einrichtung stellt stets eine nahe
zu optimale Ansteuerung der Schaltelemente des Wechsel
richters bei hohen und höchsten Frequenzen sicher. Es ist kein Abgleich erforderlich. Die
Einrichtung paßt sich selbständig an wechselnde Be
triebszustände des Wechselrichters sowie an Schaltzeit
toleranzen der Schaltelemente an. Insbesondere werden
kapazitive Betriebszustände sowie das gleichzeitige Ein
schalten der Schaltelemente eines Brückenzweigpaares selbst
bei fehlerhaften oder gestörten Ansteuersignalen zuver
lässig verhindert. Sobald die Spannung am jeweils anderen Schaltelement
einen Spannungswert überschreitet, der deutlich oberhalb der Spannung
über der Laststrecke des Schaltelementes im durchgesteuerten Zustand liegt,
gibt der Komparator ein Freigabesignal für das entsprechende UND-Glied.
Dadurch wird nahezu verzögerungsfrei geschaltet, so daß die Einrichtung
für höchste Frequenzen hervorragend geeignet ist.
Weitere Merkmale der Erfindung ergeben sich aus den weiteren Ansprüchen, der Beschreibung und den Zeichnungen.
Die Erfindung wird anhand der Zeichnungen näher erläu
tert. Es zeigen
Fig. 1 in schematischer Darstellung die Schaltung ei
ner bekannten Einrichtung,
Fig. 2 die Zeitverläufe einiger Signale der Einrich
tung gemäß Fig. 1,
Fig. 3 eine erfindungsgemäße Einrichtung,
Fig. 4 in schematischer Darstellung einen bekannten
Wechselrichter mit symmetrischer Halbbrücke,
Fig. 5 die Zeitverläufe zweier Signale des Wechsel
richters gemäß Fig. 4,
Fig. 6 in schematischer Darstellung die Schaltung ei
nes bekannten Halbleiter-Schaltelementes,
Fig. 7 die Zeitverläufe zweier Signale des Halbleiter-
Schaltelementes gemäß Fig. 6.
Die Einrichtung gemäß Fig. 3 ist für höchste Frequenzen
vorgesehen. Bei ihr wird die Potentialtrennung durch einen
ausreichend spannungsfesten Kondensator Ck er
reicht. Er wird zwischen den Source-Anschlüssen der bei
den Transistoren T1, T2 unter Zwischenschaltung jeweils
eines integrierenden Bauelementes I1, I2 eingefügt. Er
höht sich nun beispielsweise nach dem Abschalten des
Signals an der Steuerelektrode des Schaltelementes T1
die Spannung an diesem, so wird in den Kondensator
Ck ein Verschiebungsstrom Iv=Ck.dUT1/dt eingeprägt.
Dieser erzeugt im invertierenden Integrator I2 ein der
Spannung UT1 proportionales Spannungssignal U1'. Die
Schaltschwelle US' des nachgeschalteten Komparators K2
ist beispielsweise so gewählt, daß sein Ausgangssignal
S2' genau dann den logischen Zustand "1" annimmt, wenn
die Spannung am Transistor T1 einen etwas geringem als
die halbe Betriebsspannung U0 gewählten Wert überschrei
tet. Durch die anschließende UND-Verknüpfung 4 mit dem
Signal S2 der Ansteuerschaltung 7 wird in diesem Bei
spiel das Ansteuersignal S2'' für den Transistor T2 er
zeugt.
Die Signale der Ansteuerschaltung 7 werden über die Po
tentialtrennglieder 8, 9 als Steuersignale S1, S2
den UND-Gliedern 3, 4 zugeführt. Ihnen ist der Puffer
verstärker 5, 6 nachgeschaltet, über den die Signale an
die Steuerelektrode der zugehörigen Transistoren T1, T2
geführt werden. Parallel zu den Transistoren T1, T2, die
vorteilhaft
MOS-Feldeffekttransistoren (MOSFET) sind, sind die In
versdioden D1, D2 vorgesehen. Die Potentialtrennung er
folgt durch den Kondensator Ck, der zwischen den
Source-Anschlüssen der beiden Transistoren T1, T2 unter
Zwischenschaltung jeweils eines integrierenden Bauele
mentes I1, I2 eingefügt ist. Die UND-Glieder 3, 4 erhal
ten somit die beiden Signale S1, S1' bzw. S2, S2'.
Die über den
Kondensator CP gepufferte Zwischenkreis-Gleichspannung
U0 wird mit der durch die Ansteuersignale S1, S2 bestimmten
Frequenz fs zerhackt und über den nachgeschalteten Reso
nanzkreis 10 (LR, CR) in eine näherungsweise sinusförmi
ge Schwingung der gewünschten Amplitude umgewandelt.
Das Eingangssignal der Integratoren I1, I2 ist nur wäh
rend der Schaltvorgänge der Transistoren T1, T2 von 0
verschieden. Aufgrund des nicht idealen Verhaltens re
aler Integratoren kann sich deren Ausgangsspannung auch
in den Zeiten zwischen den Schaltvorgängen langsam än
dern, was bei sehr niedrigen Betriebsfrequenzen des
Wechselrichters zu einer fehlerhaften Betriebsweise der
Schaltung führen könnte. Durch eine Kombination der "dy
namischen Verriegelungsschaltung" gemäß Fig. 3 mit der
statischen Verriegelung gemäß Fig. 1 kann diese Ein
schränkung umgangen werden. Als Freigabesignal S1' bzw.
S2' wird hierfür nach dem Wechsel des zugehörigen An
steuersignals S1 bzw. S2 zunächst das Ausgangssignal ei
ner Hintereinanderschaltung von Kondensator Ck,
Integrator I1, I2 und Komparator K1, K2 nach Fig. 3, da
nach das potentialgetrennte Ausgangssignal eines nach
Fig. 1 geschalteten Komparators gewählt. Diese Schal
tungsvariante ermöglicht einen absolut zuverlässigen und
stets nahezu optimalen Betrieb ein- und desselben Wech
selrichters im Frequenzbereich zwischen wenigen Hz und
mehreren MHz.
Die beschriebene Schaltung stellt die optimale Arbeits
weise von Wechselrichtern bis in den MHz-Bereich sicher.
Sie verhindert zuverlässig Querströme in den Zweigen
symmetrischer Halb- und Vollbrücken sowie asymmetrischer
Halbbrücken, insbesondere auch bei fehlerhaften Ansteu
ersignalen. Der kapazitive Betrieb des Wechselrichters,
der zu hohen Verlusten und einer Zerstörung der Schalt
elemente führen kann, wird zuverlässig ausgeschlossen.
Claims (9)
1. Einrichtung zur Ansteuerung von Schaltelementen (T1, T2), ins
besondere MOS-FETS eines Brückenzweigpaares, mit einer An
steuerschaltung (7) zur Abgabe von Rechteckimpulsen (S1, S2),
wobei den Steuerstrecken der Schaltelemente (T1, T2) jeweils
ein UND-Glied (3; 4) vorgeschaltet ist, das eingangsseitig einer
seits über ein Potentialtrennglied (8; 9) mit der Ansteuerschal
tung (7) und andererseits mit dem Ausgang eines Komparators
(K1; K2) verbunden ist, der seinerseits in Steuerabhängigkeit von
einem Integrator (I1; I2) steht, wobei die Eingangskreise der In
tegratoren (I1; I2) einerseits mit einem Kondensator (CK) und an
dererseits mit jeweils einer Elektrode des zugehörigen Schalt
elementes (T1; T2), insbesondere der Source-Elektrode, verbun
den sind, wobei der Schwellwert (US) der Komparatoren (K1, K2)
so gewählt ist, daß der Komparator (K1; K2) dann ein Freigabe
signal für das UND-Glied (3; 4) abgibt, wenn die Spannung am
jeweils anderen Schaltelement (T2; T1) einen vorgegebenen
Spannungswert überschreitet, der deutlich oberhalb der Span
nung über der Laststrecke des Schaltelementes (T1; T2) im
durchgesteuerten Zustand, insbesondere der
Drain-Source-Spannung im durchgesteuerten Zustand, liegt.
2. Einrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß das Tastverhältnis der Rechteck
impulse (S1; S2) vorzugsweise nahe 50% liegt.
3. Einrichtung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß nach einem Zeitintervall (tD) nach
jedem Einschaltvorgang eines Schaltelementes (T1; T2) die Ein
gangssignale (U1, U2) der Integratoren (I1, I2) durch der Span
nung am jeweils anderen Schaltelement (T1; T2) proportionale
Signale ersetzt werden.
4. Einrichtung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß das Potentialtrennglied (8; 9) ein
Optokoppler ist.
5. Einrichtung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß das Potentialtrennglied (8; 9) ein
Pulsübertrager mit Ansteuerschaltung ist.
6. Einrichtung nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß der UND-Verknüpfung (3; 4) ein
Verstärker (5; 6) nachgeschaltet ist.
7. Einrichtung nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß jedem Schaltelement (T1; T2) der
Brückenschaltung eine entsprechende Einrichtung zugeordnet
ist.
8. Einrichtung nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß dem Schaltelement (T1; T2) eine
Diode (D1; D2) zugeordnet ist.
9. Einrichtung nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet, daß die Spannung am jeweils anderen
Schaltelement (T1; T2) des jeweiligen Brückenzweiges mittels
des jeweiligen Komparators (K1; K2) mit dem Spannungs-
Schwellwert (US) verglichen und bei Unterschreiten dieses Wer
tes ein logisches 0-Signal und bei Überschreiten dieses Wertes
ein logisches "1"-Signal erzeugt wird, daß dieses Signal (S1';
S2') mit den Rechteckimpulsen (S1; S2) mit einem Tastverhältnis
von vorzugsweise etwa 50% mittels der logischen
UND-Verknüpfung (3; 4) verknüpft wird, und daß das Ausgangssignal
(S1''; S2'') der-jeweiligen UND-Verknüpfung (3; 4) zur Ansteue
rung des jeweils anderen Schaltelementes (T1; T2) genutzt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996104341 DE19604341C2 (de) | 1996-02-07 | 1996-02-07 | Einrichtung zur Ansteuerung von Schaltelementen, insbesondere MOS-FETS in Brückenzweigpaaren |
PCT/DE1997/000128 WO1997029537A1 (de) | 1996-02-07 | 1997-01-17 | Vorrichtung zur ansteuerung von schaltelementen in brückenzweigen eines wechselrichters |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996104341 DE19604341C2 (de) | 1996-02-07 | 1996-02-07 | Einrichtung zur Ansteuerung von Schaltelementen, insbesondere MOS-FETS in Brückenzweigpaaren |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19604341A1 DE19604341A1 (de) | 1997-08-14 |
DE19604341C2 true DE19604341C2 (de) | 1998-07-02 |
Family
ID=7784695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1996104341 Expired - Fee Related DE19604341C2 (de) | 1996-02-07 | 1996-02-07 | Einrichtung zur Ansteuerung von Schaltelementen, insbesondere MOS-FETS in Brückenzweigpaaren |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE19604341C2 (de) |
WO (1) | WO1997029537A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19925490A1 (de) * | 1999-06-04 | 2000-12-07 | Philips Corp Intellectual Pty | Konverter mit Resonanzkreiselelementen |
WO2002063765A2 (en) | 2001-02-06 | 2002-08-15 | Koninklijke Philips Electronics N.V. | Integrated fet and driver |
GB2455568A (en) * | 2007-12-14 | 2009-06-17 | Eltek Valere As | Protection system for a resonant converter with synchronous rectification |
EP2894776B1 (de) | 2014-01-09 | 2017-11-29 | Dialog Semiconductor (UK) Limited | Gleichspannungswandler für hohe Spannungen mit Master/Slave Tiefsetzstellerausgangsstufen |
DE102019116190A1 (de) * | 2019-06-14 | 2020-12-17 | Bayerische Motoren Werke Aktiengesellschaft | Umschaltvorrichtung für eine Batterie eines Fahrzeugs zum Umschalten zwischen einer Serienschaltung und einer Parallelschaltung von Batteriemodulen, Batterieanordnung sowie Verfahren |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2031367B2 (de) * | 1969-06-26 | 1973-03-29 | Schaltungsanordnung zum erfassen und ueberwachen des betriebszustandes eines steuerbaren elektrischen ventils in starkstromschaltungen | |
DE3601451C2 (de) * | 1985-04-11 | 1988-06-23 | Veb Transformatoren- Und Roentgenwerk "Hermann Matern", Ddr 8030 Dresden, Dd |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1438522A1 (de) * | 1962-07-06 | 1969-01-23 | Licentia Gmbh | Elektronischer Wechselrichter in Reihenanordnung |
US3852656A (en) * | 1974-04-19 | 1974-12-03 | Gen Motors Corp | Inverter fault protection and frequency limiting circuit |
US4633381A (en) * | 1985-02-26 | 1986-12-30 | Sundstrand Corporation | Inverter shoot-through protection circuit |
JPS61277223A (ja) * | 1985-06-03 | 1986-12-08 | Mitsubishi Electric Corp | 半導体モジユ−ル |
GB2234642A (en) * | 1989-07-19 | 1991-02-06 | Philips Nv | Protection for a switched bridge circuit |
JPH03169273A (ja) * | 1989-11-22 | 1991-07-22 | Mitsubishi Electric Corp | スイッチングデバイス駆動回路 |
FR2680056B1 (fr) * | 1991-07-29 | 1994-05-27 | Centre Nat Rech Scient | Convertisseur statique d'energie electrique a semi-conducteurs. |
US5408150A (en) * | 1992-06-04 | 1995-04-18 | Linear Technology Corporation | Circuit for driving two power mosfets in a half-bridge configuration |
US5402083A (en) * | 1993-06-07 | 1995-03-28 | Alliedsignal Inc. | Shoot-through protection circuit for improved stability in a neutral-point clamped synthesizer |
-
1996
- 1996-02-07 DE DE1996104341 patent/DE19604341C2/de not_active Expired - Fee Related
-
1997
- 1997-01-17 WO PCT/DE1997/000128 patent/WO1997029537A1/de active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2031367B2 (de) * | 1969-06-26 | 1973-03-29 | Schaltungsanordnung zum erfassen und ueberwachen des betriebszustandes eines steuerbaren elektrischen ventils in starkstromschaltungen | |
DE3601451C2 (de) * | 1985-04-11 | 1988-06-23 | Veb Transformatoren- Und Roentgenwerk "Hermann Matern", Ddr 8030 Dresden, Dd |
Also Published As
Publication number | Publication date |
---|---|
DE19604341A1 (de) | 1997-08-14 |
WO1997029537A1 (de) | 1997-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3786270T2 (de) | Steuerschaltung. | |
DE3877326T2 (de) | Leistungsversorgung. | |
DE3240778A1 (de) | Elektronischer schalter | |
DE102012202869A1 (de) | Ansteuervorrichtung und Ansteuerverfahren einer aktiven Snubberschaltung für einen Gleichspannungswandler | |
DE19952950A1 (de) | Ansteuereinheit für ein kapazitives Stellglied | |
EP2709257A2 (de) | Stromrichterschaltung und Verfahren zur Steuerung der Stromrichterschaltung | |
DE112017005404T5 (de) | DC-DC Wandler | |
EP3507895A1 (de) | Ändern eines schaltzustands einer schalt-halbbrücke | |
EP0024300A1 (de) | Verfahren zur Pulsbreitensteuerung eines Gleichstrom-Umkehrstellers und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE3204800A1 (de) | Leistungswechselrichter | |
EP2801145A1 (de) | Verfahren und vorrichtung zur überwachung eines umrichters | |
DE19604341C2 (de) | Einrichtung zur Ansteuerung von Schaltelementen, insbesondere MOS-FETS in Brückenzweigpaaren | |
DE102011120841B4 (de) | Wechselrichter mit Totzeitkorrektur sowie Verfahren zur Korrektur der Totzeit in einem Wechselrichter | |
DE102005001322A1 (de) | Verfahren und Schaltung zur galvanisch getrennten Übertragung eines Signals | |
DE102019104691B4 (de) | Diodenschaltung | |
EP3748827A1 (de) | Umrichterhalbbrücke mit reduzierter ausschaltgatespannung während der totzeiten | |
DE102023110953A1 (de) | Schalt-controller-schaltung und -verfahren zum steuern von schaltvorgängen | |
WO2018114528A1 (de) | Steuerschaltung mit einem zweipunktregler zur regelung eines getakteten wandlers | |
DE19933161A1 (de) | Schaltungsanordnung | |
EP2945288A1 (de) | Schaltungsanordnung und verfahren zum ansteuern eines halbleiterschaltelements | |
AT505507B1 (de) | Verfahren und vorrichtungen zur begrenzung der induktion im kern von wechselweise an eine gleichspannung geschalteten transformatoren | |
DE102019107225A1 (de) | Synchrone Sperrwandlerschaltung | |
DE102011114366A1 (de) | Überstromüberwachung für einen selbstleitenden Halbleiterschalter | |
EP3704797B1 (de) | Schaltungsanordnung und leistungselektronische wandlerschaltung | |
DE19530064A1 (de) | Geregelter Flußwandler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |