DE19539702A1 - Digital picture data transmission method - Google Patents

Abstract

An interpolation unit decimates the picture data in the ratio of 3:2 and the input signals (26) with numbers 1 to 21 in succession are read with beat signals (25) into a filtering circuit, producing the output signals (28). The matrix (27) illustrates these operations. The output signals, in beat form, corresponds to the beat signals (33) and these are produced by the circuit in figure (4). The input data are fed to the interface (38) on the data line (35) and then to the input memory (39) by means of beat signals through the beat line (36), passing to the filtering circuit (40) by beat signals of a first frequency from the generator (37), the values can be read from the circuit into the output memory (41) by beat signals of a second frequency from the AND gate (44).

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Verändern des Rasters digitaler Bilddaten gemäß dem Oberbegriff des Anspruchs 1.The invention relates to a method and an apparatus for changing the Raster of digital image data according to the preamble of claim 1.

In der digitalen Bildverarbeitung ist es oft notwendig, ein gegebenes Raster von Bilddaten in ein anderes Raster umzusetzen, beispielsweise ein Bildraster von 1024 × 1024 Punkten in ein Raster von 680 × 680 Punkten.In digital image processing, it is often necessary to have a given grid of Convert image data into another raster, for example an image raster from 1024 × 1024 dots in a grid of 680 × 680 dots.

Die Wahl der Rastergröße hängt dabei von den jeweiligen Anforderungen an die Auflösungsqualität der übertragenen Bilder, aber auch von der Rechen- bzw. Speicherkapazität der für die Bildverarbeitung zur Verfügung stehenden elektro­ nischen Komponenten ab. Bei der Abtastung, der Verarbeitung und der Ausgabe von Bildern ist insbesondere das Shannonsche Abtasttheorem zu beachten. Es besagt, daß bei einem bandbegrenzten Signal die Abtastfrequenz mindestens doppelt so groß sein muß wie die größte im Signal auftretenden Frequenz. Wird dieses Theorem nicht eingehalten, so treten bei den übertragenen Bildern stö­ rende Moir´-Muster auf.The choice of grid size depends on the respective requirements for the Resolution quality of the transmitted images, but also of the computing or Storage capacity of the electro available for image processing African components. In scanning, processing and output of images, the Shannon scanning theorem is particularly important. It states that with a band-limited signal the sampling frequency at least must be twice as large as the highest frequency occurring in the signal. Becomes If this theorem is not adhered to, interference occurs in the transmitted images rend moire patterns.

Bei der Umrechnung einer ersten Rasterung in eine zweite Rasterung ist zu unterscheiden zwischen der Interpolation, bei der das neue Raster mehr Raster­ punkte als das alte aufweist und andererseits der Dezimation, bei der die neue Rasterung weniger Rasterpunkte als die alte Rasterung aufweist. When converting a first grid into a second grid is too distinguish between the interpolation where the new grid has more grids points than the old and on the other hand the decimation, in which the new Screening has fewer screen dots than the old screen.  

Bei der Dezimation handelt es sich im Prinzip um eine Vorfilterung, d. h. um eine Bandbegrenzung, bei der die Bildsignale zunächst in einen höheren Frequenz­ bereich transformiert und anschließend mit einer neuen, niedrigeren Frequenz abgetastet werden. Die höhere Ausgangsfrequenz und die Abtastfrequenz stehen dabei in einem ganzzahligen Verhältnis.In principle, decimation is a pre-filtering, i. H. by one Band limitation, in which the image signals initially in a higher frequency area transformed and then with a new, lower frequency be scanned. The higher output frequency and the sampling frequency are available thereby in an integer ratio.

Bei der Interpolation werden neue Zwischenwerte mit Hilfe eines Interpolations­ filters berechnet. Die Filterkoeffizienten, mit denen die ursprünglichen Daten multipliziert werden, sind dabei aus einem geometrischen Verhältnis des neu er­ zeugten Bildpunktes zu einer bestimmten Umgebung der alten Bilddaten errech­ net.With interpolation, new intermediate values are created using an interpolation filters calculated. The filter coefficients with which the original data are multiplied from a geometric ratio of the new he generated image point to a certain environment of the old image data net.

Prinzipien zur Rasterung von Bilddaten sowie zur Umrechnung von Rasterungen sind z. B. von Peter Haberecker in "Digitale Bildverarbeitung, Grundlagen und Anwendungen", C. Hanser-Verlag München, 4. Auflage (1991), insbesondere in den Kapiteln 2.2, 5.1, 5.2, 5.3 und 6.5 beschrieben.Principles for the rasterization of image data as well as for the conversion of rasterizations are z. B. by Peter Haberecker in "Digital Image Processing, Fundamentals and Applications ", C. Hanser-Verlag Munich, 4th edition (1991), especially in chapters 2.2, 5.1, 5.2, 5.3 and 6.5.

Nachteilig bei den dort gezeigten Verfahren ist, daß die Rechenoperationen zum Umrechnen der Rasterung jeweils von einem Rechner durchgeführt wird, der die ursprünglichen Daten sowie die neu berechneten Daten über Verbindungs­ schnittstellen aus verschiedenen Speichern abholt bzw. in diese lädt. Dies führt zu dem Nachteil, daß durch das Abholen bzw. Laden von Bilddaten relativ viel Zeit benötigt wird. Die Raster-Umrechnung ist deshalb relativ langsam.A disadvantage of the methods shown there is that the computing operations for Converting the screening is performed by a computer that the original data as well as the recalculated data via connection collects or loads interfaces from different memories. this leads to to the disadvantage that relatively much by fetching or loading image data Time is needed. The raster conversion is therefore relatively slow.

Es ist Aufgabe der Erfindung, ein Verfahren und eine Vorrichtung anzugeben, die das Verändern von Rastern digitaler Bilddaten auf der Basis einfacher elektroni­ scher Schaltungskomponenten in kurzer Zeit erlauben.It is an object of the invention to provide a method and an apparatus which changing rasters of digital image data based on simple electronics allow shear circuit components in a short time.

Diese Aufgabe wird gelöst durch die kennzeichnenden Merkmale des Verfah­ rensanspruchs 1 und des Vorrichtungsanspruchs 11. Vorteilhafte Ausführungs­ formen der Erfindung sind Gegenstand der Unteransprüche. This problem is solved by the characteristic features of the procedure rens claim 1 and the device claim 11. Advantageous execution Forms of the invention are the subject of the dependent claims.  

Erfindungsgemäß ist vorgesehen, daß bei der Bildübertragung zwischen zwei Bildsignalspeichern über eine Filterschaltung die Übertragung der Daten zwi­ schen einen der beiden Bildsignalspeicher und der Filterschaltung mit digitalen Taktsignalen einer ersten Frequenz zeitlich gesteuert wird, daß eine Datenüber­ tragung zwischen dem anderen der beiden Bildsignalspeicher und der Filterschal­ tung nur dann erfolgt, wenn die Taktsignale der ersten Frequenz und Taktsignale einer zweiten, gegenüber der ersten unterschiedlichen Frequenz jeweils einen vorbestimmten Wert annehmen.According to the invention it is provided that between two Image signal storage via a filter circuit, the transmission of data between one of the two image signal memories and the filter circuit with digital Clock signals of a first frequency is timed that a data over transmission between the other of the two image signal memories and the filter scarf device only occurs when the clock signals of the first frequency and clock signals a second frequency, different from the first one assume a predetermined value.

Dieses Verfahren bzw. diese Vorrichtung erlaubt eine flexible Umrechnung des Rasters digitaler Bilddaten innerhalb einer Pipeline-Bildsignalschaltung. Die Bild­ daten werden dabei mit einem vorgegebenen Systemtakt durch die Schaltungs­ anordnung (Pipeline) geschoben. Die Übernahme der Daten am Eingangs- bzw. Ausgangsspeicher, d. h. vor bzw. nach der Filterschaltung wird entsprechend dem gewünschten Umrechnungsverhältnis zwischen dem ersten und dem zwei­ ten Raster mittels eines sogenannten Takt-Enable-Registers gesteuert. Das Takt- Enable-Register erzeugt hier insbesondere die Taktsignale der zweiten, gegen­ über der ersten unterschiedlichen Frequenz. Die zweite Frequenz ist vorzugs­ weise niedriger als die erste Frequenz, so daß über eine sehr einfach zu hand­ habende Abfolge von Speicherinhalten in dem Takt-Enable-Register das ge­ wünschte Umrechnungsverhältnis erzeugbar ist. Erste und zweite Taktfrequenz stehen vorzugsweise in einem ganzzahligen Verhältnis. Das Takt-Enable-Regi­ ster wirkt als Steuerspeicher, der die Übertragung der Daten zwischen einem der Bildspeicher und der Filterschaltung steuert.This method or device allows a flexible conversion of the Raster digital image data within a pipeline image signal circuit. The picture data is thereby with a predetermined system clock by the circuit arrangement (pipeline) pushed. The transfer of the data at the input or Output memory, d. H. before or after the filter circuit will be accordingly the desired conversion ratio between the first and the two controlled by a so-called clock enable register. The tact Enable register in particular generates the clock signals of the second counter over the first different frequency. The second frequency is preferred way lower than the first frequency, so that a very easy to handle sequence of memory contents in the clock enable register Desired conversion ratio can be generated. First and second clock frequency are preferably in an integer ratio. The clock enable regi ster acts as a control memory that allows the transfer of data between one of the Image memory and the filter circuit controls.

Im Falle der Dezimation des Rasters wird die Datenübernahme am Ausgangs­ register des Filters in dem gewünschten Verhältnis gehemmt (disabled), so daß die gewünschte Anzahl von Ausgangswerten entsteht. Vorteilhafterweise ist jedem Ausgangswert ein Satz Filterkoeffizienten zugeordnet, so daß die Werte benachbarter Bildpunkte dem gewünschten Filter entsprechend gewichtbar sind.In the case of decimation of the grid, the data transfer at the exit register of the filter is inhibited in the desired ratio so that the desired number of output values is created. It is advantageous a set of filter coefficients is assigned to each output value, so that the values neighboring pixels can be weighted according to the desired filter.

Im Falle der Interpolation wird die Datenübernahme am Eingangsregister ent­ sprechend dem gewünschten Umrechnungsverhältnis gehemmt (disabled), so daß am Ausgang zusätzliche Werte auf Basis der Werte entstehen, aus denen das jeweils vorhergehende Datenwort berechnet wurde. Der Koeffizientensatz für das Filter wird hierbei vorteilhafterweise geändert. Jedem Ausgangswert ist auch hier ein Satz Filterkoeffizienten zugeordnet.In the case of interpolation, the data transfer at the input register is removed according to the desired conversion ratio (disabled), see above  that additional values arise at the output based on the values from which the previous data word was calculated. The coefficient set for the filter is advantageously changed here. Every baseline is too assigned a set of filter coefficients here.

Es hat sich weiter als vorteilhaft erwiesen, die elektronischen Komponenten zur Bildformat-Umrechnung in eine Pipeline-Bildverarbeitungsstufe zu integrieren und einen Datenaustausch von Bilddaten zwischen einem Bildspeicher, welcher ein komplettes Bild enthält und der Pipeline-Bildverarbeitungsstufe von einer Steuer­ einheit - insbesondere einer CPU- oder einer DMA-Einheit - über eine zentrale Steuerleitung durchzuführen, wobei über die Steuerleitung auch Daten zwischen anderen Gerätekomponenten übertragbar sind.It has also proven advantageous to use the electronic components Integrate image format conversion into a pipeline image processing stage and a data exchange of image data between an image memory, which a contains complete image and the pipeline image processing stage from a tax unit - in particular a CPU or a DMA unit - via a central Perform control line, with data between are transferable to other device components.

Nachfolgend werden Ausführungsbeispiele der Erfindung anhand mehrerer Figuren erläutert.Exemplary embodiments of the invention are described below on the basis of several Figures explained.

Es zeigen:Show it:

Fig. 1 ein System zur Aufnahme, Übertragung und Wiedergabe digitaler Bild­ signale, Fig. 1 shows a system for recording, transmission and reproduction of digital image signals,

Fig. 2 elektronische Komponenten zur digitalen Bildverarbeitung, Fig. 2 electronic components for digital image processing,

Fig. 3 eine Prinzipdarstellung zur Veranschaulichung einer Filtertechnik, Fig. 3 is a schematic diagram for illustrating a filtering technique,

Fig. 4 elektronische Komponenten eines Datenfilters, Figure 4 electronic components. A data filter,

Fig. 5 eine zweite Prinzipdarstellung für eine Filtertechnik, Fig. 5 is a second schematic diagram for a filtering technique,

Fig. 6 elektronische Komponenten eines Datenfilters, Figure 6 electronic components. A data filter,

Fig. 7 eine Schaltskizze eines Datenfilters und Fig. 7 is a circuit diagram of a data filter and

Fig. 8 einen weiteren Datenfilter. Fig. 8 shows a further data filter.

In Fig. 1 sind Bildvorlagen 4, insbesondere auf fotografischem Film 3 dargestellt. Die Bildvorlagen 4 können positive oder negative Bilder sein, insbesondere far­ bige Bildvorlagen. Sie werden entlang einer Transportrichtung A an einer Kame­ ra 5 vorbeibewegt, die Bilddaten B erfaßt. Die Bilddaten werden von der Kamera über Leitungen C, C1 wechselweise in zwei Bildspeicher 6 und 7 übertragen. In Fig. 1, image templates 4, in particular shown on photographic film 3. The image templates 4 can be positive or negative images, in particular colored templates. They are moved past a camera 5 along a transport direction A, the image data B being acquired. The image data are alternately transmitted from the camera via lines C, C1 to two image memories 6 and 7 .

Während die Datenübertragung auf dem Pfad C in den Speicher 7 erfolgt, wird aus dem anderen Speicher 6 entlang D die Bildinformation in einen Bildverarbei­ tungs-Prozessor 2 eines Computers 1 eingespielt. Dort werden die Bilddaten digital verarbeitet und dann in einen der Bildspeicher 8, 9 geladen. Die Übertra­ gung zwischen den Bildspeichern 6, 7 und der Verarbeitungsstufe 2 erfolgt auf den Pfaden D, D1 wechselweise, wie bereits vorher auf den Pfaden C, C1. Das­ selbe gilt für die Bildübertragung auf den Pfaden E, E1 und F und F1. Auf den zuletzt genannten Pfaden F, F1 werden die Bildinformationen in eine Ausgabe­ vorrichtung 10 übertragen, z. B. in einen Drucker mit einer Kathodenstrahlröhre, die Bilder auf fotografisches Kopierpapier belichtet oder einen Tintenstrahldrucker oder einen Thermodrucker. Der Drucker 10 gibt die Bildsignale der Bildspei­ cher 8, 9 aus, wobei die dortigen Bildsignale jeweils die Signale mehrerer Bildvor­ lagen 4 enthalten. Im fotografischen Bereich sind derartige zusammengesetzte Bilder unter dem Begriff Indexprint bekannt.While the data transmission on path C takes place in the memory 7 , the image information is imported from the other memory 6 along D into an image processing processor 2 of a computer 1 . There the image data are processed digitally and then loaded into one of the image memories 8 , 9 . The transfer between the image memories 6 , 7 and the processing stage 2 takes place on the paths D, D1 alternately, as previously on the paths C, C1. The same applies to image transmission on paths E, E1 and F and F1. On the last-mentioned paths F, F1, the image information is transmitted to an output device 10 , for. B. in a printer with a cathode ray tube that exposes images on photographic copy paper or an inkjet printer or a thermal printer. The printer 10 outputs the image signals of the image memories 8 , 9 , the image signals there each containing the signals from several image sources 4 . Such composite images are known in the photographic field under the term index print.

Fig. 2 zeigt Einzelheiten des Computers 1. Die von der Kamera 5 aufgenomme­ nen, analogen Daten werden im Computer 1 von einem Analog-Digital-Wand­ ler 12 in digitale Signale mit mindestens 8 Bit Graustufentiefe transformiert. Ent­ sprechend farbiger Bildvorlagen 4 erzeugt die Kamera RGB-Signale für die drei Grundfarben Rot, Grün und Blau. Diese Bildsignale werden bildweise im Wechsel in die beiden Bildspeicher 6, 7 geladen. Jeder dieser beiden Bildspeicher ist in Bereiche für rote, grüne und blaue Signale eingeteilt oder nochmals in drei sepa­ rate Speicherbausteine untergliedert. Die Bildspeicher 6, 7 sind über eine zentrale Datenleitung 23 (CPU-Bus) mit einer Zentralrecheneinheit (CPU) 18 verbunden. Der Datentransfer kann entweder durch ein Software-Programm über die CPU 18 gesteuert werden oder über sogenannte Direct-Memory-Access-Komponenten (DMA). Über die Steuerungselemente können die Bilddaten aus den Bildspei­ chern 6, 7 entweder über die zentrale Datenleitung 23 an den Pipeline-Prozes­ sor 2 geschickt werden oder direkt, ohne über die zentrale Datenleitung 23 gehen zu müssen, über die Pipeline-Datenleitung 24. Die Bilddaten werden dabei je­ weils zeilenweise durch die Pipeline 2 geschoben. Fig. 2 shows details of the computer 1. The analog data recorded by the camera 5 are transformed in the computer 1 by an analog-digital converter 12 into digital signals with at least 8 bit gray level depth. Accordingly, colored image templates 4 , the camera generates RGB signals for the three primary colors red, green and blue. These image signals are loaded alternately into the two image memories 6 , 7 . Each of these two image memories is divided into areas for red, green and blue signals or subdivided into three separate memory modules. The image memories 6 , 7 are connected to a central processing unit (CPU) 18 via a central data line 23 (CPU bus). The data transfer can either be controlled by a software program via the CPU 18 or via so-called direct memory access components (DMA). Via the control elements of the image data from the Bildspei can Chern 6, 7 either via the central data line 23 are sent to the pipeline Prozes sor 2 or directly, without having to go through the central data line 23, via the pipeline data line 24th The image data is pushed line by line through the pipeline 2 .

In dem Pipeline-Prozessor finden folgende Operationen mit den Datendaten statt:
In einem Farbumsetzer 13, umfassend einen Speicher, der eine Look up-Tabelle (LUT) enthält, werden Farbkorrekturen durchgeführt. Die Interpolations-Dezima­ tions-Einheit 14 verändert die Rasterung der Bilddaten. Hier werden z. B. die von der Kamera stammenden 640 × 640 Bildpunkte in 1024 × 1024 Bildpunkte umge­ rechnet, die der über die Schnittstelle 22 angeschlossene Drucker 10 verarbeiten kann.The following operations with the data data take place in the pipeline processor:
Color corrections are carried out in a color converter 13 comprising a memory which contains a look-up table (LUT). The interpolation decimation unit 14 changes the rasterization of the image data. Here z. B. converted the 640 × 640 pixels from the camera into 1024 × 1024 pixels, which the printer 10 connected via the interface 22 can process.

Nach der Einheit 14 durchlaufen die Bilddaten einen Transformationsspeicher (LUT), der eine Farbtransformation von RGB in ein anderes Farbsystem, z. B. YUV durchführt. Anschließend werden die Bilddaten durch ein Bildverschär­ fungsfilter 16 geschleust, in dem Operationen im Ortsraum der Bilddaten durch­ geführt werden, um z. B. Schärfe oder Kontrast der Bilddaten zu verändern. An­ schließend durchlaufen die Bilddaten einen zweiten Farbtransformationsspeicher (LUT) 17, bei dem die Rücktransformation vom YUV- in den RGB-Raum erfolgt. Von dort aus werden die Daten wiederum entweder über die zentrale Daten­ leitung 23 oder direkt über die Leitung 24 an einen Bildspeicher 8 bzw. einen Bildspeicher 9 übermittelt. Von dort können sie wechselweise über die Daten­ leitung 23 weitergeleitet werden. Die Datenübernahme kann auch hier entweder software-gesteuert über die CPU 18 oder über das DMA 21 direkt erfolgen (wie bei Bildspeicher 7 mit DMA 19). Auch die CPU-Aktionen können über ein DMA 20 gesteuert werden.After the unit 14 , the image data pass through a transformation memory (LUT) which carries out a color transformation from RGB into another color system, e.g. B. performs YUV. Subsequently, the image data are passed through an image sharpening filter 16 , in which operations in the spatial area of the image data are carried out in order to e.g. B. change sharpness or contrast of the image data. The image data then run through a second color transformation memory (LUT) 17 , in which the reverse transformation takes place from the YUV to the RGB space. From there, the data are in turn either transmitted via the central data line 23 or directly via the line 24 to an image memory 8 or an image memory 9 . From there, they can be forwarded alternately via the data line 23 . The data transfer can also take place here either software-controlled via the CPU 18 or directly via the DMA 21 (as with image memory 7 with DMA 19 ). The CPU actions can also be controlled via a DMA 20 .

In Fig. 3 ist veranschaulicht, wie innerhalb der Einheit 14 eine Dezimation der Bilddaten im Verhältnis 3 : 2 erfolgt. Eingangssignale 26, die in Fig. 3 mit Ziffern 1 bis 21 entsprechend ihrer zeitlichen Abfolge numeriert sind, werden mit Takt­ signalen 25 in eine Filterschaltung eingelesen. Innerhalb der Filterschaltung werden jeweils mehrere Eingangssignale, hier genau drei, verwendet, um ein Ausgangssignal 28 zu erzeugen. Die Verknüpfungsmatrix 27 veranschaulicht diese Rechenoperation. Die Ausgangssignale 28 sind mit entsprechenden Num­ mern 32 wiederum zeitlich aufsteigend numeriert. FIG. 3 illustrates how the image data is decimated in the ratio 3: 2 within the unit 14 . Input signals 26 , which are numbered 1 to 21 in FIG. 3 according to their chronological order, are read with clock signals 25 into a filter circuit. A plurality of input signals, in this case exactly three, are used in each case in the filter circuit in order to generate an output signal 28 . The link matrix 27 illustrates this arithmetic operation. The output signals 28 are in turn numbered in ascending order with corresponding numbers 32 .

Das Einlesen der Eingangssignale wird mit den Taktsignalen 25 gesteuert. Die Taktsignale nehmen dabei wechselweise die Zustände Eins (High) 30 oder Null (Low) 31 an. Das Einlesen erfolgt jeweils im High-Zustand der Taktsignale 25.The reading in of the input signals is controlled by the clock signals 25 . The clock signals alternately assume the states one (high) 30 or zero (low) 31 . The reading in takes place in the high state of the clock signals 25 .

Die berechneten Filterwerte 28 werden aus dem Filter der Verknüpfungsmatrix 27 nur dann ausgelesen, wenn die Taktsignale 29, welche ebenfalls zwischen zwei Zuständen 30, 31 periodisch hin und hergeschalten werden, in einem vorbe­ stimmten Zustand, hier Eins (High) ist.The calculated filter values 28 are only read out of the filter of the link matrix 27 when the clock signals 29 , which are also periodically switched back and forth between two states 30 , 31 , are in a predetermined state, here one (high).

Die Frequenzen der Eingangs-Taktsignale 25 und der Ausgangs-Taktsignale 33 stehen in einem ganzzahligen Verhältnis, das dem gewünschten Dezimations­ verhältnis, hier 3 : 2, entspricht.The frequencies of the input clock signals 25 and the output clock signals 33 are in an integer ratio which corresponds to the desired decimation ratio, here 3: 2.

Die Ausgangssignale 28 der Verknüpfungsmatrix 27 sind nur dann auslesbar, wenn die Taktsignale 25 der ersten Taktfrequenz und die Taktsignale 29 der zweiten Frequenz, d. h. der Teilungsfrequenz, beide in einem vorgegebenen Zu­ stand sind. Im vorliegenden Beispiel müssen beide Taktsignale den Zustand Eins (High) annehmen, damit ein Ausgangssignal 28 ausgelesen wird. Die Ausgangs­ signale 28 liegen dann ebenfalls in getakteter Form, entsprechend einer Takt­ frequenz vor, die den Taktsignalen 33 entspricht.The output signals 28 of the link matrix 27 can only be read out if the clock signals 25 of the first clock frequency and the clock signals 29 of the second frequency, ie the division frequency, are both in a predetermined state. In the present example, both clock signals must assume the state one (high) so that an output signal 28 is read out. The output signals 28 are then also in a clocked form, corresponding to a clock frequency, which corresponds to the clock signals 33 .

Fig. 4 zeigt eine geeignete elektronische Schaltung, mit der das in Fig. 3 darge­ stellte Verfahren durchgeführt werden kann. Die Eingangsdaten werden über eine Eingangsschnittstelle 38 auf der Datenleitung 35 in einen Eingangsbildspei­ cher 39, hier ein Zeilenbildspeicher mit z. B. 1024 Speicherzellen, eingelesen. Das Einlesen in den Zeilenbildspeicher 39 wird mit Taktsignalen, die vom Fre­ quenzgenerator (Clock CLK) 37 erzeugt werden. Die Steuerung erfolgt über die Taktsignalleitung 36. Fig. 4 shows a suitable electronic circuit with which the method shown in Fig. 3 Darge can be performed. The input data are via an input interface 38 on the data line 35 in an input image memory 39 , here a line image memory with z. B. 1024 memory cells read. The reading into the line image memory 39 is carried out with clock signals which are generated by the frequency generator (clock CLK) 37 . Control takes place via the clock signal line 36 .

Die im Bildspeicher 39 gespeicherten Bilddaten werden ebenfalls mit den Takt­ signalen der im Signalgenerator 37 erzeugten Frequenz vom Bildspeicher 39 in die Filterschaltung 40 übernommen. Die Filterschaltung 40 verknüpft benach­ barte, d. h. zeitlich aufeinanderfolgende Bilddaten gemäß der Verknüpfungs­ matrix 27 der Fig. 3 zu einem Ausgangswert. Die Eingangswerte werden dabei jeweils mit Koeffizienten multipliziert, welche in einem Koeffizientenspeicher 43, hier ein first-in/first-out (FIFO)-Register abgespeichert sind. Das Auslesen der Koeffizienten aus dem Speicher 43 erfolgt zeitsynchron zur Datenübertragung zwischen Filter 39 und 40 mit den Taktsignalen des Signalgenerators 37. Für ein Umrechnungsverhältnis n: m (n < m) stehen n-Koeffizienten zur Verfügung. Der Koeffizientensatz kann für jede neue Bildzeile neu aus einem übergeordneten Koeffizientenspeicher geladen werden.The image data stored in the image memory 39 are also adopted with the clock signals of the frequency generated in the signal generator 37 from the image memory 39 in the filter circuit 40 . The filter circuit 40 links adjacent, ie temporally successive image data according to the linking matrix 27 of FIG. 3 to an output value. The input values are multiplied by coefficients, which are stored in a coefficient memory 43 , here a first-in / first-out (FIFO) register. The coefficients are read out from the memory 43 in synchronism with the data transmission between filters 39 and 40 with the clock signals of the signal generator 37 . For a conversion ratio n: m (n <m), n coefficients are available. The coefficient set can be reloaded from a higher-level coefficient memory for each new image line.

Das Auslesen der im Filter 40 berechneten Ausgangswerte in einen Ausgangs­ speicher 41 wird folgendermaßen gesteuert: Die im Signalgenerator 37 erzeugten Taktsignale werden direkt an ein logisches Gatter 44 angelegt. Im vorliegenden Ausführungsbeispiel ist dieses Gatter ein AND-Gatter. Am zweiten Eingang die­ ses AND-Gatters 44 werden Taktsignale einer zweiten Frequenz angelegt, die von einem zweiten Takt-Signalgenerator erzeugt werden. Im vorliegenden Aus­ führungsbeispiel ist dieser zweite Taktgenerator, welcher Taktsignale einer gegenüber dem ersten Taktgenerator 37 unterschiedlichen Frequenz erzeugt, ein Speicher 42, der auf seiner Eingangsseite die Taktsignale des ersten Taktgenera­ tors 37 empfängt. Über seine Speicherinhalte Null bzw. Eins erzeugt er auf seiner Ausgangsseite Taktsignale der zweiten Frequenz. Der Steuerspeicher 42 wirkt dadurch als Clock-Enable-Register. Im vorliegenden Ausführungsbeispiel ist er ein first-in/first-out-Speicher (FIFO).The reading of the output values calculated in the filter 40 into an output memory 41 is controlled as follows: The clock signals generated in the signal generator 37 are applied directly to a logic gate 44 . In the present exemplary embodiment, this gate is an AND gate. At the second input of this AND gate 44 , clock signals of a second frequency are generated, which are generated by a second clock signal generator. In the present exemplary embodiment, this second clock generator, which generates clock signals of a different frequency than the first clock generator 37 , is a memory 42 which receives the clock signals of the first clock generator 37 on its input side. Via its memory contents zero and one, it generates clock signals of the second frequency on its output side. The control memory 42 thereby acts as a clock enable register. In the present exemplary embodiment, it is a first-in / first-out memory (FIFO).

Die Datenübernahme von der Filterschaltung 49 zum Speicher 41 wird gesteuert von den Signalen, die am Ausgang des AND-Gatters 44 erzeugt werden. Diese Signale entsprechen hinsichtlich ihrer zeitlichen Abfolge der in der Signale 33 von Fig. 3. Damit lassen sich die im Filter 40 berechneten Ausgangswerte in dem gewünschten Teilungsverhältnis 3 : 2 gegenüber den Eingangswerten austasten und somit die gewünschte Rasterumrechnung beim Übertragen der Bilddaten vom Bildspeicher 39 in den Bildspeicher 41 durchführen. Am Ausgang des Fil­ ters 40 werden nur diejenigen Werte verwendet, die entsprechend dem Raster­ verhältnis benötigt werden (vgl. Pfeile zum Output-Datenstrom der Fig. 3). Bei einem Rasterverhältnis von 3 : 2 wird beispielsweise jeder dritte berechnete Aus­ gangswert nicht weitergetaktet. Die Daten stehen am Ausgangsspeicher 41 ent­ sprechend der Eingangsreihenfolge an.The data transfer from the filter circuit 49 to the memory 41 is controlled by the signals which are generated at the output of the AND gate 44 . These signals correspond to their temporal sequence in terms of the signals 33 of FIG 3. Thus, the calculated in the filter 40 output values in the desired division ratio 3 blank. 2 blanking from the input values, and thus the desired screen conversion in transmitting the image data from the image memory 39 in perform the image memory 41 . At the output of the filter 40 , only those values are used which are required in accordance with the raster ratio (cf. arrows for the output data stream in FIG. 3). With a raster ratio of 3: 2, for example, every third calculated output value is not clocked further. The data is available at the output memory 41 in accordance with the input order.

In Fig. 5 ist dargestellt, wie Eingangssignale 50 über eine Verknüpfungsmatrix 51 zu Ausgangssignalen 52 interpoliert werden können. Hier werden - ähnlich wie bei der Dezimation der Fig. 3 - aus mehreren Eingangswerten jeweils ein Aus­ gangswert berechnet. Mit unterbrochenen Linien ist hier jeweils gezeigt, wie ein neuer Zwischenwert aus mehreren Eingangswerten entsteht. FIG. 5 shows how input signals 50 can be interpolated to output signals 52 via a link matrix 51 . Here - similar to the decimation of FIG. 3 - an output value is calculated from several input values. The broken lines show how a new intermediate value is created from several input values.

Fig. 6 zeigt eine Schaltungsanordnung, mit der eine Interpolation durchführbar ist. Die vom Taktgenerator 37 erzeugten Taktsignale werden hier dazu verwendet, die Datenübernahme vom Filter 40 in den Ausgangsspeicher 41 zu steuern. Die Übernahme der Eingangsdaten vom Eingangsspeicher 39 in die Filterschal­ tung 40 wird hier über das AND-Gatter 44 gesteuert. Am AND-Gatter 44 liegen einerseits Taktsignale einer ersten Frequenz des Taktgenerators 37 an, anderer­ seits Taktsignale einer zweiten Frequenz, welche im taktgesteuerten Register 42 erzeugt werden. Das Frequenzverhältnis der beiden am AND-Gatter 44 anliegen­ den Taktsignale bestimmt hier die Auslesefrequenz der Bilddaten aus dem Bild­ speicher 39. Die Anordnung bewirkt, daß eine Interpolation der Bilddaten bei der Übertragung vom Bildspeicher 39 in den Bildspeicher 41 erfolgt, wobei das Ra­ ster der Bilddaten genau in dem Verhältnis verändert wird, in dem die beiden Taktfrequenzen an den Eingängen des AND-Gatters 44 stehen. Fig. 6 shows a circuit arrangement which is carried out with the interpolation. The clock signals generated by the clock generator 37 are used here to control the data transfer from the filter 40 into the output memory 41 . The transfer of the input data from the input memory 39 into the filter circuit 40 is controlled here via the AND gate 44 . Clock signals of a first frequency of the clock generator 37 are present on the AND gate 44 , on the other hand clock signals of a second frequency, which are generated in the clock-controlled register 42 . The frequency ratio of the two clock signals present at the AND gate 44 determines the readout frequency of the image data from the image memory 39 . The arrangement has the effect that an interpolation of the image data takes place during the transfer from the image memory 39 into the image memory 41 , the frame of the image data being changed exactly in the ratio in which the two clock frequencies are at the inputs of the AND gate 44 .

Der Koeffizientenspeicher 43 enthält wiederum die nötigen Faktoren, mit denen die Eingangs-Bildsignalwerte beaufschlagt werden, um die gewünschten Aus­ gangs-Bildwerte zu erzeugen. Die Faktoren können individuell verschieden sein, je nach Nummer der Eingangs-Bildsignale.The coefficient memory 43 in turn contains the necessary factors with which the input image signal values are applied in order to generate the desired output image values. The factors can vary individually depending on the number of input image signals.

Je nach gewünschtem Umrechnungsverhältnis der Rasterungen in den Bildspei­ chern 39 und 41 werden die Inhalte des Speichers 42 verändert. Die im Filter 40 durchgeführten Multiplikationen sind durch veränderbare Werte des Koeffizien­ tenspeichers 43 anpaßbar. Depending on the desired conversion ratio of the screenings in the image memories 39 and 41 , the contents of the memory 42 are changed. The multiplications carried out in the filter 40 can be adapted by changing the values of the coefficient memory 43 .

Die Schaltungen der Fig. 4 und 6 können so miteinander kombiniert werden, daß die Gesamtschaltung sowohl für eine Interpolation als auch für eine Dezima­ tion bei einstellbaren Umrechnungsverhältnissen möglich ist.The circuits of FIGS. 4 and 6 can be combined with one another so that the overall circuit is possible both for an interpolation and for a decimation with adjustable conversion ratios.

In Fig. 7 sind Details der Filterschaltung 40 dargestellt. Es sind drei Datenleitun­ gen 55, 56 und 57 vorgesehen, auf denen Farbbildsignale für die drei Grundfar­ ben Rot (R), Grün (G) und Blau (B) in die Filterschaltung eingespeist werden können. Nach Durchlaufen einer ersten, vertikal wirkenden Filterstufe 53 werden die jeweiligen, einer Farbe entsprechenden Datensätze an eine zweite Filter­ stufe 54 übergeben, in der sie horizontal, d. h. innerhalb einer Bildzeile gefiltert werden. Die Trennlinie 83 markiert den Übergang zwischen der vertikalen Filte­ rungsstufe 53 und der horizontalen Filterungsstufe 54. Die gefilterten Daten R′, G′, bzw. B′ werden auf den Leitungen 80, 81 und 82 ausgegeben.In Fig. 7, details of the filter circuit 40 are shown. There are three data lines 55 , 56 and 57 provided on which color image signals for the three basic colors red (R), green (G) and blue (B) can be fed into the filter circuit. After passing through a first, vertically acting filter stage 53 , the respective data records corresponding to a color are passed to a second filter stage 54 , in which they are filtered horizontally, ie within an image line. The dividing line 83 marks the transition between the vertical filtering stage 53 and the horizontal filtering stage 54 . The filtered data R ', G', and B 'are output on lines 80 , 81 and 82 .

Die Filterschaltung erlaubt, die gerasterten, d. h. punktweise vorliegenden Bild­ daten mit einem variablen Filterraster zu filtern. Die Datensätze R, G, B werden bei diesem Ausführungsbeispiel jeweils mit einem 3 × 3-Filterraster gefiltert.The filter circuit allows the rasterized, i.e. H. point present picture filter data with a variable filter grid. The records R, G, B are in this embodiment, each filtered with a 3 × 3 filter grid.

Hierzu sind in jedem Farbkanal (R, G, B) entsprechende Filterkomponenten vor­ gesehen, die Filterberechnungen vornehmen.Appropriate filter components are provided in each color channel (R, G, B) seen doing the filter calculations.

Die gezeigte Filteranordnung kann aber auch für eine 9 × 9-Filterung verwendet werden. Dazu wird nur der Eingangskanal R benutzt, auf dem dann ein Daten­ satz Y in die Schaltung eingespeist wird. Die Multiplexer 61, 68, 78 und alle ande­ ren Multiplexer der Anordnung sind dann an ihrem "Eins"-Eingang auf Durchlaß geschalten. Die gefilterten Daten Y′ werden am Ausgang 81 ausgegeben. Die Filteranordnung wird damit über die jeweiligen Multiplexer zwischen den beiden Filterrastern 3 × 3 bzw. 9 × 9 umgeschalten. Die Steuerungseingänge S der Mul­ tiplexer werden dazu vorteilhafterweise alle von einem gemeinsamen Steue­ rungssignal gesteuert, sie können aber auch jeweils separat geschalten werden.The filter arrangement shown can also be used for 9 × 9 filtering. For this purpose, only the input channel R is used, on which a data set Y is then fed into the circuit. The multiplexers 61 , 68 , 78 and all other multiplexers of the arrangement are then switched to pass at their "one" input. The filtered data Y 'are output at the output 81 . The filter arrangement is thus switched between the two filter grids 3 × 3 and 9 × 9 via the respective multiplexers. The control inputs S of the multiplexer are advantageously all controlled by a common control signal, but they can also be switched separately.

Jeder Multiplexer schaltet je nach Eingangssignal entweder den Eingang Eins zu seinem Ausgang durch oder den Eingang Null. Die Eingänge Null der Multi­ plexer 68 und 78 sind blind, d. h. sie sind in jedem Fall auf "Low" (L) gesetzt und damit deaktiviert. Depending on the input signal, each multiplexer switches either input one to its output or input zero. The zero inputs of the multiplexers 68 and 78 are blind, ie they are always set to "Low" (L) and thus deactivated.

Vertikale FilterungVertical filtering

Die Umschaltung zwischen den beiden Filterrastern 3 × 3 und 9 × 9 wird im fol­ genden, nur für die Stufe 53, d. h. nur für ein 3- bzw. 9-Filter näher beschrieben. Stufe 53 führt im vorliegenden Ausführungsbeispiel eine vertikale Filterung senk­ recht zur Zeilenrichtung der Bildsignaldaten durch. In der Filterungskomponen­ te 53 sind in jedem der drei Farbkanäle R, G, B Rechenstufen 84, 85 und 86 vor­ gesehen. Sie umfassen jeweils drei Multipliziereinheiten 65, 66 und 67 sowie eine Additionsstufe 69, die die Daten der Multiplizierer addiert. Zwischen Multiplizier- Einheiten und Additionsstufe kann selbstverständlich jeweils ein Zwischenspei­ cher vorgesehen sein. In den jeweiligen Rechenstufen 84, 85 und 86 erfolgt in jedem Farbkanal die Multiplikation mit jeweiligen Multiplikationskoeffizienten, die in nicht gezeigten Registern gespeichert sind. Die Parallel-Register 62, 63 und 64 nehmen die Eingangs-Bildsignale auf. Das Register 62 nimmt dabei jeweils einen aktuellen, mit dem Systemtakt ankommenden Punkt-Signalwert auf und speichert ihn für einen Systemtakt. Gleichzeitig wird dieser Wert im Zeilenpuffer 58 gespei­ chert und mit dem nächsten Systemtakt innerhalb des Zeilenpuffers um einen Registerplatz weitergeschoben. Beim Überlauf des Zeilenpuffers wird dessen 20 erster, übergelaufener Wert in den nächsten Zeilenpuffer 59 geschrieben. Sobald dieser Puffer 59 aufgefüllt ist, gibt er den ersten Datenwert an das Register 64 weiter. Mit dem nächsten Systemtakt können dann die aktuellen Werte der Regi­ ster 62, 63 und 64 in den Multiplizierstufen 65, 66 und 67 mit jeweiligen Koeffi­ zienten multipliziert und in der Stufe 69 addiert werden, wodurch eine Filterung senkrecht zur Zeilenrichtung erfolgt. Diese Filterung entspricht der Filterung dreier benachbarter Werte verschiedener Zeilen. Es ist klar, daß für einen Filter über vier Zeilen hinweg lediglich ein zusätzlicher Zeilenpuffer sowie ein zusätzliches Register und eine Multiplizierstufe entsprechend den Komponenten der Filterung dreier Daten nötig ist.The switch between the two filter grids 3 × 3 and 9 × 9 is described in the fol lowing, only for stage 53 , ie only for a 3 or 9 filter. In the present exemplary embodiment, stage 53 carries out vertical filtering perpendicular to the line direction of the image signal data. In the filtering component 53 are seen in each of the three color channels R, G, B arithmetic stages 84 , 85 and 86 . They each comprise three multiplier units 65 , 66 and 67 and an addition stage 69 which adds the data of the multipliers. An intermediate memory can of course be provided between multiplier units and addition stage. In the respective arithmetic stages 84 , 85 and 86 , the multiplication takes place in each color channel with respective multiplication coefficients, which are stored in registers, not shown. The parallel registers 62 , 63 and 64 receive the input image signals. Register 62 records a current point signal value arriving with the system clock and stores it for a system clock. At the same time, this value is stored in line buffer 58 and shifted by one register position with the next system clock within the line buffer. When the line buffer overflows, its first 20 overflowed value is written into the next line buffer 59 . As soon as this buffer 59 is filled up, it passes the first data value on to the register 64 . With the next system clock, the current values of registers 62 , 63 and 64 in multiplier stages 65 , 66 and 67 can then be multiplied by respective coefficients and added in stage 69 , which results in filtering perpendicular to the line direction. This filtering corresponds to the filtering of three neighboring values of different lines. It is clear that a filter over four lines only requires an additional line buffer as well as an additional register and a multiplier stage corresponding to the components of the filtering of three data.

Die zu filternden Eingangsdaten werden in den Zeilenpuffern 58, 59 und 60 je­ weils solange vor der Rechenoperation gespeichert, bis alle nachfolgenden, für die Rechenoperation benötigten Daten in den anderen Zwischenspeichern ge­ speichert sind. Die Größe der Zeilenpuffer ist dabei genau entsprechend einer eingangsseitigen, definierten Zeilengröße ausgelegt. Die Zeilenpuffer können hinsichtlich ihrer Speicherkapazität auch variabel ausgelegt werden, so daß ein­ gangsseitig verschiedene Zeilenlängen verarbeitbar sind.The input data to be filtered are stored in the line buffers 58 , 59 and 60 each before the arithmetic operation until all subsequent data required for the arithmetic operation are stored in the other buffers. The size of the line buffer is designed exactly according to a defined line size on the input side. The line buffers can also be designed variably in terms of their storage capacity, so that different line lengths can be processed on the output side.

Zur Umschaltung der Filtereinrichtung 53 auf eine Filterung über neun Bildzeilen hinweg, werden die beiden Multiplexer 61 so geschalten, daß der Zeilenpuffer 60 jeweils Daten an das nächstliegende Register des nächsten Kanals weitergeben kann. Der Zeilenpuffer 60 des Kanals R gibt damit die Daten an das erste Regis­ ter des Kanals G weiter. Die Berechnung der neuen Werte entsprechend des neuen Filters erfolgt dann entsprechend in den jeweils gleichartigen Rechenstu­ fen 84, 85 und 86. Dabei kann selbstverständlich vorgesehen werden, daß ent­ sprechende Filterkoeffizienten, welche auf die Multiplikationsstufen der Rechen­ einheiten 84, 85 und 86 wirken, unterschiedliche Größe haben.To switch the filter device 53 to filtering over nine picture lines, the two multiplexers 61 are switched in such a way that the line buffer 60 can pass data on to the nearest register of the next channel. The line buffer 60 of the channel R thus forwards the data to the first register of the channel G. The calculation of the new values in accordance with the new filter is then carried out in the same calculation stages 84 , 85 and 86 . It can of course be provided that appropriate filter coefficients, which act on the multiplication levels of the computing units 84 , 85 and 86, have different sizes.

Durch die Umstellung des Filters auf die Filtergröße 9 wird ein Datensatz Y, wel­ cher über Leitung 55 in die Filterstufe 53 einläuft, nacheinander durch die Zeilen­ puffer der verschiedenen Kanäle R, G und B geschleust, bis der letzte, d. h. zur neunten Zeile gehörende Wert an der Leitung 55 anliegt. Dann erfolgt die Rechenoperation der neun aufeinanderfolgenden Bildzeilen in den Stufen 84, 85 und 86 gleichzeitig, die Addition in den Additionsstufen 69 wird durchgeführt und die dabei errechneten Werte an der nächsten Additionsstufe 69 zu einem neuen Ausgangswert verrechnet.By changing the filter to the filter size 9 , a data record Y, which arrives via line 55 in the filter stage 53 , is successively passed through the line buffer of the various channels R, G and B until the last value, that is to say the ninth line is present on line 55 . Then the arithmetic operation of the nine successive image lines in stages 84 , 85 and 86 takes place simultaneously, the addition in addition stages 69 is carried out and the values calculated in the process are calculated at the next addition stage 69 to a new output value.

Horizontale FilterungHorizontal filtering

Die Filterung in der horizontalen Filterungsstufe 54 erfolgt im Prinzip genauso, wie bei der vertikalen Filterungsstufe. Die Bilddaten werden hier aber nicht durch parallele Register geschleust, sondern durch Schieberegister 71, 72, 73. Diese Schieberegister besitzen jedoch jeweils einen parallen Ausgang zu den Multi­ plizierstufen 74, 75 bzw. 76. Die in diesen Multiplizierstufen berechneten Werte werden in der Addierstufe 77 zu einem gefilterten Zeilen-Ausgangswert addiert. In principle, the filtering in the horizontal filtering stage 54 takes place in exactly the same way as in the vertical filtering stage. However, the image data are not passed through parallel registers here, but through shift registers 71 , 72 , 73 . However, these shift registers each have a parallel output to the multiplication stages 74 , 75 and 76 . The values calculated in these multiplier stages are added in the adder stage 77 to a filtered line output value.

Zur Umschaltung von einem Filter, der jeweils drei benachbarte Bildpunkte einer Zeile zu einem neuen Ausgangswert berechnet auf einen Filter, der jeweils neun nebeneinanderliegende Bildpunkte filtert, dienen auch hier wieder Multiplexer 70. Ist der Multiplexer-Eingang "Null" durch ein Steuersignal S aktiviert, so wirkt der Filter als Filter über 3 Punktwerte, ist der Multiplexer-Eingang "Eins" aktiviert, so wirkt die Schaltung als Filter über 9 Punktwerte. Die Rechenstufen 87, 88, 89 erfüllen analoge Aufgaben wie die Rechenstufen 84, 85, 86 des vertikalen Filters. Bei der Verwendung der Filterschaltung 54 als Filter über 9 Bildpunkte ist auch der Multiplexer 78 auf den Eingang Eins geschalten, so daß die in Rechen­ stufen 87, 88, 89 berechneten Werte in der Stufe 79 zum Ausgangswert Y- addiert werden.Here again, multiplexers 70 are used to switch from a filter that calculates three neighboring pixels of a line to a new output value to a filter that filters nine pixels next to each other. If the multiplexer input "zero" is activated by a control signal S, the filter acts as a filter with 3 point values. If the multiplexer input "one" is activated, the circuit acts as a filter with 9 point values. The arithmetic stages 87 , 88 , 89 perform tasks similar to the arithmetic stages 84 , 85 , 86 of the vertical filter. When using the filter circuit 54 as a filter over 9 pixels, the multiplexer 78 is also connected to input one, so that the values calculated in arithmetic stages 87 , 88 , 89 are added in stage 79 to the output value Y-.

Im genannten Ausführungsbeispiel ist ein n × m-Filter gezeigt, wobei n = m = 3. Es ist klar, daß durch entsprechende Veränderung der Komponentenzahl in den Zeilen- bzw. Spaltenfiltern beliebige Filterkombinationen realisierbar sind. Der Eingangsfilter 53, welcher k = 3 Eingänge in 55, 56, 57 hat, ist damit entweder nutzbar als n-Filter gleichzeitig für k-Signale oder auch als k × n-Filter für nur ein Signal. In einem zeilenorientierten, softwaregesteuerten Block-Datenübertra­ gungssystem können die vertikalen Koeffizienten nach jeder Zeile neu geladen werden, so daß hier keine vertikale Koeffizienten-Registerbank notwendig ist. Das Laden der vertikalen Koeffizienten beeinflußt in einem solchen System die Datenübertragungsrate nur unwesentlich.In the exemplary embodiment mentioned, an n × m filter is shown, where n = m = 3. It is clear that any desired filter combinations can be implemented by correspondingly changing the number of components in the row or column filters. The input filter 53 , which has k = 3 inputs in 55 , 56 , 57 , can thus be used either as an n filter at the same time for k signals or as a k × n filter for only one signal. In a line-oriented, software-controlled block data transmission system, the vertical coefficients can be reloaded after each line, so that no vertical coefficient register bank is necessary here. In such a system, the loading of the vertical coefficients affects the data transfer rate only insignificantly.

Fig. 8 zeigt eine Schaltung für einen zweidimensionalen Filter (3 × 3) für Dezima­ tion und Interpolation. Die Daten werden über eine Leitung 90 in den Filter einge­ speist. Die Stufe 91 führt die vertikale Filterung durch, die Stufe 92 die horizontale Filterung. Bei der vertikalen Multiplikationsstufe 93 sind die Koeffizienten inner­ halb einer Zeile konstant, in der Multiplikationsstufe 94 sind die Koeffizienten innerhalb einer Zeile variabel. Sie sind im Koeffizienten FIFO 94 gespeichert. Die gefilterten Daten werden über die Leitung 96 ausgegeben. Fig. 8 shows a circuit for a two-dimensional filter ( 3 × 3) for decimation and interpolation. The data is fed into the filter via a line 90 . Level 91 performs vertical filtering, level 92 horizontal filtering. In the vertical multiplication stage 93 , the coefficients are constant within one line, in the multiplication stage 94 the coefficients are variable within one line. They are stored in the FIFO 94 coefficient. The filtered data is output via line 96 .

Mit der Schaltung sind verschiedene Filterungs- bzw. Umrechnungsmöglichkeiten auswählbar. Dazu sind Auswahleingänge 97 und 98 vorgesehen. Auf der Aus­ wahlleitung 97 kann z. B. zwischen den Funktionen Interpolation und Dezimation des Filters umgeschalten werden. Bei der Dezimation liegt dann auf der Lei­ tung 100 das Signal Eins an, zur Interpolation liegt dort das Signal Null an.Various filtering or conversion options can be selected with the circuit. For this purpose, selection inputs 97 and 98 are provided. On the election line 97 , z. B. can be switched between the functions interpolation and decimation of the filter. The signal one is then present on the line 100 during the decimation, and the signal zero is present there for interpolation.

Das Filter kann z. B. als Verschärfungsfilter verwendet werden, wenn an den bei­ den Eingängen 100 und 101 der Wert Eins anliegt. Um die Reihenfolge der Daten nach einer Dezimations-Interpolations-Funktion zu erhalten, müssen alle nachfol­ genden Verarbeitungsstufen des Filters mit dem Takt des Ausgangsregisters 102 getaktet werden. Deshalb ist der Ausgang 95 vorgesehen, der Taktsignale ent­ sprechend dieser Taktfrequenz ausgibt. Das Clock-Enable FIFO wird zu Beginn einer gewünschten Filteroperation vom Rechner beschrieben, der Rechner setzt das Clock-FIFO nach jeder Bildzeile wieder zurück. Über die Leitung 98 erfolgt die Verbindung zu einer zentralen Rechnereinheit (CPU).The filter can e.g. B. can be used as a tightening filter if the value at input 100 and 101 is one. In order to obtain the order of the data after a decimation-interpolation function, all subsequent processing stages of the filter must be clocked with the clock of the output register 102 . Therefore, the output 95 is provided which outputs clock signals accordingly this clock frequency. The clock enable FIFO is written by the computer at the start of a desired filter operation, the computer resets the clock FIFO after each image line. The connection to a central computer unit (CPU) is established via line 98 .

Es ist klar, daß ein Fachmann anhand der o. g. Ausführungsbeispiele ohne weite­ res neue Ausführungsbeispiele angeben kann, indem Filteranordnungen ver­ schiedener Dimensionen angegeben werden. Auch andere Details können selbstverständlich ohne weiteres abgewandelt werden, beispielsweise indem der Taktgeber der zweiten Frequenz kein Takt-Enable-Register sondern eine zweite, mit dem ersten Taktgeber synchronisierte Uhr ist.It is clear that a person skilled in the art on the basis of the above-mentioned. Examples without wide Res can specify new embodiments by ver filter arrangements different dimensions can be specified. Other details can also can of course be easily modified, for example by the Clock generator of the second frequency not a clock enable register but a second one clock synchronized with the first clock.

Claims (14)

1. Verfahren zum Verändern des Rasters digitaler Bilddaten bei der Bild­ übertragung zwischen zwei Bildsignalspeichern (39, 41) über eine Filter­ schaltung (40), dadurch gekennzeichnet, daß die Übertragung der Da­ ten zwischen einem der beiden Bildsignalspeicher (39, 41) und der Filter­ schaltung (40) mit digitalen Taktsignalen (25) einer ersten Frequenz zeit­ lich gesteuert wird und daß eine Datenübertragung zwischen dem ande­ ren der beiden Bildsignalspeicher (39, 41) und der Filterschaltung (40) nur dann erfolgt, wenn die Taktsignale (25) der ersten Frequenz und Takt­ signale (29) einer zweiten, gegenüber der ersten unterschiedlichen Fre­ quenz jeweils einen vorbestimmten Wert annehmen.1. A method for changing the grid of digital image data in the image transmission between two image signal memories ( 39 , 41 ) via a filter circuit ( 40 ), characterized in that the transmission of data between one of the two image signal memories ( 39 , 41 ) and Filter circuit ( 40 ) with digital clock signals ( 25 ) is controlled at a first frequency and that data transmission between the other of the two image signal memories ( 39 , 41 ) and the filter circuit ( 40 ) only takes place when the clock signals ( 25 ) the first frequency and clock signals ( 29 ) of a second frequency, in relation to the first different frequency, each assume a predetermined value. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste und die zweite Frequenz zueinander in einem ganzzahligen Verhältnis stehen.2. The method according to claim 1, characterized in that the first and the second frequency are in an integer relationship. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Über­ tragung der Daten zwischen einem der Bildspeicher (39, 41) und der Fil­ terschaltung (40) über einen Steuerspeicher (42) gesteuert wird.3. The method according to claim 1 or 2, characterized in that the transmission of data between one of the image memories ( 39 , 41 ) and the Fil terschaltung ( 40 ) is controlled via a control memory ( 42 ). 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß der Steuerspeicher (42) die Taktsignale (25) der ersten, insbesondere höheren Frequenz empfängt und daraus die Taktsigna­ le (29) der zweiten, insbesondere niedrigeren Frequenz erzeugt.4. The method according to any one of the preceding claims, characterized in that the control memory ( 42 ) receives the clock signals ( 25 ) of the first, in particular higher frequency and generates the clock signals le ( 29 ) of the second, in particular lower frequency. 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß die die erste Frequenz größer als die zweite Frequenz ist, daß die mit den Taktsignalen (25) der ersten Frequenz gesteuerte Daten­ übertragung zwischen einem Eingangsspeicher (39) und der Filterschal­ tung (40) erfolgt und die zweite Datenübertragung zwischen der Filter­ schaltung und einem Ausgangsspeicher (41). 5. The method according to any one of the preceding claims, characterized in that the first frequency is greater than the second frequency, that the data transmission controlled with the clock signals ( 25 ) of the first frequency between an input memory ( 39 ) and the filter circuit ( 40 ) takes place and the second data transmission between the filter circuit and an output memory ( 41 ). 6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Frequenz größer als die zweite Frequenz ist, daß die mit den Taktsignalen der ersten Frequenz gesteuerte Datenübertragung zwi­ schen der Filterschaltung (40) und einem Ausgangsspeicher (41) erfolgt und die zweite Datenübertragung zwischen einem Eingangsspeicher (39) und der Filterschaltung (40).6. The method according to any one of claims 1 to 4, characterized in that the first frequency is greater than the second frequency, that the data transmission controlled with the clock signals of the first frequency between the filter circuit ( 40 ) and an output memory ( 41 ) and the second data transmission between an input memory ( 39 ) and the filter circuit ( 40 ). 7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß den von der Filterschaltung (40) zum Ausgangsspei­ cher (41) übertragenen Daten ein vorgegebener Satz von Filterkoeffizien­ ten zugeordnet ist.7. The method according to any one of the preceding claims, characterized in that the data transmitted from the filter circuit ( 40 ) to the output memory ( 41 ) is assigned a predetermined set of filter coefficients. 8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß der Datenaustausch von Bilddaten zwischen einem Bild­ speicher (6, 7) und einer Pipeline-Bildverarbeitungsstufe (2) von einer Steuereinheit (18,19, 21) über eine zentrale Steuerleitung (23) erfolgt, über die auch Daten zwischen anderen Gerätekomponenten (22) über­ tragbar sind.8. The method according to any one of the preceding claims, characterized in that the data exchange of image data between an image memory ( 6 , 7 ) and a pipeline image processing stage ( 2 ) from a control unit ( 18 , 19 , 21 ) via a central control line ( 23 ), via which data can also be transferred between other device components ( 22 ). 9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Steuer­ einheit (18) eine CPU ist.9. The device according to claim 8, characterized in that the control unit ( 18 ) is a CPU. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Steuer­ einheit (19) eine DMA-Einheit ist.10. The method according to claim 9, characterized in that the control unit ( 19 ) is a DMA unit. 11. Vorrichtung zum Verändern des Rasters digitaler Bilddaten bei der Bild­ übertragung zwischen zwei Bildsignalspeichern (39, 41) über eine Filter­ schaltung (40), dadurch gekennzeichnet, daß Steuermittel (37, 42, 44) vorgesehen sind, die den Datentransfer vom ersten Bildsignalspei­ cher (39, 41) in die Filterschaltung (40) und von der Filterschaltung (40) in den zweiten Bildspeicher (39, 41) zeitlich derart steuern, daß Daten nur dann zwischen einem der Bildsignalspeicher (39, 41) und der Filterschal­ tung (40) übertragen werden, wenn an einem bestimmten Steuer­ element (44) gleichzeitig zwei Taktsignale (25, 29) unterschiedlicher Frequenz jeweils einen bestimmten Wert haben.11. Device for changing the grid of digital image data in the image transmission between two image signal memories ( 39 , 41 ) via a filter circuit ( 40 ), characterized in that control means ( 37 , 42 , 44 ) are provided, which transfer the data from the first image signal time ( 39 , 41 ) in the filter circuit ( 40 ) and from the filter circuit ( 40 ) in the second image memory ( 39 , 41 ) such that data only between one of the image signal memories ( 39 , 41 ) and the filter circuit ( 40 ) are transmitted if at a certain control element ( 44 ) two clock signals ( 25 , 29 ) of different frequencies have a certain value at the same time. 12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Steuer­ mittel einen Taktgeber (37) umfassen, der Taktsignale einer ersten Fre­ quenz erzeugt.12. The apparatus according to claim 11, characterized in that the control means comprise a clock ( 37 ) which generates clock signals of a first frequency. 13. Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Steuer­ mittel einen Steuerspeicher (42) umfassen, der die Taktsignale (25) des Taktgebers (37) empfängt und daraus Taktsignale (29) einer zweiten, niedrigeren Frequenz erzeugt.13. The apparatus according to claim 12, characterized in that the control means comprise a control memory ( 42 ) which receives the clock signals ( 25 ) of the clock generator ( 37 ) and generates clock signals ( 29 ) therefrom a second, lower frequency. 14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß als Steuer­ element (44) ein Komparator vorgesehen ist, der die Taktsignale (25) des Taktgebers und des Steuerspeichers (42) vergleicht und bei einem be­ stimmten Vergleichsergebnis ein Freigabesignal an den zweiten Bildspei­ cher (39, 41) für den Beginn der dortigen Datenübertragung sendet.14. The apparatus according to claim 13, characterized in that a comparator is provided as the control element ( 44 ), which compares the clock signals ( 25 ) of the clock generator and the control memory ( 42 ) and, with a certain comparison result, a release signal to the second image memory ( 39 , 41 ) for the start of the data transmission there.