DE19527736C1

DE19527736C1 - Control circuit for MOSFET in series with switched load

Info

Publication number: DE19527736C1
Application number: DE19527736A
Authority: DE
Inventors: Erich Bayer; Konrad Wagensohner
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 1995-07-28
Filing date: 1995-07-28
Publication date: 1996-11-14
Anticipated expiration: 2015-07-29
Also published as: JPH09186568A; US5841297A

Abstract

The control circuit (10) has charging and discharging current circuits (K1,K2) for switching the MOSFET (Q0) and a measuring circuit (K3) for detecting the gate-source voltage across the MOSFET. The measuring signal (Sm) from the measuring circuit is used for controlling the internal resistance of the charging/discharging circuit and/or the current fed to this circuit, to provide a time constant which corresponds to the input capacitance of the MOSFET.

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Ansteu erung eines dem Speisekreis einer elektrischen Last zugeord neten MOS-Feldeffekttransistors.The invention relates to a circuit arrangement for control generation of an electrical load associated with the supply circuit neten MOS field effect transistor.

Bei dem anzusteuernden MOS-Feldeffekttransistor kann es sich beispielsweise um einen MOS-Leistungstransistor in einer zur Speisung einer elektrischen Last vorgesehenen H-Brücke und insbesondere um einen sogenannten Low-Side-Treiber (LSD) handeln. The MOS field-effect transistor to be controlled can for example, around a MOS power transistor in a Supply of an electrical load provided H-bridge and especially a so-called low-side driver (LSD) act.

Üblicherweise erfolgt die Ansteuerung eines solchen MOS- Feldeffekttransistors über einen Gate-Widerstand, über den die Gate-Elektrode alternativ an ein Festpotential anlegbar oder mit der Source-Elektrode verbindbar ist, um den Transi stor ein- bzw. abzuschalten. Hierbei bildet der Gate-Wider stand zusammen mit insbesondere der Gate-Drain-Kapazität einen sogenannten Miller-Integrator, der während eines be stimmten Zeitabschnitts eines jeweiligen Umschaltvorgangs eine zumindest im wesentlichen konstante Änderungsgeschwin digkeit des Ausgangssignals bewirkt. Während sich das Aus gangssignal am Ende eines jeweiligen Einschaltvorgangs und am Anfang eines jeweiligen Ausschaltvorgangs relativ langsam ändert, treten am Anfang eines solchen Einschaltvorgangs und am Ende eines solchen Ausschaltvorgangs abrupte Spannungsän derungen auf, die zwangsläufig zu einem hohen Anteil höherer Harmonischer im Ausgangssignal beitragen. Dieser Anteil an höheren Harmonischen wird um so größer, je mehr sich das Ausgangssignal einem Rechtecksignal annähert bzw. je kanti ger der Verlauf des Ausgangssignals wird.Usually such a MOS- Field effect transistor via a gate resistor, via the the gate electrode can alternatively be applied to a fixed potential or is connectable to the source electrode to the transi switch stor on or off. Here, the gate counter forms stood together with in particular the gate-drain capacitance a so-called Miller integrator, which during a be agreed time period of a respective switching process an at least essentially constant rate of change effect of the output signal. While the end output signal at the end of each switch-on and relatively slow at the beginning of each switch-off process changes, occur at the beginning of such a switch-on and abrupt voltage changes at the end of such a switch-off process changes, which inevitably are to a large extent higher Contribute more harmoniously in the output signal. This share in The higher the harmonics, the greater the more Output signal approximates a square wave signal or per kanti ger the course of the output signal.

Der Anteil höherer Harmonischer im Ausgangssignal des MOS- Feldeffekttransistors kann nun zwar dadurch herabgesetzt werden, daß durch eine entsprechende Ansteuerung Ausgangs signale mit Flanken möglichst geringer Steilheit bzw. mög lichst geringer Änderungsgeschwindigkeit erzeugt werden. In bestimmten Anwendungsfällen wie beispielsweise einer Schrittschaltung oder einer Pulsbreiten-Modulation ist je doch ein periodisches Schalten in Abhängigkeit von vorgege benen Schaltfrequenzen erforderlich, bei dem in der Regel möglichst steile Flanken vorausgesetzt werden. Hohe Ände rungsgeschwindigkeiten beim Ausgangssignal können überdies auch angesichts des Einflusses der Flankensteilheit auf die bei einer Pulsbreiten-Modulation auftretende Verlustleistung erforderlich sein. Dies führt nun aber wiederum zu einem höheren elektromagnetischen Brumm. Je nach Anwendungsfall können somit einander entgegengesetzte Forderungen an die Änderungsgeschwindigkeiten des Ausgangssignals vorliegen. The proportion of higher harmonics in the output signal of the MOS Field effect transistors can now be reduced as a result be that by appropriate control output signals with flanks with the lowest possible slope or possible be generated at the lowest possible rate of change. In certain use cases such as one Stepping or pulse width modulation is ever but a periodic switching depending on the given level switching frequencies required, which usually flanks that are as steep as possible are required. High changes speed at the output signal can also also in view of the influence of the steepness on the power loss occurring with pulse width modulation to be required. But this in turn leads to one higher electromagnetic hum. Depending on the application can thus oppose each other to the Velocity of change of the output signal are present.

In der DE 41 31 783 C1 ist eine Schaltungsanordnung zur An steuerung eines dem Speisekreis einer elektrischen Last zu geordneten MOSFETs beschrieben, mit einem dem MOSFET zu schaltbaren Ladestromkreis und einem dem MOSFET zuschaltba ren Entladestromkreis, über die die Eingangskapazität des MOSFETs entsprechend einer von der Größe der Eingangskapazi tät und der Dimensionierung des Lade- bzw. Entladestromkrei ses abhängigen Zeitkonstante auf- bzw. entladbar ist. Dabei ist ein Fühlerkreis vorgesehen, der ein für die Gate-Source- Spannung des MOSFETs repräsentatives Meßsignal liefert. In Abhängigkeit von diesem Meßsignal wird der Innenwiderstand des Lade- bzw. Entladestromkreises bzw. ein diesen Strom kreisen eingeprägter Strom so gesteuert, daß die resultie rende Zeitkonstante, entsprechend der die Eingangskapazität des MOSFETs aufgeladen bzw. entladen wird, während des Über gangs des MOSFET vom gesperrten in den leitenden Zustand und umgekehrt verändert wird.In DE 41 31 783 C1 there is a circuit arrangement for control one of the feed circuit of an electrical load ordered MOSFETs described with one to the MOSFET switchable charging circuit and a switchable to the MOSFET Ren discharge circuit, through which the input capacity of the MOSFETs corresponding to one of the size of the input capacitors and the dimensioning of the charging or discharging circuit its dependent time constant can be charged or discharged. Here a sensor circuit is provided which is used for the gate-source Voltage of the MOSFET provides a representative measurement signal. In The internal resistance becomes dependent on this measurement signal of the charging or discharging circuit or this current circles impressed current controlled so that the resultie time constant corresponding to the input capacity of the MOSFET is charged or discharged during the over transition of the MOSFET from the blocked to the conductive state and reversely changed.

In der EP 05 96 475 A2 ist eine Schaltungsanordnung zur An steuerung des Gates eines MOSFETs beschrieben, die einen Entladekreis umfaßt, über den die in der Gate-Source-Kapa zität gespeicherte Ladung entsprechend einer Zeitkonstante entladen werden kann, deren Wert vom Innenwiderstand des Entladekreises abhängt.In EP 05 96 475 A2 there is a circuit arrangement for Control of the gate of a MOSFET described one Discharge circuit includes, through which in the gate-source Kapa stored charge according to a time constant can be discharged, the value of the internal resistance of the Discharge circuit depends.

Die DE 40 13 997 A1 beschreibt eine Gleichstrom-Steuerschaltung, die den Strom in einem induktivitätsbehafteten Laststromkreis durch Ansteuern eines Halbleiterschalters ein- und ausschal tet, mit dem ein Freilauf-Halbleiterbauteil in Reihe ge schaltet ist, zu dem der Laststromkreis parallel liegt. Die Schaltung ist so ausgebildet, daß sie in denjenigen Zeit spannen, in denen das Freilauf-Halbleiterbauteil schalten muß, mit den herkömmlichen relativ niedrigen Steuerstrom stärken, im Fall von MOSFETs, oder Steuerstromänderungen, im Fall von bipolaren Transistoren, arbeitet, dagegen in den Zeitspannen der Schaltabläufe, in denen der Schaltvorgang des Freilauf-Halbleiterbauteils abgeschlossen ist, mit höhe ren Stromstärken bzw. Stromstärkeänderungen arbeitet.DE 40 13 997 A1 describes a direct current control circuit, the current in an inductance load circuit by switching a semiconductor switch on and off tet with which a free-wheeling semiconductor device in series is switched to which the load circuit is parallel. The Circuit is designed so that at that time clamp in which switch the freewheel semiconductor component must, with the conventional relatively low control current strengthen, in the case of MOSFETs, or control current changes, in the Case of bipolar transistors, works, in contrast in the Periods of the switching sequences in which the switching process the freewheel semiconductor component is completed with height ren currents or amperage changes works.

Aufgabe der Erfindung ist es, eine relativ einfach reali sierbare Schaltungsanordnung der eingangs genannten Art zu schaffen, mit der der Anteil höherer Harmonischer im Aus gangssignal des MOS-Feldeffektransistors des Speisekreises ohne irgendwelche Einschränkungen hinsichtlich der jeweils gewünschten Flankensteilheit herabgesetzt wird.The object of the invention is a relatively simple reali Sizable circuit arrangement of the type mentioned create with which the proportion of higher harmonics in the out output signal of the MOS field-effect transistor of the supply circuit without any restrictions on each desired slope is reduced.

Die Aufgabe wird nach der Erfindung durch eine Schaltungsanordnung gelöst, wie sie im Patentanspruch 1 definiert ist.The object is achieved according to the invention solved a circuit arrangement as in claim 1 is defined.

Aufgrund dieser Ausbildung wird der dem Speisekreis der elektrischen Last zugeordnete MOS-Feldeffekttransistor so angesteuert, daß scharfe Kanten bzw. abrupte Änderungen im Verlauf des Ausgangssignals vermieden werden, während die Änderungsgeschwindigkeiten dieses Ausgangssignals im unkri tischen Bereich relativ groß gehalten werden. Die kritischen Abschnitte des Verlaufs des Ausgangssignals am Anfang des Einschaltvorgangs und am Ende des Abschaltvorgangs weisen nunmehr eine sinusartig abgerundete Form auf. Während des Einschaltvorgangs bzw. während des Übergangs des MOS-Feld effekttransistors vom gesperrten in den leitenden Zustand wird die Änderungsgeschwindigkeit des Ausgangssignals zuneh mend erhöht, was auf eine entsprechende Verringerung der Zeitkonstante zurückzuführen ist, entsprechend der die Ein gangskapazität des MOS-Feldeffekttransistors beaufschlagt wird. Diese Zeitkonstante kann daher in der kritischen An fangsphase relativ groß sein. Am Ende dieses Einschaltvor gangs ergibt sich aufgrund des typischen Verlaufs des Drain- Source-Widerstands in Abhängigkeit von der Gate-Source- Spannung ein gerundeter, kantenloser Übergang zum betreffen den Endwert des Ausgangssignals.Because of this training, the electrical load associated MOS field effect transistor so controlled that sharp edges or abrupt changes in the Course of the output signal can be avoided while the Velocity of change of this output signal in the uncri table area can be kept relatively large. The critical Sections of the course of the output signal at the beginning of the Switch on and at the end of the shutdown now has a sinusoidally rounded shape. During the Switching on or during the transition of the MOS field effect transistor from the locked to the conductive state the rate of change of the output signal increases mend increased, indicating a corresponding reduction in Time constant is due, according to which the on applied capacitance of the MOS field effect transistor becomes. This time constant can therefore be critical catch phase be relatively large. At the end of this switch-on gangs results from the typical course of the drain Source resistance depending on the gate-source Tension is a rounded, edgeless transition to the subject the final value of the output signal.

Dagegen wird während des Abschaltvorgangs bzw. während des Übergangs des MOS-Feldeffekttransistors vom leitenden in den gesperrten Zustand die Änderungsgeschwindigkeit des Aus gangssignals kontinuierlich verringert, was auf eine ent sprechende Zunahme der Zeitkonstante zurückzuführen ist, entsprechend der die Eingangskapazität des MOS-Feldeffekt transistors in dieser Phase beaufschlagt wird. Diese Zeit konstante kann daher auch in der kritischen Endphase dieses Abschaltvorgangs relativ groß sein. Am Anfang des Abschalt vorgangs ergibt sich wiederum aufgrund des typischen Ver laufs des Drain-Source-Widerstands in Abhängigkeit von der Gate-Source-Spannung ein gerundeter, kantenloser Übergang.In contrast, during the shutdown process or during the Transition of the MOS field-effect transistor from the conductive to the locked state the rate of change of the off output signal continuously reduced, indicating an ent speaking increase in the time constant, corresponding to the input capacity of the MOS field effect transistor is applied in this phase. This time constant can therefore also in the critical final phase of this Shutdown process to be relatively large. At the beginning of the shutdown process again results from the typical ver course of the drain-source resistance depending on the Gate-source voltage is a rounded, edgeless transition.

Der Fühlerkreis enthält vorzugsweise einen MOS-Feldeffekt transistor, dessen Gate-Elektrode mit der Gate-Elektrode des MOS-Feldeffekttransistors des Speisekreises und dessen Source-Elektrode mit der Source-Elektrode des MOS-Feldef fekttransistors des Speisekreises verbunden ist. Damit liegt am MOS-Feldeffekttransistor des Fühlerkreises stets dieselbe Gate-Source-Spannung wie an dem dem Speisekreis der elek trischen Last zugeordneten MOS-Feldeffekttransistor an, so daß beispielsweise über einen mit der Drain-Source-Strecke des MOS-Feldeffekttransistors des Fühlerkreises verbundenen Widerstand ein für die Gate-Source-Spannung des zu steuernden MOS-Feldeffekttransistors repräsentatives Meßsignal erzeugt werden kann. Hierbei kann sowohl der MOS-Feldeffekttransi stor des Speisekreises mit der elektrischen Last als auch der MOS-Feldeffekttransistor des Fühlerkreises mit dem be treffenden Widerstand jeweils in einer Source-Schaltung ver bunden sein. The sensor circuit preferably contains a MOS field effect transistor, whose gate electrode is connected to the gate electrode of the MOS field effect transistor of the supply circuit and its Source electrode with the source electrode of the MOS field fect transistor of the supply circuit is connected. With that lies on the MOS field effect transistor of the sensor circuit always the same Gate-source voltage as on the supply circuit of the elec trical load associated MOS field effect transistor, so that, for example, over one with the drain-source path of the MOS field effect transistor of the sensor circuit connected Resistor on for the gate-source voltage of the one to be controlled MOS field effect transistor representative measurement signal generated can be. Here, both the MOS field effect transi stor of the supply circuit with the electrical load as well the MOS field effect transistor of the sensor circuit with the be hitting resistance in each case in a source circuit be bound.

Gemäß einer bevorzugten Ausführungsform enthält der Lade- und/oder der Entladestromkreis jeweils eine Parallelschal tung aus einem ersten Stromzweig mit wenigstens einem er sten ohmschen Widerstand und aus einem zweiten Stromzweig mit einem zweiten, steuerbaren Widerstand, der in Abhängig keit von dem Meßsignal angesteuert und vorzugsweise wiederum durch einen MOS-Feldeffekttransistor gebildet ist. In diesem Fall läßt sich die jeweilige resultierende Zeitkonstante, entsprechend der die Eingangskapazität des MOS-Feldeffekt transistors des Speisekreises auf- oder entladen wird, auf einfache Weise über den Innenwiderstand der Parallelschal tung einstellen. Dieser ist am größten, wenn der betreffende MOS-Transistor gesperrt ist, und am kleinsten, wenn der MOS- Feldeffekttransistor leitend ist.According to a preferred embodiment, the charging and / or the discharge circuit each have a parallel scarf device from a first current branch with at least one most ohmic resistance and from a second current branch with a second, controllable resistor that is dependent speed driven by the measurement signal and preferably again is formed by a MOS field effect transistor. In this Case the resulting time constant can be corresponding to the input capacity of the MOS field effect transistor of the supply circuit is charged or discharged simple way about the internal resistance of the parallel scarf set the device. This is greatest when the one in question MOS transistor is blocked, and smallest when the MOS Field effect transistor is conductive.

Der den MOS-Feldeffekttransistor aufweisende erste Strom zweig der im Entladestromkreis enthaltenen Parallelschaltung ist zweckmäßigerweise durch den ausgangsseitigen Stromzweig eines Stromspiegels gebildet, in dessen eingangsseitigem Stromzweig ein weiterer, steuerbarer Widerstand vorgesehen ist, der in Abhängigkeit von dem Meßsignal angesteuert ist. Der Entladestromkreis dient somit als Stromsenke, der über den Stromspiegel ein Strom eingeprägt wird, über den die für die Entladung des Eingangskondensators des anzusteuernden MOS-Feldeffekttransistors maßgebliche Zeitkonstante ein stellbar ist. Der im eingangsseitigen Stromzweig des Strom spiegels vorgesehene steuerbare Widerstand kann wiederum durch einen MOS-Feldeffekttransistor gebildet sein, der vor zugsweise unmittelbar durch das Meßsignal angesteuert ist. Über diesen, als steuerbarer Widerstand dienenden MOS-Feld effekttransistor läßt sich der Eingangsstrom des Stromspie gels entsprechend dem Verlauf des Meßsignals einstellen. Über den Eingangsstrom wird dann der dem ersten Stromzweig der Parallelschaltung des Entladestromkreises eingeprägte Strom entsprechend eingestellt.The first current having the MOS field effect transistor branch of the parallel circuit contained in the discharge circuit is expedient through the output-side current branch formed of a current mirror, in the input side Another controllable resistor is provided in the current branch which is controlled as a function of the measurement signal. The discharge circuit thus serves as a current sink that over a current is impressed on the current mirror, via which the for the discharge of the input capacitor of the device to be controlled MOS field effect transistor a significant time constant is adjustable. The one in the input branch of the current Mirror-provided controllable resistance can in turn be formed by a MOS field effect transistor, the front is preferably controlled directly by the measurement signal. Via this MOS field, which serves as a controllable resistor Effect transistor can be the input current of the current game Adjust the gel according to the course of the measurement signal. The first current branch then becomes the input current impressed on the parallel connection of the discharge circuit Current set accordingly.

Zwischen die Gate-Elektrode des MOS-Feldeffekttransistors des Speisekreises und den zuschaltbaren Lade- bzw. Entlade stromkreis kann ein Gate-Widerstand geschaltet sein, der vorzugsweise kleiner als der größte einstellbare Innenwider stand des Lade- bzw. Entladestromkreises ist.Between the gate electrode of the MOS field effect transistor of the supply circuit and the switchable loading or unloading circuit can be connected to a gate resistor, the preferably smaller than the largest adjustable internal resistance state of the charging or discharging circuit.

In den Unteransprüchen sind weitere vorteilhafte Ausfüh rungsvarianten der Erfindung angegeben.In the subclaims there are further advantageous designs tion variants of the invention.

Die Erfindung wird im folgenden anhand eines Ausführungs beispiels unter Bezugnahme auf die Zeichnung näher erläut ert; in dieser zeigen:The invention is based on an embodiment for example with reference to the drawing ert; in this show:

Fig. 1 ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung zur Ansteuerung eines MOS-Feld effekttransistors, Fig. 1 shows an embodiment of a circuit arrangement according to the invention for driving an MOS field-effect transistor,

Fig. 2 ein Diagramm, in dem der zeitliche Verlauf der Drain- Source-Spannung des angesteuerten MOS-Feldeffekt transistors während eines Einschalt- und eines Ab schaltvorgangs wiedergegeben ist, Fig. 2 is a graph in which the variation of the drain-source voltage of the driven MOS field effect transistor during a turn-on and switch-off procedure of a Ab is reproduced,

Fig. 3 das Frequenzspektrum des Ausgangssignals eines durch die erfindungsgemäße Schaltungsanordnung angesteuer ten MOS-Feldeffekttransistors im Vergleich zu dem Frequenzspektrum eines Rechtecksignals, und Fig. 3 shows the frequency spectrum of the output signal of a control is by the inventive circuit arrangement th MOS field effect transistor as compared to the frequency spectrum of a square wave signal, and

Fig. 4 eine logarithmische Darstellung der Amplituden höherer Harmonischer gegenüber der Frequenz für ein Rechtecksignal, ein Rechtecksignal mit trapezförmigen Kanten und ein Rechtecksignal mit erfindungsgemäß sinusförmig abgerundeten Kanten. Fig. 4 is a logarithmic representation of the amplitudes of higher harmonics versus frequency for a square-wave signal, a square wave signal with trapezoidal edges, and a square wave with the present invention sinusoidal rounded edges.

Fig. 1 zeigt in schematischer Darstellung ein Ausführungs beispiel einer Schaltungsanordnung 10 zur Ansteuerung eines MOS-Feldeffekttransistors Q0, der im vorliegenden Fall dem Speisekreis K0 einer elektrischen Last R_L zugeordnet ist. Fig. 1 shows a schematic representation of an embodiment example of a circuit arrangement 10 for driving a MOS field effect transistor Q0, which in the present case is assigned to the supply circuit K0 an electrical load R _L.

Der MOS-Feldeffekttransistor Q0 des Speisekreises K0 ist in einer Source-Schaltung mit der elektrischen Last R_L verbun den, wobei die Source-Elektrode an Masse M und die Drain- Elektrode über die Last R_L an der Versorgungsspannung V_CC liegt. Dem MOS-Feldeffekttransistor Q0 des Speisekreises K0 ist über einen elektronischen, umsteuerbaren Schalter S ent weder ein Ladestromkreis K1 oder ein Entladestromkreis K2 zuschaltbar.The MOS field effect transistor Q0 of the supply circuit K0 is connected in a source circuit to the electrical load R _L , the source electrode being connected to ground M and the drain electrode being connected to the supply voltage V _CC via the load R _L. Either a charging circuit K1 or a discharging circuit K2 can be connected to the MOS field effect transistor Q0 of the supply circuit K0 via an electronic, reversible switch S ent.

Der Ladestromkreis K1 besteht aus einer Parallelschaltung aus einem ersten ohmschen Widerstand R_BP1 und einem Serien kreis, in dem ein als zweiter, steuerbarer Widerstand die nender MOS-Feldeffekttransistor Q1 mit einem Strombegren zungswiderstand R1 in Serie geschaltet ist. Dieser durch eine Parallelschaltung gebildete Ladestromkreis K1 liegt mit einem Ende an einem Festpotential V_GATE. Das andere, mit "Ein" bezeichnete Ende dieses Ladestromkreises K1 ist über den elektronischen Schalter S mit der Gate-Elektrode des MOS-Feldeffekttransistors Q0 des Speisekreises K0 verbind bar, um diesen MOS-Feldeffekttransistor Q0 einzuschalten.The charging circuit K1 consists of a parallel connection of a first ohmic resistor R _BP1 and a series circuit in which a second, controllable resistor, the nender MOS field-effect transistor Q1 is connected in series with a current limiting resistor R1. This charging circuit K1 formed by a parallel connection has one end at a fixed potential V _GATE . The other, labeled "on" end of this charging circuit K1 is connectable via the electronic switch S to the gate electrode of the MOS field-effect transistor Q0 of the supply circuit K0 in order to switch on this MOS field-effect transistor Q0.

Auch der Entladestromkreis K2 besteht aus einer Parallel schaltung aus einem ersten ohmschen Widerstand R_BP2 und einem Serienkreis, in dem ein als zweiter, steuerbarer Widerstand dienender MOS-Feldeffekttransistor Q2A mit einem Strombegrenzungswiderstand R2 in Serie geschaltet ist. An einem Ende ist dieser durch eine Parallelschaltung gebildete Entladestromkreis K2 an Masse M gelegt. Das andere, mit "Aus" bezeichnete Ende des Entladestromkreises K2 ist über den elektronischen Schalter S mit der Gate-Elektrode des MOS-Feldeffekttransistors des Speisekreises K0 verbindbar, um diesen MOS-Feldeffekttransistor Q0 auszuschalten.The discharge circuit K2 consists of a parallel circuit _comprising a first ohmic resistor R _BP2 and a series circuit in which a MOS field effect transistor Q2A serving as a second, controllable resistor is connected in series with a current limiting resistor R2. At one end, this discharge circuit K2, which is formed by a parallel connection, is connected to ground M. The other end, labeled "Off", of the discharge circuit K2 can be connected to the gate electrode of the MOS field-effect transistor of the supply circuit K0 via the electronic switch S in order to switch off this MOS field-effect transistor Q0.

Zwischen die Gate-Elektrode des MOS-Feldeffekttransistors Q0 des Speisekreises K0 und den zuschaltbaren Lade- bzw. Ent ladestromkreis K1, K2 ist ferner ein Gate-Widerstand R_G ge schaltet.Between the gate electrode of the MOS field effect transistor Q0 of the supply circuit K0 and the switchable charging or discharging circuit K1, K2, a gate resistor R _G is also switched.

Ein Fühlerkreis K3 dient dazu, ein für die Gate-Source- Spannung U_GS des MOS-Feldeffekttransistors Q0 des Speise kreises K0 repräsentatives Meßsignal S_M zu liefern. Dazu enthält dieser Fühlerkreis K3 einen MOS-Feldeffekttransistor Q3, dessen Source-Elektrode mit der Source-Elektrode des MOS-Feldeffekttransistors Q0 des Speisekreises K0 verbunden ist bzw. an Masse M liegt und dessen Drain-Elektrode über einen ohmschen Widerstand R3 an das Festpotential V_GATE angelegt ist, an welchem Widerstand das Meßsignal S_M erzeugt wird.A sensor circuit K3 is used to supply a measurement signal S _M representative of the gate-source voltage U _{GS of} the MOS field-effect transistor Q0 of the supply circuit K0. For this purpose, this sensor circuit K3 contains a MOS field-effect transistor Q3, the source electrode of which is connected to the source electrode of the MOS field-effect transistor Q0 of the supply circuit K0 or is connected to ground M, and whose drain electrode is connected to the fixed potential V via an ohmic resistor R3 _{GATE is} applied to which resistor the measurement signal S _{M is} generated.

Der MOS-Feldeffekttransistor Q3 des Fühlerkreises K3 ist demnach ebenso wie der MOS-Feldeffekttransistor Q0 des Spei sekreises K0 in einer Source-Schaltung mit dem betreffenden Widerstand, hier R3, verbunden, wobei die Drain-Elektrode des MOS-Feldeffekttransistors Q3 über den Widerstand R3 je doch nicht an die Versorgungsspannung V_CC, sondern an das für das Einschalten des MOS-Feldeffekttransistors Q0 erfor derliche Festpotential V_GATE angelegt ist.The MOS field effect transistor Q3 of the sensor circuit K3 is accordingly, like the MOS field effect transistor Q0 of the feed circuit K0, connected in a source circuit to the relevant resistor, here R3, with the drain electrode of the MOS field effect transistor Q3 via the resistor R3 but not to the supply voltage V _CC , but to the necessary for switching on the MOS field effect transistor Q0 necessary fixed potential V _{GATE is} applied.

Zudem ist die Gate-Elektrode des MOS-Feldeffekttransistors Q3 des Fühlerkreises K3 mit der Gate-Elektrode des MOS- Feldeffekttransistors Q0 des Speisekreises K0 verbunden. Der Verbindungspunkt der Drain-Elektrode des MOS-Feldeffekt transistors Q3 mit dem ohmschen Widerstand R3 ist an die Gate-Elektrode des als steuerbarer Widerstand dienenden MOS- Feldeffekttransistors Q1 des Ladestromkreises K1 angeschlos sen.In addition, the gate electrode of the MOS field effect transistor Q3 of the sensor circuit K3 with the gate electrode of the MOS Field effect transistor Q0 of the supply circuit K0 connected. Of the Connection point of the drain electrode of the MOS field effect transistor Q3 with the ohmic resistor R3 is connected to the Gate electrode of the MOS resistor serving as a controllable resistor Field effect transistor Q1 of the charging circuit K1 connected sen.

Der durch den Serienkreis aus dem MOS-Feldeffekttransistor Q2A und dem Strombegrenzungswiderstand R2 gebildete Strom zweig der den Entladestromkreis K2 bildenden Parallelschal tung ist durch den ausgangsseitigen Stromzweig eines Strom spiegels SP gebildet, dem über den eingangsseitigen Strom zweig dieses Stromspiegels SP ein Strom I_a eingeprägt wird, sobald der Entladestromkreis K2 über den elektronischen Schalter S und den Gate-Widerstand R_G an die Gate-Elektroden der MOS-Feldeffekttransistoren Q3 und Q0 angeschlossen wird. The current branch formed by the series circuit from the MOS field-effect transistor Q2A and the current limiting resistor R2 of the parallel circuit forming the discharge circuit K2 is formed by the output-side current branch of a current mirror SP, to which a current I _{a is} impressed via the input-side current branch of this current mirror SP , as soon as the discharge circuit K2 is connected to the gate electrodes of the MOS field-effect transistors Q3 and Q0 via the electronic switch S and the gate resistor R _G.

Im eingangsseitigen Stromzweig des Stromspiegels SP ist ein wiederum als steuerbarer Widerstand dienender MOS-Feldef fekttransistor Q4 mit einem ohmschen Widerstand R4 in Serie geschaltet. Über diesen ohmschen Widerstand R4 ist die Drain-Elektrode des MOS-Feldeffekttransistors Q4 an das Festpotential V_GATE gelegt. Zu diesem MOS-Feldeffekttran sistor Q4 ist im eingangsseitigen Stromzweig des Stromspie gels SP ein weiterer MOS-Feldeffekttransistor Q2B in Serie geschaltet, dessen Drain-Elektrode mit der Source-Elektrode des MOS-Feldeffekttransistors Q4 verbunden und dessen Source-Elektrode über einen weiteren ohmschen Widerstand R5 an Masse gelegt ist. Die Drain-Elektrode des MOS-Feldef fekttransistors Q2B ist mit dessen Gate-Elektrode verbunden, die wiederum mit der Gate-Elektrode des MOS-Feldeffekttran sistors Q2A des Entladestromkreises K2 verbunden ist.In the input-side current branch of the current mirror SP, a MOS field effect transistor Q4, which in turn serves as a controllable resistor, is connected in series with an ohmic resistor R4. The drain electrode of the MOS field-effect transistor Q4 is connected to the fixed potential V _GATE via this ohmic resistor R4. To this MOS field effect transistor Q4, a further MOS field effect transistor Q2B is connected in series in the input-side current branch of the current mirror SP, the drain electrode of which is connected to the source electrode of the MOS field effect transistor Q4 and the source electrode of which is connected via a further ohmic resistor R5 is grounded. The drain electrode of the MOS field effect transistor Q2B is connected to its gate electrode, which in turn is connected to the gate electrode of the MOS field effect transistor Q2A of the discharge circuit K2.

Die Funktionsweise dieser in Fig. 1 gezeigten Schaltungs anordnung zur Ansteuerung eines dem Speisekreis einer elek trischen Last zugeordneten MOS-Feldeffekttransistors ist wie folgt:The functioning of this circuit arrangement shown in FIG. 1 for driving a MOS field effect transistor assigned to the feed circuit of an electrical load is as follows:

EinschaltvorgangSwitch-on process

Um den dem Speisekreis K0 für die elektrische Last R_L zuge ordneten MOS-Feldeffekttransistor Q0 einzuschalten, wird über den elektronischen Schalter S der Ladestromkreis K1 zugeschaltet, dessen mit "Ein" bezeichnetes Ende dazu über den Gate-Widerstand R_G an die Gate-Elektroden des MOS-Feld effekttransistors Q0 und des dem Fühlerkreis K3 zugeordneten MOS-Feldeffekttransistors Q3 angeschlossen wird.In order to switch on the MOS field-effect transistor Q0 assigned to the supply circuit K0 for the electrical load R _L , the charging circuit K1 is switched on via the electronic switch S, the end of which is labeled "On", via the gate resistor R _G to the gate electrodes of the MOS field effect transistor Q0 and the MOS field effect transistor Q3 assigned to the sensor circuit K3 is connected.

Am Anfang dieses Einschaltvorgangs ist die Gate-Source- Spannung U_GS des MOS-Feldeffekttransistors Q0 und damit auch die Gate-Source-Spannung des MOS-Feldeffekttransistors Q3 des Fühlerkreises K3 gleich Null. Im Fühlerkreis K3 fließt demnach noch kein Drain-Strom I_D. Demzufolge tritt auch am Widerstand R3 noch kein Spannungsabfall auf, so daß kein Meßsignal S_M geliefert wird, durch das der MOS-Feldeffekt transistor Q1 des Ladestromkreises K1 angesteuert werden könnte. Dieser MOS-Feldeffekttransistor Q1 bleibt zunächst noch gesperrt, so daß der Innenwiderstand des Ladestromkrei ses K1 allein durch den Widerstand R_BP1 bestimmt ist, der beim dargestellten Ausführungsbeispiel deutlich größer als der Gate-Widerstand R_G ist. Die augenblickliche Zeitkonstan te τ, entsprechend der die Eingangskapazität der MOS- Feldeffekttransistoren Q0 und Q3 aufgeladen wird, ist dem nach zunächst durch die Summe aus den beiden Widerständen R_BP1 und R_G sowie die Größe der Eingangskapazität bestimmt. Aufgrund des relativ groß dimensionierten Widerstandes R_BP1 ist diese anfängliche zeitkonstante relativ groß, was eine entsprechend geringe Änderungsgeschwindigkeit des an der Drain-Elektrode des MOS-Feldeffekttransistors Q0 abgreifba ren Ausgangssignals A am Anfang des Einschaltvorgangs mit sich bringt.At the beginning of this switch-on process, the gate-source voltage U _{GS of} the MOS field-effect transistor Q0 and thus also the gate-source voltage of the MOS field-effect transistor Q3 of the sensor circuit K3 is zero. Accordingly, no drain current I _D flows in the sensor circuit K3. As a result, there is still no voltage drop across resistor R3, so that no measurement signal S _{M is} supplied by which the MOS field effect transistor Q1 of the charging circuit K1 could be controlled. This MOS field effect transistor Q1 initially remains blocked, so that the internal resistance of the Ladestromkrei ses K1 is determined solely by the resistance R _BP1 , which in the illustrated embodiment is significantly larger than the gate resistance R _G. The instantaneous time constant τ, according to which the input capacitance of the MOS field effect transistors Q0 and Q3 is charged, is initially determined by the sum of the two resistors R _BP1 and R _G and the size of the input capacitance. Because of the relatively large resistor R _BP1 , this initial time constant is relatively large, which entails a correspondingly low rate of change of the output signal A which can be tapped at the drain electrode of the MOS field-effect transistor Q0 at the beginning of the switch-on process.

Sobald die Gate-Source-Spannung der beiden MOS-Feldeffekt transistoren Q0 und Q3 die Schwellenspannung erreicht hat, liefert der im Fühlerkreis K3 liegende MOS-Feldeffekttran sistor Q3 einen Drain-Strom I_D, der wiederum zu einem Span nungsabfall am Widerstand R3 führt, um ein entsprechendes Meßsignal S_M zu erzeugen. Durch eine entsprechende Ansteue rung des im Ladestromkreis K1 vorgesehenen MOS-Feldeffekt transistors Q1 wird dessen Drain-Source-Widerstand verrin gert. Je mehr die Eingangskapazitäten der MOS-Feldeffekt transistoren Q0 und Q3 aufgeladen werden, d. h. je größer die Gate-Source-Spannung U_GS dieser beiden Transistoren Q0, Q3 wird, desto mehr wird aufgrund eines entsprechenden Anstiegs des Spannungsabfalls am Widerstand R3 auch der MOS-Feldef fekttransistor Q1 des Ladestromkreises K1 durchgeschaltet. Hierbei wird der durch den MOS-Feldeffekttransistor Q1 des Ladestromkreises K1 fließende Strom lediglich durch den Wi derstand R1 begrenzt. Demnach steht ein um so höherer Gate strom für die MOS-Feldeffekttransistoren Q0 und Q3 zur Ver fügung, je größer der durch den MOS-Feldeffekttransistor Q3 und den Widerstand R3 des Fühlerkreises K3 fließende Drain strom I_D wird. As soon as the gate-source voltage of the two MOS field effect transistors Q0 and Q3 has reached the threshold voltage, the MOS field effect transistor Q3 in the sensor circuit K3 supplies a drain current I _D , which in turn leads to a voltage drop across the resistor R3, to generate a corresponding measurement signal S _M. By a corresponding control of the MOS field effect transistor Q1 provided in the charging circuit K1, its drain-source resistance is reduced. The more the input capacitances of the MOS field-effect transistors Q0 and Q3 are charged, ie the greater the gate-source voltage U _{GS of} these two transistors Q0, Q3, the more the MOS- is also due to a corresponding increase in the voltage drop across the resistor R3. Field effect transistor Q1 of the charging circuit K1 is turned on. Here, the current flowing through the MOS field effect transistor Q1 of the charging circuit K1 is limited only by the resistance R1. Accordingly, the higher the gate current for the MOS field effect transistors Q0 and Q3, the larger the drain current I _D flowing through the MOS field effect transistor Q3 and the resistor R3 of the sensor circuit K3.

Die Änderungsgeschwindigkeit des Ausgangssignals A wird dem nach zunehmend größer, was wiederum auf die kontinuierlich kleiner werdende Zeitkonstante τ zurückzuführen ist, ent sprechend der die Eingangskapazität der MOS-Feldeffekttran sistoren Q0 und Q3 aufgeladen wird. Diese Eingangskapazität ist beim MOS-Feldeffekttransistor Q0 des Speisekreises K0 maßgeblich durch die Gate-Drain-Kapazität C_GD bestimmt, die aufgrund der hier auftretenden kapazitiven Rückwirkung zu beachten ist. Demgegenüber ist die Gate-Drain-Kapazität C′_GD beim im Fühlerkreis K3 vorgesehenen MOS-Feldeffekttransi stor Q3 wesentlich geringer.The rate of change of the output signal A becomes increasingly larger, which in turn is due to the continuously decreasing time constant τ, accordingly the input capacitance of the MOS field effect transistors Q0 and Q3 is charged. In the case of the MOS field effect transistor Q0 of the supply circuit K0, this input capacitance is largely determined by the gate-drain capacitance C _GD , which must be taken into account due to the capacitive reaction which occurs here. In contrast, the gate-drain capacitance C ' _GD in the MOS field effect transistor Q3 provided in the sensor circuit K3 is significantly lower.

Es ergibt sich somit eine den MOS-Feldeffekttransistor Q3 des Fühlerkreises K3 und den MOS-Feldeffekttransistor Q1 des Ladestromkreises K1 enthaltende Mitkopplungsschleife. Die maximale Änderungsgeschwindigkeit des Ausgangssignals A bzw. die kleinste Zeitkonstante wird erreicht, sobald der MOS- Feldeffekttransistor Q1 des Ladestromkreises K1 vollständig durchgeschaltet ist. Da R1 wesentlich kleiner als R_BP1 ist, ist der Innenwiderstand des Ladestromkreises K1 in diesem Fall im wesentlichen durch R1 gegeben, so daß die minimale Zeitkonstante durch die Summe aus den Widerständen R1 und R_G und durch die betreffende Eingangskapazität der MOS-Feldef fekttransistoren Q0 und Q3 bestimmt ist.The result is a positive feedback loop containing the MOS field effect transistor Q3 of the sensor circuit K3 and the MOS field effect transistor Q1 of the charging circuit K1. The maximum rate of change of the output signal A or the smallest time constant is reached as soon as the MOS field effect transistor Q1 of the charging circuit K1 is completely switched on. Since R1 is significantly smaller than R _BP1 , the internal resistance of the charging circuit K1 is essentially given by R1 in this case, so that the minimum time constant is due to the sum of the resistors R1 and R _G and the relevant input capacitance of the MOS field effect transistors Q0 and Q3 is determined.

In Fig. 2 ist die für das Ausgangssignal A maßgebliche Drain-Source-Spannung U_DS gegenüber der Zeit dargestellt. Danach nimmt die Änderungsgeschwindigkeit der Drain-Source- Spannung U_DS während des Einschaltvorgangs, d. h. während des Übergangs des MOS-Feldeffekttransistors Q0 vom gesperrten in den leitenden Zustand zu, was auf eine entsprechende Abnahme der Zeitkonstante τ zurückzuführen ist, entsprechend der die Eingangskapazität der MOS-Feldeffekttransistoren Q0 und Q3 aufgeladen wird. Nachdem die Zeitkonstante τ in der kriti schen Anfangsphase des Einschaltens relativ groß ist, ergibt sich anstelle des bisher üblichen scharfkantigen Übergangs ein sinusartig gerundeter Übergang. Nachdem der MOS-Feldef fekttransistor Q1 des Ladestromkreises K1 durchgeschaltet ist, ist die Zeitkonstante τ durch die Summe der Widerstände R1 und R_G bestimmt, wodurch anschließend eine im wesentli chen konstante Änderungsgeschwindigkeit bewirkt wird. Am Ende des Einschaltvorgangs gibt sich aufgrund des typischen Verlaufs des Drain-Source-Widerstands in Abhängigkeit von der Gate-Source-Spannung trotz des durchgeschalteten MOS- Feldeffekttransistors Q1 ein gerundeter Übergang.In FIG. 2, the relevant for the output signal A drain-source voltage U _DS plotted against time. Then the rate of change of the drain-source voltage U _{DS increases} during the switch-on process, ie during the transition of the MOS field-effect transistor Q0 from the blocked to the conductive state, which is due to a corresponding decrease in the time constant τ, corresponding to the input capacitance of the MOS Field effect transistors Q0 and Q3 is charged. After the time constant τ in the critical start-up phase of switching on is relatively large, instead of the previously sharp-edged transition there is a sinusoidally rounded transition. After the MOS field effect transistor Q1 of the charging circuit K1 is turned on, the time constant τ is determined by the sum of the resistors R1 and R _G , which then causes a substantially constant rate of change. At the end of the switch-on process, due to the typical course of the drain-source resistance as a function of the gate-source voltage, there is a rounded transition in spite of the switched-on MOS field-effect transistor Q1.

AbschaltvorgangShutdown

Zum Abschalten des dem Speisekreis K0 zugeordneten MOS- Feldeffekttransistors Q0 wird diesem über den elektronischen Schalter 5 der Entladestromkreis K2 zugeschaltet. Dabei wird das mit "Aus" bezeichnete Ende der den Entladestromkreis K2 bildenden Parallelschaltung über den Gate-Widerstand R_G mit den Gate-Elektroden des MOS-Feldeffekttransistors Q0 und des im Fühlerkreis K3 enthaltenen MOS-Feldeffekttransistors Q3 verbunden.To switch off the MOS field-effect transistor Q0 assigned to the supply circuit K0, the discharge circuit K2 is connected to it via the electronic switch 5 . The end labeled "Off" of the parallel circuit forming the discharge circuit K2 is connected via the gate resistor R _G to the gate electrodes of the MOS field effect transistor Q0 and of the MOS field effect transistor Q3 contained in the sensor circuit K3.

Zu Beginn dieses Abschaltvorgangs liegt die Gate-Source- Spannung U_GS der beiden MOS-Feldeffekttransistoren Q0 und Q3 noch weit oberhalb der Schwellenspannung. Der MOS-Feldef fekttransistor Q3 des Fühlerkreises K3 ist durchgeschaltet, so daß ein entsprechender Drain-Strom E_D fließt, der am Wi derstand R3 des Fühlerkreises 10 einen großen Spannungsab fall hervorruft. Aufgrund des hierbei erzeugten Meßsignals S_M ist auch der als steuerbarer Widerstand dienende MOS- Feldeffekttransistor Q4 im eingangsseitigen Stromzweig des Stromspiegels SP durchgeschaltet, wodurch in diesem Strom zweig ein entsprechend großer Eingangsstrom I_e erzeugt wird. Demzufolge wird dem den MOS-Feldeffekttransistor Q2A enthal tenden Stromzweig des Entladestromkreises K2 ein entspre chend großer Strom I_a eingeprägt, der infolge des durchge schalteten MOS-Feldeffekttransistors Q2A nur durch den Wi derstand R2 begrenzt ist. Die Eingangskapazität der MOS- Feldeffekttransistoren Q0 und Q3 wird somit zunächst ent sprechend einer relativ kleinen Zeitkonstanten τ entladen, die durch die Summe aus den Widerständen R2 und R_G sowie den Wert der Eingangskapazität bestimmt ist.At the beginning of this switch-off process, the gate-source voltage U _{GS of} the two MOS field-effect transistors Q0 and Q3 is still far above the threshold voltage. The MOS field effect transistor Q3 of the sensor circuit K3 is turned on, so that a corresponding drain current E _D flows, which causes a large voltage drop at the resistor R3 of the sensor circuit 10 . On the basis of the measurement signal S _M generated in this way, the MOS field-effect transistor Q4 serving as a controllable resistor is also switched through in the input-side current branch of the current mirror SP, as a result of which a correspondingly large input current I _{e is} generated in this current branch. Accordingly, the current branch of the discharge circuit K2 containing the MOS field-effect transistor Q2A is impressed with a correspondingly large current I _a , which is limited only by the resistance R2 due to the switched-on MOS field-effect transistor Q2A. The input capacitance of the MOS field effect transistors Q0 and Q3 is thus initially discharged accordingly a relatively small time constant τ, which is determined by the sum of the resistors R2 and R _G and the value of the input capacitance.

Je näher die Gate-Source-Spannung U_GS der MOS-Feldeffekt transistoren Q0 und Q3 sich der Schwellenspannung annähert, um so kleiner wird der durch den MOS-Feldeffekttransistor Q3 des Fühlerkreises K3 fließende Drain-Strom I_D. Damit wird auch der Spannungsabfall am Widerstand R3 kleiner, wodurch über das entsprechend verringerte Meßsignal S_M der MOS- Feldeffekttransistor Q4 des Stromspiegels SP zunehmend ge sperrt wird. Dadurch wird der Eingangsstrom I_e des Strom spiegels SP verringert, was wiederum zur Folge hat, daß auch dessen Ausgangsstrom I_a kleiner wird, der dem den MOS-Feld effekttransistor Q2A enthaltenden Stromzweig des Entlade stromkreises K2 eingeprägt wird. Dies ist auf ein zunehmen des Sperren des MOS-Feldeffekttransistors Q2A zurückzufüh ren. Im Ergebnis wird somit der Entladestrom für die beiden MOS-Feldeffekttransistoren Q0 und Q3 kleiner, was einer Ver ringerung der Änderungsgeschwindigkeit des Ausgangssignals A bzw. der Drain-Source-Spannung U_DS des dem Speisekreis K0 zugeordneten MOS-Feldeffekttransistors Q0 gleichkommt. Dies ist wiederum durch eine größer werdende Zeitkonstante τ bedingt, entsprechend der die Eingangskapazität der beiden MOS-Feldeffekttransistoren Q0 und Q3 entladen wird. Die maximale Zeitkonstante τ ergibt sich bei gesperrtem MOS- Feldeffekttransistor Q2A. In diesem Fall ist der dem einen Stromzweig des Entladestromkreises K2 eingeprägte Strom I_a gleich Null. Die maximale Zeitkonstante τ ist demnach durch die Summe aus den Widerständen R_BP2 und R_G und die Eingangs kapazität bestimmt. Der Widerstand R_BP2 ist vorzugsweise deutlich größer als der Gate-Widerstand R_G gewählt.The closer the gate-source voltage U _{GS of} the MOS field effect transistors Q0 and Q3 approaches the threshold voltage, the smaller the drain current I _D flowing through the MOS field effect transistor Q3 of the sensor circuit K3. Thus, the voltage drop across the resistor R3 is smaller, whereby the MOS field effect transistor Q4 of the current mirror SP is increasingly blocked via the correspondingly reduced measurement signal S _M. As a result, the input current I _{e of} the current mirror SP is reduced, which in turn has the consequence that its output current I _{a also} becomes smaller, which is impressed on the current branch of the discharge circuit K2 containing the MOS field effect transistor Q2A. This is due to an increase in the blocking of the MOS field-effect transistor Q2A. As a result, the discharge current for the two MOS field-effect transistors Q0 and Q3 becomes smaller, which reduces the rate of change of the output signal A or the drain-source voltage U. _DS of the MOS field-effect transistor Q0 assigned to the feed circuit K0. This is in turn due to an increasing time constant τ, according to which the input capacitance of the two MOS field effect transistors Q0 and Q3 is discharged. The maximum time constant τ results when the MOS field effect transistor Q2A is blocked. In this case, the current I _a impressed on the one branch of the discharge circuit K2 is zero. The maximum time constant τ is accordingly determined by the sum of the resistors R _BP2 and R _G and the input capacitance. The resistance R _BP2 is preferably _{chosen to} be significantly larger than the gate resistance R _G.

Aufgrund des Stromspiegels SP ergibt sich mit der den MOS- Feldeffekttransistor Q3 des Fühlerkreises K3 und den MOS- Feldeffekttransistor Q4 enthaltenden Mitkopplungsschleife eine steuerbare Stromsenke. Im übrigen erfolgt die Mitkopp lung nach dem gleichen Prinzip wie beim über den Ladestrom kreis K1 erfolgenden Einschalten. Due to the current level SP, the MOS- Field effect transistor Q3 of the sensor circuit K3 and the MOS Coupling loop containing field effect transistor Q4 a controllable current sink. For the rest, the Mitkopp takes place on the same principle as for charging current circuit K1 switching on.

Wie anhand des Diagramms der Fig. 2 zu erkennen ist, wird während des Abschaltvorgangs bzw. während des Übergangs des MOS-Feldeffekttransistors Q0 vom leitenden in den gesperrten Zustand die Änderungsgeschwindigkeit der Drain-Source-Span nung U_DS des MOS-Feldeffekttransistors Q0 so verringert, daß im kritischen Bereich am Ende des Abschaltvorgangs anstatt des bisher üblichen kantigen Übergangs wiederum ein sinusar tig gerundeter Übergang vorliegt. Am Anfang des Ausschalt vorgangs ergibt sich trotz des durchgeschalteten MOS-Feld effekttransistors Q2A infolge des typischen Verlaufs des Drain-Source-Widerstands in Abhängigkeit von der Gate- Source-Spannung ein gerundeter Übergang. Die zum Ende des Abschaltvorgangs hin zunehmend kleiner werdende Änderungsge schwindigkeit der Drain-Source-Spannung U_DS ist wiederum durch eine größer werdende Zeitkonstante τ bedingt, ent sprechend der die Eingangskapazität der MOS-Feldeffekttran sistoren Q0 und Q3 aufgeladen wird. Die maximale Zeitkon stante τ am Ende des Abschaltvorgangs ist durch die Summe aus den beiden Widerständen R_BP2 und R_G und die Eingangska pazität bestimmt, während die minimale Zeitkonstante am An fang des Abschaltvorgangs durch die Summe aus den Widerstän den R2 und R_G und die Eingangskapazität bestimmt ist. Der Strombegrenzungswiderstand R2 im den MOS-Feldeffekttransi stor Q2A enthaltenden Stromzweig des Entladestromkreises K2 ist wiederum wesentlich kleiner als der Widerstand R_BP2, der wiederum deutlich größer als der Gate-Widerstand R_G ist.As can be seen from the diagram of FIG. 2, the rate of change of the drain-source voltage U _{DS of} the MOS field-effect transistor Q0 is reduced during the switch-off process or during the transition of the MOS field-effect transistor Q0 from the conductive to the blocked state that in the critical area at the end of the switch-off process, instead of the previously usual angular transition, there is again a sinusoidally rounded transition. At the beginning of the switch-off process, despite the switched-on MOS field effect transistor Q2A, a rounded transition results as a result of the typical course of the drain-source resistance as a function of the gate-source voltage. The speed of the drain-source voltage U _DS , which becomes increasingly smaller at the end of the switch-off process, is in turn caused by an increasing time constant τ, accordingly the input capacitance of the MOS field effect transistors Q0 and Q3 is charged. The maximum time constant τ at the end of the switch-off process is determined by the sum of the two resistors R _BP2 and R _G and the input capacitance, while the minimum time constant at the start of the switch-off process is determined by the sum of the resistors R2 and R _G and Input capacity is determined. The current limiting resistor R2 in the current branch of the discharge circuit K2 containing the MOS field effect transistor Q2A is again substantially smaller than the resistor R _BP2 , which in turn is significantly larger than the gate resistor R _G.

Die Strombegrenzungswiderstände R1, R2 und R5 des Ladestrom kreises K1, des Entladestromkreises K2 bzw. des Stromspie gels SP können gleich groß sein. Vorzugsweise weist auch der Strombegrenzungswiderstand R4 des Stromspiegels SP einen gleichen Wert wie die zuvor genannten Widerstände auf.The current limiting resistors R1, R2 and R5 of the charging current circuit K1, the discharge circuit K2 or the current game gels SP can be the same size. Preferably, the Current limiting resistor R4 of the current mirror SP one same value as the previously mentioned resistors.

Am Ausgang des dem Speisekreis K0 zugeordneten MOS-Feldef fekttransistors Q0 wird somit ein Rechtecksignal mit abge rundeten Ecken vorzugsweise sinusförmigen Verlaufs erzeugt, dessen Anteil an höheren Harmonischen deutlich reduziert ist. Dies ergibt sich insbesondere anhand eines in Fig. 3 vorgenommenen Vergleichs mit einem reinen, scharfkantigen Rechtecksignal.At the output of the MOS field effect transistor Q0 assigned to the supply circuit K0, a rectangular signal with rounded corners, preferably a sinusoidal curve, is thus generated, the proportion of higher harmonics of which is significantly reduced. This results in particular from a comparison made in FIG. 3 with a pure, sharp-edged square-wave signal.

Im oberen Teil der Fig. 3a ist das Frequenzspektrum eines reinen, scharfkantigen Rechtecksignals dargestellt. In dem entsprechenden Diagramm ist die Amplitude über der Ordnungs zahl der Harmonischen aufgetragen. Dagegen zeigt Fig. 3b im oberen Teil das Frequenzspektrum eines Rechtecksignals mit abgerundeten Ecken, wie es am Ausgang des durch die Schal tungsanordnung 10 der Fig. 1 angesteuerten MOS-Feldeffekt transistors Q0 erzeugt wird.The frequency spectrum of a pure, sharp-edged square wave signal is shown in the upper part of FIG. 3a. In the corresponding diagram, the amplitude is plotted against the order number of the harmonics. In contrast, Fig. 3b in the upper part of the frequency spectrum of a square wave with rounded corners, as it is generated at the output of the processing arrangement by the scarf 10 of FIG. 1 driven MOS field effect transistor Q0.

Die dargestellten Meßergebnisse wurden bei den folgenden Parametern für das reine Rechtecksignal und das Rechtecksi gnal mit abgerundeten Ecken bzw. die entsprechende Ansteue rung erhalten:
Grundfrequenz f₁ = 20 kHz
Tastverhältnis = 50%
Amplitude A = 5 V.The measurement results shown were obtained with the following parameters for the pure square wave signal and the square wave signal with rounded corners or the corresponding control:
Basic frequency f₁ = 20 kHz
Duty cycle = 50%
Amplitude A = 5 V.

Für das in Fig. 3a dargestellte reine, d. h. scharfkantige Rechtecksignal kann die maximale Änderungsgeschwindigkeit im Bereich einer jeweiligen Flanke als unendlich angenommen werden. Beim Rechtecksignal mit sinusartig abgerundeten Ecken betrug die maximale Änderungsgeschwindigkeit = 2 V/µs.For the pure, ie sharp-edged square-wave signal shown in FIG. 3a, the maximum rate of change in the area of a respective flank can be assumed to be infinite. In the case of a square-wave signal with sinusoidally rounded corners, the maximum rate of change was 2 V / µs.

Wie sich aus einem Vergleich der Fig. 3b und 3a ergibt, ist der Anteil höherer Harmonischer in dem in Fig. 3b darge stellten Fall eines Rechtecksignals mit abgerundeten Ecken deutlich geringer als in dem in Fig. 3a dargestellten Fall eines reinen, scharfkantigen Rechtecksignals.As can be seen from a comparison of FIGS . 3b and 3a, the proportion of higher harmonics in the case shown in FIG. 3b of a square wave signal with rounded corners is significantly lower than in the case of a pure, sharp-edged square wave signal shown in FIG. 3a.

Wie sich aus Fig. 4 ergibt, ist der Anteil höherer Harmoni scher eines Rechtecksignals mit sinusartig abgerundeten Ecken auch gegenüber einem trapezförmigen Signal deutlich herabgesetzt.As is apparent from Fig. 4, the proportion of higher shear harmonization is significantly reduced of a square wave with rounded corners also sinusoidally over a trapezoidal signal.

In dieser Fig. 4 ist in logarithmischer Darstellung die Am plitude der höheren Harmonischen gegenüber der Frequenz dar gestellt, wobei durch die drei Kurven (1), (2) und (3) das jeweilige Amplitudengefälle für ein reines, scharfkantiges Rechtecksignal (1), ein trapezförmiges Signal (2) und ein Rechtecksignal (3) mit sinusartig abgerundeten Ecken darge stellt ist, wie es aufgrund der Schaltungsanordnung 10 der Fig. 1 erhalten wird. Die dargestellten Meßwerte wurden bei den folgenden Parametern für das betreffende Ausgangssignal bzw. die entsprechende Ansteuerung erhalten:
Grundfrequenz f₁ = 20 kHz
Amplitude A = 5 V
Tastverhältnis = 50%
maximale Änderungsgeschwindigkeit beim trapezförmigen Signal und beim Rechtecksignal mit sinusartig abge rundeten Ecken jeweils = 2 V µs.In this Fig. 4, the on plitude of the higher harmonics versus frequency is in a logarithmic representation is provided, wherein, by the three curves (1), (2) and (3) the respective amplitude gradient for a pure, sharp-edged square-wave signal (1) a trapezoidal signal ( 2 ) and a square wave signal ( 3 ) with sinusoidally rounded corners is Darge, as it is obtained due to the circuit arrangement 10 of FIG. 1. The measured values shown were obtained with the following parameters for the relevant output signal or the corresponding control:
Basic frequency f₁ = 20 kHz
Amplitude A = 5 V.
Duty cycle = 50%
maximum rate of change for the trapezoidal signal and for the square-wave signal with sinusoidally rounded corners = 2 V µs each.

Wie sich dem in Fig. 4 dargestellten Diagramm entnehmen läßt, wird bei einem Rechtecksignal mit sinusartig abgerun deten Ecken, wie es am Ausgang des durch die Schaltungsan ordnung 10 der Fig. 1 angesteuerten MOS-Feldeffekttransi stors Q0 erhalten wird, eine Veringerung des Anteils höherer Harmonischer entsprechend 60 dB/Dekade erzielt. Somit ist der Anteil höherer Harmonischer auch deutlich geringer als im Fall eines trapezförmigen Ausgangssignals, für das ein Wert von 40 dB/Dekade ermittelt wurde. Bei einem reinen, scharf kantigen Rechtecksignal fallen die Amplituden der höheren Harmonischen dagegen lediglich mit 20 dB/Dekade ab. As can be seen from the diagram shown in FIG. 4, with a square-wave signal with sinusoidally rounded corners, as is obtained at the output of the MOS field effect transistor Q0 controlled by the circuit arrangement 10 of FIG. 1, a reduction in the proportion is higher Harmonic equivalent to 60 dB / decade. The proportion of higher harmonics is thus also significantly lower than in the case of a trapezoidal output signal for which a value of 40 dB / decade was determined. In the case of a pure, sharp-edged square-wave signal, on the other hand, the amplitudes of the higher harmonics drop only by 20 dB / decade.

Somit wird durch die erfindungsgemäße Schaltungsanordnung und das hierbei erzeugte Rechtecksignal mit abgerundeten Ecken vorzugsweise sinusförmigen Verlaufs der Anteil an hö heren Harmonischen im Ausgangssignal beträchtlich herabge setzt, wodurch insbesondere die Gefahr eines elektromagneti schen Brumms deutlich verringert wird. Nachdem die Ände rungsgeschwindigkeit des Ausgangssignals in den unkritischen Bereichen relativ groß gehalten wird, ergibt sich dennoch ein gutes Ansprechverhalten.Thus, the circuit arrangement according to the invention and the generated square wave signal with rounded Corners preferably sinusoidal, the proportion of height lower harmonics in the output signal considerably sets, which in particular the risk of electromagnetic humming is significantly reduced. After the change speed of the output signal in the uncritical Areas are kept relatively large, nevertheless good responsiveness.

Claims

1. Schaltungsanordnung (10) zur Ansteuerung eines dem Spei sekreis (K0) einer elektrischen Last (R_L) zugeordneten MOS- Feldeffekttransistors (Q0), mit einem dem MOS-Feldeffekt transistor (Q0) zuschaltbaren Ladestromkreis (K1) und einem dem MOS-Feldeffekttransistor (Q0) zuschaltbaren Entlade stromkreis (K2), über die die Eingangskapazität des MOS- Feldeffekttransistors (Q0) entsprechend einer von der Größe der Eingangskapazität und der Dimensionierung des Lade- bzw. Entladestromkreises (K1, K2) abhängigen Zeitkonstante (τ) aufladbar bzw. entladbar ist, und einem Fühlerkreis (K3), der ein für die Gate-Source-Spannung (U_GS) des MOS-Feld effekttransistors (Q0) des Speisekreises (K0) repräsentati ves Meßsignal (S_M) liefert, wobei in Abhängigkeit von diesem Meßsignal (S_M) der Innenwiderstand des Lade- bzw. Entlade stromkreises (K1, K2) und/oder ein diesen Stromkreisen (K1, K2) eingeprägter Strom (I_a) im Sinne einer Mitkopplung so gesteuert ist, daß die resultierende Zeitkonstante (τ), entsprechend der die Eingangskapazität des MOS-Feldeffekt transistors (Q0) des Speisekreises (K0) aufgeladen bzw. ent laden wird, während des Übergangs des MOS-Feldeffekttran sistors (Q0) vom gesperrten in den leitenden Zustand konti nuierlich kleiner und während des Übergangs vom leitenden in den gesperrten Zustand kontinuierlich größer wird. 1. Circuit arrangement ( 10 ) for actuating a MOS field effect transistor (Q0) associated with the feed circuit (K0) of an electrical load (R _L ), with a charging circuit (K1) which can be connected to the MOS field effect transistor (Q0) and one with the MOS Field effect transistor (Q0) connectable discharge circuit (K2), via which the input capacitance of the MOS field effect transistor (Q0) can be charged or charged in accordance with a time constant (τ) dependent on the size of the input capacitance and the dimensioning of the charging or discharging circuit (K1, K2) . Discharged, and a sensor circuit (K3), the one for the gate-source voltage (U _GS ) of the MOS field effect transistor (Q0) of the supply circuit (K0) delivers representative measurement signal (S _M ), depending on this measurement signal (S _M ) the internal resistance of the charging or discharging circuit (K1, K2) and / or a current (I _a ) impressed on these circuits (K1, K2) in the sense of a positive feedback so that the resultant e time constant (τ), according to which the input capacitance of the MOS field effect transistor (Q0) of the supply circuit (K0) is charged or discharged, during the transition of the MOS field effect transistor (Q0) from the blocked to the conductive state continuously smaller and continuously increases during the transition from the conductive to the locked state.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn zeichnet, daß der Fühlerkreis (K3) einen MOS-Feldeffekt transistor (Q3) enthält, dessen Gate-Elektrode mit der Gate- Elektrode des MOS-Feldeffekttransistors (Q0) des Speisekrei ses (K0) und dessen Source-Elektrode mit der Source-Elek trode des MOS-Feldeffekttransistors (Q0) des Speisekreises (K0) verbunden ist.2. Circuit arrangement according to claim 1, characterized records that the sensor circuit (K3) has a MOS field effect contains transistor (Q3), whose gate electrode with the gate Electrode of the MOS field effect transistor (Q0) of the feed circuit ses (K0) and its source electrode with the source elec trode of the MOS field effect transistor (Q0) of the supply circuit (K0) is connected.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch ge kennzeichnet, daß der MOS-Feldeffekttransistors (Q0) des Speisekreises (K0) in einer Source-Schaltung mit der elek trischen Last (R_L) verbunden ist.3. A circuit arrangement according to claim 1 or 2, characterized in that the MOS field effect transistor (Q0) of the supply circuit (K0) is connected in a source circuit to the electrical load (R _L ).

4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch ge kennzeichnet, daß der MOS-Feldeffekttransistor (Q3) des Füh lerkreises (K3) in einer Source-Schaltung mit einem Wider stand (R3) verbunden ist, an dem das Meßsignal (S_M) erzeugt wird.4. Circuit arrangement according to claim 2 or 3, characterized in that the MOS field effect transistor (Q3) of the Füh lerkreises (K3) in a source circuit with an opposing (R3) is connected to which the measurement signal (S _M ) is produced.

5. Schaltungsanordnung nach einem der vorhergehenden Ansprü che, dadurch gekennzeichnet, daß der Lade- und/oder der Ent ladestromkreis (K1, K2) jeweils eine Parallelschaltung aus einem ersten Stromzweig mit wenigstens einem ersten ohmschen Widerstand (R_BP1; R_BP2) und aus einem zweiten Stromzweig mit einem zweiten, steuerbaren Widerstand (Q1, Q2A) enthält, der in Abhängigkeit von dem Meßsignal (S_M) angesteuert ist.5. Circuit arrangement according to one of the preceding claims, characterized in that the charging and / or the charging circuit (K1, K2) each have a parallel circuit comprising a first current branch with at least a first ohmic resistor (R _BP1 ; R _BP2 ) and off contains a second current branch with a second, controllable resistor (Q1, Q2A), which is driven as a function of the measurement signal (S _M ).

6. Schaltungsanordnung nach Anspruch 5, dadurch gekenn zeichnet, daß der steuerbare Widerstand ein MOS-Feldeffekt transistor (Q1, Q2A) ist. 6. Circuit arrangement according to claim 5, characterized records that the controllable resistance is a MOS field effect transistor (Q1, Q2A).

7. Schaltungsanordnung nach Anspruch 5 und 6, dadurch ge kennzeichnet, daß der MOS-Feldeffekttransistor (Q1, Q2A) in dem zweiten Stromzweig der Parallelschaltung mit einem Strombegrenzungswiderstand (R1, R2) in Serie geschaltet ist.7. Circuit arrangement according to claim 5 and 6, characterized ge indicates that the MOS field effect transistor (Q1, Q2A) in the second branch of the parallel circuit with a Current limiting resistor (R1, R2) connected in series is.

8. Schaltungsanordnung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß der MOS-Feldeffekttransistor (Q1) der im Ladestromkreis (K1) enthaltenen Parallelschal tung unmittelbar durch das Meßsignal (S_M) angesteuert ist.8. Circuit arrangement according to one of claims 5 to 7, characterized in that the MOS field effect transistor (Q1) of the parallel circuit contained in the charging circuit (K1) device is driven directly by the measurement signal (S _M ).

9. Schaltungsanordnung nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß der den MOS-Feldeffekttransistor (Q2A) aufweisende zweite Stromzweig der im Entladestromkreis (K2) enthaltenen Parallelschaltung durch den ausgangsseiti gen Stromzweig eines Stromspiegels (SP) gebildet ist, in dessen eingangsseitigem Stromzweig ein steuerbarer Wider stand (Q4) vorgesehen ist, der in Abhängigkeit von dem Meß signal (S_M) angesteuert ist.9. Circuit arrangement according to one of claims 5 to 8, characterized in that the MOS field effect transistor (Q2A) having the second current branch of the parallel circuit contained in the discharge circuit (K2) is formed by the current branch branch of a current mirror (SP) in the input side thereof Current branch a controllable counter stood (Q4) is provided, which is controlled in dependence on the measurement signal (S _M ).

10. Schaltungsanordnung nach Anspruch 9, dadurch gekenn zeichnet, daß der im eingangsseitigen Stromzweig des Strom spiegels (SP) vorgesehene steuerbare Widerstand ein MOS- Feldeffekttransistor (Q4) ist.10. Circuit arrangement according to claim 9, characterized records that the current in the input branch of the current mirror (SP) provided controllable resistance a MOS Field effect transistor (Q4) is.

11. Schaltungsanordnung nach Anspruch 10, dadurch gekenn zeichnet, daß der im eingangsseitigen Stromzweig des Strom spiegels (SP) vorgesehene, den steuerbaren Widerstand bil dende MOS-Feldeffekttransistor (Q4) unmittelbar durch das Meßsignal (S_M) angesteuert ist.11. Circuit arrangement according to claim 10, characterized in that the provided in the input-side current branch of the current mirror (SP), the controllable resistance bil end MOS field effect transistor (Q4) is driven directly by the measurement signal (S _M ).

12. Schaltungsanordnung nach einem der vorhergehenden An sprüche, dadurch gekennzeichnet, daß zwischen die Gate- Elektrode des MOS-Feldeffekttransistors (Q0) des Speisekrei ses (K0) und den zuschaltbaren Lade- bzw. Entladestromkreis (K1, K2) ein Gate-Widerstand (R_G) geschaltet ist. 12. Circuit arrangement according to one of the preceding claims, characterized in that between the gate electrode of the MOS field effect transistor (Q0) of the feed circuit (K0) and the switchable charging or discharging circuit (K1, K2) has a gate resistor ( R _G ) is switched.

13. Schaltungsanordnung nach einem der vorhergehenden An sprüche, dadurch gekennzeichnet, daß der Lade- bzw. Entlade stromkreis (K1, K2) über einen elektronischen Schalter (S) zuschaltbar ist.13. Circuit arrangement according to one of the preceding An sayings, characterized in that the loading or unloading circuit (K1, K2) via an electronic switch (S) is switchable.

14. Schaltungsanordnung nach Anspruch 13, dadurch gekenn zeichnet, daß der elektronische Schalter (S) zwischen einer Zuschaltung des Ladestromkreises (K1) und einer Zuschaltung des Entladestromkreises (K2) umsteuerbar ist.14. Circuit arrangement according to claim 13, characterized records that the electronic switch (S) between a Connection of the charging circuit (K1) and connection the discharge circuit (K2) is reversible.