DE19525761C2

DE19525761C2 - Synchronisations-Erfassungsschaltung

Info

Publication number: DE19525761C2
Application number: DE19525761A
Authority: DE
Inventors: Keiji Negi
Original assignee: Ando Electric Co Ltd
Current assignee: Ando Electric Co Ltd
Priority date: 1994-07-15
Filing date: 1995-07-14
Publication date: 1997-11-27
Anticipated expiration: 2015-07-15
Also published as: FR2722928A1; GB2291569A; FR2722928B1; GB2291569B; JPH0832564A; US5528635A; DE19525761A1; GB9512431D0

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung betrifft eine Synchronisations- Erfassungsschaltung, die die Synchronisation zwischen Empfangs- und Referenzdaten in Empfängereinheiten, die in Sendevorrichtun gen bereitgestellt werden, erfassen, um die Datenübertragungs leistung zu testen.

Pseudo-Zufallsmuster (einfach "PN-Muster" genannt, wobei "PN" die Abkürzung für "Pseudo Noise"-Pseudorauschen ist), werden häufig verwendet, um die Leistungsfähigkeit von Kommunikations vorrichtungen, Sendevorrichtungen, Sendeleitungen oder ähnlichen zu testen. Es wird eine Testvorrichtung bereitgestellt, die PN- Muster sendet oder empfängt, um Tests an den oberen Vorrichtun gen durchzuführen. Die Testvorrichtung enthält eine Empfän gereinheit, die die Synchronisation zwischen den Empfangsdaten und Referenzdaten erfaßt, so daß die Auswertung der Empfangsda ten durchgeführt wird. Die Empfängereinheit enthält eine Pseudo- Zufallsmuster erzeugende Schaltung (einfach eine "PN-Erzeuger schaltung" genannt), die PN-Referenzmuster erzeugt. Eine Synchronisations-Erfassungsschaltung wird bereitgestellt, um die Synchronisation zwischen den PN-Referenzmustern und den durch die Empfängereinheit empfangenen PN-Mustern zu erfassen.

Fig. 2 ist ein Blockdiagramm, das ein Beispiel einer der Anmelderin betriebsintern bekannten Synchroni sations-Erfassungsschaltung zeigt. Die Synchronisations-Erfas sungsschaltung umfaßt eine Vergleicherschaltung 11, eine Muster vergleicherschaltung 12, eine Koinzidenz-Erfassungsschaltung 13 und eine PN-Erzeugerschaltung 4. Zusätzlich werden eine Empfangsdateneingabe 6, eine Eingabe 17 für erfaßte Muster (nachstehend auch erfaßte Mustereingabe 17) und eine Synchronisations-Erfassungsausgabe 8 zur Verfügung gestellt. Hierin zeigt die Empfangsdateneingabe 6 die Eingabe von Empfangsdaten, die PN-Muster enthalten, die durch eine Empfängereinheit einer Testvorrichtung über Sendeleitungen oder ähnlichem, die die zu testende Objekte sind, empfangen werden; und die erfaßte Mustereingabe 17 weist einen bestimmten Teil von PN-Mustern auf, die in den Empfangsdaten enthalten sind. Die PN- Muster-Erzeugerschaltung 4 erzeugt ein PN-Referenzmuster. Die Vergleicherschaltung 11 vergleicht die Empfangsdateneingabe 6 mit der erfaßten Mustereingabe 17, um eine Datenkoinzidenz zwischen den beiden Eingaben zu erfassen. Wenn eine Datenkoinzidenz erfaßt wird, erzeugt die Vergleicherschaltung 11 einen Erfassungsimpuls. Die Mustervergleicherschaltung 12 vergleicht die erfaßte Mustereingabe 17 mit den PN- Referenzmustern, die aus der PN-Muster-Erzeugerschaltung 4 ausgegeben werden, um eine Datenkoinzidenz zwischen den beiden Eingaben zu erfassen. Wenn eine Datenkoinzidenz erfaßt wird, erzeugt die Mustervergleicherschaltung 12 einen Erfassungs impuls.

Die Koinzidenz-Erfassungsschaltung 13 überwacht ob die Verglei cherschaltung 11 den Erfassungsimpuls zu einem Zeitpunkt erzeugt, zu welchem der Erfassungsimpuls der Mustervergleicher schaltung 12 auftritt, oder ob nicht. Wenn das der Fall ist, erzeugt die Koinzidenz-Erfassungsschaltung 13 ein synchrones Erfassungssignal an der Synchronisations-Erfassungsausgabe 8. Wenn das nicht der Fall ist, erzeugt die Koinzidenz-Erfassungs schaltung 13 ein asynchrones Erfassungssignal.

Nunmehr wird ein Verfahren zur Synchronisationserfassung er klärt. Im allgemeinen weist das PN-Muster eine Eigenschaft auf, daß, wenn eine Anzahl von PN-Stufen durch "n" dargestellt werden (wobei "n" eine ganze Zahl ist), ein Muster von n Bits oder mehr nur einmal nacheinander in einer Periode auftritt, d. h. in (2ⁿ-1) Bits. Aus diesem Grund wird, wenn die Synchronisation zwischen den Empfangsdaten und den Referenzdaten, die durch die PN- Erzeugerschaltung in der Empfängereinheit erzeugt werden, erfaßt worden ist, die Überwachung darüber durchgeführt, ob das Muster von n Bits periodisch zu Zeitpunkten auftritt, an dem sowohl die Empfangsdaten als auch die Referenzdaten vorkommen, oder ob nicht.

Wenn eine Anzahl von PN-Stufen, die der Empfangsdateneingabe 6 zugeführt werden, durch "N" dargestellt wird (wobei "N" eine ganze Zahl ist), entspricht die in Fig. 2 gezeigte erfaßte Mustereingabe 17 festen Mustern von N Bits oder mehr, die in den PN-Mustern nacheinander angeordnet sind. Wie oben beschrieben, erzeugt die Vergleicherschaltung 11 einen Erfassungsimpuls, sobald die Koinzidenz zwischen der Empfangsdateneingabe 6 und der erfaßten Mustereingabe 17 detektiert wird, während die Mustervergleicherschaltung 12 einen Erfassungsimpuls erzeugt, sobald die Koinzidenz zwischen dem aus der PN-Muster- Erzeugerschaltung 4 ausgegebenen PN-Referenzmuster und der erfaßten Mustereingabe 17 detektiert wird.

Ein Beispiel für eine betriebsintern bekannte Vergleicherschaltung ist in der Fig. 3 gezeigt. In Fig. 3 werden eine PN-Mustereingabe 31, eine erfaßte PN-Mustereingabe 32, eine Erfassungssignal-Ausgabe 33, D Flip- Flop-Schaltungen (DFF Schaltungen) 34-1 bis 34-N, Exclusiv-NOR- Schaltungen 35-1 bis 35-N, eine UND-Schaltung 36 und eine Takteingabe 37 bereitgestellt. Hierin wird jede der Exclusiv- NOR-Schaltungen mit dem Bezugszeichen "35" gekennzeichnet, während jede DFF-Schaltung mit dem Bezugszeichen "34" bezeichnet wird.

Die PN-Mustereingabe 31 wird durch die DFF-Schaltung 34 verzö gert. Die Exclusiv-NOR-Schaltung 35 führt einen bitweisen Vergleich zwischen den verzögerten PN-Mustern und den erfaßten PN-Mustereingaben durch. Wenn zwei Eingaben an die Exclusiv-NOR- Schaltung 35 gleich sind, ist eine Ausgabe der Exclusiv-NOR- Schaltung 35 "HIGH" (Hochpegel). Wenn die zwei Eingaben vonein ander verschieden sind, ist die Ausgabe der Exclusiv-NOR-Schal tung "LOW" (Niedrigpegel).

Die UND-Schaltung 36 liefert ein logisches Produkt zwischen Ausgaben der Exclusiv-NOR-Schaltungen 35-1 bis 35-N; somit sind zur UND-Schaltung 36 "N"-Eingaben aufgeschaltet. Wenn alle "N"- Eingaben "HIGH" sind, ist eine Ausgabe der UND-Schaltung "HIGH" Wenn nicht, ist die Ausgabe der UND-Schaltung "LOW". Kurz zusammengefaßt bedeutet das, daß nur wenn alle Bits des verzögerten PN-Musters genau mit allen Bits der erfaßten PN- Mustereingabe 32 übereinstimmen, die Erfassungssignal-Ausgabe 33 auf "HIGH" geht.

Wenn die durch die Empfängereinheit empfangenen Empfangsdaten der PN-Mustereingabe 31 zugeführt werden, erfüllt die Verglei cherschaltung der Fig. 3 die Funktion der Vergleicherschaltung 11 aus der Fig. 2. Ähnlich dient die Vergleicherschaltung aus Fig. 3, wenn die Ausgabe der PN-Muster-Erzeugerschaltung 4 der PN-Mustereingabe 31 zugeführt wird, als Mustervergleicherschal tung 12 der Fig. 2. Hierin wird die erfaßte Mustereingabe 17 der erfaßten PN-Mustereingabe 32 der Vergleicherschaltung der Fig. 3 zugeführt.

Wenn die durch die Empfängereinheit empfangenen Empfangsdaten ein korrektes PN-Muster, das keinen Fehler enthält, anzeigen, und wenn Synchronisation zwischen den Empfangsdaten und der Ausgabe der PN-Erzeugerschaltung 4 besteht, erzeugen beide Vergleicherschaltungen 11 und 12 periodisch Erfassungsimpulse mit derselben Taktung.

Es ist möglich, daß ein Fehler (oder mehrere Fehler) in der Empfangsdateneingabe 6 auftritt. Bei einem solchen Fehlervorgang kommt ein Augenblick, an dem die Mustervergleicherschaltung 12 einen Erfassungsimpuls erzeugt, während die Vergleicherschaltung 11 keinen Erfassungsimpuls erzeugt. Um dem Fehlervorgang abzu fangen, wird die Koinzidenz-Erfassungsschaltung 13 zur Überwa chung bereitgestellt, ob die Vergleicherschaltung 11 einen Er fassungsimpuls erzeugt, wenn die Mustervergleicherschaltung 12 einen Erfassungsimpuls erzeugt, oder ob nicht. Wenn die Koinzi denz der Erfassungsimpulse detektiert wird, wird ein synchrones Erfassungssignal erzeugt. Wenn aber keine Koinzidenz der Erfas sungsimpulse detektiert wird, wird ein asynchrones Erfassungs signal erzeugt.

Die Synchronisations-Erfassungsschaltung aus Fig. 2 leidet unter einem Problem, daß die Erfassung einer Synchronisation nicht durchgeführt werden kann, bis nicht alle Bits des erfaßten Musters in den Empfangsdaten richtig empfangen werden. Diese Schaltung leidet unter einem weiteren Problem, daß die Erfassung einer Synchronisation nicht durchgeführt werden kann, wenn zu sendende und zu empfangende Testdaten durch die Verwendung einer Periode, die zur Periode des PN-Musters irrelevant ist, maskiert werden.

Ein Beispiel der Testdaten, die durch eine Periode, die zur Periode des PN-Musters irrelevant ist, maskiert werden, ist in Fig. 4A in Verbindung mit Fig. 4B gezeigt. Jede der Ziffern 41-1 und 41-2 stellt ein Intervall für aufeinanderfolgende "a" Bits eines PN-Musters dar, während jede der Ziffern 42-1 und 42-2 ein festes Intervall für aufeinanderfolgende "b" Bits darstellt, die "HIGH" oder "LOW" sind. Übrigens werden die letzten Daten "D_X" des Intervalls 41-1 von ersten Daten "D_X+b" des Intervalls 41-2 gefolgt.

Die Testdaten aus Fig. 4A haben eine Periode, die durch "a+b" dargestellt wird, die für die Periode des PN-Musters irrelevant ist. In einer solchen Periode der Testdaten werden "b" Bits nacheinander auf "HIGH" oder "LOW" gesetzt. Auf diese Weise besteht, sobald Daten (wie die Testdaten) verwendet werden, die als Reaktion auf eine bestimmte Periode, die für die Periode des PN-Musters irrelevant ist, maskiert werden, die Gefahr, daß ein erfaßtes Muster teilweise maskiert werden sollte. In einem solchen Maskierungsvorgang kann die Synchronisations- Erfassungsschaltung aus Fig. 2 die Erfassung der Synchronisation nicht zuverlässig durchführen.

Aus JP-3-178 236 A2 ist eine Synchronisations-Erfassungs schaltung bekannt, bei der ein im Kopf eines Rahmens enthaltenes pseudo-Zufallsmuster mit Detektoren 11 und 12 erfaßt wird. Das erfaßte Muster wird mit einem empfängerseitig erzeugten Muster in einem Komparator 14 verglichen. Die Synchronisation erfolgt anhand eines in einem einzigen Rahmen enthaltenen Pseudo- Zufallsmusters. Wie aus Fig. 3 von JP-3-178 236 ersichtlich, ist der Inhalt des Rahmens bekannt, und somit basiert die Erfassung auf einem "bekannten" Zufallsmuster.

Aus DE-43 18 368 C1 ist ein verfahren zur Erzeugung eines einen Ausfall der Synchronisation zwischen einem Sender und einem Empfänger anzeigenden Signals bekannt (s. Sp. 3, Z. 10 bis Sp. 4, Zeile 30). Zu diesem Zweck wird nur eine Pseudo-Zufalls signalfolge eines Senders mit einer Referenz-Pseudo-Zufalls- Signalfolge eines Senders in jeweils drei Korrelatoren vergli chen, wobei für jeden der Korrelatoren ein Maximum erzeugt wird. Beim Fehlen eines der Maxima wird ein Synchronisations ausfallsignal erzeugt.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Snchronisations-Erfassungsschaltung zur Verfügung zu stellen, die die Synchronisation zwischen einem Referenzmuster und einem erfaßten Muster, unabhängig von Fehlern, die im erfaßten Muster auftreten, erfassen kann. Im Rahmen der obigen Aufgabe ist es eine besondere Aufgabe der vor liegenden Erfindung eine Synchronisations-Erfassungsschaltung zur Verfügung zu stellen, die die Synchronisation anhand eines "nicht bekannten" Musters erfaßt.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Synchronisations-Erfassungsschaltung zur Verfügung zu stellen, die zur Durchführung einer Synchronisationerfassung von Empfangsdaten ausgebildet ist, wobei die Periode der Empfangsda ten zu einer Periode des Referenzmusters irrelevant ist.

Die obigen Aufgaben werden durch eine Synchronisations-Erfassungsschaltung gemäß Anspruch 1 gelöst.

Übrigens empfängt jede der ersten und zweiten erfaßten Mustereingaben das Pseudo-Zufallsmuster, das durch eine Sendevorrichtung oder ähnlichem dazu gesendet wird; und die zweite erfaßte Mustereingabe wird hinter der ersten erfaßten Mustereingabe mit "m" Bits verzögert (wobei "m" eine ganze Zahl ist, die im voraus bestimmt wird).

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Diese und andere Aufgaben der vorliegenden Erfindung werden aus der nachstehenden Beschreibung und Zeichnungen klar ersichtlich, worin:

Fig. 1 ein Blockdiagramm ist, das eine Synchronisations- Erfassungsschaltung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;

Fig. 2 ein Blockdiagramm ist, das ein Beispiel einer Synchronisations-Erfassungsschaltung zeigt, die als Grundlage für die Ausführungsform der vorliegenden Erfindung verwendet wird;

Fig. 3 ein Blockdiagramm ist, das den genauen Aufbau einer durch die Schaltung von Fig. 2 benutzten Vergleicherschaltung zeigt, und

Fig. 4A und 4B ein Beispiel von Testdaten zeigen.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Fig. 1 ist ein Blockdiagramm, das eine Synchronisations- Erfassungsschaltung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Die Synchronisations-Erfassungsschaltung aus Fig. 1 umfaßt eine erste Vergleicherschaltung 1-1, eine zweite Vergleicherschaltung 1-2, eine erste Mustervergleicherschaltung 2-1, eine zweite Mustervergleicherschaltung 2-2, eine erste Koinzidenz-Erfassungsschaltung 3-1, eine zweite Koinzidenz- Erfassungsschaltung 3-2 und sowohl eine ODER-Schaltung als auch eine PN-Muster-Erzeuger-Schaltung 4. Weiterhin werden eine erste erfaßte Mustereingabe 7-1 und eine zweite erfaßte Mustereingabe 7-2 sowie die Empfangsdateneingabe 6 und die Synchronisations- Erfassungsausgabe 8 bereitgestellt.

Jede der vier Vergleicherschaltungen 1-1, 1-2, 2-1 und 2-2 kann aus der zuvor erwähnten Vergleicherschaltung der Fig. 3 ausge bildet werden. Wie in Fig. 1 gezeigt, wird die erste erfaßte Mustereingabe 7-1 der ersten Vergleicherschaltung 1-1 und der ersten Mustervergleicherschaltung 2-1 zugeführt, während die zweite erfaßte Mustereingabe 7-2 der zweiten Vergleicherschal tung 1-2 und der zweiten Mustervergleicherschaltung 2-2 zuge führt wird.

Wenn eine Anzahl von PN-Stufen durch "N" dargestellt werden, entspricht jede der erfaßten Mustereingaben 7-1 und 7-2 einem festen Muster von N Bits, die nacheinander in einem PN-Muster auftreten. Wenn von der Empfangsdateneingabe 6 angenommen wird, daß sie aus Daten besteht, die in festen Intervallen von "b" Bits durch "HIGH" oder "LOW" maskiert werden, folgt die zweite erfaßte Mustereingabe 7-2 der ersten erfaßten Mustereingabe 7-1 in einer Anzahl von Bits, die sich zwischen "b" und "a+b" be wegen.

Wenn ein PN-Muster, das keinen Fehler aufweist, der Empfangsda teneingabe 6 zugeführt wird, erzeugt die zweite Vergleicher schaltung 1-2 einen Erfassungsimpuls zu einem Zeitpunkt, der mit einer bestimmten Anzahl von Takten, die sich zwischen "b" und "a+b" bewegt, in Bezug auf den Zeitpunkt des mithilfe der ersten Vergleicherschaltung 1-1 erzeugten Erfassungsimpulses nachver setzt ist. Die erste Koinzidenz-Erfassungsschaltung 3-1 überwacht, ob die erste Vergleicherschaltung 1-1 einen Erfas sungsimpuls erzeugt, während die erste Mustervergleicherschal tung 2-1 einen Erfassungsimpuls erzeugt, oder ob nicht. Ähnlich überwacht die zweite Koinzidenz-Erfassungsschaltung 3-2, ob die zweite Vergleicherschaltung 1-2 einen Erfassungsimpuls erzeugt, während die zweite Mustervergleicherschaltung 2-2 einen Erfas sungsimpuls erzeugt, oder ob nicht. Jede Koinzidenz-Erfassungs schaltung erzeugt ein Koinzidenz-Erfassungssignal, wenn beide Erfassungsimpulse miteinander übereinstimmen.

Die ODER-Schaltung 5 erzeugt ein logisches ODER zwischen den Koinzidenz-Erfassungssignalen, so daß das logische ODER als die Synchronisations-Erfassungsausgabe 8 verwendet wird. Zusammenge faßt bedeutet das, daß die ODER-Schaltung 5 ein synchrones Erfassungssignal erzeugt, sobald zumindest eine der Koinzidenz- Erfassungsschaltungen 3-1 und 3-2 ein Koinzidenz- Erfassungssignal erzeugt, wohingegen die ODER-Schaltung 5 lediglich ein asynchrones Erfassungssignal erzeugt, wenn beide Koinzidenz-Erfassungsschaltungen 3-1 und 3-2 keine Koinzidenz- Erfassungssignale erzeugen.

Da zwei Arten von erfaßten Mustereingaben 7-1 und 7-2 verwendet werden, um die Synchronisation zu erfassen, kann selbst wenn ein Fehler (oder mehrere Fehler) in einem von ihnen auftritt, der andere für die Erfassung der Synchronisation verwendet werden. Hierin wird die zweite erfaßte Mustereingabe 7-2 durch eine bestimmte Anzahl von Bits, die sich zwischen "b" und "a+b" bewegen, hinter die erste erfaßte Mustereingabe 7-1 verschoben. So kann, sogar wenn das PN-Muster in einem festen Intervall von "b" Bits periodisch durch "HIGH" oder "LOW" maskiert wird, die Synchronisations-Erfassungsschaltung aus Fig. 1 die Erfassung der Synchronisation sicherlich durchführen. Zusammengefaßt kann die vorliegende Erfindung die Erfassung einer Synchronisation von jeder Art Daten durchführen, deren Periode für die Periode des PN-Musters irrelevant ist, unabhängig von Fehlern, die in dem empfangenen PN-Muster auftreten.

Da diese Erfindung in mehreren Ausführungsformen ausgeführt sein kann, ohne vom Geist ihrer wesentlichen Eigenschaften abzuwei chen, ist aus diesem Grunde die vorliegende Ausführungsform veranschaulichend und nicht einschränkend. Daher versteht es sich, daß der Schutzumfang der Erfindung eher durch die anliegenden Ansprüche als durch die ihnen vorausgegangene Beschreibung abgesteckt wird. Auch versteht es sich, daß alle Veränderungen, die in den Schutzumfang und Bereich der Ansprüche fallen - oder Äquivalente eines solchen Schutzumfangs und Bereichs - aus obigen Grunde als von den Ansprüchen umfaßt, beabsichtigt sind.

Claims

1. Synchronisations-Erfassungsschaltung, die die Erfas sung der Synchronisation anhand von Pseudo-Zufallsmustern ent haltenden Empfangsdaten durchführt, umfassend:
eine pseudo-Zufallsmuster-Erzeuger-Vorrichtung (4) zur Erzeugung eines Pseudo-Zufallsmusters (PN);
einen ersten Koinzidenz-Erfassungsblock (1-1, 2-1, 3-1) zur Erfassung der Koinzidenz zwischen einer Empfangsdateneingabe (6), einer ersten erfaßten Mustereingabe (7-1) und des Pseudo zufallsmusters (PN), um ein erstes Koinzidenz-Erfassungssignal zu erzeugen, wobei die Empfangsdateneingabe (6) den Empfangsdaten entspricht und die erste erfaßte Mustereingabe (7- 1) einem ersten bestimmten Muster, das den Empfangsdaten entnommen wird, entspricht;
einen zweiten Koinzidenz-Erfassungsblock (1-2, 2-2, 3-2) zur Erfassung der Koinzidenz zwischen der Empfangsdateneingabe (6), einer zweiten erfaßten Mustereingabe (7-2) und dem erzeugten Pseudo-Zufallsmuster (PN), um ein zweites Koinzidenz- Erfassungssignal zu erzeugen, wobei die zweite erfaßte Mustereingabe (7-2) einem zweiten bestimmten Muster, das den Empfangsdaten entnommen wird, entspricht, wobei sich das zweite bestimmte Muster vom ersten bestimmten Muster unterscheidet;
eine Vorrichtung (5) zur Erzeugung eines synchronen Erfassungssignals, das auf dem ersten oder dem zweiten Koinzidenz-Erfassungssignal basiert,
wobei die Synchronisation zwischen dem erzeugten Pseudo- Zufallsmuster (PN) und der Empfangsdateneingabe (6) durch das synchrone Erfassungssignal erfaßt wird.

2. Die Synchronisations-Erfassungsschaltung nach An spruch 1, wobei die Vorrichtung (5) ein synchrones Erfassungs signal erzeugt, wenn ihr entweder das erste oder das zweite Koinzidenz-Erfassungssignal zugeführt wird.

3. Die Synchronisations-Erfassungsschaltung nach Anspruch 1 oder 2, wobei jede der ersten und der zweiten erfaßten Mustereingaben (7-1, 7-2) mindestens einen Teil des Pseudo- Zufallsmusters (PN) enthält, das durch eine Sendevorrichtung an die Synchronisations-Erfassungsschaltung gesendet wird, und wobei die zweite erfaßte Mustereingabe (7-2) durch "m" Bits (wobei "m" eine ganze Zahl ist, die im voraus bestimmt wird) nach der ersten erfaßten Mustereingabe (7-1) verzögert wird.

4. Synchronisations-Erfassungsschaltung, die die Erfas sung der Synchronisation anhand von Pseudo-Zufallsmustern ent haltenden Empfangsdaten durchführt, umfassend:
eine Pseudo-Zufallsmuster erzeugende Vorrichtung (4) zur Erzeugung eines Pseudo-Zufallsmuster (PN);
eine erste Vergleichervorrichtung (1-1) zum Vergleichen einer Empfangsdateneingabe (6) und einer ersten erfaßten Mustereingabe (7-1), um einen Erfassungsimpuls zu erzeugen, wobei die Empfangsdateneingabe (6) den Empfangsdaten entspricht und die erste erfaßte Mustereingabe (7-1) einem ersten bestimmten Muster, das den Empfangsdaten entnommen wird, entspricht;
eine erste Mustervergleichervorrichtung (2-1) zum Ver gleichen des Pseudo-Zufallsmusters (PN) und der ersten erfaßten Mustereingabe (7-1), um einen Erfassungsimpuls zu erzeugen;
eine erste Koinzidenz-Erfassungsvorrichtung (3-1) zur Erfassung der Koinzidenz zwischen dem Erfassungsimpuls der ersten Vergleichervorrichtung (1-1) und dem Erfassungsimpuls der ersten Mustervergleichervorrichtung (2-1), um ein erstes Koinzidenz-Erfassungssignal zu erzeugen;
eine zweite Vergleichervorrichtung (1-2) zum Vergleichen der Empfangsdateneingabe (6) und einer zweiten erfaßten Mustereingabe (7-2), um einen Erfassungsimpuls zu erzeugen, wobei die zweite erfaßte Mustereingabe (7-2) einem zweiten bestimmten Muster, das den Empfangsdaten entnommen wird, entspricht, wobei sich das zweite bestimmte Muster vom ersten bestimmten Muster unterscheidet;
eine zweite Mustervergleichervorrichtung (2-2) zum Vergleichen des Pseudo-Zufallsmusters (PN) und der zweiten erfaßten Mustereingabe (7-2), um einen Erfassungsimpuls zu erzeugen;
eine zweite Koinzidenz-Erfassungsvorrichtung (3-2) zur Erfassung der Koinzidenz zwischen dem Erfassungsimpuls der zweiten Vergleichervorrichtung (1-2) und dem Erfassungsimpuls der zweiten Mustervergleichervorrichtung (2-2), um ein zweites Koinzidenz-Erfassungssignal zu erzeugen;
eine Vorrichtung (5) zur Erzeugung einer logischen ODER- Verknüpfung zwischen den ersten und zweiten Koinzidenz- Erfassungssignalen, um ein synchrones Erfassungssignal zu erzeugen,
wobei durch das synchrone Erfassungssignal die Synchronisation zwischen der Empfangsdateneingabe (6) und dem Pseudo-Zufallsmuster (PN) erfaßt wird.

5. Die Synchronisations-Erfassungsschaltung nach Anspruch 4, wobei jede der ersten und zweiten erfaßten Mustereingaben (7- 1, 7-2) mindestens ein Teil des Pseudo-Zufallsmusters (PN) enthält, das durch eine Sendevorrichtung an die Synchronisations-Erfassungsschaltung gesendet wird, und wobei die zweite erfaßte Mustereingabe (7-2) durch "m" Bits (wobei "m" eine ganze Zahl ist, die im voraus bestimmt wird) hinter der ersten erfaßten Mustereingabe (7-1) verzögert wird.