DE19516861C2 - Single-stage DC converter based on the push-pull converter principle - Google Patents

Single-stage DC converter based on the push-pull converter principle

Info

Publication number
DE19516861C2
DE19516861C2 DE19516861A DE19516861A DE19516861C2 DE 19516861 C2 DE19516861 C2 DE 19516861C2 DE 19516861 A DE19516861 A DE 19516861A DE 19516861 A DE19516861 A DE 19516861A DE 19516861 C2 DE19516861 C2 DE 19516861C2
Authority
DE
Germany
Prior art keywords
voltage
circuit
converter according
semiconductor switch
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19516861A
Other languages
German (de)
Other versions
DE19516861A1 (en
Inventor
Johannes Sandmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19516861A priority Critical patent/DE19516861C2/en
Publication of DE19516861A1 publication Critical patent/DE19516861A1/en
Application granted granted Critical
Publication of DE19516861C2 publication Critical patent/DE19516861C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
    • H02M3/3372—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration of the parallel type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

Die Erfindung bezieht sich auf einen Gleichspannungskonverter nach dem Gegentaktwandlerprinzip, mit einem Übertrager, des­ sen Primärseite über wenigstens zwei vermittels einer Steuer­ schaltung alternierend angesteuerte Halbleiterschalter mit einer eine Eingangsspannung liefernden Gleichspannungsquelle derart verbunden ist, daß die Primärseite alternierend in ge­ gensinniger Richtung von Strom durchflossen ist, und dessen Sekundärseite mit Ausgangsklemmen verbunden ist, an denen ei­ ne Last anliegt (US 5 065 300).The invention relates to a DC converter according to the push-pull converter principle, with a transformer, the sen primary side via at least two by means of a tax circuit with alternately controlled semiconductor switches a DC voltage source supplying an input voltage is connected such that the primary side alternately in ge flow of electricity in the opposite direction, and its Secondary side is connected to output terminals on which ei ne load is present (US 5,065,300).

Derartige, auch als getaktete Schaltnetzteile bekannte DC/DC- Konverter in hochempfindlicher Umgebung einzusetzen, in der z. B. kleine Steuersignale oder eine hochauflösende A/D-Kon­ vertierung gehandhabt werden, kann zu bemerkenswerten Proble­ men wie elektromagnetische Störungen in Kleinsignalblöcken bzw. Verstärkern dergestalt führen, daß geschaltete Impuls­ ströme und Gleichtaktstörungen unkontrollierbare Signale her­ vorrufen. Dazu kommt, daß herkömmliche Resonanzwandler einen in der Regel lediglich geringen Eingangsspannungsbereich auf­ weisen, was insbesondere zur folge hat, daß Schalten der Transistoren im Strom- und insbesondere im Spannungsnull­ durchgang - namentlich am oberen Ende des Eingangsspannungs­ bereiches - nicht mehr erreicht werden kann. Im folgenden sollen anhand der in Fig. 1 dargestellten Konverterschaltung einige Nachteile aufgezeigt werden, wie sie bei der DC/DC- Konvertierung von niedrigen Spannung im Zusammenhang mit der Erzielung einer guten elektromagnetischen Verträglichkeit so­ wie eines weiten Eingangsbereiches auftreten, und zwar anhand eines in diesem Falle häufig angetroffenen mittelangezapften Gegentaktflußwandlers, entweder mit oder ohne Stromsteuerung, als Beispiel mit 12 V Eingang sowie einer Leistung von 120 Watt. Dargestellt ist ein Leistungstransformator 1 mit einem Ferritkern, dessen Primärwicklung 2 über zwei Halbleiter­ schalter 6 und 7 mit einer eine Eingangsspannung Uin liefern­ den Gleichspannungsquelle 5 an der Mittenanzapfung 4 derart verbunden ist, daß die Primärwicklung alternierend in gegen­ sinniger Richtung von Strom durchflossen ist. Des weiteren ist die Sekundärwicklung 3 des Leistungstransformators 1 über Gleichrichterdioden 15 und 16, einer Ausgangsdrossel 17 und einem Glättungskondensator 18 mit einem Lastwiderstand 19 verbunden. Zur alternierenden Ansteuerung der beiden Transi­ storen 6 und 7 werden aus einer nicht näher dargestellten Steuerschaltung Steuerimpulse an die Gates 8 und 9 der beiden Transistoren angelegt, wobei zur Überlastsicherung zumeist ein Stromfühler 20 erforderlich ist, der aus dem im Sekundär­ kreis fließenden Strom ein in Abhängigkeit der Last wirkendes Steuersignal ableitet. Die Hauptquelle elektromagnetischer Störungen bildet bei dieser Konfiguration der trapezförmige Eingangsstrom sowie die ein- und ausgeschaltete Spitzenampli­ tude von insgesamt mindestens 10 A. Ohne dicke Elektrolytkon­ densatoren niederer Impedanz zum Puffern und Laden wird die Eingangsspannung sicherlich mit Störungen unakzeptabler Amplitude überlagert. Unter normalen Umständen ist mindestens ein einstufiges π-Filter vonnöten. Im Gegensatz zu hochspan­ nungsbetriebenen Schaltnetzteilstufen ist ferner zu beobach­ ten, daß eine wirksame Unterdrückung der Spannungsspitzen bei der Transistorsperrung schwierig zu erreichen ist, und die VCES- bzw. BDSS-Sicherheitsabstände in Bezug auf die doppelte Maximaleingangsspannung beträchtlich höher dimensioniert wer­ den müssen. Unterhalb 10 V Eingangsspannung ist die Erzeugung eines Current-Sense-Signals mit nicht vernachlässigbaren Wir­ kungsgradverlusten verbunden. Falls ein großer Eingangsspan­ nungsbereich benötigt wird, muß die Sperrspannung der sekun­ dären Gleichrichterdiode angepaßt werden. Der Einsatz des Shepard-Taylor-Konverters erweist sich bei 6 Volt Eingangs­ spannung als nicht praktikabel, da sich während der Durch­ gangsphase die Spannungsfälle in Durchlaßrichtung der betei­ ligten Halbleiter seriell addieren. Nach vielen Untersuchun­ gen hat die Erfahrung gezeigt, daß das Konverterproblem mit sehr niedriger Spannung sowie hohem Strom auf der Eingangs­ seite und mehr als nur einige Watt Ausgangsleistung zusammen mit großem Spannungsbereich und annehmbarer elektromagneti­ scher Verträglichkeit spezielle Lösungen erforderlich macht.To use such, also known as clocked switching power supplies DC / DC converter in a highly sensitive environment in which, for. B. small control signals or a high-resolution A / D-Kon vertierung can lead to notable problems such as electromagnetic interference in small signal blocks or amplifiers such that switched pulse currents and common mode disturbances cause uncontrollable signals. In addition, conventional resonance converters usually have only a small input voltage range, which in particular has the consequence that switching the transistors in the current and in particular in the zero voltage crossing - especially at the upper end of the input voltage range - can no longer be achieved. In the following, some disadvantages will be shown with the aid of the converter circuit shown in FIG. 1, as they occur in the DC / DC conversion of low voltage in connection with the achievement of good electromagnetic compatibility and a wide input range, specifically on the basis of one in this In the case of frequently encountered medium-tap push-pull flux converters, either with or without current control, as an example with 12 V input and a power of 120 watts. Shown is a power transformer 1 with a ferrite core, the primary winding 2 via two semiconductor switches 6 and 7 with an input voltage U in the DC voltage source 5 is connected to the center tap 4 such that the primary winding is alternately flowed through in the opposite direction of current. Furthermore, the secondary winding 3 of the power transformer 1 is connected to a load resistor 19 via rectifier diodes 15 and 16 , an output choke 17 and a smoothing capacitor 18 . For alternating control of the two transistors 6 and 7 , control pulses are applied to the gates 8 and 9 of the two transistors from a control circuit (not shown in more detail), and a current sensor 20 is usually required for overload protection, depending on the current flowing in the secondary circuit derives the control signal acting on the load. The main source of electromagnetic interference in this configuration is the trapezoidal input current and the switched on and off peak amplitude of at least 10 A. Without thick electrolytic capacitors with low impedance for buffering and charging, the input voltage is surely superimposed with interference of unacceptable amplitude. Under normal circumstances, at least one one-stage π filter is required. In contrast to high-voltage-operated switched-mode power supply stages, it can also be observed that it is difficult to effectively suppress the voltage peaks when the transistor is blocked, and the V CES or B DSS safety distances with respect to twice the maximum input voltage are considerably larger. Below an input voltage of 10 V, the generation of a current sense signal is associated with non-negligible losses in efficiency. If a large input voltage range is required, the reverse voltage of the secondary rectifier diode must be adjusted. The use of the Shepard-Taylor converter proves to be impractical at an input voltage of 6 volts, since the voltage drops in the forward direction of the involved semiconductors add up serially during the through phase. After many studies, experience has shown that the converter problem with very low voltage and high current on the input side and more than just a few watts of output power together with a large voltage range and acceptable electromagnetic compatibility requires special solutions.

Aus der US 50 65 300 ist ein zweistufiger Gleichspannungskon­ verter der Klasse E mit fester Schaltfrequenz bekannt gewor­ den, bei dem jede Stufe über ein in Serien verbundenes Induk­ tivitäts-Diodennetzwerk verfügt, welches parallel zu einer Drossel geschaltet ist. Eine solche Netzwerkanordnung ermög­ licht einen schnellen Entladungspfad für die Resonanzkapazi­ täten und ein verlustloses Einschalten des Schalttransistors in jeder Konverterstufe. Dem bekannten Gleichspannungskonver­ ter liegt ein völlig anderes Ansteuerverfahren zugrunde als der erfindungsgemäßen Schaltung, welche sich auf einen ein­ stufigen, frequenzmodulativen Gleichspannungskonverter be­ zieht.From US 50 65 300 is a two-stage DC voltage con class E with a fixed switching frequency the one in which each stage has an induct connected in series Activity diode network, which runs parallel to a Throttle is switched. Such a network arrangement enables light a quick discharge path for the resonance capacitors and a lossless switching on of the switching transistor in every converter stage. The well-known DC converter is based on a completely different control procedure than the circuit according to the invention, which relates to a stage, frequency modulative DC converter pulls.

In der GB 21 64 214 A ist ein Gleichspannungswandler darge­ stellt, der in der Literatur unter der Bezeichnung Royer- Inverter bekannt geworden ist, bei dem eine einzige Eingangs­ drossel auf einen mitten angezapften Wandler gekoppelt ist. Diesem Schaltungstyp haftet der Nachteil einer mangelnden Kurzschlußfestigkeit an. Der Gleichspannungswandler erfordert daher schaltungstechnische Maßnahmen zum Schutze der Halblei­ terschalter im Falle eines auf der Ausgangsseite auftretenden Kurzschlusses.In GB 21 64 214 A a DC converter is shown represents, which in the literature under the name Royer- Inverter has become known with a single input throttle is coupled to a tapped converter. This type of circuit has the disadvantage of a lack of Short-circuit strength. The DC-DC converter requires therefore circuitry measures to protect the semi-lead switch in the event of a problem occurring on the output side Short circuit.

Aus der JP 6-30559 (A) In: Patents Abstracts of Japan, Sect. E, 1994, Vol. 18/No. 246 (E-1546) ist ein Resonanzschaltnetz­ teil bekannt geworden, bei dem die Primärwindung des Übertra­ gers mit einem seriengeschalteten Brückenresonanzkreis gekop­ pelt ist. Ganz abgesehen davon, daß dieses Resonanzschalt­ netzteil ebenfalls nicht kurzschlußfest ist, handelt es sich um eine Schaltung anderer Bauart und Funktionsweise als der der Erfindung zugrunde liegenden Schaltung.From JP 6-30559 (A) In: Patents Abstracts of Japan, Sect. E, 1994, Vol. 18 / No. 246 (E-1546) is a resonance switching network become known in which the primary winding of the transfer gers with a series-connected bridge resonance circuit pelt is. Not to mention that this resonance switch power supply is also not short-circuit proof, it is a circuit of a different design and mode of operation than that circuit underlying the invention.

Ausgehend von den im Stand der Technik bekannten Gleichspan­ nungskonvertern liegt der Erfindung die Aufgabe zugrunde, ei­ nen einstufigen, frequenzmodulierten Gleichspannungskonverter nach dem Gegentaktwandlerprinzip zur Verfügung zu stellen, welcher bei einer hinreichenden Kurzschlußfestigkeit allen­ falls geringste elektromagnetische Störungen erzeugt.Starting from the DC chips known in the prior art tion converter, the invention has for its object, egg  single-stage, frequency-modulated DC voltage converter to provide according to the push-pull converter principle which all with a sufficient short-circuit strength if the slightest electromagnetic interference generates.

Diese Aufgabe wird durch einen einstufigen Gleichspannungs­ konverter nach dem Gegentaktwandlerprinzip gemäß Anspruch 1 gelöst.This task is accomplished through a single stage DC voltage converter according to the push-pull converter principle according to claim 1 solved.

Der erfindungsgemäße Konverter zeichnet sich dadurch aus, daß die Primärseite des Übertragers über ein passives Netzwerk mit LC-Gliedern zur Ausbildung eines selbstschwingenden Reso­ nanzkreises mit den zumindest zwei Halbleiterschaltern ver­ bunden ist.The converter according to the invention is characterized in that the primary side of the transmitter via a passive network with LC elements to form a self-vibrating reson veranzkreises with the at least two semiconductor switches ver is bound.

Mit dieser, lediglich eine Stufe auf der Primärseite des Übertragers besitzenden Konverteranordnung wird es ermög­ licht, daß in der Primärseite des Konverters ein gegenphasi­ ges Hochfrequenzspeisesignal von idealerweise angenähert si­ nusförmiger Gestalt erzeugt wird. Der erfindungsgemäße Kon­ verter ist inherent, d. h. ohne jegliche Stromfühler- ("current sense")- Maßnahmen oder sonstige Schutz-("Protec­ tion")-Schaltungen oder dergleichen selbstbegrenzend; gleich­ zeitig bilden sich bei dem erfindungsgemäßen Konverter ledig­ lich sogenannte "soft waveforms" (weiche Verläufe der Signal­ formen) aus, so daß eine ausgezeichnete elektromagnetische Verträglichkeit gewährleistet ist. Der erfindungsgemäße Kon­ verter erzeugt lediglich geringste elektromagnetische Störun­ gen und kann daher vorwiegend in elektromagnetisch störanfäl­ liger Umgebung, welche mit kleinen Gleichspannungen gespeist ist, wie beispielsweise in batteriegespeisten Einrichtungen oder Fahrzeugausrüstungen, Diagnosecomputer und dergleichen eingesetzt werden. Mit Ausnahme der ersten Harmonischen der Schaltfrequenz ist die elektromagnetische Störemission sehr niedrig, nennenswerte Stromwelligkeiten treten weder ein­ gangs- noch ausgangsseitig auf. Ein Test mit einem FM-Radio, welches in unmittelbare Nähe an den ungeschirmten Konverter gemäß der Erfindung gebracht wurde, ergab keine oder fast keine hörbaren Störungen.With this, just one step on the primary side of the It is made possible by the converter arrangement having the transformer light that in the primary side of the converter a counter phase The high-frequency feed signal ideally approximates si is produced in a nut-like shape. The Kon invention verter is inherent, i. H. without any current sensor ("current sense") - measures or other protection - ("Protec tion ") - circuits or the like self-limiting; the same timely form single in the converter according to the invention Lich so-called "soft waveforms" (soft curves of the signal shape), so that an excellent electromagnetic Compatibility is guaranteed. The Kon invention verter generates only the slightest electromagnetic interference gene and can therefore predominantly in electromagnetic interference environment, which is fed with small DC voltages is, such as in battery-powered facilities or vehicle equipment, diagnostic computers and the like be used. With the exception of the first harmonics of the  Switching frequency is the electromagnetic interference emission very low, there are no significant current ripples on the output side and on the output side. A test with an FM radio, which is in close proximity to the unshielded converter brought according to the invention resulted in none or almost no audible interference.

Mit dem erfindungsgemäßen Konverteraufbau gelingt es ferner in vorteilhafter Weise, einen Eingangsspannungsbereich des Konverters von mindestens 6 : 1, insbesondere von 8 : 1, 10 : 1 und darüber zur Verfügung zu stellen. Der erfindungsgemäße Kon­ verter schaltet ultraweich (die Schalttransistoren arbeiten theoretisch verlustlos) in allen Betriebszuständen, sowohl bei Kurzschluß- als auch bei Nullast.With the converter structure according to the invention, it is also possible advantageously, an input voltage range of Converter of at least 6: 1, in particular 8: 1, 10: 1 and to provide about it. The Kon invention verter switches ultra soft (the switching transistors work theoretically lossless) in all operating conditions, both with short-circuit as well as with zero load.

Dem Prinzip der Erfindung folgend weist das passive Netzwerk zur Ausbildung eines selbstschwingenden Resonanzkreises den Halbleiterschaltern nachgeschaltete Schwingkreisinduktivitä­ ten auf, deren jeweiliges ein Ende zum einen mit einer der jeweiligen Anschlußelektrode des zugeordneten Halbleiter­ schalters und zum anderen über eine erste Schwingkreiskapazi­ tät verbunden ist, und deren jeweils anderes Ende über eine parallel zur Primärseite des Übertragers geschaltete zweite Schwingkreiskapazität verbunden ist. Hierbei ist insbesondere vorgesehen, daß die Steuerschaltung in einer Rückkopplungsan­ ordnung zwischen der jeweiligen Anschlußelektrode und der Steuerelektrode des zugeordneten Halbleiterschalters ausge­ bildet ist. Bei einer bevorzugten Ausführung der Erfindung sind die dem einen Halbleiterschalter zugeordnete Schwing­ kreisinduktivität, die Schwingkreiskapazität, und die dem an­ deren Halbleiterschalter zugeordnete Schwingkreisinduktivität in Reihe verbunden. Hierbei kann insbesondere die dem einen Halbleiterschalter zugeordnete Schwingkreisinduktivität und die dem anderen Halbleiterschalter zugeordnete Schwingkreis­ induktivität magnetisch, vorzugsweise über einen Ferritkern, bezüglich der Stromlaufrichtung gegensinnig gekoppelt sein. The passive network follows the principle of the invention to form a self-oscillating resonance circuit Semiconductor switches downstream resonant circuit inductance ten, each with an end on the one hand with one of the respective connection electrode of the associated semiconductor switch and the other via a first resonant circuit capacitor activity, and the other end of which is connected via a second connected in parallel to the primary side of the transmitter Resonant circuit capacity is connected. Here is particular provided that the control circuit in a feedback order between the respective connection electrode and the Control electrode of the associated semiconductor switch out forms is. In a preferred embodiment of the invention are the vibrations assigned to a semiconductor switch circuit inductance, the resonant circuit capacitance, and that at whose semiconductor switch associated resonant circuit inductance connected in series. Here, in particular, the one Semiconductor switch associated resonant circuit inductance and the resonant circuit assigned to the other semiconductor switch magnetic inductance, preferably via a ferrite core, be coupled in opposite directions with respect to the current flow direction.  

Die Primärseite des Übertragers kann aus zwei Wicklungen be­ stehen, die durch eine Kapazität gleichspannungsmäßig ge­ trennt sind.The primary side of the transformer can be made of two windings stand by a capacitance DC voltage are separate.

Die Eingangsspannung der Gleichspannungsquelle ist über je­ weils eine Eingangsdrossel mit der entsprechenden Anschluß­ elektrode der zumindest zwei Halbleiterschalter verbunden, und jede Anschlußelektrode eines Halbleiterschalters ist mit einer Kapazität als Bestandteil des Gesamtschwingkreises ver­ bunden.The input voltage of the DC voltage source is over each because an input choke with the appropriate connection electrode of the at least two semiconductor switches connected, and each connection electrode of a semiconductor switch is with a capacity as part of the overall resonant circuit ver bound.

Bei einer besonders bevorzugten Ausführung der Erfindung ist der Steuerschaltung zur alternierenden Ansteuerung der zumin­ dest zwei Halbleiterschalter eine Nulldurchgangserfassungs­ schaltung zur Erfassung eines Nulldurchganges des an einer Anschlußelektrode eines Halbleiterschalters anliegenden Span­ nungsverlaufes zugeordnet. Hierbei schaltet die Steuerschal­ tung nach Erfassung eines Nulldurchganges des an einer An­ schlußelektrode des jeweils einen Halbleiter anliegenden Spannungsverlaufes jeweils diesen Halbleiterschalter ein. Die Nulldurchgangserfassungsschaltung liefert bei der Erfassung eines Nulldurchgangswertes des an einer Anschlußelektrode ei­ nes Halbleiterschalters anliegenden Spannungsverlaufes ein Triggerimpulssignal, aus dem ein Treiberimpulssignal zur An­ steuerung einer Steuerelektrode des Halbleiterschalters abge­ leitet wird. Hierbei stellt das Treiberimpulssignal ein zeit­ moduliertes Signal dar, dessen Pulsweite die Einschaltzeit­ dauer des jeweils angesteuerten Halbleiterschalters bestimmt.In a particularly preferred embodiment of the invention the control circuit for alternately controlling the at least two semiconductor switches a zero crossing detection circuit for detecting a zero crossing of the at one Connection electrode of a semiconductor switch adjacent chip assigned history. Here the control scarf switches device after detection of a zero crossing of the at an An end electrode of a semiconductor in each case Voltage curve each this semiconductor switch. The Zero crossing detection circuit provides on detection a zero crossing value of the egg at a connecting electrode Nes semiconductor switch applied voltage curve Trigger pulse signal, from which a driver pulse signal for on control a control electrode of the semiconductor switch abge is leading. Here the driver pulse signal sets a time modulated signal whose pulse width is the switch-on time duration of each controlled semiconductor switch determined.

Des weiteren kann der Steuerschaltung eine Schwingungsstabi­ lisierungsschaltung zugeordnet sein, die im Falle eines Feh­ lens eines Nulldurchganges des an einer Anschlußelektrode ei­ nes Halbleiterschalters anliegenden Spannungsverlaufes nach einer vorbestimmten Zeitdauer einen Schwingungsstabilisie­ rungsimpuls erzeugt, der ein Einschalten des zugeordneten Halbleiterschalters erzwingt. Hierbei kann vorgesehen sein, daß der von der Schwingungsstabilisierungsschaltung ausgege­ bene Schwingungsstabilisierungsimpuls und der von der Null­ durchgangserfassungsschaltung aus gegebene Nulldurchgangsim­ puls ODER-verknüpft sind. Des weiteren ist vorgesehen, daß die dem von der Schwingungsstabilisierungsschaltung ausgege­ benen Schwingungsstabilisierungsimpuls zugeordnete vorbe­ stimmte Zeitdauer größer ist als die (halbe) Schwingungsperi­ ode des Gleichspannungskonverters.Furthermore, the control circuit can have a vibration stabilizer lization circuit can be assigned, which in the event of a fault lens of a zero crossing of the egg at a connecting electrode nes semiconductor switch applied voltage curve a vibration stabilization for a predetermined period of time generating pulse that turns on the associated Semiconductor switch enforces. It can be provided that the output from the vibration stabilization circuit  level vibration stabilization pulse and that from zero continuity detection circuit from given zero crossing im pulse OR-linked. Furthermore, it is provided that which output from the vibration stabilization circuit voren assigned to the vibration stabilization pulse certain duration is greater than the (half) vibration period ode of the DC converter.

Ferner kann in vorteilhafter Weise der Steuerschaltung eine Impulsinterkorrelationsschaltung zugeordnet sein, die eine Interkorrelation bzw. eine Synchronisierung der beiden Phasen der von den beiden Halbleiterschaltern aus gegebenen Signal­ verläufe erzwingt.Furthermore, the control circuit can advantageously be a Pulse intercorrelation circuit can be assigned, the one Intercorrelation or a synchronization of the two phases the signal given by the two semiconductor switches forces gradients.

Vorzugsweise arbeitet der Konverter bei einer Frequenz der alternierenden Ansteuerung der zumindest zwei Halbleiter­ schalter von größer als etwa 20 kHz, vorzugsweise von größer als etwa 100 kHz.The converter preferably operates at a frequency of alternating control of the at least two semiconductors switches larger than about 20 kHz, preferably larger than about 100 kHz.

Die Halbleiterschalter stellen übliche Leistungs-MOSFET- Transistoren dar, wobei die jeweils eine Anschlußelektrode die Drain des Transistors, und die Steuerelektrode das Gate des Transistors darstellt.The semiconductor switches represent conventional power MOSFET Transistors represent, each having a connection electrode the drain of the transistor, and the control electrode the gate represents the transistor.

Anhand der Zeichnung werden bevorzugte Ausführungsbeispiele der Erfindung näher erläutert. Es zeigt:Preferred embodiments are shown in the drawing the invention explained in more detail. It shows:

Fig. 1 ein Schaltbild eines bisher verwendeten Gegentakt­ wandlers; Fig. 1 is a circuit diagram of a previously used push-pull converter;

Fig. 2 ein Schaltbild zur Erläuterung der prinzipiellen Wir­ kungsweise des Konverters gemäß einem ersten Ausführungsbei­ spiel der Erfindung; Fig. 2 is a circuit diagram for explaining the basic principle of the converter, according to a first embodiment of the invention;

Fig. 3A, 3B die tatsächlich gemessenen Signalverläufe ei­ nes Konverters gemäß dem ersten Ausführungsbeispiel der Er­ findung bei einer Eingangsspannung von 6 V und maximaler Last; Figures 3A, 3B, the actually measured waveforms ei nes converter according to the first exemplary embodiment of the invention at an input voltage of 6 V and a maximum load.

Fig. 4A, 4B die tatsächlich gemessenen Signalverläufe ei­ nes Konverters gemäß dem ersten Ausführungsbeispiel der Er­ findung bei einer Eingangsspannung von 36 V und Nullast; FIGS. 4A, 4B, the actually measured waveforms ei nes converter according to the first exemplary embodiment of the invention at an input voltage of 36 V and zero load;

Fig. 5A, 5B die tatsächlich gemessenen Signalverläufe ei­ nes Konverters gemäß dem ersten Ausführungsbeispiel der Er­ findung bei einer Eingangsspannung von 6 V und Kurzschluß; Fig. 5A, 5B, the actually measured waveforms ei nes converter according to the first exemplary embodiment of the invention at an input voltage of 6 V and short circuit;

Fig. 6A ein Prinzipschaltbild des erfindungsgemäßen Konver­ ters;Ters 6A is a schematic diagram of the convergence according to the invention.

Fig. 6B ein vereinfachtes Prinzipschaltbild des erfindungs­ gemäßen Konverters;The converter 6B is a simplified schematic diagram fiction, modern.

Fig. 7A, 7B und 7C jeweils Kurvenverläufe der im Konverter vorhandenen Signal formen bei einem sicheren, kritischen und fehlerhaften Schwingungsverhalten des Konverters; FIG. 7A, 7B and 7C are waveforms existing in the converter waveforms of the converter in a safe, critical and erroneous oscillation behavior;

Fig. 8 und Fig. 9 Kurvenverläufe und ein Prinzipschaltbild des erfindungsgemäßen Konverters zur Erläuterung des Zustan­ des bei Nullast und maximaler Eingangsspannung; . Fig. 8 and 9 curves and a basic circuit diagram of the converter according to the invention for explaining the Zustan the at zero load and maximum input voltage;

Fig. 10 ein Prinzipschaltbild des erfindungsgemäßen Konver­ ters zur Erläuterung des Kleinsignalabschnittes des Konver­ ters; Fig. 10 is a schematic diagram of the converter according to the invention to explain the small signal portion of the converter;

Fig. 11 ein detailliertes Schaltbild des Kleinsignalab­ schnittes des Konverters gemäß dem ersten Ausführungsbeispiel der Erfindung; Fig. 11 is a detailed circuit diagram of the small signal section of the converter according to the first embodiment of the invention;

Fig. 12 Signalverläufe zur Erläuterung der Impulsinterkorre­ lation bei dem Konverter gemäß dem ersten Ausführungsbeispiel der Erfindung; Fig. 12 waveforms to explain the Pulse Interkorre lation in the converter according to the first embodiment of the invention;

Fig. 13 ein Prinzipschaltbild einer Impulsinterkorrelations­ schaltung bei dem Konverter gemäß dem ersten Ausführungsbei­ spiel der Erfindung; und Fig. 13 is a schematic diagram of a pulse intercorrelation circuit in the converter according to the first embodiment of the invention; and

Fig. 14 ein detailliertes Schaltbild des Kleinsignalab­ schnittes des Konverters gemäß einem zweiten Ausführungsbei­ spiel der Erfindung. Fig. 14 is a detailed circuit diagram of the small signal section of the converter according to a second embodiment of the invention.

Bei den in der Zeichnung dargestellten erfindungsgemäßen Aus­ führungsbeispielen eines einstufigen Gleichspannungskonverter nach dem Gegentaktwandlerprinzip zeigt Fig. 2 ein Schaltbild mit einem Übertrager T, dessen Primärseite 22 über wenigstens zwei vermittels einer Steuerschaltung 23 alternierend ange­ steuerte Halbleiterschalter Q1 und Q2 mit einer eine Ein­ gangsspannung Uin liefernden Gleichspannungsquelle 24 derart verbunden ist, daß die Primärseite 22 alternierend in gegen­ sinniger Richtung von Strom durchflossen ist. Eine Mittenan­ zapfung 29 der Sekundärseite 25 des Übertragers T ist über eine Ausgangsdrossel L1 und einen Glättungskondensator 26 mit einer Ausgangsklemme 28 verbunden, an der eine Ausgangsspan­ nung Uout zur elektrischen Versorgung einer durch einen Wider­ stand 27 schematisch bezeichneten Last anliegt. Die Primär­ seite 22 des Übertragers T ist in erfindungsgemäßer Weise über ein passives Netzwerk 30 bestehend lediglich aus LC- Gliedern L2, L2′, C2, C3 und C3′ zur Ausbildung eines selbst­ schwingenden Resonanzkreises mit den beiden Halbleiterschal­ tern Q1 und Q2 in der dargestellten Weise verbunden. Dem Prinzip der Erfindung folgend weist das passive Netzwerk 30 zur Ausbildung eines selbstschwingenden Resonanzkreises hier­ bei den Halbleiterschaltern Q1 und Q2 nachgeschaltete Schwingkreisinduktivitäten L2 und L2′ auf, deren jeweiliges ein Ende zum einen mit einer der jeweiligen Anschlußelektrode bzw. der Drain D des zugeordneten Halbleiterschalters und zum anderen über eine erste Schwingkreiskapazität C3, C3′ verbun­ den ist, und deren jeweils anderes Ende über eine parallel zur Primärseite 22 des Übertragers T geschaltete zweite Schwingkreiskapazität C2 verbunden ist. Hierbei ist insbeson­ dere vorgesehen, daß die Steuerschaltung 23 in einer Rück­ kopplungsanordnung zwischen der jeweiligen Anschlußelektrode D und der Steuerelektrode bzw. dem Gate G des zugeordneten Halbleiterschalters ausgebildet ist. Somit sind die dem einen Halbleiterschalter Q1 zugeordnete Schwingkreisinduktivität L2, die Schwingkreiskapazität C2, und die dem anderen Halb­ leiterschalter Q2 zugeordnete Schwingkreisinduktivität L2′ in einer Reihenschaltung verbunden, wobei die Schwingkreis­ induktivität L2 und die Schwingkreisinduktivität L2′ magne­ tisch, vorzugsweise über einen Ferritkern 31, bezüglich der Stromlaufrichtung gegensinnig gekoppelt sind. Die Primärseite 22 des Übertragers besteht aus zwei Wicklungen 32 und 33, die durch eine Kapazität C1 gleichstrommäßig voneinander getrennt sind. Die Eingangsspannung Uin der Gleichspannungsquelle 24 ist über jeweils eine Eingangsdrossel L3 und L3′ mit der ent­ sprechenden Anschlußelektrode D der beiden Halbleiterschalter Q1 und Q2 verbunden.In the exemplary embodiments according to the invention shown in the drawing of a single-stage DC voltage converter based on the push-pull converter principle, FIG. 2 shows a circuit diagram with a transformer T, the primary side 22 of which, via at least two alternatingly controlled semiconductor switches Q1 and Q2 by means of a control circuit 23, with an input voltage U in delivering DC voltage source 24 is connected such that the primary side 22 is alternately flowed through in the opposite direction of current. A Mittenan tap 29 of the secondary side 25 of the transformer T is connected via an output choke L1 and a smoothing capacitor 26 to an output terminal 28 to which an output voltage U out for the electrical supply of a resistor 27 schematically indicated by a load is present. The primary side 22 of the transformer T is in the manner according to the invention via a passive network 30 consisting only of LC elements L2, L2 ', C2, C3 and C3' to form a self-oscillating resonant circuit with the two semiconductor switches Q1 and Q2 shown in the Way connected. Following the principle of the invention, the passive network 30 for forming a self-oscillating resonance circuit here in the semiconductor switches Q1 and Q2 downstream resonant circuit inductors L2 and L2 ', the respective one end on the one hand with one of the respective connection electrode or the drain D of the associated semiconductor switch and on the other hand via a first resonant circuit capacitance C3, C3 ', and the other end of which is connected via a second resonant circuit capacitance C2 connected in parallel with the primary side 22 of the transformer T. In particular, it is provided that the control circuit 23 is formed in a feedback arrangement between the respective connection electrode D and the control electrode or the gate G of the associated semiconductor switch. Thus, the resonant circuit inductance L2 assigned to a semiconductor switch Q1, the resonant circuit capacitance C2, and the resonant circuit inductance L2 'assigned to the other semiconductor switch Q2 are connected in a series circuit, the resonant circuit inductance L2 and the resonant circuit inductance L2' being magnetically table, preferably via a ferrite core 31 , are coupled in opposite directions with respect to the current flow direction. The primary side 22 of the transformer consists of two windings 32 and 33 , which are separated from each other in direct current by a capacitance C1. The input voltage U in the DC voltage source 24 is connected via an input inductor L3 and L3 'to the corresponding connecting electrode D of the two semiconductor switches Q1 and Q2.

Der Steuerschaltung 23 zur alternierenden Ansteuerung der Ga­ tes G der beiden Halbleiterschalter Q1 und Q2 ist gemäß Fig. 10 eine Nulldurchgangserfassungsschaltung 34 zur Erfassung eines Nulldurchganges des an einer Anschlußelektrode D eines Halbleiterschalters anliegenden Spannungsverlaufes zugeord­ net. Hierbei schaltet die Steuerschaltung 23 nach Erfassung eines Nulldurchganges des an einer Anschlußelektrode D des jeweils einen Halbleiterschalters anliegenden Spannungsver­ laufes jeweils diesen Halbleiterschalter ein. Die Nulldurch­ gangserfassungsschaltung 34 liefert bei der Erfassung eines Nulldurchgangswertes des an einer Anschlußelektrode eines Halbleiterschalters anliegenden Spannungsverlaufes ein Trig­ gerimpulssignal, aus dem vermittels einer Impulsdauermodula­ tionsschaltung 40 ein Treiberimpulssignal zur Ansteuerung ei­ ner Steuerelektrode G des Halbleiterschalters abgeleitet wird. Hierbei stellt das Treiberimpulssignal ein zeitmodu­ liertes Signal dar, dessen Pulsweite die Einschaltzeitdauer des jeweils angesteuerten Halbleiterschalters bestimmt. The control circuit 23 for alternating control of the gates G of the two semiconductor switches Q1 and Q2 is, according to FIG. 10, a zero crossing detection circuit 34 for detecting a zero crossing of the voltage curve applied to a connecting electrode D of a semiconductor switch. Here, the control circuit 23 turns on detection of a zero crossing of the current applied to a connection electrode D of the respective semiconductor switch, this semiconductor switch. The zero crossing detection circuit 34 supplies a trigger pulse signal upon detection of a zero crossing value of the voltage curve applied to a connection electrode of a semiconductor switch, from which a driver pulse signal for driving a control electrode G of the semiconductor switch is derived by means of a pulse duration modulation circuit 40 . Here, the driver pulse signal is a time-modulated signal, the pulse width of which determines the switch-on time of the respective controlled semiconductor switch.

Des weiteren ist der Steuerschaltung 23 eine Schwingungssta­ bilisierungsschaltung 42 zugeordnet, die im Falle eines Feh­ lens eines Nulldurchganges des an einer Anschlußelektrode D eines Halbleiterschalters Q1 oder Q2 anliegenden Spannungs­ verlaufes nach einer vorbestimmten Zeitdauer einen Schwin­ gungsstabilisierungsimpuls 42A erzeugt, der ein Einschalten des zugeordneten Halbleiterschalters Q1 oder Q2 erzwingt. Hierbei ist vorgesehen, daß der von der Schwingungsstabili­ sierungsschaltung 42 ausgegebene Schwingungsstabilisierungs­ impuls und das von der Nulldurchgangserfassungsschaltung 34 ausgegebene Triggerimpulssignal 34A vermittels ODER-Gatter 43 und 44 ODER-verknüpft sind. Ferner ist der Steuerschaltung eine Impulsinterkorrelationsschaltung 41 zugeordnet, die eine Interkorrelation bzw. eine Synchronisierung der beiden Phasen der von den beiden Halbleiterschaltern ausgegebenen Signal­ verläufe erzwingt.Furthermore, the control circuit 23 is assigned a vibration stabilization circuit 42 which, in the event of a lack of a zero crossing of the voltage applied to a connecting electrode D of a semiconductor switch Q1 or Q2, generates a vibration stabilization pulse 42 A after a predetermined period of time, which turns on the associated semiconductor switch Forces Q1 or Q2. It is provided that the vibration of the Schwingungsstabili sierungsschaltung 42 Stabilization output pulse and the output of the zero crossing detection circuit 34 trigger pulse signal 34. A means of OR gates 43 and 44 are ORed. Further, the control circuit is associated with a pulse intercorrelation circuit 41, which forces a cross-correlation or synchronization of the two phases of the signal output from the two semiconductor switches gradients.

Gestützt auf die Tatsache, daß bei den bislang bekannten Kleinspannungskonvertern elektromagnetische Störungen aus­ schließlich von Stromänderungen pro Zeiteinheit verursacht werden (Spannungsänderungen pro Zeiteinheit sind vergleichs­ weise harmlos und eine wirksame Abschirmung leicht zu ver­ wirklichen), können zunächst folgende grundsätzlichen Er­ kenntnisse angegeben werden:Based on the fact that the previously known Low voltage converters from electromagnetic interference finally caused by current changes per unit of time (voltage changes per unit of time are comparative wise harmless and effective shielding easy to ver real), the following basic Er knowledge are given:

  • 1) Am Eingang des Konverters ist eine Induktivität L angeord­ net; der (die) sich anschließende(n) Schalttransistor(en) ar­ beitet(n) dergestalt, daß der Dauerstrom durch die Spule eine möglichst kleine Welligkeit aufweist. Im Ausgangsteil sollte der Strom mittels nachfolgender Kapazitäten geglättet werden.1) An inductance L is arranged at the input of the converter net; the subsequent switching transistor (s) ar works in such a way that the continuous current through the coil has the smallest possible ripple. In the output part should the current can be smoothed using subsequent capacities.
  • 2) Trotz der Forderung nach großem Eingangsspannungsbereich wurde auch aus Gründen der Wirtschaftlichkeit sowie wegen möglicher Synchronisations- und Beeinflussungsprobleme eine einstufige Anordnung als vorteilhafter erkannt.2) Despite the requirement for a large input voltage range was also for reasons of economy as well possible synchronization and influencing problems single-stage arrangement recognized as more advantageous.
  • 3) Die Wellenform sollte weich sein.3) The waveform should be soft.

Im folgenden werden der Leistungsteil und die mehreren Ein­ gangsspannungen sowie Belastungsfällen zugeordneten Signal­ verläufe bei dem erfindungsgemäßen Konverter einander gegen­ übergestellt. Dabei wird die Technik der synchronen Gleich­ richtung als bekannt vorausgesetzt. Im Falle höherer Aus­ gangsspannungen oder geringerer Wirkungsgradanforderungen können Dioden eingesetzt werden. Der Konverter begrenzt sich aus sich heraus, ein Stromfühler ist daher hinfällig.In the following, the power section and the several on input voltages and signal assigned to load cases  courses against each other in the converter according to the invention transferred. The technique of synchronous equals direction provided as known. In the case of higher off input voltages or lower efficiency requirements diodes can be used. The converter is limited by itself, a current sensor is therefore no longer necessary.

Die Spannungsverläufe wurden aus einer kleinen 40 W (5 V, 8 A) Version mit einem Eingangsspannungsbereich von 6 bis 36 V gewonnen.The voltage profiles were calculated from a small 40 W (5 V, 8 A) Version with an input voltage range of 6 to 36 V. won.

Bemerkung: Natürlich sind Primär- und Sekundärkreis vollstän­ dig voneinander isoliert. Der Einfachheit halber wurden ge­ meinsame Massesymbole verwendet. Das Fehlerspannungs- Ausgangssignal wird mit einem Optokoppler 45 übertragen.Note: Of course, the primary and secondary circuits are completely isolated from each other. Common ground symbols have been used for the sake of simplicity. The error voltage output signal is transmitted with an optocoupler 45 .

In den Fig. 3A, 3B, 4A, 4B, 5A, 5B sind die tatsächlich gemessenen Signalverläufe eines Konverters gemäß dem ersten Ausführungsbeispiel der Erfindung dargestellt. Die Fig. 3A und 3B zeigen den Fall bei einer Eingangsspannung von 6 V und maximaler Last. Mit den Bezugszeichen 35 ist der Verlauf der Drain-Source-Spannung UDS des Halbleiterschalters Q1 bezeich­ net, 36 ist die Gate-Source-Spannung UGS des Halbleiterschal­ ters Q1, 37 ist die Drain-Source-Spannung-UDS des Halbleiter­ schalters Q2, und 38 ist die Gate-Source-Spannung UGS des Halbleiterschalters Q2. Hierzu entsprechend gemessene weitere Signalverläufe sind in Fig. 3B dargestellt, und zwar bezeich­ net die Bezugsziffer 39 die Spannung UC2 zwischen den Klemmen der Schwingkreiskapazität C2, und die Bezugsziffer 40 gibt die Spannung U₂₉ am Mittenanzapfungspunkt der Sekundärseite des Übertragers, bezogen auf die sekundärseitige Masse wie­ der. In den Fig. 4A und 4B sind die entsprechenden Signalver­ läufe im Falle einer Eingangsspannung von UIN = 36 V und Nullast dargestellt, und die Fig. 5A und Fig. 5B zeigen den Fall einer Eingangsspannung von UIN = 6 V und Kurzschluß. In FIGS. 3A, 3B, 4A, 4B, 5A, 5B, the actually measured waveforms of a converter are shown according to the first embodiment of the invention. Figs. 3A and 3B show the case at an input voltage of 6 V and a maximum load. With the reference numeral 35 , the course of the drain-source voltage U DS of the semiconductor switch Q1 is designated net, 36 is the gate-source voltage U GS of the semiconductor switch Q1, 37 is the drain-source voltage U DS of the semiconductor switch Q2, and 38 is the gate-source voltage U GS of the semiconductor switch Q2. Correspondingly measured further waveforms are shown in Fig. 3B, namely, the reference numeral 39 designates the voltage U C2 between the terminals of the resonant circuit capacitance C2, and the reference numeral 40 gives the voltage U₂₉ at the center tap point of the secondary side of the transmitter, based on the secondary-side mass again. In Figs. 4A and 4B, the corresponding Signalver are spills in the event of an input voltage of U IN = 36 V and zero load shown, and Fig. 5A and Fig. 5B show the case where an input voltage of U IN = 6 V and short circuit.

Die Fig. 3 bis 5 zeigen in durch Messung gewonnene Signalver­ läufe in eindrucksvoller Weise die außergewöhnlichen Eigen­ schaften des erfindungsgemäßen Konverters. An den Drains D der Halbleiterschalter Q1 und Q2 erscheinen somit Wellenzüge, welche sinusförmigen Halbwellen ähneln (vergleiche dazu auch die mathematische Beschreibung weiter unten), und welche stets auf Null Volt und darunter zurückkehren. Dieser Null­ durchgang macht einen entsprechenden Transistor Q1 oder Q2 für eine gewisse Zeit leitend (Nullspannungsschaltung), mit maximaler zeitlicher Begrenzung im Falle einer minimalen Ein­ gangsspannung, Maximal- oder Überlast. Mit höherer Eingangs­ spannung und/oder Lastverminderung wird diese Zeit verkürzt (On-Time-Modulation, d. h. Einschaltdauer eines Leistungstran­ sistors) bis zu einem sehr kleinen Wert im Falle der Maxi­ malspannung und Nullast. Diese Pulsdauer kann von 0 bis hin­ auf zu 80% variieren. Dasselbe passiert inzwischen mit dem zweiten Transistor, wobei diese Ein-Phasen in einem symme­ trisch wechselnden Zeitmuster ablaufen (siehe dazu den Ab­ schnitt "Pulsbeeinflussung"). FIGS. 3 to 5 show in obtained by measuring Signalver runs in an impressive manner, the exceptional intrinsic properties of the converter according to the invention. On the drains D of the semiconductor switches Q1 and Q2, wave trains appear which are similar to sinusoidal half-waves (see also the mathematical description below) and which always return to zero volts and below. This zero crossing makes a corresponding transistor Q1 or Q2 conductive for a certain time (zero voltage circuit), with a maximum time limit in the event of a minimum input voltage, maximum or overload. With a higher input voltage and / or load reduction, this time is shortened (on-time modulation, ie duty cycle of a power transistor) to a very small value in the case of the maximum voltage and zero load. This pulse duration can vary from 0 up to 80%. The same thing now happens with the second transistor, whereby these single phases run in a symmetrically changing time pattern (see the section "Pulse control").

Der ganze Vorgang wird mit den Nulldurchgängen automatisiert, welche die Einschaltphasen der Transistoren triggern. Der Konverter ist daher selbstschwingend.The whole process is automated with the zero crossings, which trigger the switch-on phases of the transistors. Of the The converter is therefore self-oscillating.

An der Schwingkreiskapazität C2 fällt somit eine annähernd sinusförmige Spannung ab, deren Amplitude in einem weiten Be­ reich gesteuert werden kann.At the resonant circuit capacitance C2 there is approximately one sinusoidal voltage whose amplitude is in a wide range can be controlled richly.

Der beim Nulldurchgang augenblicklich ausgeführte Schaltvor­ gang, herbeigeführt durch eine positive Gatespannung, mini­ miert Verluste während negativer Stromintervalle des Transi­ stors durch Kurzschließen der internen Antiparallel-Diode (mit deren 0,7 Volt Spannungsfall in Durchlaßrichtung) mit dem nunmehr leitenden Kanal (ähnlich wie bei der Synchron- Gleichrichtung). The switching pre-executed at zero crossing gang, brought about by a positive gate voltage, mini mitigates losses during negative current intervals of the Transi by short-circuiting the internal anti-parallel diode (with its 0.7 volt voltage drop in the forward direction) with the now conducting channel (similar to the synchronous Rectification).  

Im folgenden werden die Kurvenverläufe des erfindungsgemäßen Konverters vermittels einer näherungsweisen Berechnung näher untersucht. Aus Gründen der Vereinfachung werden hierbei die folgenden Näherungen eingeführt, wobei die entsprechenden Pa­ rameter bei einer ausreichenden Dimensionierung auf die ge­ samte Konverterfunktion keinen nennenswerten Einfluß haben. Die ursprünglichen Integral-/Differentialgleichungen müssen zusammen mit deren Integrationskonstanten (die wiederum von den Anfangsbedingungen abhängen) verstanden werden als die sich ergebenden Strom- und Spannungskurven direkt beim Ein­ schalten des Transistors (das heißt Schalter geschlossen bei t = 0) und beim Ausschalten (Schalter geöffnet bei t = 1). Dabei verbleibt der gesamte Schwingungsvorgang des Konverters in einem stabilen Zustand. Dies ist der einfachste und di­ rektmöglichste Ansatz. Folgende Näherungen werden angenommen:The following are the curves of the invention Converter by means of an approximate calculation examined. For reasons of simplification, the introduced the following approximations, the corresponding Pa parameters with sufficient dimensioning to the ge entire converter function have no significant influence. The original integral / differential equations must together with their integration constants (which in turn are from the initial conditions) are understood as the resulting current and voltage curves directly on switching the transistor (i.e. switch closed when t = 0) and when switching off (switch open at t = 1). The entire vibration process of the converter remains in a stable condition. This is the easiest and di most right approach. The following approximations are assumed:

  • 1. Die Drossel L1 im Ausgangskreis wird willkürlich als sehr groß, quasi-unendlich, betrachtet, so daß der Brumm des Aus­ gangsstromes zu (quasi) null wird, was bedeutet, daß der Aus­ gangsstrom konstant gleich Ik-out ist.1. The inductor L1 in the output circuit is considered arbitrarily very large, quasi-infinite, so that the hum of the output current becomes (quasi) zero, which means that the output current is constantly equal to I k-out .
  • 2. Die Drosseln L3 im Eingangskreis sind ebenfalls willkür­ lich als sehr groß, quasi-unendlich, betrachtet, so daß der Brumm des Eingangsstromes zu (quasi) null wird, was bedeutet, daß der Eingangsstrom konstant gleich Ik-in ist.2. The chokes L3 in the input circuit are also considered arbitrarily as very large, quasi-infinite, so that the hum of the input current becomes (quasi) zero, which means that the input current is constantly equal to I k-in .
  • 3. Im folgenden wird nur die (interessantere) Situation einer Transistor-On-Time von mehr als 50% in Betracht gezogen. Hierbei gibt es kein Zeitintervall mehr, in dem beide Transi­ storen gleichzeitig gesperrt sind. Deswegen ist das in Fig. 6A und Fig. 6B dargestellte Ersatzschaltbild zulässig. Hier­ bei gelte folgende Vorzeichen-Funktion: Bei einem an C2 posi­ tiven Spannungsfall ist Ik-out negativ und umgekehrt. Ströme in Pfeilrichtung sind positiv. C1 dient lediglich zur Besei­ tigung von Gleichstrom-Gleichgewichtsstörungen der durch­ schnittlichen Kurvenformen an den Transitor-Drains D, welche beispielsweise durch nicht völlige Gleichheit der Ein-Zeiten etc. verursacht sind und hier weggelassen werden. Wenn der andere Schalter öffnet, ist Ik-in einfach negativ einzutragen. Da Ik-in nur in der Transistor-Sperrphase interessiert und das Netzwerk L2, C3, C3′ symmetrisch angelegt und mit dem trans­ formierten Ausgangsstrom belastet ist, kann die elektrische Gleichwertigkeit leicht erkannt werden.3. In the following only the (more interesting) situation of a transistor on time of more than 50% is considered. There is no longer any time interval in which both transistors are blocked at the same time. Therefore, the equivalent circuit diagram shown 6B in Fig. 6A and Fig. Permitted. The following sign function applies here: If the voltage drop is positive at C2, I k-out is negative and vice versa. Currents in the direction of the arrow are positive. C1 only serves to eliminate direct current equilibrium disturbances of the average waveforms on the transistor drains D, which are caused, for example, by incomplete equality of the on times etc. and are omitted here. If the other switch opens, I k-in is simply to be entered negatively. Since I k-in is only interested in the transistor blocking phase and the network L2, C3, C3 'is symmetrical and loaded with the transformed output current, the electrical equivalence can be easily recognized.

Damit erhält man bei geschlossenem Schalter:With the switch closed, you get:

differenziert ergibt sich:differentiated results:

Abhängig von den Anfangsbedingungen bei t₀, UC2 (t₀), i (t₀), Ikout besitzt die Differentialgleichung (4) die LösungDepending on the initial conditions at t₀, U C2 (t₀), i (t₀), I kout , the differential equation ( 4 ) has the solution

Der Spezialfall UC2(t₀) = 0 wird weggelassen, da er im prakti­ schen Einsatz irrelevant ist.The special case U C2 (t₀) = 0 is omitted because it is irrelevant in practical use.

Die Integrationskonstante K1 wird im wesentlichen von UC2(t₀) bestimmt, daher ergibt sich:The integration constant K1 is essentially determined by U C2 (t₀), therefore:

Bei offenem Schalter wird die Lage umfangreicher. Man erhältWhen the switch is open, the situation becomes more extensive. You get

differenziert ergibt sich:differentiated results:

Abhängig von den Anfangsbedingungen, offener Schalter bei t₁, VC2 (t₁) , VC3 (t₁) (=0) , i (t₁), Ik-out, Ik-in, besitzt Gleichung (12) die LösungDepending on the initial conditions, open switch at t₁, V C2 (t₁), V C3 (t₁) (= 0), i (t₁), I k-out , I k-in , equation (12) has the solution

mitWith

Wieder wird der Spezialfall UC2(t₁) = 0 der Kürze halber weg­ gelassen. Analog zu (6) sind die zwei sich ergebenden Span­ nungsverläufe der Kapazitäten bestimmt zuAgain, the special case U C2 (t 1) = 0 is omitted for brevity. Analogously to (6), the two resulting voltage curves of the capacitors are determined too

Hauptsächlich bei niedriger Eingangsspannung Uin und hohem, maximalen oder Überlast-Eingangsstrom kann es passieren, daß UC2 und deshalb Ik-out während des Intervalles bei offenem Schalter die Polarität wechselt. In diesem Falle ergibt sich wegen UC2 = 0 bei t₂ (Ik-out braucht nur mit geändertem Vorzei­ chen in die Gleichungen (13) bis (16) eingesetzt zu werden):Mainly with a low input voltage U in and a high, maximum or overload input current, it can happen that U C2 and therefore I k-out change polarity during the interval when the switch is open. In this case, because of U C2 = 0 at t₂ (I k-out only needs to be inserted into equations (13) to (16) with a changed sign):

mit With  

Damit kann das Kriterium für ein stabiles Schwingungsverhal­ ten wie folgt angegeben werden. Am Ende des Aus-Zeit-Inter­ valls muß UC3 automatisch zu null werden. Hauptsächlich bei niedriger Eingangsspannung und Maximallast kann die Situation kritisch werden. Zur Sicherstellung des Nulldurchganges muß die BedingungThe criterion for stable vibration behavior can thus be specified as follows. At the end of the off-time interval, U C3 must automatically become zero. The situation can become critical, especially at low input voltage and maximum load. To ensure zero crossing, the condition must

selbst im Grenzfall einer maximalen Ein-Zeit des Schalters erfüllt sein. (Ψ2 ist dasselbe wie in (17), (18), (19) und (20), UC2 ist bereits bei t₂ durch null gegangen).be fulfilled even in the limit case of a maximum on-time of the switch. (Ψ2 is the same as in (17), (18), (19) and (20), U C2 has already gone through zero at t₂).

Die drei möglichen, aus (19) und (20) resultierenden Kurven­ formen sind in den Fig. 7A, Fig. 7B und Fig. 7C dargestellt. The three possible forms of (19) and (20) resulting curves 7A, Fig. 7B and Fig. 7C are shown in Figs..

Da der Nulldurchgang von UC3 die nächste Ein-Phase triggert, führt Fall drei gemäß Fig. 7C zum sofortigen Schwingungsab­ bruch.Since the zero crossing of U C3 triggers the next on-phase, case three leads to an immediate oscillation break as shown in FIG. 7C.

Im folgenden werden die Verhältnisse bei einem stabilen Schwingungszustand gemäß Fig. 7A näher erläutert. Alle bishe­ rigen Ausdrücke zeigen die sich innerhalb einer Konverter- Halbperiode ergebenden Kurvenformen, ohne jeglicher Notwen­ digkeit, daß die darauffolgend "produzierte" Kurvenform der vorhergehenden identisch sei. Aufgrund des Modelles vom kon­ stanten Eingangs- wie Ausgangsstromes und gewisser sich wie­ derholender Bedingungen, z. B. UC2 erreicht den Scheitelwert bei i = Ik-out, ist es möglich, zugehörige Gleichungen abzu­ leiten. In den meisten praktischen Anwendungen wird das Ver­ hältnis C2/C3 um 3 bis 6 liegen, so daß mit einem Verhältnis der Windungszahlen des Transformators T von np/ns ≈ 4,5 Uin/Uout zu rechnen sein wird.The conditions in a stable vibration state according to FIG. 7A are explained in more detail below. All of the previous expressions show the curve shapes resulting within a converter half-period, without any need that the subsequently "produced" curve shape be identical to the previous one. Due to the model of the constant input and output current and certain repetitive conditions such. B. U C2 reaches the peak value at i = I k-out , it is possible to derive associated equations. In most practical applications, the ratio C2 / C3 will be around 3 to 6, so that a ratio of the number of turns of the transformer T of np / ns ≈ 4.5 U in / U out will have to be expected.

Unter Benutzung vonUsing

und einem festen C2/C3-Verhältnis vereinfacht sich alles (bei gegebenem Uin, Uout, L2, C2, C2/C3 = 5, ton-max pro Transistor, "quasi-unendlichen" L1, L3 zuand a fixed C2 / C3 ratio simplifies everything (given U in , U out , L2, C2, C2 / C3 = 5, t on-max per transistor, "quasi-infinite" L1, L3)

repräsentieren einen Fall mit diesen Annahmen. Das in Glei­ chung (24) erwähnte ton sollte als Wert für ein maximales Pout interpretiert werden, da andernfalls Bedingung (21) im Falle weiterer On-Time-Zunabme verletzt würde.represent a case with these assumptions. The t on mentioned in equation (24) should be interpreted as a value for a maximum P out , since otherwise condition (21) would be violated in the event of further on-time increases.

Es sollte erwähnt werden, daß diese Ausdrücke nur ohne Seri­ en- oder Parallelwiderstandsverluste gelten, welche durch nicht-ideale Blindwiderstände, Schalttransistoren und Dioden verursacht werden. In der Praxis ergeben sich beträchtliche Abweichungen. Wenn die oben berechneten Parameter in die wei­ ter oben präsentierten Gleichungen für die Wellenform einge­ setzt werden, entsteht gemäß (21) der Eindruck einer großen Sicherheitsmarge. In Wirklichkeit muß von einem engeren Wert ausgegangen werden. L1 und L3 sind einfach in Anlehnung an die geforderte Stromwelligkeit konzipiert.It should be mentioned that these expressions are only without seri en or parallel resistance losses apply which are caused by non-ideal reactances, switching transistors and diodes caused. In practice there are considerable ones Deviations. If the parameters calculated above are in the white equations for the waveform presented above according to (21) there is the impression of a large one Safety margin. In reality it must have a narrower value be assumed. L1 and L3 are simply based on designed the required current ripple.

Werte für Spitzenspannung und -strom in den Schalttransisto­ ren werden durch Kombination von (16), (19) und (5), (13) und (17) mit (25) erhalten. Als Faustregel gilt, daß UDSS etwa den Wert 2,9·Uin max erreichen kann. Der positive Spitzenstrom ist gegeben mitPeak voltage and current values in the switching transistors are obtained by combining (16), (19) and (5), (13) and (17) with (25). As a rule of thumb, U DSS can reach about 2.9 · U in max . The positive peak current is given with

Die erfindungsgemäße Konverteranordnung dieses Entwurfes be­ nötigt keinerlei Stromfühler, was als großer Vorteil anzuse­ hen ist. Die selbstbegrenzende Charakteristik wird durch die Tatsache erklärt, daß die Wechselspannung bei C2 zusammen­ bricht. Bei totalem Kurzschluß geht die Wechselspannungskom­ ponente an diesem Punkt (theoretisch) gegen null und ∫ i dt während der zweiten Hälfte der Leitphase jedes Transistors kehrt zurück zur Eingangs-Versorgungsspannung während der er­ sten Hälfte (der Transistorstrom der Durchgangsphase wird ne­ gativ). In Betracht gezogen werden muß, daß diese Beschrän­ kung ausschließlich die Gesamtleistung berücksichtigt, so daß schwach dimensionierte Dioden etc. zusätzlicher Ausgangskrei­ se zerstört werden können. Überlast- und Kurzschlußstrom neh­ men ebenfalls bei zunehmender Eingangsspannung zu, selbst un­ ter Anwendung vorwärtsgespeister Einschaltbegrenzung (siehe Abschnitt "Kleinsignale"). Unter gewissen Umständen wird die Bedingung (21) verletzt, was den Schwingungszustand sofort beendet. Meistens erfolgt eine Rückspeisung des Kleinsi­ gnalteils durch den Leistungsteil sowie der Initialstart durch eine Verbindung über einen hochohmigen Widerstand an Uin, falls eine Unterspannungslockouteigenschaft mit kleinem Off-Strom vorgesehen ist. Dies vereinfacht die thermische Be­ herrschung dieser Situation.The converter arrangement according to the invention of this design does not require any current sensors, which is a great advantage. The self-limiting characteristic is explained by the fact that the AC voltage breaks down at C2. In the event of a total short circuit, the AC component at this point (theoretically) approaches zero and ∫ i dt during the second half of the conducting phase of each transistor returns to the input supply voltage during the first half (the transistor current of the through phase becomes negative). It must be taken into account that this restriction takes into account only the total power, so that weakly dimensioned diodes etc. can be destroyed by additional output circuits. Overload and short-circuit current also increase with increasing input voltage, even when using forward-fed switch-on limitation (see section "Small signals"). Under certain circumstances, condition (21) is violated, which immediately ends the oscillation state. Most of the time, the small signal section is fed back by the power section and the initial start is made by a connection via a high-resistance resistor at U in , if an undervoltage lockout property with a small off-current is provided. This simplifies the thermal mastery of this situation.

Im folgenden werden die Verhältnisse bei NULL-Last, maximaler Eingangsspannung Uin näher erläutert. Der resultierende sehr breite Eingangsspannungsbereich dieser Topulogie ist relativ einfach zu verstehen. Bei NULL-Last führt die Sekundärseite eine Spitzengleichrichtung durch, und die Primärseite nähert sich in ihrer Funktion einem Gegentakt-Colpitts-Oszillator. Dieser Sachverhalt ist in den Fig. 8 und Fig. 9 näher darge­ stellt.In the following, the conditions at ZERO load, maximum input voltage U in are explained in more detail. The resulting very wide input voltage range of this topology is relatively easy to understand. At zero load, the secondary side performs peak rectification and the primary side approaches a push-pull Colpitts oscillator in function. This situation is shown in Figs. 8 and Fig. 9 illustrates in more detail Darge.

Im Hinblick auf den Rest der effektiven resonanten Schal­ tungsbestandteile können L2, C2, C3 und C3′ (auf der anderen Hälfte, vgl. Fig. 9) als in Reihe verbunden betrachtet wer­ den. Somit ergibt sich With regard to the rest of the effective resonant circuit components, L2, C2, C3 and C3 '(on the other half, see Fig. 9) can be considered as connected in series. Hence it follows

und umgeordnet:and rearranged:

Abgeleitet aus der Gleichung (24), wobei das darin erwähnte Uin als Minimalwert angesehen werden kann, bei dem der Konver­ ter gerade Uout bei Maximallast erzeugen kann, und wiederum C2/C3 = 5, ergibt sich offenbarDerived from equation (24), wherein the U in mentioned therein can be regarded as a minimum value at which the converter can produce U out at maximum load, and again C2 / C3 = 5, evidently results

Dieses Verhältnis ist unter den jeweiligen Grenzbedingungen (Maximallast bei minimaler Eingangsspannung Uin und umge­ kehrt) theoretisch. Da es unmöglich ist, den Einschaltzyklus eines Transistors bis zu einer wirklich extremen kurzen Zeit­ dauer zu steuern, und aufgrund gewisser parasitärer Effekte, die hier nicht näher erläutert werden, ist der maximal er­ reichbare obere Eingangsspannungspegel erheblich geringer.This ratio is theoretical under the respective limit conditions (maximum load with minimum input voltage U in and vice versa). Since it is impossible to control the turn-on cycle of a transistor up to a really extremely short time, and due to certain parasitic effects, which are not explained here, the maximum he achievable upper input voltage level is considerably lower.

Im folgenden wird der Kleinsignalabschnitt der erfindungsge­ mäßen Konverteranordnung anhand der Fig. 11 bis Fig. 13 näher erläutert.In the following, the small-signal portion of the erfindungsge MAESSEN converter arrangement on the basis of Fig. 11 to Fig. Explained in more detail. 13

In der Schaltung gemäß Fig. 11 bezeichnet die Bezugsziffer 61 einen kombinierten Nulldurchgangserkennungskomparator mit Nulldurchgangsausfalldiskriminator. Dieser Teil der Schaltung arbeitet derart, daß nach einer vorbestimmten Zeitdauer, wäh­ rend der kein Null-Durchgang der an der Drain des Schalttran­ sistors Q1 liegenden Spannung 62 erscheint, automatisch ein Impulssignal 63 am Ausgang der Single-Shot-Monoflop-Stufe 64 ausgegeben wird, welche der Schaltung 61 nachgeschaltet ist. Das Impulssignal 63 liegt an den Eingängen eines normalen S- R-Latch-Registers 65 an, welches ausgangsseitig mit zwei Rücksetztransistorstufen 66 und 67 verbunden ist, die durch ein Flip-Flop 68 alternierend gesperrt werden. Die beiden schematisch als Schalter 69 und 70 dargestellten Schaltkreise stellen Analogmultiplexer (2 auf 1) vom Typ 4016 (H-aktiv) dar, an deren Ausgang 71 das alternierend zugeschaltete Downslope-Signal 72 ansteht. Die Bezugsziffer 73 bezeichnet eine Widerstandsmatrix, dessen ausgehendes Signal 74 um eine am Minuseingang 75 stehende Gleichkomponente invers verscho­ ben wird. Die mit der Bezugsziffer 76 gekennzeichnete Schal­ tung stellt ebenfalls eine Latch-Schaltung dar, welche fol­ gende Eigenschaft besitzt: Sofern der dem Schalttransistor Q1 zugeordnete Ausgang low wird, bleibt diese low, auch wenn der Komparator 77 auf high zurückgesetzt wird. Am Ausgang 78 steht das zur Ansteuerung des Gate des Schalttransistors Q1 ausgegebene Signal an. Die Schaltung gemäß Fig. 11 ist hin­ sichtlich des zweiten Schalttransistors Q2 symmetrisch aufge­ baut, so daß sich eine nähere Erläuterung dieses Schaltungs­ teiles erübrigt. Im übrigen ergeben sich weitere schaltungs­ technische Einzelheiten für den Fachmann ohne weiteres aus dem ausführlichen Schaltplan gemäß Fig. 11.In the circuit of Fig. 11, reference numeral 61 denotes a combined zero-crossing detection comparator with zero-crossing failure discriminator. This part of the circuit operates in such a way that after a predetermined period of time, during which there is no zero crossing of the voltage 62 lying on the drain of the switching transistor Q1, a pulse signal 63 is automatically output at the output of the single-shot monoflop stage 64 , which is connected downstream of the circuit 61 . The pulse signal 63 is present at the inputs of a normal S-R latch register 65 , which is connected on the output side to two reset transistor stages 66 and 67 , which are alternately blocked by a flip-flop 68 . The two circuits shown schematically as switches 69 and 70 represent analog multiplexers (2 on 1) of type 4016 (H-active), at whose output 71 the alternating downslope signal 72 is present. Reference numeral 73 denotes a resistance matrix, the outgoing signal 74 of which is inversely shifted by a DC component at the minus input 75 . The circuit marked with the reference numeral 76 also represents a latch circuit which has the following property: if the output assigned to the switching transistor Q1 becomes low, this remains low, even if the comparator 77 is reset to high. The signal output for driving the gate of the switching transistor Q1 is present at the output 78 . The circuit of FIG. 11 is built up visually of the second switching transistor Q2 symmetrically, so that a detailed explanation of this circuit part is unnecessary. For the rest, further technical circuit details for the person skilled in the art are readily apparent from the detailed circuit diagram according to FIG. 11.

Der Steueralgorhythmus wurde bereits eingeführt, so daß die zur Realisierung benötigte Beschaltung anhand Fig. 10 bis 13 einfach zu verstehen ist. Die grundsätzliche Funktionsweise ist wie folgt: Die Nulldurchgänge der Wellenzüge von beiden Transistordrains werden erfaßt und dadurch und vermittels ei­ ner Monoflopstufe werden zwei Triggerimpulse erzeugt. Jeder Triggerimpuls stellt ein Startkommando einer linearen Säge­ zahnrampe dar, welche mit einem Komparator verbunden ist. An dem anderen Eingang des Komparators liegt ein um die Steuer­ schleife verschobener Gleichspannungspegel plus eine speziel­ le Wellenform (vgl. den Abschnitt über die Impulsinterkorre­ lation) an, wodurch sich ein zeitdauermodulierter Rechteckim­ puls ergibt, der, nach einer geeigneten Verstärkung, die An­ steuerimpulse der Gates des jeweiligen Transistorschalters darstellt. Die Pulsweite der beiden Impulse kann von null bis etwa 80% variieren. Die gesamte Impulsdauer ist auf einen festen Maximalwert begrenzt, der in den meisten Weitbe­ reichsanwendungen mit ansteigender Eingangsspannung Uin ge­ kürzt werden sollte.The control algorithm has already been introduced so that the circuitry required for implementation is easy to understand with reference to FIGS. 10 to 13. The basic mode of operation is as follows: The zero crossings of the wave trains from both transistor drains are detected and two trigger pulses are generated thereby and by means of a monoflop stage. Each trigger pulse represents a start command of a linear saw tooth ramp, which is connected to a comparator. At the other input of the comparator there is a DC voltage level shifted around the control loop plus a special waveform (see the section on pulse intercorre lation), which results in a time-modulated rectangular pulse, which, after a suitable amplification, activates the control pulses of the Gates of the respective transistor switch represents. The pulse width of the two pulses can vary from zero to about 80%. The total pulse duration is limited to a fixed maximum value, which should be shortened in most wide-range applications with increasing input voltage U in .

Es folgt eine Erläuterung des Anlaufmodus und der Schwin­ gungsstabilisierungsschaltung. Das selbstoszillierende System gemäß der vorliegenden Erfindung kann nicht von alleine star­ ten. Demgemäß ist es zumindest für den ersten Zyklus notwen­ dig, daß die Transistoren von außen eingeschaltet werden. Aufgrund der Tatsache, daß der Strom in der Ausgangsdrossel L1 in einer erheblich größeren Zeitdauer im Vergleich zur Konverteroszillationsperiode ansteigt, liegt ein Zeitfenster vor, in welchem Nulldurchgänge sogar bei geringeren Impuls­ wiederholungsraten existieren. Dadurch kann das gesamte Sy­ stem in den regulären Schwingungsmodus gezwungen werden. Es kann aufgrund von beispielsweise elektromagnetischen Störun­ gen des Kleinsignalabschnitten vorkommen, daß die Nulldurch­ gangserfassung fehlschlägt, oder, durch gewisse Ereignisse, der Nulldurchgang selbst fehlt. Für einen unverzüglichen Neu­ start werden die zeitlichen Abstände zwischen den Nulldurch­ gangsimpulsen permanent überwacht. Falls nach einer bestimm­ ten Zeitdauer, die etwas größer als die längste Konverterpe­ riode ist, kein Nulldurchgang auftreten sollte, wird der ent­ sprechende Transistor zwangsweise erneut eingeschaltet. Dies wird durch einen Schaltkreis bewirkt, der im folgenden als Schwingungsstabilisierungsschaltung, oder Nulldurchgangsaus­ falldiskriminator bezeichnet ist, und deren Ausgang mit den Nulldurchgangsimpulsen ODER-verbunden ist. Dies ermöglicht einen automatischen Gesamtstart des erfindungsgemäßen Kon­ vertors. An explanation of the start-up mode and the Schwin follows stabilization circuit. The self-oscillating system According to the present invention, star cannot by itself Accordingly, it is necessary at least for the first cycle dig that the transistors are turned on from the outside. Due to the fact that the current in the output choke L1 in a significantly longer period of time compared to Converter oscillation period increases, there is a time window before in which zero crossings even with a lower pulse repetition rates exist. As a result, the entire sy stem in the regular vibration mode. It can, for example, due to electromagnetic interference against the small signal sections that the zero through gait detection fails, or, due to certain events, the zero crossing itself is missing. For an immediate new start the time intervals between the zeros gait pulses permanently monitored. If after a certain duration, which is slightly larger than the longest converter pe period, no zero crossing should occur, the ent speaking transistor forcibly switched on again. This is effected by a circuit which in the following is called Vibration stabilization circuit, or zero crossing case discriminator is designated, and their output with the Zero crossing pulses is OR-connected. this makes possible an automatic overall start of the Kon invention vertors.  

Im weiteren wird die Impulsinterkorrelation der Phasen der Signalverläufe des Konvertors erläutert. Bei einem System wie dem vorbeschriebenen mit zwei Kanälen, von denen jeder Kanal selbst rückgekoppelt ist, würden die beiden Phasen ohne wei­ tere Maßnahmen gegeneinander weglaufen, so daß sich in kürze­ ster Zeit ein Abbruch der Schwingung ergeben würde. Die bei­ den Phasen müssen daher in ein festgelegtes symmetrisches Ge­ gentaktzeitablaufmuster gezwungen werden. Dies wird hier mit einigen digitalen Schaltungsmaßnahmen durchgeführt, die wie­ derum anhand der in Fig. 12 dargestellten Kurvenverläufe und der in Fig. 13 dargestellten Prinzipschaltung näher erläutert werden.The pulse intercorrelation of the phases of the signal curves of the converter is explained below. In a system such as the one described above with two channels, each channel itself being fed back, the two phases would run away from one another without further measures, so that the oscillation would be terminated very quickly. The phases in the phases must therefore be forced into a defined, symmetrical counter-clock pattern. This is carried out here with some digital circuit measures, which in turn are explained in more detail using the curve profiles shown in FIG. 12 and the basic circuit shown in FIG. 13.

Bei der schematischen Darstellung gemäß Fig. 12 bezeichnen die Bezugsziffern 80 den zeitlichen Spannungsverlauf an der Drain des Schalttransistors Q1, 81 den entsprechenden Span­ nungsverlauf bei der Drain des Schalttransistors Q2, 82 ein Down-Slope-Signal, welches mit einem Up-Slope-Signal 83 ver­ glichen wird. 84 bezeichnet den resultierenden, d. h. verlän­ gerten oder auch gegebenenfalls verkürzten Gate-Steuerimpuls. Die Signalverläufe 82 und 83, und der resultierende Gate- Steuerimpuls 84 werden mit dem Schaltungsteil gemäß Fig. 13 erzeugt.In the schematic representation according to FIG. 12, the reference numerals 80 denote the voltage curve over time at the drain of the switching transistor Q1, 81 and the corresponding voltage curve at the drain of the switching transistor Q2, 82 a down-slope signal, which is associated with an up-slope signal 83 is compared. 84 denotes the resulting, ie extended or possibly shortened gate control pulse. The waveforms 82 and 83 , and the resulting gate control pulse 84 are generated with the circuit part shown in FIG. 13.

Die Sägezahnrampe 83 zur Beendigung des Gateantriebsimpulses des aktiven Transistors wird mit dem abwärts laufenden Signal 82 verglichen. Der Startpunkt dieser Vergleichswellenform wird durch den vorhergehenden Nulldurchgangsimpuls bei dem anderen Transistor getriggert. Nach der Beendigung des Gate­ antriebsimpulses wird diese Wellenform durch den nächstfol­ genden Nulldurchgang zurückgesetzt. Die gesamte Prozedur wird alternierend zwischen den beiden Leistungstransistorphasen durchgeführt. Da sich die zeitlichen Beziehungen in einem großen Bereich ändern können, und damit Schwierigkeiten auf­ grund von Überlappen der Wellenzüge vermieden werden, wird eine Einstellung mit zwei Signalen und einem Toggle-Flip-Flop bevorzugt. Falls eine Phase die Tendenz hat, wegzulaufen, beispielsweise aufgrund einer Störung, erscheint ein Null­ durchgang um einen gewissen Zeitwert später, so daß die EIN- Zeit des folgenden anderen Transistors verlängert wird, und somit die andere Phase mit diesem Wert angezogen wird. Das gesamte Ergebnis der Verschiebungen innerhalb des gesamten Leistungs- und Kleinsignalschaltkreises stellt lediglich eine stationäre Phasenverschiebung dar.The sawtooth ramp 83 for ending the gate drive pulse of the active transistor is compared with the downward signal 82 . The starting point of this comparison waveform is triggered by the previous zero crossing pulse on the other transistor. After the gate drive pulse ends, this waveform is reset by the next zero crossing. The entire procedure is carried out alternately between the two power transistor phases. Since the temporal relationships can change over a wide range and difficulties due to overlapping of the wave trains are avoided, a setting with two signals and a toggle flip-flop is preferred. If one phase has a tendency to run away, for example due to a fault, a zero crossing appears a certain time later, so that the ON time of the following other transistor is extended, and thus the other phase is attracted to this value. The entire result of the shifts within the entire power and small signal circuit represents only a stationary phase shift.

In Fig. 14 ist ein alternatives Ausführungsbeispiel für den Kleinsignalsteuerabschnitt dargestellt. Der Bestandteil 85 bezeichnet hierbei einen steuerbaren Sägezahngenerator mit Mehrfachbuffer, um Jittereffekte aufgrund von Schwankungen der Flankensteilheit am Komparatorausgang zu eliminieren. 86 bezeichnet eine konstante Referenzspannung. Am Ausgang des Sägezahngenerators 85 ist ein normales D-Flip-Flop 87 ange­ ordnet, dem ein digitaler Positivflankendetektor 88 nachge­ schaltet ist. An dessen Ausgang sind monostabile Multivibra­ toren 89 und 90 angeschlossen, wobei mit der Bezugsziffer 91 ein Symmetrierungsglied bezeichnet ist. Der Bestandteil 92 stellt einen Regelverstärker dar, der über den Optokoppler 45 mit einer Spannungsfolgestufe 94 für die Feedforward- Begrenzung verbunden ist. 95 bezeichnet eine Undervoltage­ Lockout-Stufe, und 96 bezeichnet einen Sägezahngenerator zum kontinuierlichen Hochregeln der Leistung beim Einschalten. Die Schaltungsbestandteile 92, 95 und 96 sind in vielen Schaltnetzteilen vorgesehen und dem Fachmann an sich geläu­ fig, so daß eine nähere Erläuterung nicht erforderlich ist.In Fig. 14 an alternative embodiment is shown for the small signal control section. The component 85 here designates a controllable sawtooth generator with a multiple buffer in order to eliminate jitter effects due to fluctuations in the edge steepness at the comparator output. 86 denotes a constant reference voltage. At the output of the sawtooth generator 85 , a normal D flip-flop 87 is arranged, which is followed by a digital positive edge detector 88 . At the output of monostable multivibrators 89 and 90 are connected, the reference numeral 91 denoting a balun. The component 92 represents a control amplifier which is connected via the optocoupler 45 to a voltage follower stage 94 for the feedforward limitation. 95 denotes an undervoltage lockout stage, and 96 denotes a sawtooth generator for continuously increasing the power on power-up. The circuit components 92 , 95 and 96 are provided in many switched-mode power supplies and are familiar to the person skilled in the art, so that a further explanation is not necessary.

Die Leistungsgrenze der erfindungsgemäßen Schaltung wird hauptsächlich durch die Stromeigenschaften der Leistungs­ schalttransistoren bestimmt. Es wurde bereits erwähnt, daß im Vergleich zu dem herkömmlichen Gegentaktkonverter der Spit­ zenstrom lediglich geringfügig größer ist. Bei einer Ein­ gangsspannung von 6 V ist eine vernünftige obere Leistungs­ grenze etwa 70, mit guten low-Ron-FETS 100 W, bei größeren Minumumseingangsspannungen beträchtlich höher, da zusätzlich wegen des großen C3 Parallelverbindungen von lediglich weni­ gen Transistoren problemlos möglich sind. Da der Konverter gemäß der Erfindung von vorneherein eine Stromquellenaus­ gangscharakteristik besitzt, sollte es des weiteren möglich sein, mehrere Einheiten parallel zu schalten, wobei deren Steuerschleifen in einer Master-Slave-Kopplung verbunden wer­ den. Unter der Voraussetzung eines im Hinblick auf den Ener­ gieverbrauch optimierten Kleinsignalabschnittes sind bei ei­ ner Ausgangsspannung von 5 V und einer Eingangsspannung von 6 V Wirkungsgrade von 80% und geringfügig darüber erreichbar. Als hauptsächliche Dissipationsquelle wurde die Induktivität L2 ausgemacht, und zwar aufgrund ihres hohen Wechselstromes und der hohen magnetischen Aussteuerung.The power limit of the circuit according to the invention is mainly determined by the current properties of the power switching transistors. It has already been mentioned that, compared to the conventional push-pull converter, the peak current is only slightly larger. With an input voltage of 6 V, a reasonable upper power limit is around 70, with good low-R on- FETS 100 W, with larger negative-sequence input voltages considerably higher, because in addition, because of the large C3 parallel connections of only a few transistors are possible without any problems. Since the converter according to the invention has a current source output characteristic from the outset, it should also be possible to connect several units in parallel, the control loops of which are connected in a master-slave coupling. Assuming a small signal section optimized with regard to energy consumption, with an output voltage of 5 V and an input voltage of 6 V, efficiencies of 80% and slightly above can be achieved. Inductance L2 was identified as the main source of dissipation due to its high alternating current and high magnetic modulation.

Claims (19)

1. Einstufiger Gleichspannungskonverter nach dem Gegentakt­ wandlerprinzip mit folgenden Merkmalen:
  • - zwei Reihenschaltungen mit je einer Eingangsdrossel (L3, L3′) und je einem vermittels einer Steuerschaltung (23) al­ ternierend angesteuerten Halbleiterschalter (Q1, Q2) liegen parallel an den Klemmen einer Eingangsgleichspannungsquelle (Uin),
  • - an die Verbindung von Eingangsdrossel (L3, L3′) und Halb­ leiterschalter (Q1, Q2) ist jeweils eine erste Schwing­ kreiskapazität (C3, C3′) und ein erstes Ende einer Schwing­ kreisinduktivität (L2, L2′) angeschlossen,
  • - die zweiten Enden der Schwingkreisinduktivitäten (L2, L2′) sind mit je einem Anschluß der Primärseite (22) eines Über­ tragers (T) verbunden,
  • - eine zweite Schwingkreiskapazität (C2) liegt parallel zur Primärseite (22) des Übertragers (T),
  • - die Sekundärseite (25) des Übertragers (T) liefert über ei­ ne Gleichrichteranordnung und ein Filter (L1, 26) eine Aus­ gangsspannung (Uout) an eine Last.
1. Single-stage DC converter based on the push-pull converter principle with the following features:
  • - Two series circuits, each with an input choke (L3, L3 ') and one each by means of a control circuit ( 23 ) which is alternately controlled semiconductor switches (Q1, Q2) are connected in parallel to the terminals of an input DC voltage source (U in ),
  • - To the connection of input choke (L3, L3 ') and semiconductor switch (Q1, Q2) a first resonant circuit capacitance (C3, C3') and a first end of an oscillating circuit inductance (L2, L2 ') is connected,
  • - The second ends of the resonant circuit inductors (L2, L2 ') are each connected to one connection of the primary side ( 22 ) of a transmitter (T),
  • - A second resonant circuit capacitance (C2) is parallel to the primary side ( 22 ) of the transformer (T),
  • - The secondary side ( 25 ) of the transformer (T) supplies an output voltage (U out ) to a load via a rectifier arrangement and a filter (L1, 26 ).
2. Gleichspannungskonverter nach Anspruch 1, dadurch gekenn­ zeichnet, daß eine Steuerschaltung (23) in einer Rückkopp­ lungsanordnung zwischen der jeweiligen Anschlußelektrode (D) und der Steuerelektrode (G) des zugeordneten Halbleiterschal­ ters (Q1, Q2) ausgebildet ist.2. DC converter according to claim 1, characterized in that a control circuit ( 23 ) in a feedback arrangement between the respective connection electrode (D) and the control electrode (G) of the associated semiconductor scarf age (Q1, Q2) is formed. 3. Gleichspannungskonverter nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dem einen Halbleiterschalter (Q1) zu­ geordnete Schwingkreisinduktivität (L2′) und die dem anderen Halbleiterschalter (Q2) zugeordnete Schwingkreisinduktivität (L2′) magnetisch, vorzugsweise über einen Ferritkern (31), bezüglich der Stromlaufrichtung gegensinnig gekoppelt sind. 3. DC voltage converter according to claim 1 or 2, characterized in that the one semiconductor switch (Q1) assigned to the resonant circuit inductance (L2 ') and the other semiconductor switch (Q2) assigned resonant circuit inductance (L2') magnetically, preferably via a ferrite core ( 31 ) , are coupled in opposite directions with respect to the current flow direction. 4. Gleichspannungskonverter nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Primärseite (22) des Übertra­ gers aus zwei Wicklungen (32, 33) besteht, die durch eine Ka­ pazität (21) gleichspannungsmäßig getrennt sind.4. DC voltage converter according to one of claims 1 to 3, characterized in that the primary side ( 22 ) of the transmitter gers consists of two windings ( 32 , 33 ) which are separated by a Ka capacitance ( 21 ) DC voltage. 5. Gleichspannungskonverter nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das nutzbare Eingangsspannungs­ verhältnis mindestens 6 : 1, insbesondere mehr als 8 : 1, 10 : 1 und darüber beträgt.5. DC voltage converter according to one of claims 1 to 4, characterized in that the usable input voltage ratio at least 6: 1, in particular more than 8: 1, 10: 1 and above. 6. Gleichspannungskonverter nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß der Steuerschaltung (23) zur al­ ternierenden Ansteuerung der zumindest zwei Halbleiterschal­ ter (Q1, Q2) eine Nulldurchgangserfassungsschaltung (34) zur Erfassung eines Nulldurchganges des an einer Anschlußelektro­ de (D) eines Halbleiterschalters anliegenden Spannungsverlau­ fes zugeordnet ist.6. DC voltage converter according to one of claims 2 to 5, characterized in that the control circuit ( 23 ) for al ternary control of the at least two semiconductor scarf ter (Q1, Q2) a zero crossing detection circuit ( 34 ) for detecting a zero crossing of the at a connecting electrode de (D ) a semiconductor switch is assigned to the voltage voltage fes. 7. Gleichspannungskonverter nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die Steuerschaltung (23) nach Er­ fassung eines Nulldurchganges des an einer Anschlußelektrode (D) des jeweils einen Halbleiter anliegenden Spannungsverlau­ fes den jeweils anderen Halbleiterschalter einschaltet.7. DC-to-DC converter according to one of claims 2 to 6, characterized in that the control circuit ( 23 ) switches on the other semiconductor switch after it has detected a zero crossing of the voltage relay which is applied to a connecting electrode (D) of the one semiconductor in each case. 8. Gleichspannungskonverter nach einem der Ansprüche 6 bis 7, dadurch gekennzeichnet, daß die Nulldurchgangserfassungs­ schaltung (34) bei der Erfassung eines Nulldurchgangswertes des an einer Anschlußelektrode (D) eines Halbleiterschalters anliegenden Spannungsverlaufes ein Triggerimpulssignal lie­ fert, aus dem ein Treiberimpulssignal zur Ansteuerung einer Steuerelektrode (G) des Halbleiterschalters abgeleitet wird.8. DC voltage converter according to one of claims 6 to 7, characterized in that the zero crossing detection circuit ( 34 ) in the detection of a zero crossing value of the voltage applied to a connecting electrode (D) of a semiconductor switch, a trigger pulse signal is produced, from which a driver pulse signal for controlling a control electrode (G) of the semiconductor switch is derived. 9. Gleichspannungskonverter nach Anspruch 8, dadurch gekenn­ zeichnet, daß das Treiberimpulssignal ein zeitmoduliertes Si­ gnal darstellt, dessen Pulsweite die Einschaltzeitdauer des jeweils angesteuerten Halbleiterschalters bestimmt. 9. DC converter according to claim 8, characterized records that the driver pulse signal is a time-modulated Si gnal represents whose pulse width is the switch-on time of the determined controlled semiconductor switch.   10. Gleichspannungskonverter nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, daß der Steuerschaltung eine Schwingungsstabilisierungsschaltung (42) zugeordnet ist, die im Falle eines Fehlens eines Nulldurchganges des an einer An­ schlußelektrode eines Halbleiterschalters anliegenden Span­ nungsverlaufes nach einer vorbestimmten Zeitdauer einen Schwingungsstabilisierungsimpuls erzeugt, der ein Einschalten des zugeordneten Halbleiterschalters erzwingt.10. DC voltage converter according to one of claims 2 to 9, characterized in that the control circuit is assigned a vibration stabilization circuit ( 42 ) which generates a vibration stabilization pulse after a predetermined period of time in the absence of a zero crossing of the voltage curve applied to an on electrode of a semiconductor switch, which forces the associated semiconductor switch to be switched on. 11. Gleichspannungskonverter nach Anspruch 10, dadurch ge­ kennzeichnet, daß der von der Schwingungsstabilisierungs­ schaltung (42) ausgegebene Schwingungsstabilisierungsimpuls und der von der Nulldurchgangserfassungsschaltung (34) ausge­ gebene Nulldurchgangsimpuls ODER-verknüpft sind.11. DC converter according to claim 10, characterized in that the oscillation stabilization circuit ( 42 ) output oscillation stabilization pulse and the zero-crossing detection circuit ( 34 ) are outputted zero-crossing pulse OR-linked. 12. Gleichspannungskonverter nach einem der Ansprüche 10 bis 11, dadurch gekennzeichnet, daß die dem von der Schwingungs­ stabilisierungsschaltung ausgegebenen Schwingungsstabilisie­ rungsimpuls zugeordnete vorbestimmte Zeitdauer größer ist als die halbe Schwingungsperiode des Gleichspannungskonverters.12. DC voltage converter according to one of claims 10 to 11, characterized in that the of the vibration Stabilization circuit output vibration stabilization tion pulse assigned predetermined period is greater than half the oscillation period of the DC converter. 13. Gleichspannungskonverter nach einem der Ansprüche 2 bis 12, dadurch gekennzeichnet, daß der Steuerschaltung (23) eine Impulsinterkorrelationsschaltung (41) zugeordnet ist, die ei­ ne Interkorrelation bzw. eine Synchronisierung der beiden Phasen der von den beiden Halbleiterschaltern ausgegebenen Signalverläufe erzwingt.13. DC converter according to one of claims 2 to 12, characterized in that the control circuit ( 23 ) is associated with a pulse intercorrelation circuit ( 41 ), which forces egg ne intercorrelation or synchronization of the two phases of the signal curves output by the two semiconductor switches. 14. Gleichspannungskonverter nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß in Abhängigkeit der Last am Ausgang der Sekundärseite die EIN-Zeit der Halbleiterschalter verkürzt oder verlängert wird.14. DC converter according to one of claims 1 to 13, characterized in that depending on the load on Output of the secondary side the ON time of the semiconductor switch is shortened or extended. 15. Gleichspannungskonverter nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß in der Primärseite des Kon­ verters ein gegenphasiges Hochfrequenzspeisesignal von idea­ lerweise angenähert sinusförmiger Gestalt erzeugt wird. 15. DC converter according to one of claims 1 to 14, characterized in that in the primary side of the Kon verters an anti-phase high-frequency feed signal from idea approximately sinusoidal shape is generated.   16. Gleichspannungskonverter nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß der Konverter inherent selbstbegrenzend arbeitet.16. DC converter according to one of claims 1 to 15, characterized in that the converter is inherent works self-limiting. 17. Gleichspannungskonverter nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß die Frequenz der alternieren­ den Ansteuerung der zumindest zwei Halbleiterschalter größer als 20 kHz, vorzugsweise größer als 100 kHz beträgt.17. DC voltage converter according to one of claims 1 to 16, characterized in that the frequency of alternate the control of the at least two semiconductor switches larger than 20 kHz, preferably greater than 100 kHz. 18. Gleichspannungskonverter nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß die Halbleiterschalter (Q1, Q2) Leistungs-MOSFET-Transistoren darstellen, und die jeweils eine Anschlußelektrode die Drain des Transistors, und die Steuerelektrode das Gate des Transistors darstellt.18. DC converter according to one of claims 1 to 17, characterized in that the semiconductor switches (Q1, Q2) represent power MOSFET transistors, and each a connecting electrode the drain of the transistor, and the Control electrode represents the gate of the transistor. 19. Gleichspannungskonverter nach einem der Ansprüche 2 bis 18, dadurch gekennzeichnet, daß mittels eines über einen Re­ gelverstärker steuerbaren Sägezahngenerators, eines Verteil­ erflipflops, zwei Positivflankendetektoren und zwei monosta­ bilen Multivibratoren ein frequenzmoduliertes, symmetrisches oder angenähert symmetrisches, gegenphasiges Overpulse­ widthsignal zur Steuerung der Halbleiterschalter erzeugt wird. (Fig. 14).19. DC voltage converter according to one of claims 2 to 18, characterized in that a frequency-modulated, symmetrical or approximately symmetrical, over-phase overpulse width signal for controlling the semiconductor switch by means of a sawtooth generator controllable via a re gel amplifier, a distribution flip-flop, two positive edge detectors and two monostable multivibrators is produced. ( Fig. 14).
DE19516861A 1995-05-11 1995-05-11 Single-stage DC converter based on the push-pull converter principle Expired - Fee Related DE19516861C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19516861A DE19516861C2 (en) 1995-05-11 1995-05-11 Single-stage DC converter based on the push-pull converter principle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19516861A DE19516861C2 (en) 1995-05-11 1995-05-11 Single-stage DC converter based on the push-pull converter principle

Publications (2)

Publication Number Publication Date
DE19516861A1 DE19516861A1 (en) 1996-11-21
DE19516861C2 true DE19516861C2 (en) 1998-04-09

Family

ID=7761375

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19516861A Expired - Fee Related DE19516861C2 (en) 1995-05-11 1995-05-11 Single-stage DC converter based on the push-pull converter principle

Country Status (1)

Country Link
DE (1) DE19516861C2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10232424A1 (en) * 2001-10-26 2003-12-11 Minebea Co Ltd Synchronous rectifier circuit
US7009855B2 (en) * 2001-10-26 2006-03-07 Minebea Co., Ltd Synchronous rectifier circuit
MD4073C1 (en) * 2008-11-06 2011-05-31 Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы Stabilized high-voltage converter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2164214A (en) * 1984-09-05 1986-03-12 Philips Electronic Associated D.C.-D.C. converter circuit
US5065300A (en) * 1991-03-08 1991-11-12 Raytheon Company Class E fixed frequency converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2164214A (en) * 1984-09-05 1986-03-12 Philips Electronic Associated D.C.-D.C. converter circuit
US5065300A (en) * 1991-03-08 1991-11-12 Raytheon Company Class E fixed frequency converter

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Electronics world + wireless world, März 1995, S.210 *
JP 6-30559 (A), In: Patents Abstr. of Japan, Sect.E, 1994, Vol.18, No.246 (E-1546) *

Also Published As

Publication number Publication date
DE19516861A1 (en) 1996-11-21

Similar Documents

Publication Publication Date Title
DE69119848T2 (en) Fixed frequency one-way transmission converter with zero voltage switching
DE68916995T2 (en) Switching power supply.
DE4234725B4 (en) DC converter
DE69106722T2 (en) INVERTER.
DE68911005T2 (en) Full bridge switch arrangement.
DE102004022136B4 (en) Soft-switched power converters
DE68906267T2 (en) SYNCHRONIZATION CIRCUIT FOR A HIGH VOLTAGE SUPPLY WITH RESONANCE BLOCKING CONVERTER.
WO2008055545A1 (en) Self-oscillating dc-dc converter and method therefor
DE2935811A1 (en) SWITCHED VOLTAGE CONVERTER
DE2716445A1 (en) DC VOLTAGE CONVERTER
DE10122534A1 (en) Resonant converter
DE102012202869A1 (en) Drive device and method of driving an active snubber circuit for a DC-DC converter
EP2709257A2 (en) Power converter circuit and method for controlling the power converter circuit
EP0019813B1 (en) Electronic on-off touch switch
DE102017102103A1 (en) SYSTEM AND METHOD FOR A CASCODE SWITCH
EP1114506B1 (en) Switched mode power supply
EP0420997B1 (en) Circuit arrangement for a flyback switching power supply
DE19955673A1 (en) Power supply unit with an inverter
DE10126925A1 (en) Circuit arrangement with a control circuit
EP0371555B1 (en) Circuit arrangement for powering a load
EP0367984B1 (en) Method and circuit arrangement to increase the maximum possible efficiency, the maximum possible frequency and the maximum possible utilization of the power components in resonant converter power supplies with a zero-crossing detector
DE19711017A1 (en) Electric power feeder for multistage gradient amplifier
EP0135968B1 (en) Alternating voltage converter
DE19516861C2 (en) Single-stage DC converter based on the push-pull converter principle
DE102019003470A1 (en) Resonance power converter as well as methods and integrated circuit controls for its control

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee