DE19515187A1 - Chip-Abdeckung - Google Patents
Chip-AbdeckungInfo
- Publication number
- DE19515187A1 DE19515187A1 DE19515187A DE19515187A DE19515187A1 DE 19515187 A1 DE19515187 A1 DE 19515187A1 DE 19515187 A DE19515187 A DE 19515187A DE 19515187 A DE19515187 A DE 19515187A DE 19515187 A1 DE19515187 A1 DE 19515187A1
- Authority
- DE
- Germany
- Prior art keywords
- chip
- cover according
- chip cover
- pigment
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000049 pigment Substances 0.000 claims description 13
- 239000003795 chemical substances by application Substances 0.000 claims description 6
- 230000019612 pigmentation Effects 0.000 claims description 6
- 238000010521 absorption reaction Methods 0.000 claims description 2
- 239000002253 acid Substances 0.000 claims description 2
- 150000002148 esters Chemical class 0.000 claims description 2
- 239000001023 inorganic pigment Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 150000004756 silanes Chemical class 0.000 claims description 2
- 229920001169 thermoplastic Polymers 0.000 claims description 2
- 239000004416 thermosoftening plastic Substances 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims 3
- 229920005989 resin Polymers 0.000 claims 3
- 239000011159 matrix material Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 238000004458 analytical method Methods 0.000 abstract description 7
- 230000005693 optoelectronics Effects 0.000 abstract description 2
- 230000000485 pigmenting effect Effects 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 238000003848 UV Light-Curing Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 102100026933 Myelin-associated neurite-outgrowth inhibitor Human genes 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- LIKBJVNGSGBSGK-UHFFFAOYSA-N iron(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Fe+3].[Fe+3] LIKBJVNGSGBSGK-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012860 organic pigment Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Chip-
Abdeckung zur vollständigen oder teilweisen Abdeckung von
elektrischen, elektronischen, optoelektronischen und/oder
elektromechanischen Komponenten eines Chips.
Derartige Chip-Abdeckungen schützen die abgedeckten Bereiche
des Chips vor Beschädigungen durch mechanische Gewalt und
Umwelteinflüsse.
Bei auf Chip Cards, Smart Cards und dergleichen vorgesehenen
Chips sind die Chip-Abdeckungen durchsichtig und ermöglichen
mithin in gewissem Umfang eine optische Analyse der Chip-
Schaltung. Dies wiederum macht es möglich, die Chip-Schaltung
gezielt zu manipulieren.
Die Möglichkeit der Durchführung derartiger Analysen und/oder
Manipulationen der Chip-Schaltung ist unerwünscht, weil damit
die Möglichkeit des Mißbrauchs besteht.
Als Beispiel hierfür seien die auf dem Pay-TV-Sektor zum Ein
satz kommenden Chip Cards bzw. Smart Cards genannt. Gelingt
es einem Hacker, die den Zugang zu einem bestimmten TV-Pro
gramm eröffnende Chip-Schaltung bezüglich der Lage und der
Funktion einzelner Komponenten und/oder des Verlaufs der
Leiterbahnen innerhalb des Chips zu analysieren und Möglich
keiten zu finden, diese durch geeignete Überbrückungen oder
dergleichen zu manipulieren, so kann er dadurch in die Lage
versetzt werden, einen kostenpflichtigen Service gratis zu
benutzen.
Derartige Manipulationsmöglichkeiten sind nicht nur auf dem
Pay-TV-Sektor, sondern bei allen Arten von zu Berechtigungs
kontrollen dienenden Chips von Bedeutung und eröffnen unzäh
lige Mißbrauchsmöglichkeiten, welche nicht nur finanzielle
Verluste, sondern auch ein erhebliches Sicherheitsrisiko zur
Folge haben können.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde,
die Chip-Abdeckung gemäß dem Oberbegriff des Patentanspruchs
1 derart weiterzubilden, daß Fremdanalysen und/oder Manipula
tionen von Chips zuverlässig verhinderbar sind.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnen
den Teil des Patentanspruchs 1 beanspruchten Merkmale gelöst.
Demnach ist vorgesehen, daß der Abdeckung ein Pigmentierungs
mittel zugesetzt ist.
Durch Zugabe von Pigmentierungsmittel wird die Abdeckung
intransparent, so daß auf diese Weise Fremdanalysen und
Manipulationen des Chips zuverlässig verhinderbar sind.
Vorteilhafte Weiterbildungen sind Gegenstand der Unter
ansprüche.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispie
len unter Bezugnahme auf die Figur näher erläutert.
Die Figur zeigt zwei übereinandergesetzte Chips, deren
sicherheitsrelevante Bereiche durch eine Chip-Abdeckung gemäß
einem Ausführungsbeispiel der Erfindung abgedeckt sind. Es
ist zwar ein Schnitt dargestellt, jedoch ist aus Gründen der
Übersichtlichkeit auf eine Schraffur verzichtet worden.
In der Figur ist mit Bezugszeichen 1 ein erster gehäuseloser
Chip in Form eines Controllers bezeichnet. Als Controller ist
beispielsweise der Siemens-Baustein SLE 44C20 mit ROM, PROM,
EEPROM und RAM einsetzbar.
Der erste Chip 1 ist mittels eines Klebstoffes 2 auf einen
Systemträger 3 befestigt.
Der Systemträger 3 kann beispielsweise eine Kunststoffkarte
zur Herstellung einer Chip Card oder Smart Card sein; es kann
sich aber auch um eine flexible Leiterplatte oder um ein so
genanntes lead frame handeln.
An der gemäß der Figur oberen Oberfläche des ersten Chips 1
verlaufen Leiterbahnen 4 aus Aluminium.
Die Leiterbahnen 4 sind durch eine ersten Chip-Abdeckungs
schicht in Form einer Struktur-Si-Nitrid(Si₃N₄)-Schicht 5
bedeckt. Diese Schicht 5 dient dazu, den Chip vor Beschädi
gungen durch Umgebungseinflüsse, insbesondere vor Beschädi
gungen durch Feuchtigkeit und Nässe zu schützen.
Über der Si₃N₄-Schicht 5 ist eine zweite Chip-Abdeckungs
schicht 6 vorgesehen. Die zweite Chip-Abdeckungsschicht 6
schützt die darunterliegenden Chip-Strukturen vor mechani
schen Beschädigungen.
In den genannten Chip-Abdeckungsschichten 5 und 6 sind Aus
sparungen vorgesehen, an welchen Kontaktstellen 7 aus Alu
minium (Al-Pads) freigelegt sind.
Über dem ersten Chip 1 ist ein zweiter gehäuseloser Chip 8 in
Form eines ASIC-Bausteins (kundenspezifischer Baustein) vor
gesehen.
Der zweite Chip 8 ist mittels eines Klebstoffes 9 auf die
zuvor bereits erwähnte zweite Chip-Abdeckungsschicht 6
aufgeklebt.
Der zweite Chip 2 weist an seiner gemäß der Figur oberen
Seite ebenfalls Kontaktstellen 7 aus Aluminium auf.
Die Kontaktstellen des ersten Chips und die Kontaktstellen
des zweiten Chips sind durch Bonddrähte 10 miteinander ver
bunden.
Die gesamte vorstehend beschriebene Anordnung ist von einer
dritten Chip-Abdeckungsschicht in Form eines sogenannten Globe
Top 11 umgeben, welches dazu dient, die Anordnung vor Umge
bungseinflüssen und mechanischen Beschädigungen zu schützen.
Das Globe Top 11 besteht im vorliegenden Fall vorzugsweise
aus UV-härtbarem Epoxidharz und hat eine Schichtdicke von bis
zu 500 µm.
Die vorstehend beschriebene, in der Figur gezeigte Anordnung
ist Teil einer Chip Card, Smart Card oder dergleichen.
Die soeben erwähnte, die gesamte Anordnung einschließende
dritte Chip-Abdeckungsschicht in Form des Globe Top 11 ist
das Teil der Chip-Abdeckung, dem beim vorliegenden Ausfüh
rungsbeispiel erfindungsgemäß das Pigmentierungsmittel zuge
setzt ist.
Das Zusetzen von Pigmentierungsmittel zum Globe Top macht die
Chip-Abdeckung von allen Seiten intransparent. Unbefugte
Dritte haben keine Chance zur optischen Analyse und/oder
Manipulation der Chip-Schaltung(en). Durch diesen Rundum-
Schutz kann nicht einmal die Anzahl, die Anordnung und der
Typ der abgedeckten Chips erkannt werden.
Das mit Pigmentierungsmittel versehene Globe Top 11 vermag
auch die Betriebssicherheit der eingeschlossenen Chips zu er
höhen. Der Einfall von Licht auf die gehäuselosen Chips kann
dort nämlich zur Erzeugung freier Ladungsträger führen, was
im ungünstigsten Fall p-n-Übergänge leitend machen oder das
Potential von floatenden Schaltungspunkten verändern kann. Da
die Verwendung von Pigmentierungsmitteln nicht nur den Blick
auf die Chips verwehrt, sondern auch den Lichteinfall dorthin
unterbindet, sind damit automatisch auch diese Unzulänglich
keiten beseitigbar.
Die Tatsache, daß das Globe Top durch die Hinzufügung von
Pigmentierungsmitteln gänzlich lichtundurchlässig werden
kann, kann dazu führen, daß das Globe Top bei dessen Her
stellung keiner UV-Härtung mehr unterzogen werden kann. Eine
Härtung durch UV-Licht ist nämlich nur dort möglich, wo UV-
Licht auch hingelangen kann.
Will man das Globe Top also bei dessen Herstellung einer UV-
Härtung unterziehen, muß dies bei der Auswahl der zuzusetzen
den Pigmentierungsmittel besonders berücksichtigt werden.
Vorteilhafter Weise erfolgt die Auswahl des Pigmentierungs
mittels dann derart, daß dieses einerseits Licht im sichtba
ren Wellenlängenbereich möglichst stark absorbiert, UV-Licht
aber nur in einem so geringen Umfang absorbiert, daß bei
einem vertretbaren Energie- und Zeitaufwand noch eine voll
ständige UV-Härtung des Globe Top möglich ist.
Entsprechende Überlegungen gelten auch für die Festlegung der
Konzentration des Pigmentierungsmittels innerhalb des Globe
Top.
Als vorteilhaft hat es sich erwiesen, anorganische Pigmente
in einer Konzentration von kleiner als 1 Gew.-% beizufügen.
Als Beispiel sei an dieser Stelle die Verwendung von
Eisen(III)-Oxid (Fe₂O₃) mit 0,2 Gew.-% erwähnt, wobei die
Erfindung jedoch nicht auf dieses spezielle Beispiel be
schränkt ist.
Vorteilhaft einsetzbar sind auch organische Pigmente, denn
hierbei ist die UV-Absorption auf einfache Weise durch eine
entsprechende Wahl der Farbe des Pigments beeinflußbar.
Die Sicherheit der Anordnung vor einer Fremdanalyse und/oder
Manipulation kann darüber hinaus auch dadurch erhöht werden,
daß durch Einsatz von Primer (vorzugsweise Silane, Metall
säureester, Thermoplaste usw.) eine stärkere Haftung zwischen
dem Globe Top und den Chips bzw. den darunter liegenden
Abdeckungsschichten erzielt wird, so daß eine Entfernung der
die optische Analyse verwehrenden Abdeckungsschicht in Form
des Globe Top nur unter Zerstörung des Chips möglich ist.
Eine weitere Maßnahme zur Erhöhung der Sicherheit gegen
Fremdanalysen und/oder Manipulationen von Chips besteht
darin, daß der weniger sicherheitsrelevante Chip, d. h. im
vorliegenden Ausführungsbeispiel der ASIC-Chip 2 genau über
einen am meisten sicherheitsrelevanten Bereich des anderen
Chips, d. h. im vorliegenden Ausführungsbeispiel genau über
dem am meisten sicherheitsrelevanten Bereich 12 des Con
troller-Chips 1 angeordnet wird. Die optische und die mecha
nische Zugänglichkeit werden auf diese Weise zusätzlich er
schwert.
Das vorstehend beschriebene Ausführungsbeispiel betraf einen
sogenannten chip-on-chip-on-flex-Aufbau mit einer chip-and-
wire-Verbindungstechnologie. Es versteht sich von selbst, daß
die Erfindung nicht auf einen derartigen Aufbau beschränkt
ist, sondern auch bei Einzel-Chips und bei jeder beliebigen
Anzahl von beliebig angeordneten und beliebig miteinander
verbundenen Chips zum Einsatz kommen kann.
Gemäß dem vorstehend beschriebenen Ausführungsbeispiel wurde
das Pigmentierungsmittel dem Globe Top zugegeben. Das Pigmen
tierungsmittel kann statt dessen aber auch jedem beliebigen
anderen, auch einer bei der Beschreibung des Ausführungsbei
spiels nicht genannten Abdeckungsschicht zugesetzt werden.
Durch die beschriebene erfindungsgemäße Ausbildung der Chip-
Abdeckung ist es weitgehend unabhängig von der Ausbildung der
Anordnung auf einfache Weise möglich, Fremdanalysen und Mani
pulationen des Chips zuverlässig zu verhindern.
Claims (17)
1. Chip-Abdeckung zur vollständigen oder teilweisen
Abdeckung von elektrischen, elektronischen und/oder elektro
mechanischen Komponenten eines Chips,
dadurch gekennzeichnet,
daß der Abdeckung ein Pigmentierungsmittel zugesetzt ist.
2. Chip-Abdeckung nach Anspruch 1,
dadurch gekennzeichnet,
daß durch die Abdeckung ein auf einer Chip Card oder einer
Smart Card vorgesehener gehäuseloser Chip abdeckbar ist.
3. Chip-Abdeckung nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß der Chip ein Controller- oder ein ASIC-Baustein ist.
4. Chip-Abdeckung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die Chip-Abdeckung aus mehreren Schichten aufgebaut ist.
5. Chip-Abdeckung nach Anspruch 4,
dadurch gekennzeichnet,
daß das Pigmentierungsmittel in einer äußeren Schicht vorge
sehen ist.
6. Chip-Abdeckung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß das Pigmentierungsmittel so beschaffen ist, daß es sicht
bares Licht gut absorbiert.
7. Chip-Abdeckung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß das Pigmentierungsmittel so beschaffen ist, daß es UV-
Licht schlecht absorbiert.
8. Chip-Abdeckung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß das Pigmentierungsmittel so beschaffen ist, daß es UV-
Licht weniger absorbiert als sichtbares Licht.
9. Chip-Abdeckung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß als Pigmentierungsmittel anorganische oder organische
Pigmente verwendet werden.
10. Chip-Abdeckung nach Anspruch 9,
dadurch gekennzeichnet,
daß anorganische Pigmente in einer Konzentration von kleiner
1 Gew.-% beigefügt werden.
11. Chip-Abdeckung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß als Pigmentierungsmittel organische Farbpigmente verwen
det werden.
12. Chip-Abdeckung nach Anspruch 11,
dadurch gekennzeichnet,
daß durch eine entsprechende Auswahl der Farbe der Farbpig
mente die UV-Absorption eingestellt wird.
13. Chip-Abdeckung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß der Abdeckung ein Primer zugesetzt ist.
14. Chip-Abdeckung nach Anspruch 13,
dadurch gekennzeichnet,
daß als Primer Silane, Metallsäureester oder Thermoplaste
verwendet werden.
15. Chip-Abdeckung nach einem der Ansprüche 5 bis 14,
dadurch gekennzeichnet,
daß die das Pigmentierungsmittel enthaltende Schicht aus UV-
härtbarem Harz besteht.
16. Chip-Abdeckung nach Anspruch 15,
dadurch gekennzeichnet,
daß die Harzmatrix derart eingestellt ist, daß das Harz eine
erhöhte Chemikalienbeständigkeit aufweist.
17. Chip-Abdeckung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß über einem sicherheitsrelevanten Bereich des Chips ein
zweiter Chip angeordnet ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19515187A DE19515187C2 (de) | 1995-04-25 | 1995-04-25 | Chip-Abdeckung |
PCT/DE1996/000718 WO1996034410A1 (de) | 1995-04-25 | 1996-04-24 | Chip-abdeckung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19515187A DE19515187C2 (de) | 1995-04-25 | 1995-04-25 | Chip-Abdeckung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19515187A1 true DE19515187A1 (de) | 1996-11-07 |
DE19515187C2 DE19515187C2 (de) | 2003-07-10 |
Family
ID=7760322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19515187A Expired - Fee Related DE19515187C2 (de) | 1995-04-25 | 1995-04-25 | Chip-Abdeckung |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE19515187C2 (de) |
WO (1) | WO1996034410A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19929754A1 (de) * | 1999-06-29 | 2001-01-18 | Siemens Ag | Verguß eines Schaltungsaufbaus mit vibrationsdämpfender Einbettungsmasse |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004039693B4 (de) * | 2004-08-16 | 2009-06-10 | Infineon Technologies Ag | Vergussmasse, Chipmodul und Verfahren zur Herstellung eines Chipmoduls |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3602960C1 (de) * | 1986-01-31 | 1987-02-19 | Philips Patentverwaltung | Dickschicht-Schaltungsanordnung mit einer keramischen Substratplatte |
US4674175A (en) * | 1985-04-02 | 1987-06-23 | Eta Sa Fabrique D'ebauches | Process for manufacturing electronic modules for microcircuit cards |
DE3702999A1 (de) * | 1987-02-02 | 1988-08-11 | Siemens Ag | Verfahren und vorrichtung zur verarbeitung von uv-haertbaren reaktionsharzmassen |
DE4138665A1 (de) * | 1990-11-28 | 1992-06-04 | Mitsubishi Electric Corp | Halbleitereinrichtung und gehaeuse |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2536350A1 (de) * | 1975-08-14 | 1977-02-24 | Siemens Ag | Verfahren zum partiellen abdecken von halbleiteranordnungen mit einer lichtundurchlaessigen schicht |
US5072331A (en) * | 1991-04-26 | 1991-12-10 | Hughes Aircraft Company | Secure circuit structure |
US5350604A (en) * | 1992-12-09 | 1994-09-27 | Rensselaer Polytechnic Institute | Photocurable compositions of polyindane and 1,3-diisopropenylbenzene, and coating process |
US5258334A (en) * | 1993-01-15 | 1993-11-02 | The U.S. Government As Represented By The Director, National Security Agency | Process of preventing visual access to a semiconductor device by applying an opaque ceramic coating to integrated circuit devices |
US5399441A (en) * | 1994-04-12 | 1995-03-21 | Dow Corning Corporation | Method of applying opaque coatings |
-
1995
- 1995-04-25 DE DE19515187A patent/DE19515187C2/de not_active Expired - Fee Related
-
1996
- 1996-04-24 WO PCT/DE1996/000718 patent/WO1996034410A1/de active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4674175A (en) * | 1985-04-02 | 1987-06-23 | Eta Sa Fabrique D'ebauches | Process for manufacturing electronic modules for microcircuit cards |
DE3602960C1 (de) * | 1986-01-31 | 1987-02-19 | Philips Patentverwaltung | Dickschicht-Schaltungsanordnung mit einer keramischen Substratplatte |
DE3702999A1 (de) * | 1987-02-02 | 1988-08-11 | Siemens Ag | Verfahren und vorrichtung zur verarbeitung von uv-haertbaren reaktionsharzmassen |
DE4138665A1 (de) * | 1990-11-28 | 1992-06-04 | Mitsubishi Electric Corp | Halbleitereinrichtung und gehaeuse |
Non-Patent Citations (5)
Title |
---|
Components Bd. 32 (1994) S. 106-110 * |
IBM Technical Disclosure Bulletin Bd. 20, Nr. 6 (1977) S. 2161 * |
IBM Technical Disclosure Bulletin Bd. 32, Nr. 7 (1989) S. 183-184 * |
Photographic Science of Hybrid Microelectronics (1986) S. 303-309 * |
Proc. Intern. Society of Hybrid Microelectronics Bd. 23 (1979) S. 303-309 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19929754A1 (de) * | 1999-06-29 | 2001-01-18 | Siemens Ag | Verguß eines Schaltungsaufbaus mit vibrationsdämpfender Einbettungsmasse |
DE19929754C2 (de) * | 1999-06-29 | 2001-08-16 | Siemens Ag | Verguß einer bestückten Baugruppe mit vibrationsdämpfender Gießmasse |
US6350953B1 (en) | 1999-06-29 | 2002-02-26 | Siemens Aktiengesellschaft | Method for potting a populated assembly using an anti-vibration potting compound, populated assembly and controller having a populated assembly |
Also Published As
Publication number | Publication date |
---|---|
DE19515187C2 (de) | 2003-07-10 |
WO1996034410A1 (de) | 1996-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0676074B1 (de) | Ausweiskarte mit visuell sichtbarem echtheitsmerkmal und verfahren zu ihrer herstellung | |
DE60031375T2 (de) | Halbleiteranordnung mit sicherheitsbeschichtung und chipkarte mit einer solchen anordnung | |
DE3422908C2 (de) | Prägefolie, insbesondere Heißprägefolie, mit einer beschreibbaren Oberfläche | |
WO2003032243A1 (de) | Wertdokument und sicherheitsmarkierung mit markierungsstoff | |
WO1994011203A1 (de) | Dokument mit dotiertem optischen sicherheitsmerkmal, schichtverbund zu dessen herstellung und prüfeinrichtung zur prüfung des dokumentes auf echtheit | |
DE102006023084B4 (de) | Wertdokument mit Sicherheitselement | |
DE4126051C2 (de) | Sicherheitsdokument mit eingebettetem Sicherheitselement, Sicherheitselement und Verfahren zur deren Herstellung | |
EP4225586A1 (de) | Sicherheitselement mit lichtdurchlässigem teilbereich | |
DE102012111113B4 (de) | Wert- und/oder Sicherheitsdokument sowie Sicherheitselement hierfür | |
DE19515187A1 (de) | Chip-Abdeckung | |
EP1214202B1 (de) | Kartenförmiger datenträger und verfahren zu seiner herstellung | |
WO1997026727A2 (de) | Mikrochip mit einem diesen ganz oder teilweise umgebenden lichtundurchlässigen ummantelungsabschnitt | |
DE19515188C2 (de) | Chip-Abdeckung | |
DE68911441T2 (de) | Anordnung mit einer elektronischen Schaltung, montiert auf einem biegsamen Träger, geschützt gegen elektrostatische Entladungen, und biegsame Karte mit dieser Anordnung. | |
DE19515189C2 (de) | Chip-Abdeckung | |
EP2544900B1 (de) | Sicherheits- und/oder wertdokument mit einem schaltkreis | |
DE102013225517B4 (de) | Sicherheitsdokument mit Prüfeinrichtung für eine Schaltung und Verfahren zum Prüfen einer Schaltung in einem Sicherheitsdokument | |
DE20316349U1 (de) | Schild | |
DE102019007418A1 (de) | Sicherheitselement und Wertdokument mit visuell und maschinell prüfbaren Sicherheitsmerkmalen, die in räumlicher Beziehung zueinander stehen | |
DE19654828C1 (de) | Verfahren zur Herstellung eines fotoelektronischen Mikrochips, der eine lichtundurchlässige Schicht aufweist | |
WO1995005945A1 (de) | Verfahren zur aufbringung einer variablen kennzeichnung auf ein substrat | |
WO2000033418A1 (de) | Stabantenne aus elektrisch leitfähigem kunststoff | |
DE4305849A1 (en) | Non-volatile storage device - comprises storage cell and central storage unit having UV impermeable resin layer | |
DE19915766A1 (de) | Verfahren zum Schutz der Oberflächen von Halbleiterchips in Chipkarten | |
DE102010054439A1 (de) | Sicherungslack zur Versiegelung eines Verschlusses eines Gegenstands und Verfahren zum Herstellen eines solchen Sicherheitslacks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |