DE19506276A1 - Switching circuit for interpolation of sensor signals - Google Patents

Abstract

A process for the interpolation of sensor signals uses a bridge resistor circuit (3,4,5,6) whereby bridging pairs receive several measuring points from the sine and cosine amplifiers (1,2). This is connected to the comparator (14), by which comparative values for each diametrically opposed pair are made, through a multiplexer (11), operated by a digital control (12) which determines forward or backward scanning, the direction being dependent on the comparator output which notes the polarity change. This system quickly facilitates complete integration of the analogue process and conversion to digital output, secure against interference. It requires no external timing. Power consumption is minimal and it does not need excessive distance. Production costs are low.

Description

Die Erfindung betrifft ein Verfahren zur Interpolation von Sensorsignalen, wobei je ein Sinus- und ein Cosinussignal eines Sensors einer Brückenschaltung mit mehreren Abgriffs­ punkten zugeführt wird, ein Wertevergleich zwischen einem Ab­ griffspaar, bestehend aus zwei Abgriffen, die in der Brücken­ schaltung diametral gegenüberliegen, durchgeführt wird und bei Feststellung einer Wertegleichheit zwischen dem Abgriffspaar, die einem Nulldurchgang des Abtastwertes entspricht, ein die Stellung des entsprechenden Abgriffspaares repräsentierendes Signal ausgegeben wird.The invention relates to a method for interpolating Sensor signals, each with a sine and a cosine signal a sensor of a bridge circuit with multiple taps points is supplied, a comparison of values between an Ab pair of handles, consisting of two taps in the bridges circuit diametrically opposite, is carried out and at Determination of an equality of values between the pair of taps, which corresponds to a zero crossing of the sample value, a the Position representing the corresponding pair of taps Signal is output.

Die Erfindung betrifft weiterhin eine Schaltungsanordnung zur Interpolation von Sensorsignalen mit einer Widerstandsbrücken­ schaltung in deren Brückenzweigen mehrere Abgriffe vorgesehen sind, und die mit dem Sensorsignal beaufschlagt ist, und mit einem Komparator zum Wertevergleich zwischen einem Ab­ griffspaar, bestehend aus zwei Abgriffen, die in der Brücken­ schaltung diametral gegenüberliegen.The invention further relates to a circuit arrangement for Interpolation of sensor signals with a resistance bridge circuit provided multiple taps in the bridge branches are, and which is acted upon by the sensor signal, and with a comparator for comparing values between an Ab pair of handles, consisting of two taps in the bridges circuit diametrically opposite.

Zur Übertragung von Zustandssignalen sind sogenannte inkremen­ telle Geber bekannt. Derartige Geber werden beispielsweise bei der Übertragung von Drehzeigersignalen eingesetzt. Hierbei werden von einem Sensor an einem rotierenden Teil Sinus- und Cosinussignale erzeugt, die der Lage des rotierenden Teiles bezüglich eines Festpunktes entsprechen. Für eine Weiterver­ arbeitung dieser Signale ist eine Interpolation derselben in Interpolationswerte erforderlich.So-called increments are used to transmit status signals known donor. Such donors are used, for example the transmission of rotary pointer signals. Here are from a sensor on a rotating part sine and Generates cosine signals that correspond to the position of the rotating part with respect to a fixed point. For further processing  Processing these signals is an interpolation of them in Interpolation values required.

Um aus einem Sinus- und einem Cosinussignal eine Vielzahl von Interpolationswerten zu gewinnen, die sich auf eine Periode äquidistant verteilen, sind verschiedene Methoden bekannt geworden. Diese beruhen zumeist auf einer analogen Vorverar­ beitung der Sensorsignale mit anschließender A/D-Wandlung und digitaler Ausgabe.To convert a multitude of sine and cosine signals Gain interpolation values that span one period Distribute equidistantly, different methods are known become. These are mostly based on an analog preprocessing processing of the sensor signals with subsequent A / D conversion and digital output.

Die Vorverarbeitung hat die Aufgabe, die Signale ohne Phasen­ fehler auf vorgegebene gleiche Amplitudenwerte zu verstärken und entsprechende Summen- und Differenzsignale zu bilden, die dann einer A/D-Wandlung unterzogen werden. Die A/D-Wandlung nimmt unter Berücksichtigung des nichtlinearen Funktionsver­ laufes eine Digitalisierung in äquidistante Stützstellen vor.The task of preprocessing is to have the signals without phases amplify errors to predetermined same amplitude values and to form corresponding sum and difference signals that then undergo an A / D conversion. The A / D conversion takes into account the non-linear function ver digitization in equidistant support points.

Bei Eingangsfrequenzen des Sinus- und Cosinussignales von einigen hundert kHz und mehr als hundert Stützstellen werden an die A/D-Wandlung sehr hohe Anforderungen gestellt, die nach dem bekannten Stand der Technik nur Flash-Wandler erfüllen können.At input frequencies of the sine and cosine signals of a few hundred kHz and more than a hundred support points A / D conversion places very high demands on the meet the known prior art only flash converter can.

Nachteilig ist es, daß bei dem Nutzsignal überlagerten Störun­ gen beliebige Interpolationswerte ausgegeben werden können. Bei der in Antriebstechnik üblichen weiteren Signalverarbei­ tung, die nicht die Absolutwerte sondern nur deren Inkremen­ tierungen zur Ausgabe bringt, kann dies zu Verzählfehlern führen.It is disadvantageous that interference superimposed on the useful signal Any interpolation values can be output. With the further signal processing customary in drive technology not the absolute values but only their increments output, this can lead to counting errors to lead.

Nachteilig ist es bei diesen Flash-Wandlern, daß sie einen hohen Flächen- und Leistungsbedarf aufweisen und daß damit eine Integration der Signalverarbeitung in einem Halbleiter­ chip erschwert wird. Außerdem fügt sich die für diese Wandler erforderliche Taktversorgung zumeist schlecht in übergeordnete Systeme ein.The disadvantage of these flash converters is that they have one have high space and power requirements and that an integration of signal processing in a semiconductor chip is difficult. It also fits for these converters required clock supply mostly bad in higher-level Systems.

Außerdem ist es erforderlich, den nichtlinearen Zusammenhang zwischen Signalspannung und Phasenwinkel zu korrigieren und eine ausreichende Unterdrückung von Störspannungen zu gewähr­ leisten. Auch dies führt innerhalb von übergeordneten Systemen zu Problemen, da zumeist gewünschte Systemparameter nicht erreicht werden können.It also requires the nonlinear relationship between signal voltage and phase angle to correct and  to ensure sufficient suppression of interference voltages Afford. This also leads within higher-level systems problems, since mostly desired system parameters are not can be achieved.

Aus der Zeitschrift "tm - Technisches Messen", 60 (1993), R. Oldenbourg Verlag, ist auf den Seiten 99 ff. eine Lösung ange­ geben, die die Signalverknüpfung, d. h. die Summen- und Diffe­ renzbildung, und die Korrektur in vorteilhafter Art und Weise löst. Dabei wird eine Brückenschaltung angegeben, die aus Widerständen besteht. Die Widerstände berücksichtigen in ihrer Abstufung den Funktionsverlauf. Es sind mehrere Brückenabgrif­ fe vorgesehen, an die Komparatoren angeschlossen sind. Dabei wird jeweils ein Komparator mit zwei innerhalb der Brücke diagonal gegenüberliegenden Abgriffen beaufschlagt. Das Bild aller Komparatorausgänge liefert das repräsentierende Signal. Zusammen mit den an die Brückenabgriffe angeschlossenen Kom­ paratoren wird also ein an die speziellen Anforderungen ange­ paßter Flash-Converter realisiert.From the magazine "tm - Technisches Messen", 60 (1993), R. Oldenbourg Verlag, a solution is given on pages 99 ff give the signal linkage, d. H. the sum and differences renzbildung, and the correction in an advantageous manner solves. A bridge circuit is specified that consists of There is resistance. The resistors take into account in their Grading the course of functions. There are several bridge taps fe provided to which comparators are connected. Here one comparator each with two inside the bridge tapped diagonally opposite taps. The picture of all comparator outputs delivers the representative signal. Together with the com. Connected to the bridge taps parators is therefore tailored to the special requirements suitable flash converter implemented.

Nachteilig ist allerdings, daß bei Verwendung dieses Prinzips zur Realisierung eines Analoginterpolators als Einchiplösung dadurch weiterhin die genannten Probleme bestehen, mit der Ausnahme, daß die Aufgabe der Korrektur der Nichtlinearität gelöst ist.The disadvantage, however, is that when using this principle to implement an analog interpolator as a single-chip solution thereby the problems mentioned continue to exist with which Exception that the task of correcting the non-linearity is solved.

Weiterhin ist es nachteilig, daß sich die Zahl der benötigten Komparatoren erheblich erhöht, da eine Anzahl erforderlich ist, die der Hälfte der Anzahl der Brückenabgriffe entspricht. Wird ein hoher Interpolationsfaktor gefordert, führt diese hohe Anzahl erforderlicher Komparatoren zu einer erheblichen Vergrößerung des Gesamtaufwandes.It is also disadvantageous that the number of required Comparators increased significantly because a number was required which is half the number of bridge taps. If a high interpolation factor is required, this leads high number of comparators required to a considerable Enlargement of the total effort.

Neben dem hohen schaltungstechnischen Aufwand besteht ein großer Flächen- und Leistungsbedarf und es wird eine Überein­ stimmung der Komparatoren in den Parametern Offsetspannung und Verzögerungszeit gefordert, was hohe Anforderungen an den Herstellungsprozeß stellt.In addition to the high circuit complexity, there is a large area and power requirements and it becomes an agreement the comparators in the parameters offset voltage and Delay time required, which places high demands on the Manufacturing process provides.

Aufgabe der Erfindung ist es, ein Verfahren und eine Schal­ tungsanordnung anzugeben, die eine Gesamtintegration der ana­ logen Vorverarbeitung mit digitaler Ausgabe auf einem Chip ermöglicht und dabei die Forderungen nach vertretbarem Her­ stellungsaufwand, hoher Verarbeitungsgeschwindigkeit, Gewähr­ leistung einer Verzählsicherheit bei beliebigen Störungen, nichtnotwendigem externen Takt, geringen Stromverbrauch und Chipflächenbedarf sowie nach niedrigen Anforderungen an analo­ ge Präzisionskomponenten erfüllt.The object of the invention is a method and a scarf to specify arrangement that a total integration of the ana logen preprocessing with digital output on a chip enables and thereby the demands for a reasonable origin effort, high processing speed, warranty performance of counting security in case of any disturbances, unnecessary external clock, low power consumption and Chip area requirements as well as low requirements for analog precision components met.

Gemäß der Erfindung wird die Aufgabe dadurch gelöst, daß die Abgriffspaare in einer Richtung nacheinander mit einer Fre­ quenz, die größer ist als die Signalfrequenz, multipliziert mit der Anzahl der Abgriffspunkte, abgetastet und nacheinander dem Wertevergleich unterzogen werden, wobei jedem Abtastereig­ nis ein Zählerwert eindeutig zugeordnet wird. Anschließend wird der Nulldurchgang des Abtastwertes ermittelt, indem ein von einem zum nächsten Abtastereignis eintretender Polaritäts­ wechsel des aus dem Wertevergleich ermittelten Vergleichswer­ tes festgestellt wird. Bei Feststellung eines Nulldurchganges wird der Zählerwert als das der Stellung des entsprechenden Abgriffspaares repräsentierende Signal ausgegeben. Nach Fest­ stellung des Polaritätswechsels des Vergleichswertes werden die Verfahrensschritte in entgegengesetzter Abtastrichtung wiederholt.According to the invention the object is achieved in that the Tap pairs in one direction in succession with a Fre frequency that is greater than the signal frequency is multiplied with the number of tapping points, sampled and in succession be subjected to the comparison of values, each sampling a counter value is uniquely assigned. Subsequently the zero crossing of the sample value is determined by a from a polarity occurring to the next sampling event Change of the comparison value determined from the comparison of values tes is determined. When a zero crossing is found is the counter value as that of the position of the corresponding Tapping pair representing signal output. After festival position of the polarity change of the comparison value the process steps in the opposite scanning direction repeated.

Da die Abtastfrequenz wesentlich höher als die Signalfrequenz ist, wird über die Abtastung in der einen Abtastrichtung sehr schnell das Abgriffspaar ermittelt, bei dem der Wertevergleich eine Polaritätsumkehr des Vergleichswertes zeigt. Ist der Vergleichswert ein digitaler Wert, so wird sich diese Polari­ tätsumkehr in einer Änderung des logischen Ausgangspegels darstellen. Neben der Ausgabe des Signales, das die Stellung des entsprechenden Abgriffspaares repräsentiert, kehrt sich die Abtastrichtung um. Es werden also die in dem vorhergehen­ den Abtastschritten abgetasteten Abgriffspaare wieder abgeta­ stet. Hat sich die Stellung des den Nulldurchgang repräsentie­ renden Abgriffspaares nicht verändert, wird also sofort wieder eine Polaritätsumkehr des Vergleichswertes festgestellt. Damit wiederholt sich die Richtungsumkehr erneut. Die Abtastung pendelt also stets um das Abgriffspaar, das den Nulldurchgang repräsentiert.Because the sampling frequency is significantly higher than the signal frequency is very much about the scanning in one scanning direction quickly determines the pair of taps where the value comparison shows a polarity reversal of the comparison value. Is the Comparison value a digital value, so this polari will reversal in logic output level change represent. In addition to the output of the signal representing the position of the corresponding pair of taps is reversed the scanning direction. So they will go ahead in that the tap pairs scanned again continuous Has the position of represent the zero crossing tapping pair is not changed, so is immediately  a polarity reversal of the comparison value was found. In order to the reversal of direction is repeated again. The scan So always oscillates around the pair of taps, the zero crossing represents.

In einer besonders günstigen Ausgestaltung des erfindungsgemä­ ßen Verfahrens ist vorgesehen, daß jedem Abgriffspaar der Wert eines Zählersignales zugeordnet wird. Danach wird das Zähler­ signal mit auf- oder absteigenden Wertefolge erzeugt. Jeweils das dem jeweiligen Wert des Zählersignales entsprechende Ab­ griffspaar wird sodann dem Wertevergleich unterzogen und der aktuelle Wert dem Zählersignales ausgegeben. Bei Feststellung eines Polaritätswechsels des Vergleichswertes wird die Werte­ folge des Zählersignales umgekehrt.In a particularly favorable embodiment of the This procedure provides that each pair of taps has the value is assigned to a counter signal. After that, the counter signal with ascending or descending sequence of values. Each the Ab corresponding to the respective value of the counter signal handle pair is then subjected to the comparison of values and the current value is output to the counter signal. If found a change in polarity of the comparison value becomes the values reverse the counter signal.

Durch diese Ausgestaltung wird die Analoginterpolation weitge­ hend digital geführt. Die Erzeugung des Zählersignales und die Verwendung desselben als ein Stellungssignal vereinfacht die Signalverarbeitung erheblich.This configuration makes the analog interpolation wide digitally managed. The generation of the counter signal and the Using the same as a position signal simplifies the Signal processing significantly.

Auch hierbei zeigt das Verfahren ein ständiges Pendeln der Abtastung um das Abgriffspaar, bei welchem der Polaritätswech­ sel eintritt.Here, too, the process shows a constant oscillation of the Scanning around the pair of taps at which the polarity change sel enters.

Die Aufgabe wird weiterhin durch eine Schaltungsanordnung gelöst, bei der ein Multiplexer vorgesehen ist, über den der Komparator mit verschiedenen Abgriffspaaren verbindbar ist. Weiterhin ist eine einen Vor-/Rückwärtszähler beinhaltende digitale Steuerschaltung mit dem Multiplexer steuernd verbun­ den. Dabei ist der Komparatorausgang mit der digitalen Steuer­ schaltung derart verbunden, daß die Zählrichtung in Ab­ hängigkeit von dem Komparatorausgang steht.The task continues through a circuit arrangement solved, in which a multiplexer is provided, via which the Comparator can be connected with different pairs of taps. Also included is an up / down counter digital control circuit connected to the multiplexer the. Here is the comparator output with the digital control circuit connected such that the counting direction in Ab depending on the comparator output.

In Abhängigkeit von der Stellung des Vor-/Rückwärtszähler werden die Abgriffspaare nacheinander mit dem Komparator ver­ bunden. Der Komparatorausgang seinerseits entscheidet über die Richtung, in die der Vor-/Rückwärtszähler zählt. Depending on the position of the up / down counter the tap pairs are successively ver with the comparator bound. The comparator output in turn decides on the Direction in which the up / down counter counts.  

Wird ein Abgriffspaar mit dem Komparator verbunden, das den Nulldurchgang des Sensorsignales repräsentiert, wird an dem Komparator eine Umkehr des logischen Ausgangspegels erfolgen, da die Werte an den zu dem Abgriffspaar gehörenden Abgriffen entweder gleich sind oder da deren Differenz umgekehrt ver­ schieden von Null ist als bei dem vorhergehend abgetasteten Abgriffspaar.If a pair of taps is connected to the comparator, the Zero crossing of the sensor signal is represented on the Comparator a reversal of the logical output level, because the values on the taps belonging to the pair of taps are either the same or because their difference is reversed ver is zero than the previously sampled one Tap pair.

Durch die Rückwirkung des Komparatorausganges auf den Vor- /Rückwärtszähler wird die Abtastrichtung durch eine Umkehr der Zählrichtung erzeugt.Due to the reaction of the comparator output on the / Down counter is the scanning direction by reversing the Counting direction generated.

In einer günstigen Ausgestaltung der erfindungsgemäßen Schal­ tungsanordnung ist vorgesehen, daß der Multiplexer aus zwei Anologmultiplexern besteht.In a favorable embodiment of the scarf according to the invention device arrangement is provided that the multiplexer from two Anologue multiplexers exist.

Weiterhin ist es zweckmäßig, daß der Vor-/Rückwärtszähler über einen 2-aus-n-Dekoder mit den Analogmultiplexern verbunden ist, durch den diese gesteuert werden.It is also useful that the up / down counter over a 2-out-of-n decoder connected to the analog multiplexers is by which they are controlled.

Weiterhin ist es zweckmäßig, einen Komparator vorzusehen, der aus einem symmetrischen Nullspannungskomparator besteht.Furthermore, it is expedient to provide a comparator that consists of a symmetrical zero voltage comparator.

Die Erfindung soll nachfolgend anhand eines Ausführungsbei­ spieles näher erläutert werden. Die zugehörige Zeichnung zeigt ein Blockschaltbild einer erfindungsgemäßen Schaltungsanord­ nung.The invention is described below with reference to an embodiment game are explained in more detail. The accompanying drawing shows a block diagram of a circuit arrangement according to the invention nung.

Die Schaltungsanordnung dient der digitalen Darstellung der Drehlage eines rotierenden Teiles. Sie stellt damit eine Dreh­ zeigeranordnung dar.The circuit arrangement serves the digital representation of the Rotational position of a rotating part. It is a turning point pointer arrangement.

Von nicht näher dargestellten Sensoren, die sich an oder in der Nähe des rotierenden Teiles befinden, wird ein Sinussignal an den Eingang eines Sinusverstärkers 1 und ein Cosinussignal an den Eingang eines Cosinusverstärkers 2 angelegt.Sensors, not shown, which are located on or in the vicinity of the rotating part, apply a sine signal to the input of a sine amplifier 1 and a cosine signal to the input of a cosine amplifier 2 .

In der Schaltungsanordnung ist eine Brückenschaltung, beste­ hend aus den Brückenwiderständen 3 bis 6 vorgesehen. Dabei ist der Sinusverstärker 1 mit seinem Ausgang 7 und seinem inver­ tierten Ausgang 8 mit den in der Zeichnung dargestellten ver­ tikalen Brückenspeisepunkten der Brückenschaltung und der Ausgang 9 sowie der invertierte Ausgang 10 des Cosinusverstärkers 2 mit den horizontalen Brückenspeisepunkten der Brücken­ schaltung verbunden.In the circuit arrangement, a bridge circuit, best starting from the bridge resistors 3 to 6 is provided. The sine amplifier 1 is connected to its output 7 and its inverted output 8 with the ver vertical bridge feed points of the bridge circuit shown in the drawing and the output 9 and the inverted output 10 of the cosine amplifier 2 with the horizontal bridge feed points of the bridge circuit.

Die Brückenwiderstände 3 bis 6 weisen je 50 Abgriffspunkte auf, die mit einem aus zwei Analogmultiplexern bestehenden Multiplexer 11 verbunden sind.The bridge resistors 3 to 6 each have 50 tapping points which are connected to a multiplexer 11 consisting of two analog multiplexers.

Weiterhin ist in der Schaltungsanordnung eine Steuerschaltung 12 vorgesehen, die einen 2-aus-n-Dekoder und einen Vor-/Rück­ wärtszähler beinhaltet. Gesteuert wird die Steuerschaltung 12 über einen Taktgenerator 13, wie es nachfolgend näher be­ schrieben wird.Furthermore, a control circuit 12 is provided in the circuit arrangement, which includes a 2-out-of-n decoder and a forward / backward counter. The control circuit 12 is controlled via a clock generator 13 , as will be described in more detail below.

Über den 2-aus-n-Dekoder der Steuerschaltung 12 wird der Mul­ tiplexer 11 derart gesteuert, daß je einen Abgriffspunkt des Brückenwiderstandes 3 mit einem diametral gegenüberliegenden Abgriffspunkt des Brückenwiderstandes 6 oder einen Abgriffs­ punkt des Brückenwiderstandes 4 mit einem diametral gegenüber­ liegenden Abgriffspunkt des Brückenwiderstandes 5 jeweils als ein Abgriffspaar mit den Eingängen eines Komparators 14, der aus einem symmetrischen Nullspannungskomparator besteht, ver­ bunden werden.About the 2-of-n decoder of the control circuit 12 , the Mul tiplexer 11 is controlled such that one tap point of the bridge resistor 3 with a diametrically opposite tap point of the bridge resistor 6 or one tap point of the bridge resistor 4 with a diametrically opposite tap point of the bridge resistor 5 each as a pair of taps with the inputs of a comparator 14 , which consists of a symmetrical zero-voltage comparator, a related party.

Der Ausgang des Komparators 14 ist wiederum mit der Steuersc­ haltung 12 verbunden.The output of the comparator 14 is in turn connected to the control circuit 12 .

Wie bereits dargestellt, verbindet der Multiplexer 11 in Ab­ hängigkeit des Wertes des Vor-/Rückwärtszählers in der Steu­ erschaltung 12 die Abgriffspaare mit den Eingängen des Kom­ parators 14. Abhängig vom logischen Ausgangspegel des Kompara­ tors 14 wird dann ein Vor- oder Rückwärtszählimpuls erzeugt, wodurch der Komparator 14 über den Multiplexer 11 mit dem nächsten oder dem vorangegangenen Abgriffspaar verbunden wird. As already shown, the multiplexer 11 connects, depending on the value of the up / down counter in the control circuit 12, the pairs of taps with the inputs of the comparator 14 . Depending on the logic output level of the comparator 14 , an up or down counting pulse is then generated, whereby the comparator 14 is connected via the multiplexer 11 to the next or the previous pair of taps.

Da die Brückenwiderstände 3 bis 6 so bemessen sind, daß bei Anliegen von orthogonalen Sinusspannungen an den jeweils ge­ genüberliegenden Brückenspeisepunkten die Nulldurchgänge der sinusförmigen Spannungen an den Abgriffspaaren äquidistanten Interpolationspunkten entsprechen, wird der Vor-/Rückwärtszähler vom Komparator 14 so lange in eine Richtung gezählt, bis der Nulldurchgang erreicht ist, wobei die entsprechende Zäh­ lerstellung dann den Interpolationspunkt repräsentiert. Diese Zählerstellung wird, durch die Steuerschaltung 12 kodiert an den Ausgang 15 der Steuerschaltung 12 gegeben.Since the bridge resistances 3 to 6 are dimensioned such that when orthogonal sinusoidal voltages are applied to the respective opposite bridge supply points, the zero crossings of the sinusoidal voltages at the tap pairs correspond to equidistant interpolation points, the up / down counter is counted in one direction by the comparator 14 as long as until the zero crossing is reached, the corresponding count then representing the interpolation point. This counting position is determined by the control circuit 12 of the encoding control circuit 12 added to the output of the fifteenth

Im quasistatischen Betrieb pendelt das Abtasten zwischen den beiden Abgriffspaaren, zwischen denen der tatsächliche Null­ durchgang liegt, mit einer Frequenz, die durch die systembe­ dingte Verzögerungszeit vorgegeben ist. Dieses Pendeln kann am digitalen Ausgang durch zusätzliche Schaltungsmaßnahmen unter­ drückt werden.In quasi-static operation, the scanning oscillates between the two pairs of taps, between which the actual zero Passage lies at a frequency that is determined by the system contingent delay time is specified. This pendulum can on digital output through additional circuit measures below be pressed.

Mit dieser Schaltungsanordnung wird die erfindungsgemäße Auf­ gabenstellung unabhängig von einem Interpolationsfaktor mit einem einzigen Komparator 14 gelöst, wohingegen nach dem Stand der Technik eine Vielzahl von Komparatoren benötigt wird. Die von diesem Komparator 14 zu erreichenden Parameter, insbeson­ dere Offsetspannung und Verzögerungszeit, müssen zwar bestimm­ ten absoluten Forderungen genügen, sind bezüglich ihrer Tole­ ranzen jedoch unkritisch. Dies ist eine wesentliche Voraus­ setzung für die Realisierbarkeit in einem Standard-CMOS-Pro­ zeß.With this circuit arrangement, the task position according to the invention is achieved independently of an interpolation factor with a single comparator 14 , whereas a large number of comparators is required according to the prior art. The parameters to be achieved by this comparator 14 , in particular offset voltage and delay time, have to meet certain absolute requirements, but are not critical with regard to their tolerances. This is an essential prerequisite for the feasibility in a standard CMOS process.

Gleichzeitig ermöglicht die Realisierung von nur einem Kom­ parator 14 auch kleinere Absolutwerte für Verzögerungszeit und Offset, da der Wegfall von strengen Restriktionen in Bezug auf die Fläche und die Verlustleistung mehr schaltungstechnischen Spielraum zur Verbesserung der oben genannten Parameter lädt und dennoch mit einer erheblichen Reduzierung von Flächen- und Leistungsbedarf der gesamten Anordnung verbunden ist. Damit ist eine wesentliche Voraussetzung für das Erreichen einer hohen Geschwindigkeit gegeben. At the same time, the implementation of only one comparator 14 also enables smaller absolute values for delay time and offset, since the elimination of strict restrictions with regard to the area and the power loss loads more circuit-technical scope for improving the above-mentioned parameters and yet with a considerable reduction in areas - And the power requirement of the entire arrangement is connected. This is an essential prerequisite for achieving a high speed.

Als Komparator 14 wird in dem Ausführungsbeispiel ein getakte­ ter Komparator, bestehend aus Vorverstärker, gelatchten Flip- Flop und Daten-Transient-Detektor eingesetzt, der an seinen Ausgängen ein Daten- und ein Strobe-Signal bereitstellt. Die­ ser Aufbau sichert für verschiedene Eingangsspannungen die jeweils maximale Geschwindigkeit und verhindert gleichzeitig die Ausgabe von undefinierten Pegeln an die Steuerschaltung 12.As a comparator 14 in the exemplary embodiment, a clocked comparator consisting of a preamplifier, latched flip-flop and data transient detector is used, which provides a data and a strobe signal at its outputs. This structure ensures the maximum speed for different input voltages and at the same time prevents the output of undefined levels to the control circuit 12 .

Der Latch-Takt fuhr den Komparator 14 wird erfindungsgemäß über eine Verzögerungsschaltung, die das Zeitverhalten der Steuer­ schaltung 12, der des Multiplexers 11 und des Vorverstärkers simuliert, aus dem Strobe-Impuls gewonnen, welcher als Takt für die Steuerschaltung 12 dient. Dadurch arbeitet die Schal­ tungsanordnung in sich geschlossen und kommt ohne einen exte­ ren Takt aus.The latch clock driving the comparator 14 is obtained according to the invention via a delay circuit, which circuit the time response of the control 12, which simulates the multiplexer 11 and the preamplifier, from the strobe pulse serving as a clock for the control circuit 12th As a result, the circuit arrangement works in a self-contained manner and does not require an external clock.

BezugszeichenlisteReference list

1 Sinusverstärker
2 Cosinusverstärker
3 Brückenwiderstand
4 Brückenwiderstand
5 Brückenwiderstand
6 Brückenwiderstand
7 Ausgang des Sinusverstärkers
8 invertierter Ausgang des Sinusverstärkers
9 Ausgang des Cosinusverstärkers
10 invertierter Ausgang des Cosinusverstärkers
11 Multiplexer
12 Steuerschaltung
13 Taktgenerator
14 Komparator
15 digitaler Ausgang 1 sine amplifier
2 cosine amplifiers
3 bridge resistance
4 bridge resistance
5 bridge resistance
6 bridge resistance
7 Output of the sine amplifier
8 inverted output of the sine amplifier
9 Output of the cosine amplifier
10 inverted output of the cosine amplifier
11 multiplexers
12 control circuit
13 clock generator
14 comparator
15 digital output

Claims (6)

1. Verfahren zur Interpolation von Sensorsignalen, wobei je ein Sinus- und ein Cosinussignal eines Sensors einer Brückenschaltung mit mehreren Abgriffspunkten zugeführt wird, ein Wertevergleich zwischen einem Abgriffspaar, bestehend aus zwei Abgriffen, die in der Brückenschaltung diametral gegenüberliegen, durchgeführt wird und bei Fest­ stellung einer Wertegleichheit zwischen dem Abgriffspaar, die einem Nulldurchgang des Abtastwertes entspricht, ein die Stellung des entsprechenden Abgriffspaares repräsen­ tierendes Signal ausgegeben wird, dadurch ge­ kennzeichnet, daß die Abgriffspaare in einer Richtung nacheinander mit einer Frequenz, die größer ist als die Signalfrequenz, multipliziert mit der Anzahl der Abgriffspunkte, abgeta­ stet und nacheinander dem Wertevergleich unterzogen wer­ den, wobei jedem Abtastereignis ein Zählerwert eindeutig zugeordnet wird,
daß anschließend der Nulldurchgang des Abtastwertes ermit­ telt, indem ein von einem zum nächsten Abtastereignis eintretender Polaritätswechsel des aus dem Wertevergleich ermittelten Vergleichswertes festgestellt wird,
daß bei Feststellung eines Nulldurchganges der Zählerwert als das der Stellung des entsprechenden Abgriffspaares re­ präsentierende Signal ausgegeben wird und
daß nach Feststellung des Polaritätswechsels des Ver­ gleichswertes die Verfahrensschritte in entgegengesetzter Abtastrichtung wiederholt werden.1. Method for interpolation of sensor signals, wherein a sine and a cosine signal from a sensor is fed to a bridge circuit with several tapping points, a value comparison between a pair of taps, consisting of two taps, which are diametrically opposite in the bridge circuit, is carried out and if it is determined a value equality between the pair of taps, which corresponds to a zero crossing of the sample value, a signal representing the position of the corresponding pair of taps is output, characterized in that the pairs of taps in a direction in succession with a frequency which is greater than the signal frequency multiplied by the Number of tapping points, sampled and subjected to the value comparison one after the other, with each sampling event being uniquely assigned a counter value,
that subsequently the zero crossing of the sample value is determined by determining a polarity change of the comparison value determined from the value comparison, which occurs from a next sample event,
that when a zero crossing is determined, the counter value is output as the signal representing the position of the corresponding tap pair and
that after determining the polarity change of the comparison value, the method steps are repeated in the opposite scanning direction. 2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet,
daß jedem Abgriffspaar der Wert eines Zählersignales zu­ geordnet wird,
daß das Zählersignal mit auf- oder absteigenden Wertefolge erzeugt wird,
daß jeweils das dem jeweiligen Wert des Zählersignales entsprechende Abgriffspaar dem Wertevergleich unterzogen und der aktuelle Wert des Zählersignales als repräsen­ tierendes Signal ausgegeben wird und
daß bei Feststellung eines Polaritätswechsels des Ver­ gleichswertes Wertefolge des Zählersignales umgekehrt wird.2. The method according to claim 1, characterized in that
that the value of a counter signal is assigned to each pair of taps,
that the counter signal is generated with an increasing or decreasing sequence of values,
that the pair of taps corresponding to the respective value of the counter signal is subjected to the value comparison and the current value of the counter signal is output as a representative signal and
that upon detection of a polarity change in the comparison value sequence of values of the counter signal is reversed. 3. Schaltungsanordnung zur Interpolation von Sensorsignales mit einer Widerstandsbrückenschaltung in deren Brücken­ zweigen mehrere Abgriffe vorgesehen sind, und die mit dem Sensorsignal beaufschlagt ist, und mit einem Komparator zum Wertevergleich zwischen einem Abgriffspaar, bestehend aus zwei Abgriffen, die in der Brückenschaltung diametral gegenüberliegen, dadurch gekennzeich­ net,
daß ein Multiplexer (11) vorgesehen ist, über den der Komparator (14) mit verschiedenen Abgriffspaaren verbind­ bar ist,
daß eine einen Vor-/Rückwärtszähler beinhaltende digitale Steuerschaltung (12) mit dem Multiplexer (11) steuernd verbunden ist und
daß der Komparatorausgang mit der digitalen Steuerschal­ tung (12) derart verbunden ist, daß die Zählrichtung in Abhängigkeit von dem Komparatorausgang steht.3. Circuit arrangement for interpolation of sensor signals with a resistance bridge circuit in the bridges of which several taps are provided, and which is acted upon by the sensor signal, and with a comparator for comparing values between a pair of taps, consisting of two taps, which are diametrically opposed in the bridge circuit featured net,
that a multiplexer ( 11 ) is provided, via which the comparator ( 14 ) can be connected to different pairs of taps,
that a digital control circuit ( 12 ) containing an up / down counter is connected to the multiplexer ( 11 ) in a controlling manner and
that the comparator output is connected to the digital control circuit ( 12 ) in such a way that the counting direction is dependent on the comparator output. 4. Schaltungsanordnung nach Anspruch 3, dadurch ge­ kennzeichnet, daß der Multiplexer (11) aus zwei Anologmultiplexern besteht.4. Circuit arrangement according to claim 3, characterized in that the multiplexer ( 11 ) consists of two anologue multiplexers. 5. Schaltungsanordnung nach Anspruch 4, dadurch ge­ kennzeichnet, daß der Vor-/Rückwärtszähler über einen 2-aus-n-Dekoder mit den Analogmultiplexern verbunden ist, durch den diese gesteuert werden.5. Circuit arrangement according to claim 4, characterized ge indicates that the up / down counter via a 2-out-of-n decoder with the analog multiplexers by which they are controlled. 6. Schaltungsanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß der Komparator (14) aus einem symmetrischen Nullspannungskom­ parator besteht.6. Circuit arrangement according to one of claims 3 to 5, characterized in that the comparator ( 14 ) consists of a symmetrical zero voltage Kom parator.