DE1931988C3 - Circuit arrangement consisting of switches and capacitors for delaying electrical signals - Google Patents
Circuit arrangement consisting of switches and capacitors for delaying electrical signalsInfo
- Publication number
- DE1931988C3 DE1931988C3 DE19691931988 DE1931988A DE1931988C3 DE 1931988 C3 DE1931988 C3 DE 1931988C3 DE 19691931988 DE19691931988 DE 19691931988 DE 1931988 A DE1931988 A DE 1931988A DE 1931988 C3 DE1931988 C3 DE 1931988C3
- Authority
- DE
- Germany
- Prior art keywords
- switch
- switches
- input
- branch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 title claims description 78
- 230000000875 corresponding Effects 0.000 claims description 11
- 238000011144 upstream manufacturing Methods 0.000 claims description 7
- 230000000737 periodic Effects 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 5
- 230000000295 complement Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 241000158147 Sator Species 0.000 description 1
- 230000000903 blocking Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
Description
Die Erfindung betrifft eine aus Schaltern und Kondensatoren bestehende Schaltungsanordnung zur Verzögerung elektrischer Signale, ar deren Eingang über einen Tiefpaß eine Signalquelle und an deren Ausgang über einen weiteren 1 iefpaß ein Lastwiderstand angeschaltet ist, bei der ferner zwischen den beiden Tiefpässen eine aus N parallelgeschalteten Querzweigen, die jeweils die Serienschaltung eines Kondensators und eines Schalters enthalten, bestehende Vierpolschaltung angeordnet ist, zwischen deren Eingangsklemmen ein erster Kondensator und zwischen deren Ausgangsklemmen ein weiterer Kondensator lieg, und bei der die in den Querzweigen liegenden Schalter der Reihe nach periodisch mit einer Schaltfrequenz, die den N-ten Teil der Taktfrequenz }T beträgt, und mit einer gegenseitigen Phasenverschiebung vom Wert 2 π!N, entsprechend einer zeitlichen Ver-Schiebung um den Wert \/fT, geschaltet werden.The invention relates to a circuit arrangement consisting of switches and capacitors for delaying electrical signals, the input of which is connected to a signal source via a low-pass filter and a load resistor is connected to the output of a further 1 low-pass filter, in which a further N parallel-connected shunt branches are connected between the two low-pass filters, each containing the series circuit of a capacitor and a switch, existing four-pole circuit is arranged, between whose input terminals a first capacitor and between their output terminals a further capacitor, and in which the switches located in the shunt branches are sequentially periodic with a switching frequency that corresponds to the N-th part of the clock frequency } T , and are switched with a mutual phase shift of the value 2 π! N, corresponding to a time shift by the value \ / f T.
Beim Aufbau von Übertragungsstrecken der elektrischen Nachrichtentechnik tritt bekanntlich immer wieder die Aufgabe auf, die auf einer Übertragungsstrecke auftretenden Verzerrungen mit Hilfe geeig- As is well known, always occurs when setting up transmission links in electrical communications engineering the task of removing the distortions occurring on a transmission path with the help of suitable
neter Verzögerungsschaltungen zu kompensieren bzw. gegebenenfalls den zu übertragenden Signalen eine gewisse Vorverzerrung zu erteilen. Wenn weiterhin die Aufgabe besteht, derartige Verzögerungsschaltun-neter delay circuits to compensate or, if necessary, the signals to be transmitted to give some pre-distortion. If there is still the task of such delay switching
gen in integrierter Technik zu realisieren, wird man ein- dem ersten Kondensator im nachfolgenden Läiigs-to realize in integrated technology, one will be one of the first capacitor in the subsequent
bemüht sein, nach Möglichkeit keine Spulen zu verwenden, da deren Realisierung der integrierten Technik nur schwer zugänglich ist. Durch die Zeitschrift »Wireless World«, Mai 1968, S. 101, ist bereits eine Verzögerungsleitung bekanntgeworden, die den vorstehend erwähnten Anforderungen gerecht zu werden vermag. Bei dieser Verzögerungsleitung ist jeweils einem Kondensator je ein Schalter v&r- undtry not to use coils if possible, as they are implemented using integrated technology is difficult to access. The magazine "Wireless World", May 1968, p. 101, is already one Delay line has become known to meet the requirements mentioned above able. In this delay line there is a switch v & r- and for each capacitor
zweig nachgeschalteter Eingangsschalter sowie em dem weiteren Kondensator im vorhergehenden Längszweig vorgeschalteter Ausgangsschalter vorgesehen 5 ist und daß die Eingangs- und Ausgangsschalter mit einer Taktfrequenz /r periodisch mit einer gegenüber dieser Taktperiode kurzen Schließungsdauer derart geschaltet werden, daß sich ihre Schließzeiten nicht überlappen und ihre Schließzeiten jeweils innerhalbbranch downstream input switch and em the further capacitor in the previous series branch upstream output switch 5 are provided, and that the input and output switches with a clock frequency / r are periodically switched with respect to this clock period short closing time such that their closing times do not overlap and their closing times, respectively inside
nachgesendet, und es sind die dem Signaleingang io der einzelnen Schließzeiten der Schalter liegen,
und dem Signalausgang zugewandten Anschlüsse der Eine weitere erfindungsgemäße Lösung der AufSchalter
parallel geschaltet. Da jedem einzelnen Kon- gäbe ist darin zu sehen, daß die Schalter einseitig
densator zwei Schalter zugeordnet werden müssen, auf Massepotential liegende Schalter sind, daß die
erfordert ein dtrartiger Schaltungsaufbau verhältnis- Vierpolschaltung em mit ihren Eingangsklemmen einmäßig
viele Schalter, was insbesondere dann als stö- 15 gangsseitig verbundenes und den Querzweigen vorrend
empfunden wird, wenn es erforderlich ist, die geschaltetes π-Glied enthält, daß die Vierpolschaltung
gesamte Schaltung mit Rücksicht auf die gestellten ferner eine aus einem den Querzweigen nachgeschal-Anforderungen
aus verhältnismäßig vielen einzelnen teten Verstärker und einem zwischen den Ausgangs-Elementen
aufzubauen, klemmen liegenden Schalter bestehende Schaltung Ferner ist durch die USA-Patentschrift 3 i 72 043 20 enthält, daß das π-Glied in seinen Querzweigen je
eine Anordnung zur Verzögerung elektrischer Signale einen Schalter und in seinem Längszweig einen ohmbekanntgeworden,
bei der die Zahl der benötigten sehen Widerstand aufweist, daß der im Eingangsquer-Schaltelemente
auf insgesamt zwei reduziert werden zweig des π-Gliedes liegende Schalter mit einer Taktkonnte.
Die hier beschriebenen Schaltelemente sind frequenz fT periodisch mit einer gegen diese Taktjedoch
als rotierende mechanische Schalter ausge- -5 periods kurzen Schließungsdauer geschaltet ist, daß
führt, zu deren Betrieb außerdem zusätzliche Kommu- der zwischen den Ausgangsklemmen liegende Schaltatoren
notwendig sind, durch die der erste rotie- ter komplementär zu dem im Eingangszweig des
rende Schalter ständig mit dem Eingang und der π-Gliedes liegenden Schalter geschaltet wird und daß
zweite rotierende Schalter ständig mit dem Ausgang der im Ausgangsquerzweig des π-Gliedes liegende
der Verzögerungsanordnung verbunden ist. Derartige 30 Schalter wenigstens zeitweise innerhalb eines zwimechanische
Schalter, insbesondere rotierende me- sehen zwei Zeitpunkten gelegenen Zeitabschnittes gechanische
Schalter in Verbindung mit Kommutatoren, schlossen ist, wobei der erste Zeitpunkt jeweils durch
sind jedoch in Anbetracht ihrer mechanischen Un- den öffnungszeitpunkt des im Eingangsquerzweig des
zulänglichkeiten nicht zur Realisierung von Schal- π-Giiedes liegenden Schalters gegeben ist und der
tungsanordnungen zur Verzögerung elektrischer 35 zweite Zeitpunkt den Öffnungszeitpunkten der in den
Signale mit heutigen Anforderungen geeignet. Querzweigen vorgesehenen Schalter jeweils um die
Der Erfindung liegt die Aufgabe zugrunde, den Schließungsdauer des im Eingangsquerzweig des
vorerwähnten Schwierigkeiten in verhältnismäßig π-Gliedes liegenden Schalters vorausgeht,
einfacher Weise zu begegnen; es soll der Aufbau einer In einfacher Weise läßt sich eine Veränderung der
Verzögerungsschaltung angegeben werden, die einer- 40 Verzögerungszeit erreichen, wenn die Schließungsseits
durch rein elektronische Mittel realisierbar und dauer der im Querzweig liegenden Schalter nahezu
der sogenannten integrierten Technik zugänglich ist eine Taktperiode der Taktfrequenz/;- beträgt und
und bei der sich andererseits eine beachtliche Ein- wenn die Phase der Schaltfunktionen der im Einsparung
von Schaltern erzielen läßt. gangs- und Ausgangslängszweig liegenden Schalterforwarded, and there are the signal input io of the individual closing times of the switches,
and the connections facing the signal output. Another solution according to the invention, the switch connected in parallel. Since each individual con gabe can be seen in the fact that the switches must be assigned to one capacitor, two switches, are at ground potential switches, that requires a dtrartiger circuit structure relative four-pole circuit em with their input terminals a lot of switches, which is particularly a disturbance - 15 connected on the output side and the shunt branches is felt vorrend if it is necessary, the switched π-element contains that the four-pole circuit as a whole with regard to the set, also one of the shunt branches downstream requirements from a relatively large number of individual amplifiers and one build up between the output elements, clamp existing circuit breaker Furthermore, the US patent 3 i 72 043 20 contains that the π-element in each of its shunt branches has an arrangement for delaying electrical signals a switch and in its series branch an ohm-known, at which the number of required see resistance has that the in the input transverse switching elements can be reduced to a total of two branches of the π-element located switch with a clock. The switching elements described here are switched at a frequency f T periodically with a closing duration that is short compared to this clock as a rotating mechanical switch off -5 periods The first rotator is complementary to the switch in the input branch of the rende switch that is constantly connected to the input and the π element, and that the second rotating switch is continuously connected to the output of the delay arrangement in the output branch of the π element. Such switches are closed at least temporarily within a two-mechanical switch, in particular rotating mechanical switches in connection with commutators located at two points in time, whereby the first point in time is in each case through, however, in view of its mechanical and the opening point of the in the input cross branch of the sufficiency is not given for the implementation of switching π-Giiedes lying switch and the processing arrangements for delaying electrical 35 second time the opening times in the signals are suitable with today's requirements. The object of the invention is to precede the duration of the closure of the switch located in the input transverse branch of the above-mentioned difficulties in a relatively π-element,
easy way to encounter; A change in the delay circuit can be specified in a simple manner, which can achieve a delay time if the closing side can be implemented by purely electronic means and the switches located in the shunt branch are accessible to so-called integrated technology for a period of the clock frequency /; - is and and in which, on the other hand, a considerable input if the phase of the switching functions can be achieved in the saving of switches. Aisle and output longitudinal branch lying switch
Zur Lösung der Aufgabe gibt es zwei Möglich- 45 veränderbar ist.There are two ways to solve the problem - 45 can be changed.
keiten. Insbesondere ist dabei daran gedacht, die im Ein-opportunities. In particular, it is thought that the
Ausgehend von einer aus Schaltern und Konden- gangs- und Ausgangslängszweig liegenden Schalter als
satoren bestehenden Schaltungsanordnung zur Ver- Resonanzumladeschalter auszubilden,
zögerung elektrischer Signale, an deren Eingang über Ein Schaltungsaufbau, bei dem nur einseitig ge-On the basis of a switch consisting of switches and condensate and output longitudinal branches as a sator circuit arrangement for the resonance charge switch,
delay of electrical signals, at the input of which via A circuit structure in which only one-sided
rmen Tiefpaß eine Signalquelle und ?n deren Aus- 50 erdete Schalter vorhanden sind, läßt sich dann ergang über einen weiteren Tiefpaß in Lastwiderstand reichen, wenn der im Eingangslängszweig liegende angeschaltet ist, bei der ferner zwischen den beiden Resonanzumladeschalter und der ihm im Querzweif Tiefpässen eine aus N parallelgeschalteten Querzwei- vorgeschaltete Kondensator ersetzt sind durch eir gen, die jeweils die Serienschaltung eines Kondensa- τι-Glied, in dessen Querzweigen je ein Schalter unc tors und eines Schalters enthalten, bestehende Vier- 55 in dessen Längszweig ein ohmscher Widerstand liegt polschaltung angeordnet ist, zwischen deren Ein- während der im Ausgangslängszweig liegende ReIf the low-pass filter has a signal source and whose switches are earthed, the result can then be reached via a further low-pass filter in the load resistor if the one in the input longitudinal branch is switched on, in which there is also a low-pass between the two resonance reloading switches and the second low-pass filter N parallel-connected cross-two upstream capacitors are replaced by their own, each containing the series connection of a capacitor τι member, in whose cross branches each contain a switch unc tors and a switch, existing four-pole 55 in whose series branch an ohmic resistor is arranged is, between their input during the Re located in the output longitudinal branch
gangsklemmen ein erster Kondensator und zwischen deren Ausgangsklemmen ein weiterer Kondensator liegt, und bei der die in den Querzweigen liegenden Schalter der Reihe nach periodisch miii einer Schalt- 6 frequenz, die den /V-ten Teil der Taktfrequenz fT beträgt, und mit einer gegenseitigen Phasenverschiebung vom Wert 2 π/Ν, entsprechend einer zeitlichen Verschiebung um den Wert l//r, geschaltet werden, wirdoutput terminals a first capacitor and between its output terminals another capacitor, and in which the switches located in the shunt branches are sequentially periodic with a switching frequency that is the / V-th part of the clock frequency f T , and with a mutual Phase shift of the value 2 π / Ν, corresponding to a time shift by the value l // r , will be switched
sonanzumladeschalter ersetzt ist durch einen Verstär ker mit einem im Querzweig nachgeschalteten Schal ter, und wenn dabei der im Eingangsquerzweig de π-Gliedes liegende Schalter geschaltet wird wie de ursprünglich im Ausgangslängszweig gelegene Schal ter, während der im Ausgangsquerzweig des π-Gliede liegende Schalter wenigstens zeitweise geschlossei wird zwischen den Schließungszeiten der Ursprungsonanzumladeschalter is replaced by an amplifier ker with a downstream switch in the cross branch, and if the one in the input cross branch de The switch located in the π-element is switched like the scarf originally located in the output longitudinal branch ter, while the one in the output transverse branch of the π-term Switches that are lying on the ground are closed at least temporarily between the closing times is the origin
entsprechend der ersten Möglichkeit diese Aufgabe 65 Hch im Längszweig gelegenen Schalter, und wenn deaccording to the first possibility, this task 65 Hch in the series branch switch, and if de
gemäß der Erfindung dadurch gelöst, daß die Schal- dem Verstärker im Querzweig nschgeschaltete Schalsolved according to the invention in that the switching amplifier in the shunt branch connected switch
ter einseitig auf Massepotential liegende Schalter ter komplementär zu dem im Eingangsquerzweig deter on one side at ground potential switch ter complementary to the one in the input transverse branch de
tind und zur Trennung von Eingang und Ausgang π-Gliedes liegenden Schalter geschaltet wird.tind and is switched to separate input and output π-element lying switch.
Eine weitere Einsparung von Schaltern wird noch ganz bestimmten Zuordnung, vor sich geht. Die Schal- sAnother saving on switches is still very specific mapping that is going on. The scarf s
dann erzielt, wenn der Längszweig der Vierpolschal- ter selbst können in an sich bekannter Weise als b then achieved when the series branch of the four-pole switch itself can be used in a manner known per se as b
tung in M parallelgeschaltete einzelne Längszweige elektronische Schalter ausgebildet sein, die einer inte- ddevice in M parallel-connected individual series branches electronic switches, which are an inte- d
aufgespalten ist, an die je N Querkondensatoren an- grierten Technik zugänglich sind. Die Schalter und dis split, to which N shunt capacitors attached technology are accessible. The switches and d
geschlossen sind, und wenn je M Querkondensatoren 5 die zu ihrer Steuerung erforderlichen Mittel sind im ζare closed, and if each M shunt capacitors 5 the means necessary to control them are in ζ
einerseits mit den M unterschiedlichen einzelnen einzelnen nicht mehr dargestellt, da ales zum Ver- νon the one hand with the M different individual individual no longer shown, since everything to the ver ν
Längszweigen und andererseits mit einem gemein- ständnis des Erfindungsgegenstandes an sich nichts iiLongitudinal branches and, on the other hand, nothing in common with the subject matter of the invention ii
samen, in Serie liegenden Schalter verbunden sind. beitragen würde. Die im Längszweig 6 liegenden gseeds are connected in series switches. would contribute. The g
Nachstehend wird die Erfindung an Hand von Schalter SA und SB können beispielsweise als spulen- c1 The invention is described below using switches S A and S B , for example, as spulen- c 1
Ausführungsbeispielen noch näher erläutert. In der io lose Resonanzumladeschalter ausgebildet sein, wie iEmbodiments explained in more detail. Be formed in the io loose resonance charge switch, as i
Zeichnung zeigt sie z.B. durch die deutsche Patentschrift 12 27 079 cThe drawing shows it e.g. through the German patent specification 12 27 079 c
F i g. 1 eine Schaltung nach der Erfindung, und die deutsche Auslegescririft 12 82 728 bekanntge-F i g. 1 a circuit according to the invention, and the German Auslegescrift 12 82 728 known-
Fig. 2 das zur Schaltung nach Fig. 1 gehörige worden sind. ίFig. 2 have been associated with the circuit of FIG. ί
Impulsdiagramm, Im Schaltdiagramm der l·* i g. 2, das die jeweiligen gPulse diagram, In the circuit diagram of the l · * i g. 2, which the respective g
Fig. 3 eine Ausführung mit einseitig geerdeten 15 Schaltzustände der einzelnen Schalter in Abhängig-Fig. 3 shows an embodiment with 15 switching states of the individual switches that are earthed on one side, depending on
Schaltern, keit von der Zeit t zeigt und das für ein Ausführungs- ISwitches, speed from time t and that for an execution I
F i g. 4 eine weitere Schaltungsvariante mit unter- beispiel mit N = 3 Schaltern S1 bis S3 im Querzweig jF i g. 4 shows a further circuit variant with, for example, N = 3 switches S 1 to S 3 in shunt branch j
teil tem Längszweig, gezeichnet ist, wird durch die ausgezogenen Linien 9 >part system longitudinal branch, is drawn, is indicated by the solid lines 9>
F i g. 5 zur Schaltung nach F i g. 4 gehörende Im- der sperrende und durch die gestrichelten Linien 8 <F i g. 5 for the circuit according to FIG. 4 belonging to the blocking and the dashed lines 8 <
pulsdiagramme. ao der leitende Zustand der Schalter kenntlich gemacht. <pulse diagrams. ao the conductive state of the switch is indicated. <
Die Schaltung nach F i g. 1 besteht aus einem Vier- Zur besseren Übersicht sind die Schaltzustände der : pol 11, dessen Eingangsklemmen mit 1 und 1' und einzelnen Schalter übereinander gezeichnet. Die im dessen Ausgangsklemmen mit 2 und 2' bezeichnet Längszweig liegenden Schalter SA und SB werden im sind. Das an den Vierpol 11 gelangende Signal kommt Rhythmus einer Taktfrequenz jT periodisch geschal- : beispielsweise von einer Signalquelle 3, deren Innen- as tet, die zur Taktfrequenz /r gehörende Taktperiode ! widerstand mit 4 bezeichnet ist, und wird von einem l//7 bedeutet also den zeitlichen Abstand, beispiels- : dem Vierpol 11 vorgeschalteten Tiefpaß 10 auf Fre- weise des Schließungsbeginns zweier aufeinanderfolquenzen unterhalb der Grenzfrequenz des Tiefpasses, gender Schaltvorgänge der Schalter SA und SB. Die z. B. 4 kHz, begrenzt. An die Ausgangsklemmen 2, 2' Schließungszeit rs der Schalter S4 und S8 muß kurz des Vierpols 11 ist ein weiterer Tiefpaß 10' geschaltet, 30 sein im Verhältnis zur Taktperiode l/jT, außerdem der ebenso wie der am Eingang liegende Tiefpaß 10 dürfen sich die Schließungs:'.eiten der Schalter S4 und ausgeiunrt sein kann. Die 'lietpasse aO und 10' lassen SB nicht überlappen, wie dies durch die gestrichelten sich beispielsweise in bekannter Weise nach Art von Linien 13 und 14 kenntlich gemacht ist. Die in den sogenannten aktiven /iC-Tiefpässen in integrierter Querzweigen liegenden Schalter S1 bis S3 bzw. allge-Technik ausführen. Am Ausgang des Tiefpasses 10 35 mein ausgedrückt S1 bis SA, werden der Reihe nach liegt der Lastwiderstand 5, durch den eine an sich be- mit einer Schaltfrequenz geschaltet, die den N-ten Teil liebig ausgebildete Schaltung dargestellt werden soll, der Taktfrequenz fT beträgt, d. h., nach der Zeit N fT sofern diese Schaltung geeignet ist, das vom Tiefpaß beginnt für den jeweils gleichen Schalter der neuer-10' abgegebene Signal in geeigneter Weise weiterzu- liehe Schaltvorgang. Außerdem erfolgt der Schaltverarbeiten. Der Vierpol 11 selbst besteht nur aus 40 Vorgang dieser Schalter mil einer gegenseitigen Pha-Schaltern und Kondensatoren und beginnt mit einem senverschiebung vom Wert 2π/Ν, entsprechend einer im Eingangsquerzweig zwischen den Eingangsklem- gegenseitigen Verzögerungszeit von l//r, wie dies für menl, 1' liegenden Kondensator CA. Im Ausgangs- die Schalter S2 und S, kenntlich gemacht ist. Die querzweig, d. h. also zwischen den Ausgangsklem- Schließungszeit eines jeden im Querzweig liegenden men 2, 2' des Vierpols 11 liegt ein weiterer Konden- 45 Schalters ist so bemessen, daß sie die Schließungssator CB, dessen Kapazitätswert mit dem Kapazitäts- dauer des im Ausgangslängszweig liegenden Schalters wert des im Eingangsquerzweig liegenden Konden- SB und die darauf folgende Schließungsdauer des im sators CA übereinstimmt. Im Längszweig 6 ist dem Eingangslängszweig liegenden Schalters SA umfaßt. Kondensator CA ein Schalter S^ nachgeschaltet, ent- In Fig. 2 ist dies für den Schalter S1 durch die gesprechend ist dem Kondensator C8 ein im Längszweig 5° strichelten Linien 15 und 16 kenntlich gemacht. liegender Schalter SB vorgeschaltet Zwischen den Wenn die Schaltvorgänge der Reihe nach die strich- Schaltern SA und SB sind in dem mit 11 bezeichneten punktierte Linie 17 erreicht haben, ist ein vollstän- ; Vierpol W Querzweige vorgesehen, die je aus der diger zyklischer Durchlauf abgeschlossen, der ent-SerienscJaltung eines Kondensators und eines Schal- sprechend rechts der strichpunktierten Linie wieder- ters bestehen. So ist dem Kondensator C1 der Schal- 55 um mit einem neuerlichen Schließen des Schalters S1 ter S1, dem Kondensator Ct der Schalter S2, dem beginnt The circuit according to FIG. 1 consists of a four- For a better overview, the switching states of: pole 11, its input terminals with 1 and 1 'and individual switches are drawn one above the other. The switches S A and S B located in its output terminals with 2 and 2 'designated series branch are in the. The signal coming to the quadrupole 11 comes to the rhythm of a clock frequency j T periodically switched: for example from a signal source 3, whose internal as tet, the clock period belonging to the clock frequency / r! resistor is designated by 4, and from a l // 7 thus means the time interval beispiels-: the quadrupole 11 upstream low-pass filter 10 aufeinanderfolquenzen on frequency as the closure start of two below the cutoff frequency of the low-pass filter, gender switching operations of the switches S A and S B. The z. B. 4 kHz, limited. At the output terminals 2, 2 'closing time r s of the switches S 4 and S 8 , a further low-pass filter 10' must be connected to the quadrupole 11, 30 in relation to the clock period l / j T , as well as the low-pass filter at the input 10 may be the closing: '. Side of the switch S 4 and can be turned off. The 'lietpasse aO and 10' do not allow S B to overlap, as is indicated by the dashed lines, for example, in a known manner in the manner of lines 13 and 14. The switches S 1 to S 3 or general technology, which are located in the so-called active / iC low-pass filters, are integrated in cross-branches. At the output of the low-pass filter 10 35, in other words, S 1 to S A , the load resistor 5 is in sequence, through which a switching frequency is switched that the Nth part of the arbitrarily designed circuit is to be represented, the clock frequency f T is, that is, after the time N f T, provided that this circuit is suitable, the new-10 'emitted signal from the low-pass filter begins in a suitable manner for the same switch. In addition, the switching processing takes place. The quadrupole 11 itself consists of only 40 processes of these switches with a mutual phase switch and capacitors and begins with a shift of the value 2π / Ν, corresponding to a mutual delay time of l // r in the input branch between the input terminals, as is the case for menl , 1 'lying capacitor C A. In the output the switches S 2 and S are identified. The transverse branch, ie between the output terminal closing time of each men 2, 2 'of the quadrupole 11 located in the transverse branch, is another capacitor 45 switch is dimensioned so that it connects the closing sensor C B , whose capacitance value corresponds to the capacitance duration of the im Output longitudinal branch switch value of the capacitor S B located in the input transverse branch and the subsequent closing duration of the capacitor C A coincides. In the longitudinal branch 6, the input longitudinal branch lying switch S A is included. A capacitor C, a switch S ^ downstream corresponds to Fig. 2, this is for the switch S 1 by the gesprechend the capacitor C is indicated 8, a dashed line 5 in longitudinal lines 15 and 16 °. lying switch S B upstream of the intermediate When the switching operations of the sequence, the dash switches S A and S B are reached in the region labeled 11-dash line 17, is a completeness; Four-pole W shunt branches are provided, each of which consists of the diger cyclic passage, the de-series connection of a capacitor and a circuit again to the right of the dash-dotted line . Thus, the capacitor C 1 is the switch with a renewed closing of the switch S 1 ter S 1 , the capacitor C t is the switch S 2 , which begins
KondensatorC3 der Schalters, und schließlich dem Der gewissermaßen als Ladekondensator wirkende Capacitor C 3 of the switch, and finally the the certain extent acting as charging capacitor
Kondensator Cn der Schalter Sn in Serie nachgeschal- Kondensator CA (vgl. F i g. 1) wird entsprechend den Capacitor C n, the switch S n in series, capacitor C A (see FIG. F i g. 1) is according to the
tet Die gestrichelte Linie 7 soll kenntlich machen. Regeln des Abtasttheorems über den Schalter S,, in tet The dashed line 7 is intended to indicate . Rules of the sampling theorem via the switch S ,, in
daß je nach den an die Verzögeningsschaltung ge- 60 Verbindung mit den Schaltern S1 bis Sn N-mal je that depending on the connection to the switches S 1 to S n N times each
stellten Anforderungen noch weitere aus einem Kon- Sekunde entladen. Damit wird eine während einer made further requests from a Kon- second unloaded. This becomes a during a
densator und einem Schalter bestehende Serienkom- Öffnungszeit des Schalters SA auf den Kondensator capacitor and a switch existing serial com- opening time of the switch S A on the capacitor
binationen im Querzweig angeordnet sein können, CA aufgebrachte Ladung χ (ί) während der folgenden binations in the transverse branch can be arranged, C A applied charge χ (ί) during the following
N ist in jedem Fall eine ganze Zahl. Schließungszeit des Schalters S4 umgeladen, und zwar N is an integer in each case. Closing time of switch S 4 reloaded, namely
tungsdiagramms ist die Wirkungsweise der Schaltung Durch das Schließen des Schalters S8 wird'entspre- The circuit diagram shows how the circuit works. Closing switch S 8 results in
zu erkennen, für die es wesentlich ist, daß das chend der gestrichelten Linie 15 in F i g. 2 die am to recognize, for which it is essential that the corresponding to the dashed line 15 in F i g. 2 the on
Schließen und öffnen der einzelnen Schalter in einer Kondensator C1 liegende Ladung auf den Konden- Closing and opening of the individual switches in a capacitor C 1 charge lying on the condenser
7 87 8
satorCß verbracht und damit der Kondensator C1 ent- werden, daß der Schalter S" komplementär zu dem laden. Da die Schließungszeit des Schalters S1 auch im Eingangsquerzweig des π-Gliedes 20 liegenden die Schließungsdauer des Schalters SA umfaßt, wird Schalters S' geschaltet wird, d. h., es muß der Schalder Kondensator C1 in diesem Zeitraum, d. h. also ter S'" dann geöffnet sein, wenn der Schalter 5' gezwischen den gestrichelten Linien 14 und 16, wieder- 5 schlossen ist, und umgekehrt. Während der Ladephase um geladen und entnimmt dem Kondensator CA seine eines der Kondensatoren C1 bis Cn ist also S'" stets momentane Ladung. Genau die gleichen Überlegun- leitend, während 5' und 5" offen sind, und während gen gelten auch für die Schalter S2 und S1, so daß der Öffnungszeit von S'" wird der Ladungszustand die auf dem Kondensator CA während der Abtast- eines der Kondensatoren C1 bis Cn über den Verintervalle gesammelten Ladungen der Reihe nach auf io stärker mit vorzugsweise hochohmigem Eingang an die Speicherkondensatoren C1 bis Cn und schließlich den Ausgangstiefpaß weitergegeben, und während der zeitverzögert der Reihe nach wieder auf den Konden- Schließungszeit von S" wird der Ladungszustand eines sator Cß verbracht werden. Die Dauer dieses Vor- der Kondensatoren C, bis Cn gelöscht. Im übrigen ganges, d. h. also die erzielbare Verzögerungszeit, gelten auch für dieses Ausführungsbeispiel die an hängt von der Zahl N der verwendeten Speicher- 15 Hand der Schaltung nach F i g. 1 in Verbindung mit kondensatoren und von der Wahl der Abstände der dem Schaltdiagramm nach F i g. 2 bereits angestellten jeweils aufeinanderfolgenden Schallvorgänge ab. Eine Überlegungen. Eine Realisierung der Schaltung nach verhältnismäßig große einstellbare Veränderung in F i g. 3 erfordert zwar gegenüber der Schaltung nach der Länge der Verzögerungszeit läßt sich dann er- F i g. 1 einen z\ sätziichen Schalter, hat jedoch anerreichen, wenn die Schließungsdauer der im Quer- ao dererseits den Vorteil, daß, wie bereits erwähnt, alle zweig des Vierpols 11 liegenden Schalter derart ge- Schalter einseitig auf Erdpotential gelegt werden wählt ist, daß sie nahezu eine Taktperiode l//r der können. Der Widerstand R ist in seinem Widerstands-Taktfrequenz /r beträgt; es ist dabei lediglich darauf wert so groß bemessen, daß sich die Kondensatoren zu achten, daß die Phase der Schaltfunklionen der C1 bis C^ während der verhältnismäßig kurzen OfT-Schalter SA und SB zueinander veränderbar ist, was 45 nungszeit von S'" nicht über den Schalter 5" entladen sich dadurch erreichen läßt, daß die Steuerung der können. Die durch den Widerstand R verursachte Schalter SA und SB nicht durch eine starre Zuord- Dämpfung wird dann im ausgangsseitig nachgeschalnung der Schaltvorgänge erfolgt, sondern durch eine teten Verstärker A, der als Entkopplungsverstärker einstellbare Steuervorrichtung, die es gestattet, die wirkt, wieder ausgeglichen. Darüber hinaus brauchen Schaltvorgängc der Schalter SA und S8 zeitlich gegen- 3° auch an den dem Ausgang 2" nachzuschaltenden einander zu verschieben. Tiefpaß keinerlei besondere Anforderungen gestell)satorCß and thus the capacitor C 1 are discharged, that the switch S "is complementary to the charge. Since the closing time of the switch S 1 also includes the closing time of the switch S A , which is in the input branch of the π-element 20, switch S 'is is switched, ie the switch capacitor C 1 must be open during this period, ie the S '" when the switch 5' between the dashed lines 14 and 16 is closed again, and vice versa. During the charging phase, one of the capacitors C 1 to C n is charged and removed from the capacitor C A , so S '"is always a momentary charge. Exactly the same considerations apply while 5' and 5" are open, and while conditions also apply for the switches S 2 and S 1 , so that the opening time of S '" , the state of charge of the charges accumulated on the capacitor C A during the sampling of one of the capacitors C 1 to C n over the interval intervals increases to io preferably high-impedance input to the storage capacitors C 1 to C n and finally the output low-pass filter, and during the time-delayed sequence back to the condensate closing time of S ", the state of charge of a capacitor C ß will be spent. The duration of this before the capacitors C until C n is cleared. In other respects, ie the achievable delay time, also apply to this exemplary embodiment, which depends on the number N of the memory used in the circuit according to FIG. 1 in connection with capacitors and on the choice of the distances between the circuit diagram according to FIG. 2 already employed successive sound processes. One consideration. A realization of the circuit according to a relatively large adjustable change in FIG. 3 requires compared to the circuit according to the length of the delay time can then be obtained. 1 has an additional switch, but has the advantage that, as already mentioned, all branches of the four-pole switch 11 are connected to earth potential on one side in such a way that they are closed for the duration of the closure almost a clock period l // r the can. The resistance R is in its resistance clock frequency / r ; It is only important to ensure that the capacitors are sized so that the phase of the switching functions of C 1 to C ^ can be changed during the relatively short OfT switches S A and S B , which means that S '"Do not discharge via switch 5" can be achieved by controlling the. The switches S A and S B caused by the resistor R are not compensated for by a rigid assignment attenuation in the switching operations on the output side, but by an amplifier A , the adjustable control device as a decoupling amplifier that allows it to act . In addition, switching operations of the switches S A and S 8 need to be shifted in time against each other, including those to be connected downstream of output 2.
Wie aus F i g. 1 zu erkennen ist, sind die im Ein- werden, da bei diesem Schaltungsaufbau keinerleiAs shown in FIG. 1 can be seen, they are in the process of being turned on, as there are no
gangs- und Ausgangslängszweig liegenden Schalter Kondensator — wie der ursprüngliche KondensatorInput and output longitudinal branch switch capacitor - like the original capacitor
SA und SB sogenannte hochliegende Schalter, d. h. CB — entladen werden muß. S A and S B so-called high-lying switches, ie C B - must be discharged.
also, beide Anschlußklemmen dieser Schalter haben zs Bei der Schaltung nach Fig. 1 läßt sich eine wei-so, both terminals of these switches have zs. In the circuit according to FIG.
gegenüber dem Bezugspotential, beispielsweise dem tere Einsparung von Schaltelementen noch dadurchcompared to the reference potential, for example the tere saving of switching elements still thereby
Erdpotential, eine Spannung und sind nicht wie die erzielen, daß der Längszweig der Vicrpolschaltung 11Ground potential, a voltage and are not like that achieve that the series branch of the Vicrpol circuit 11
Schalter S1 bis Sn einseitig geerdet. Solche hochlie- in M parailelgeschaltete einzelne Längszweige aufge-Switches S 1 to S n grounded on one side. Such upright individual series branches connected in parallel in M
genden Schalter sind mitunter unerwünscht, da ihre spalten wird, an die N Querkondensatoren ange-These switches are sometimes undesirable because their gaps are connected to the N shunt capacitors.
Realisierung in elektronischer Bauweise gegebenen- 40 schlossen sind. Dabei müssen je M Querkondensa-Realization in electronic construction given- 40 are closed. For each M transverse condensate
falls zu Schwierigkeiten hinsichtlich der Erdungs- toren einerseits mit den M unterschiedlichen einzel-if difficulties arise with regard to the earthing gates on the one hand with the M different individual
verhältnisse führen kann. Dieser Schwierigkeit läßt nen Längszweigen und andererseits jeweils mit einemcircumstances can lead. This difficulty leaves NEN longitudinal branches and on the other hand each with one
sich erforderlichenfalls durch eine der Schaltung gemeinsamen in Serie liegenden Schalter verbundenif necessary connected by a common switch in series with the circuit
nach Fig. 3 entsprechende Aufbauweise begegnen. sein.according to Fig. 3 encounter a corresponding structure. being.
Fig. 3 läßt wiederum den Vierpol 11 erkennen. 45 Ein entsprechendes Ausführungsbeispiel ist inFig. 3 again shows the quadrupole 11. 45 A corresponding embodiment is shown in
dessen Eingangsklemmen mit 1 und 1' und dessen Fig. 4 gezeigt, bei der M den Wert 4 hat. d.h., derits input terminals with 1 and 1 'and its FIG. 4 is shown, in which M has the value 4. ie, the
Ausgangsklemmen mit 2 und 2' bezeichnet sind. Im Längszweig ist in vier parallelliegende einzelneOutput terminals are labeled 2 and 2 '. In the longitudinal branch there are four parallel individual ones
Querzweig liegen wiederum die Serienschaltungen Längszweige 6a, 6 b, 6 c und 6d aufgespalten. Zwi-In turn, the series circuits series branches 6a, 6b, 6c and 6d are split up across the branch. Between
aus den Kondensatoren C1 und S1 bis Cn und Sn. sehen den Eingangsklemmen 1, 1' des Vierpols 11from the capacitors C 1 and S 1 to C n and S n . see the input terminals 1, 1 'of the quadrupole 11
Abweichend von der Schaltung nach F ΐ g. 1 sind der 50 liegt wiederum der Kondensator CA, zwischen denDeviating from the circuit according to F ΐ g. 1 are the 50 in turn is the capacitor C A , between the
Schalter SA und der ihm vorgeschaltete Kondensator Ausgangsklemmen 2, 2' der Kondensator CB. Ab-Switch S A and the capacitor connected upstream of it, output terminals 2, 2 'of the capacitor C B. Away-
C4 durch die strichpunktiert eingerahmte Schaltung weichend von der Schaltung nach F i g. 1, ist bei deiC 4 by the circuit framed by dash-dotted lines deviating from the circuit according to FIG. 1, is at dei
20 und der Schalter S8 und der Kondensator Cn Schaltung nach F i g. 4 der Schalter SA durch viei20 and the switch S 8 and the capacitor C n circuit according to FIG. 4 the switch S A through viei
durch die strichpunktiert eingerahmte Schaltung 21 eingangsseitig parallelgeschaUete Schalter S1. S2, S= switch S 1 connected in parallel on the input side by the circuit 21 framed by dash-dotted lines. S 2 , S =
ersetzt. Die Schaltung 20 besteht aus einem .-r-Glied. 55 und S4 ersetzt, die ausgangsseitig an die Längszweigereplaced. The circuit 20 consists of a.-R element. 55 and S 4 replaced, the output side to the series branches
in dessen Querzweigen die Schalter S' und S" ange- 6 a, 6 b, 6 c und 6d angeschlossen sind. Entsprechendin whose shunt branches the switches S 'and S "are connected - 6 a, 6 b, 6 c and 6d . Correspondingly
ordnet sind. Die Schaltung 21 besteht aus einem Ver- ist auch der Schalter S8 durch vier Schalter S5, S*, S are arranged. The circuit 21 consists of a ver is also the switch S 8 through four switches S 5 , S *, S
stärker A, dem im Querzweig der Schalters'" nach- und SB ersetzt, die auf der einen Seite mit den ein·stronger A, after which in the cross branch of the switch '"and replaces S B , which on one side with the one ·
geschaltet ist. Die Schaltung nach Fig. 3 hat dann zelnen Längszweigleitungen 6a bis 6ά verbündetis switched. The circuit according to FIG. 3 has then connected individual series branch lines 6a to 6ά
die gleiche Wirkungsweise wie die Schaltung nach 60 sind und die ausgangsseitig unmittelbar parallel gethe same mode of operation as the circuit according to 60 and the output side directly ge in parallel
Fig. 1, wenn der im Eingangsquerzweig des .-r-Glie- schaltet sind und zum Kondensator C0 bzw. zur AusFig. 1, when the in the input branch of the.-R-Glie- are switched and to the capacitor C 0 or to off
des 20 liegende Schalter S' genauso geschaltet wird gangsklemme 2 führen. An die M Längszweigleitunof the 20 lying switch S 'is switched in the same way, input terminal 2 will lead. To the M Längzweigleitun
wie der ursprünglich im Ausgangslängszweig gelegene gen sind je N Querkondensatoren angeschlossen, un<like the gene originally located in the output longitudinal branch, N shunt capacitors are connected to each, un <
Schalter SB, während der im Ausgangsquerzweig des zwar an die Längszweigleitung 6 a die Kondensator«Switch S B , while the capacitor in the output cross branch of the series branch line 6 a «
JT-Gliedes 20 liegende Schalter S" wenigstens zeit- 65 C1, C,„, C1, und C14, entsprechend an die LeitunJT element 20 lying switch S "at least temporarily 65 C 1 , C,", C 1 , and C 14 , corresponding to the line
weise geschlossen wird zwischen den Schließungs- 66 die Kondensatoren C21, C22, C2, und C24, an dibetween the closing 66, the capacitors C 21 , C 22 , C 2 , and C 24 are closed at di
zeiten der ursprünglich im I^ängszweig gelegenen leitung 6c die Kondensatoren C„, C,„, C„ und C5 At the time of the line 6c originally located in the longitudinal branch, the capacitors C ", C,", C "and C 5
Schalter Sj und Sn. Weiterhin muß darauf geachtet und schließlich an die Leitung 6d die KondensatoreSwitch Sj and S n . Furthermore, care must be taken and, finally, the condensers connected to line 6d
C41, C42, C43 und C44. Je M Querkondensatoren, in F i g. 4 also je vier Querkondensatoren, der unterschiedlichen Längszweige 6a bis 6d sind mit einem gemeinsamen in Serie liegenden Schalter verbunden, der einseitig geerdet ist und zu der im Vierpol 11 durchgehenden Verbindung zwischen den Klemmen 1' und T führt. Wegen der Aufspaltung in vier Längszweige sind in der Schaltung nach F i g. 4 demzufolge vier Schalter S1 bis S4 vorgesehen, durch die jeweils vier Kondensatoren zusammengefaßt werden. Aus diesem Grund sind die Kondensatoren C11, C21, C31 und C41 ausgangsseitig parallel geschaltet und über den Schalter S1 verbunden, entsprechend die Kondensatoren C12, C22, C32 und C4i dem Schalter S., zugeordnet, die Kondensatoren C13, Cä3, C3S und C13 dem Schalter Ss und schließlich die Kondensatoren C14, C24, C34 und C44 dem Schalter S4 jeweils als als Serienschalter zugeordnet. Die Schaltung hat den Vorteil, daß sich beispielsweise bei Verwendung von sechzehn Kondensatoren gegenüber der Schaltung nach F i g, 1 bei Verwendung von nur sechs zusätzlichen Schaltern die vierfache Verzögerungszeit erzielen läßt.C 41 , C 42 , C 43 and C 44 . Each M shunt capacitors, in F i g. 4 each four shunt capacitors of the different series branches 6a to 6d are connected to a common switch in series, which is earthed on one side and leads to the continuous connection between terminals 1 'and T in quadrupole 11. Because of the division into four series branches, in the circuit according to FIG. 4 accordingly four switches S 1 to S 4 are provided, through which four capacitors are combined. For this reason the capacitors C 11 , C 21 , C 31 and C 41 are connected in parallel on the output side and connected via the switch S 1 , correspondingly the capacitors C 12 , C 22 , C 32 and C 4i are assigned to the switch S. Capacitors C 13 , C 3 , C 3S and C 13 are assigned to switch S s and finally capacitors C 14 , C 24 , C 34 and C 44 are assigned to switch S 4, each as a series switch. The circuit has the advantage that, for example, when sixteen capacitors are used, four times the delay time can be achieved compared to the circuit according to FIG. 1 when only six additional switches are used.
Auch beim Ausführungsbeispiel nach F i g. 4 lassen sich die spannungsmäßig hochlieg°.nden Schalter S1 bis S8 durch n-GHeder bzw. durch einen Verstärker und einen nachgeschalteten Querschalter entsprechend den Schaltungen 20 und 21 in F i g. 3 ersetzen.Also in the embodiment according to FIG. 4, the high voltage switches S 1 to S 8 can be switched by n-GHeder or by an amplifier and a downstream cross switch corresponding to the circuits 20 and 21 in FIG. 3 replace.
In F i g. 5 a und 5 b sind noch zwei mögliche Schaltdiagramme für die einzelnen Schalter nach F i g. 4 gezeigt. Wie beim Schakdiagramm nach F i g. 2 bedeuten die gestrichelten Linien 8 wiederum den leitenden und die ausgezogenen Linien 9 den nichtleitenden Zustand der einzelnen Schalter. Aus F i g. 5 a ist zu erkennen, daß die Schließungsdauer der Schalter S1 bis S4 wiederum so gewählt ist, daß sie jeweils die Schließungszeit des im Eingangszweig und im Ausgangszweig einer Längsleitung liegenden Schalters umfaßt. In F i g. 5 a heißt das, daß der Schalter S1 über die Schaltvorgänge der Schalter S1 und S5 hinweg geschlossen ist. Diese Überlegungen gelten auch für die Schalter S2 und S* und entsprechend für die Schalter S2 bis S4. Das Schaltdiagramm ist in F i g. 5 a nur für die Schalter S1, S3, S2, S« und S1, S2 In Fig. 5 a and 5 b are two possible circuit diagrams for the individual switches according to FIG. 4 shown. As with the Schak diagram according to FIG. 2, the dashed lines 8 in turn denote the conductive state and the solid lines 9 denote the non-conductive state of the individual switches. From Fig. 5 a it can be seen that the duration of the closing of the switches S 1 to S 4 is again selected so that it includes the respective closing time of the switch located in the input branch and in the output branch of a longitudinal line. In Fig. 5 a means that the switch S 1 is closed over the switching operations of the switches S 1 and S 5 . These considerations also apply to switches S 2 and S * and correspondingly to switches S 2 to S 4 . The circuit diagram is in FIG. 5 a only for switches S 1 , S 3 , S 2 , S «and S 1 , S 2
ίο dargestellt, da die übrigen Schalter jeweils nur in entsprechender Weise phasenverschoben schalten.ίο shown, since the other switches are only in the corresponding Switch wise out of phase.
Wie aus F i g. 5 b zu erkennen ist, läßt sich die Ladungsfolge und damit die Schallfolge in den einzelnen Längszweigen 6 a bis 6 rf auch anders gestalten.As shown in FIG. 5 b can be seen, the charge sequence and thus the sound sequence in the individual longitudinal branches 6 a to 6 rf can also be designed differently.
In diesem Fall sind beispielsweise die Schalter S1, S6 dann geschlossen, wenn die Schalter S2 und S7 geöffnet sind, und umgekehrt. In diesem Falle werden nacheinander die an der Leitung 6a liegenden Kondensatoren geladen und gleichzeitig nacheinander die an der Leitung 6b liegenden Kondensatoren entladen. Die Schaltdauer und die Schaltfolge der im Querzweig liegenden Schalter S1 bis S4 sind wiederum wie beim Schaltdiagramm nach F i g. 5 a. Das in F i g. 5 a gezeigte Schaltdiagramm ergibt die maxi-In this case, for example, switches S 1 , S 6 are closed when switches S 2 and S 7 are open, and vice versa. In this case, the capacitors on line 6a are charged one after the other and, at the same time, the capacitors on line 6b are discharged one after the other. The switching duration and the switching sequence of the switches S 1 to S 4 located in the shunt branch are again as in the switching diagram according to FIG. 5 a. The in Fig. The circuit diagram shown in 5 a results in the maximum
s5 male Verzögerungszeit, während das in F i g. 5 b gezeigte Schaltdiagramm ungefähr die 0,75fache maximal erreichbare Verzögerungszeit ergibt. Bei der Anordnung nach F i g. 4 ist die erforderliche Anzahl der Schalter etwa 3 · YN', wenn N die Anzahl der insgesamt verwendeten Kondensatoren bedeutet. Es kann somit durch einen derartigen Schaltungsaufbau für Werte N > 4 ein wirtschaftlicherer Schaltungsaufbau erzielt werden, da dann die Anzahl der erfTclerl'rhen Schalter peringer wird als bei dem in Fig. 1 dargestelltenAusführungsbeispiel.s5 times the delay time, while the one shown in FIG. The circuit diagram shown in FIG. 5 b results in approximately 0.75 times the maximum achievable delay time. In the arrangement according to FIG. 4, the required number of switches is about 3 * YN ', when N is the total number of capacitors used. A more economical circuit structure can thus be achieved by such a circuit structure for values N> 4, since the number of switches required is then less than in the exemplary embodiment shown in FIG.
Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691931988 DE1931988C3 (en) | 1969-06-24 | Circuit arrangement consisting of switches and capacitors for delaying electrical signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691931988 DE1931988C3 (en) | 1969-06-24 | Circuit arrangement consisting of switches and capacitors for delaying electrical signals |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1931988A1 DE1931988A1 (en) | 1971-01-07 |
DE1931988B2 DE1931988B2 (en) | 1976-04-01 |
DE1931988C3 true DE1931988C3 (en) | 1976-11-11 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0032737B1 (en) | Electrical filter circuit using at least one simulated inductance, comprising controlled switches, capacitors and amplifiers | |
DE3706104A1 (en) | METHOD AND CIRCUIT ARRANGEMENT FOR MULTIPLEXING A DIGITALLY PROGRAMMABLE CAPACITIVE ELEMENT | |
DE3525395C2 (en) | ||
DE3022252C2 (en) | Electrical filter circuit for processing analog scanning signals | |
DE2643704A1 (en) | TRANSVERSAL FILTER WITH AT LEAST ONE ANALOG SLIDING REGISTER AND PROCEDURE FOR ITS OPERATION | |
DE3634637C2 (en) | Differential switched capacitor integrator with a single integration capacitor | |
DE1959870C3 (en) | Capacitive memory circuit | |
DE2431580C2 (en) | Memory circuit | |
DE2926842C2 (en) | A circuit for reading electric charge currents and a charge transfer filter using this circuit | |
DE2851111C2 (en) | Two-dimensional analog memory arrangement | |
DE1931988C3 (en) | Circuit arrangement consisting of switches and capacitors for delaying electrical signals | |
DE1537975A1 (en) | Switching arrangement to reduce the effects of positive feedback noise in multi-phase gate circuits | |
DE102010048677A1 (en) | Circuit for measuring discharge time of capacitor, has capacitor unloaded by low impedance switching of electronic switches, and measuring resistor connected with charge electrode of capacitor through electronic switches | |
DE69718378T2 (en) | Analog FIFO memory | |
DE3246176A1 (en) | DEVICE COMPENSATION DEVICE IN AN AMPLIFIER CIRCUIT | |
DE2933667C3 (en) | Lossy sampling integrator with electronic switches. especially for the implementation of clocked active filter circuits | |
DE1931988B2 (en) | Solid state switches and capacitors for time delay circuit - has switches and capacitors to provide relative delay based upon clocked input and output stages | |
DE2052519C3 (en) | Logical circuit | |
DE2807817A1 (en) | SEMICONDUCTOR MATRIX OPERATING DEVICE | |
DE2608431C3 (en) | Coilless filter circuit formed from two all-pass elements of the first order | |
EP0007625B1 (en) | Electrical filter network comprising charge transfer device lines with separate charge transfer elements | |
EP1388169A2 (en) | Integrated circuit comprising an energy storage capacitor | |
EP1118006B1 (en) | Method and device for testing capacitors integrated on a semiconductor chip | |
DE3634332C2 (en) | ||
DE60129527T2 (en) | Sample detection method of analog signals and associated detection system |