DE1910677A1 - Logic circuits - Google Patents

Description

Logikschaltungen Die Erfindung befaßt sich mit Verbesserungen an Logikschaltungen oder Logikelementen. Sie befaßt sich insbesondere aber mit solchen transistorisierten Logikschaltungen, welche direkt oder fiber einen Widerstand anaeschlos sen sind und ein NAND-Verhalten (Nicht-Und-Verhalten) sowie ein MOR-Verhalten (Nicht-Oder-Verhalten) aufweisen.Logic Circuits The invention is concerned with improvements in logic circuits or logic elements. In particular, however, it deals with transistorized ones Logic circuits which are connected directly or via a resistor and a NAND behavior (not-and-behavior) as well as a MOR-behavior (not-or-behavior) exhibit.

Zu den Logikschaltungen, das kann als bekannt vorausgesetzt werden, gehören im wesentlichen eine ODER-Schaltung, eine UND-Schaltung sowie eine NICHT-Schaltung.Regarding the logic circuits, this can be assumed to be known essentially include an OR circuit, an AND circuit and a NOT circuit.

Diese Schaltungen können dann zweckmässigerweise derart miteiannder kombiniert werden, daß sich eine Lotikschaltung mit NAND-Verhalten (Nicht-UND-Verhalten) sowie nit NOR-Verhalten (NICHT-ODER-Verhalten) ergibt.These circuits can then expediently cooperate in this way be combined so that a Lotik circuit with NAND behavior (non-AND behavior) as well as nit NOR behavior (NOT-OR behavior) results.

Typisch für die konventionellen Logiskschaltungen, denen ein NAND-Verhalten (NICHT-UND-Verhalten) sowie ein NOR-Verhalten (NICHT-ODER-Verhalten) zugeordnet ist, ist eine transistorisierte Logikschaltung mit direkter Kopplung oder direktem Anschluß.Typical for the conventional logic circuits, which have a NAND behavior (NOT-AND-behavior) as well as a NOR-behavior (NOT-OR-behavior) is a transistorized logic circuit with direct coupling or direct Connection.

Wie aus Fig. 1 zu erkennen ist, besteht eine derartige Schaltung aus einer Reihe von Transistoren mit dem ale;-chen Durchlaßverhalten, beispielsweise aus Transistoren der NPN-Ausführung (gemäß Fig. 1 aus den drei Transistoren TR1 bis TR3. Cleiche anschlüsse, beispielsweise die Emitteranschlüsse dieser Transistoren TR1 bis TR3 werden zur Erdung derart zusammengefaßt, daß sich ein Anschluß ergibt, der an das Betriebs-Referenzpotential gelegt ist. Auch die Kollektoranschlüsse der Transistoren werden derart zusammengefaßt> sich die Ausgangsklemme 1 ergibt. Diese Ausgangsklemme 1 steht über einen Ausgangswiderstand R0 mit einer geeigneten +B-Spannungsquellen-Anschlußklemme 2 in Verbindung.As can be seen from FIG. 1, such a circuit consists of a series of transistors with the ale; -chen conduction behavior, for example from transistors of the NPN version (according to FIG. 1 from the three transistors TR1 to TR3. Same connections, for example the emitter connections of these transistors TR1 to TR3 are combined for grounding in such a way that a Connection results, which is applied to the operating reference potential. Also the collector connections of the transistors are combined in this way> the output terminal 1 results. This output terminal 1 is connected to an output resistor R0 with a suitable one + B voltage source connection terminal 2 in connection.

Die Basisanschlüsse der Transistoren TR1 bis TR3 werden ohne Zwischnschaltung irgendeines anderen Stromkreiselementes mit den jewiligen Anschlußklemmen 3 bis 5 verbunden. Auf diese Eingangsklemmen 3 bis 5 werden die zum Einschalten der Transistoren TR1 bis TR3 benötigten Eingangssignale geschaltet, nämlich eine geeignete Tmpulsspannung, mittels der die zwischen den Basis zonen und den Emitterzonen liegende PN-Schicht oder PN-Verbinddung an Vorspannung gelegt und damit in Durchlaßrichtung leitend gemacht wird, oder, wie dies be dieser Ausführung der herkömmlichen Art geschieht, mittels eines positiven Spannungsimpulses, der einen ganz be-stimmten Wert hat.The base connections of the transistors TR1 to TR3 are connected without any intermediate connection any other circuit element with the respective terminals 3 to 5 connected. These input terminals 3 to 5 are used to switch on the transistors TR1 to TR3 required input signals, namely a suitable pulse voltage, by means of the PN layer lying between the base zones and the emitter zones or PN connection applied to bias voltage and thus conductive in the forward direction is done, or, as is done in this conventional manner, by means of a positive voltage pulse that has a very specific value.

Nachstehend soll nun das Logikverhalten eines in der vorbeschriebenen tleise auserlegten Stromkreises oder einer in der vorgegebenen Weise ausgelegten Schaltung beschrieben werden. Stehen keine EIngangssignale an den Eingangsklemmen 3 bis 5 an,diese Eingangssignale entsprechend der vorerwähnten Impulsspannung, dann sind die bereits erwähnten Eingangsklemmen 3 bis 5 in ihrem Eingangs verhalten derart ausgelegt, daß sie dem Wert "O" einer logischen Binärzahl entsprechen, wohingegen ihr Eingangsverhalten bei Aufsohaltung solcher Einganssignale den Wert tttit einer logischen Binärzahl entspricht.The following is the logic behavior of one of the above-described quietly designed circuit or one designed in the specified manner Circuit to be described. There are no input signals at the input terminals 3 to 5 on, these input signals according to the aforementioned pulse voltage, then the input terminals 3 to 5 already mentioned behave in this way in their input designed to correspond to the value "O" of a logical binary number, whereas their input behavior when such input signals are maintained the value tttit a corresponds to a logical binary number.

Ist auf keine der Anschlußklemmen 3 bis 5 der Transistoren TR1 bis TR3 ein Eingangssignal geschaltet, befinden sich ganz besonders alle Transistoren im "SPERR"-Zustand, dann zeigt die zugehörige Ausgangsklemme 1 (äquivalent zur Spannung der +B-Spannungsquellen-Klemme 2) ein Verhalten, welches dem Wert "1" einer logischen Binärzahl entspricht. T..7enn jedoch die Spannung an der Ausgangsklemme 1 unter dem Wert abfällt, der dann vorhanden ist, wenn das Ausgangsverhalten oder die Ausgangsbedingungen de Wert "1" entsprechen - dies ist insbesondere dann der Falls wenn zum "Einschalten von einem Transistor oder von mehreren Transistoren an einer Anschlußklemme oder an mehreren Anschlußklemmen Eingangssignale anstehen; (bei einem derartigen Zustand fällt die Spannung an der Ausgangsklemme 1 wegen des an heiden Enden des Ausgangswidestandes RO aufkommenden Spannungsabfalles ab), dann ist das Verhalten der Ausgangsklemme 1 derart ausgelegt, daß es dem Wert "O" einer logischen Binärzahl entspricht.Is not on any of the terminals 3 to 5 of the transistors TR1 bis TR3 switched an input signal, especially all transistors are located in the "LOCKED" state, the associated output terminal shows 1 (equivalent to voltage of the + B voltage source terminal 2) a behavior that corresponds to the value "1" of a logical Corresponds to binary number. T..7enn, however, the voltage at output terminal 1 falls below the value that is then available when the output behavior or the output conditions de value correspond to "1" - this is especially the case when to "switch on" of one transistor or of several transistors on a connection terminal or there are input signals at several connection terminals; (in such a state the voltage at output terminal 1 falls because of the two ends of the output resistance RO occurring voltage drop), then the behavior of the output terminal 1 designed in such a way that it corresponds to the value "O" of a logical binary number.

Bei einer solchen Auslegung, welche die vorerwöhnten Zuordnungen oder Verhältnisse festlegt, haben der Eingang und der Ausgang der Logikschaltung eine mit den Werten der Tabelle 2a wiedergegebene Zuordnung zueinander, wenn nicht, tYie später no&i beschrieben wird keine Fehloperation aufkommt. (Aus vereinfachungsgründen steht Fi3. 2a für einen Fall rit zwei Eingangsklertmen). Diese Schaltung arbeitet wie eine Logikschaltung mit sogenannter NOR-Funktion (NICHT-ODER-Funktion) des positiven Logikanteils. Wird andererseits die Zuordnung der Eingangsbedingungen der Eingangsklemmen 3 bis 5 und der Ausgangsbedingungen der Ausgangsklemme 1 im Hinblick auf die Benärzahlen 11111 und "O" gegenüber der Zuordnung der vorerwähnten Schaltung umgekehrt, dann besteht eine Zuordnung oder ein Verhältnis zwischen Eingang und Ausgang, welches mitnder Tabelle aus Fig. 2b wiedergegeben wird. In diesem Fall arbeitet die Schaltung als eine Logikschaltung mit sogenannter NAND-Funktion (NICHT-UND-Funktion) des negativen Logikelementes oder Logikanteiles.With such an interpretation, which the aforementioned assignments or Defines relationships, the input and the output of the logic circuit have one Allocation to one another shown with the values in Table 2a, if not, tYie no & i will be described later, no maloperation occurs. (For reasons of simplification is Fi3. 2a for a case with two input terms). This circuit works like a logic circuit with so-called NOR function (NOT-OR function) of the positive Logic part. On the other hand, the assignment of the input conditions to the input terminals 3 to 5 and the initial conditions of output terminal 1 with regard to the numerals 11111 and "O" opposite the assignment the aforementioned circuit vice versa, there is an assignment or a relationship between input and Output which is reproduced with the table of Fig. 2b. In this case the circuit works as a logic circuit with a so-called NAND function (NOT-AND function) of the negative logic element or logic component.

Die vorerwähnte, direkt aJekoppelte, transistorisierte Logikschaltung der früheren Ausführung ermöglicht die Aufschaltung von Eingangssignalen au£ die Eingangsklemmen der Transistorens ohne daß irgendein anderes Stromkreiselement oder Schaltungselement zwischengeschaltet zu werden braucht. Das hat den Vorteil, daß der Schaltvorgang sehr schnell vollzogen werden kann. Diese Schaltung hat jedoch auch die nachstehend erwähnten NachteileX weil sich das Eingangs verhalten der Transistoren, wie aus Fig. 3 zu erkennen ist, voneinander unterscheidet, wobei das Eingangsverhalten der bereits erwähnten Transistoren von einer Anderung in der Umgebungstemperatur sehr empfindlich beeinflußt wird. So gibt es ganz besonders bei einer derartigen Ausführung einer direkt gekoppelten transistorisierten Logikschaltung Transistoren, welche schnell ansprechen, und andere Transistoren, welelle auf das gleiche Eingangssignal langsam ansprechen.The aforementioned, directly coupled, transistorized logic circuit the earlier version enables input signals to be switched on Input terminals of the transistors without any other circuit element or Circuit element needs to be interposed. This has the advantage that the switching process can be carried out very quickly. However, this circuit has also the disadvantages mentioned below X because the input behavior of the transistors, as can be seen from FIG. 3, differ from one another, the input behavior of the already mentioned transistors from a change in the ambient temperature is affected very sensitively. So there is especially one such Execution of a directly coupled transistorized logic circuit transistors, which respond quickly, and other transistors which respond to the same input signal address slowly.

Es kommt noch hinzu, daß die Spannung der für das Leitendmachen oder Durchlässigmachen der Transistoren erforderlichen Eingangssignale sich mit der Umgebungstemperatur verändert. Es kommt dabei wahrscheinlich zu einem Stromanstieg und konsequenterweise zu Fehlern wegen einer Fehlschaltung durch Verwechseln des Signales welches dem Wert "O" einer logischen Binärzahl entspricht, wohingegen der Wert "1" sein sollte und um gekehrt. Damit ha-t die konventionelle Logikschaltung bei der Übernahme in die Praxis große Schwierigkeiten mit sich gebracht.There is also the fact that the tension required for making or The transistors required input signals to become permeable to the ambient temperature changes. There is likely to be an increase in current and consequently to errors due to incorrect switching by confusing the signal which the value "O" corresponds to a logical binary number, whereas the value "1" corresponds to should and vice versa. This means that the conventional logic circuit has the takeover brought great difficulties in practice.

Zur Vermeidung der vorerwähnten Nachteile der direkt gekoppelten Logikschaltung ist bisher vorgeschlagen worden sogenannte widerstands geschaltete Logikschaltungen zu verwenden. Bei dieser Schaltung sind, rlie aus Fig. 4 zu erkennen ist, die Eingangsklemmen der Transistoren TP1 bis TRs der mit Fig 1 widersgegebenen direkt gekoppelten, transistorisierten Logikschaltung zur Ernal-tung eines gleichförmigen Transistoren-Eingangs -verhaltens mit den Entkopplungswiderständen R1 bis R3 versehen.To avoid the aforementioned disadvantages of the directly coupled logic circuit so-called resistance-switched logic circuits have been proposed so far to use. In this circuit, as can be seen in FIG. 4, the input terminals of the transistors TP1 to TRs of the directly coupled, transistorized ones contradicted with FIG. 1 Logic circuit for the creation of a uniform transistor input behavior provided with the decoupling resistors R1 to R3.

Aber auch die Widerstandsgekippelten Logikschaltungen haben den Nachteil, daß dann - wie dies spä-ter noch beschrieben wird - wenn sich die Transistoren im "SPERR" Zustand befinden, der "O"-Wert oder die dem ITullwert entsprechende Spannung einen kleinen Störpegel hat, was unvermeldbar zu den vorerwähnten Fehlern führt, die aus einer fehlerhaften Schaltung entstehen. Es sei in diesem Zusammenhang darauf hingewiesen, daß der begriff "Störpegel" sowohl für die O-Wert-Signale gilt als auch für die Signale des Wertes "1". Der Störpegel des bereits erwähnten "O"-Wert-Signales (nachstehend als "N.M.O." bezeichnet) wird definiert als die Differenz aus dem maximalen Eingangsspannung VOFF bei im "SPERR" Zustand befindlichen Transistoren und der Spannung VCE (sat.), die dann zwischen den Kollektorzonen und den Emitterzonen der Transistoren ansteht, wenn diese satu- r-iert sind, (nämlich der Spannung, die einem jeden zu einem Logikscahltvorgang gehörenden Logikkreis aufgeschaltet wird, wobei der Logikschaltvorgang sich über eine Reihe von derartigen Logikschaltungen er streckt). Der Störpegel der "O"-Wert-Signale kann formelmässig wie folgt ausgedrück werden: N.M.O. = VOFF - VCE (sat ......................... 1 Der Störpeges des "O"-Wert-Signales oder der N.M.O.But the resistance-tipped logic circuits also have the disadvantage that then - as will be described later - when the transistors in the "LOCK" state, the "O" value or the voltage corresponding to the ITull value has a low level of interference, which inevitably leads to the aforementioned errors, which arise from a faulty circuit. It is important in this context pointed out that the term "interference level" applies to both the 0-value signals as also for the signals of the value "1". The interference level of the already mentioned "O" value signal (hereinafter referred to as "N.M.O.") is defined as the difference from the maximum Input voltage VOFF with the transistors in the "LOCKED" state and the voltage VCE (sat.), Which is then between the collector zones and the emitter zones of the transistors pending when this satu- are r-ated, (namely the tension that is connected to each logic circuit belonging to a logic circuit, the logic switching process being via a series of such logic circuits he stretches). The interference level of the "O" value signals can be expressed in terms of a formula as follows become: N.M.O. = VOFF - VCE (sat ......................... 1 The interference level of the "O" value signal or the N.M.O.

von direkt gekoppleten oder von widerstandsgekoppelten Logikschaltungen ist bei Verwendung eines Siliziumtransistors bei normaler Temperatur sehr niedrig (25°C). Es gilt: N.H.O. = VOFF - VCE (sat) = 0.6 - 0.2 = 0.4 V. Der Wert von N.M.O., der Störpegelwert, nämlich der der Spannung VOFF hängt sehr von dem Eingangs verhalten der Transistoren ab, -insbesondere von der Spannung ctes sich darin ergebenden Stromes. So wird auch der Wert des Störpegels oder des N.M.O. kleiner werden, wenn die Umgebungstemperatur ansteigt. So fällt beispielsweise bei den vorgenannten Siliziumtransistor der Störpgelwert oder der N.M.O.-Wert auf 70 bis 80 mV ab, wenn die Umgebungstemperatur auf 50°C ansteigt.of directly coupled or resistor-coupled logic circuits is very low when using a silicon transistor at normal temperature (25 ° C). The following applies: N.H.O. = VOFF - VCE (sat) = 0.6 - 0.2 = 0.4 V. The value of N.M.O., the interference level value, namely that of the voltage VOFF, depends very much on the input behavior of the transistors, -in particular from the voltage ctes of the resulting current. The value of the interference level or the N.M.O. become smaller when the ambient temperature increases. For example, the noise level falls in the aforementioned silicon transistor or the N.M.O. value drops to 70 to 80 mV when the ambient temperature drops to 50 ° C increases.

Damit aber konnte die widerstandsgekoppelte transistorisierte Logikschaltung werden der kleinen Störpegelwerte oder wegen der kleinen N.M.O.-Werte das Aukommen von Fehloperationen durch Aufschaltung eines falschen Signales, dessen Größe dem Wert "O" einer logischen Binärzahl entspricht statt dem Wert "1" einer logischen Binärzahl und umgekehrt. Was die Größe der bereits erwähnten Störpegelwerte oder N.M.O.-Werte entspricht, daß Umgebungsverhältnisse, in denen relative größere Störpegel, welche von außen einwirken, bestehend auch eine Fehloperation der Logikschaltung hervorrufen können.But this enabled the resistor-coupled transistorized logic circuit the small interference level values or because of the small N.M.O. values are the cause of incorrect operations due to the activation of an incorrect signal, the size of which corresponds to the The value "O" of a logical binary number corresponds to a logical number instead of the value "1" Binary number and vice versa. As for the size of the interference level values or N.M.O. values correspond to environmental conditions in which relative greater Noise level, which act from the outside, also consisting of an incorrect operation of the logic circuit can evoke.

Trotz der Vorteile der leichten Konstruktion und der Auslegung für eine sehr schnelle Arbeitsweise sind die lconventionellen, direkt gekoppelten oder widerstandsgekoppelten Logikschaltungens bei denen ein Transistor Verwendung findet, nun allmählich aus dem praktischen Einsatz in logishen Schaltkreisen von verschiedenen Steuerungs- oder Regelungsvorrichtungen und Elektronenrechnern, bei denen eine extrem hohe Genauigkeit verlangt wird, herausgenommen worden.Despite the advantages of lightweight construction and design for the iconic, direct-coupled or resistor-coupled logic circuits in which a transistor is used, now gradually out of practical use in logic circuits of different Control or regulating devices and electronic computers, in which an extreme high accuracy is required has been taken out.

Die Erfindung ist ist unter Berücksichtigung der vorerwähnten Umstände zustandegekommen. Sie soll die Fehloperation der konventionellen, direkt gekoppelten und widerstandsgekoppelten, transistorisierten Logikschaltungen dadurch verhindern, daß ein weiteres PN-leitendes Schaltelement in den Stromkreis oder in die Schaltung eingebaut wird.The invention is made in view of the aforementioned circumstances come about. It is supposed to eliminate the misoperation of the conventional, directly coupled and prevent resistor-coupled, transistorized logic circuits, that another PN-conductive switching element in the circuit or in the circuit is installed.

Ziel der vorliegenden Erfindung ist die Erhöhung der Störpegelwerte oder N.M.O.-Werte von direkt gekoppelten und widerstandsgekoppelten, transistorisierten Logikschaltungen. Ziel der vorliegenden Erfindung ist weiterhin auch die Unterdrückung eines von der Umgebung her auf einen solchen Stromkreis wirkenden schAdlichen Einfluß von äußeren Störpegelgrößen> was sich dann in der Schaffung einer Logikschaltung äußert, die genau und sehr schnell arbeiten kann.The aim of the present invention is to increase the interference level values or N.M.O. values of directly coupled and resistor-coupled, transistorized Logic circuits. The aim of the present invention is also the suppression a harmful influence on such a circuit from the environment of external interference level variables> which then translates into the creation of a logic circuit expresses that can work accurately and very quickly.

Zur Erhöhung des Störpegelwertes oder des N.M.O.-Wertes kann nun in Betrachtung der Formel l eine Methode vorgesehen werden, mittels der die maximale EingangsspannungVOFF dann erhöht wird> wenn sich der Transistor im SPERR-Zustand oder Ausschaltzustand befindet, oder mittels der die Spannung VCE (sat), welche zwischen Kollektor und Emitter im saturierten Zustand des Transistors ansteht, verringert wird. Was das auf die Spannung VCE bezogene Verfahren betrifft, sind jedoch die Werte dieser Spannung, welche verringert werden könnten, durch gewisse Beschränkungen, welche aus der Konstruktion des Transistors herrühren, eingeengt, Aus diesem Grunde soll im $Rahmen der vorliegenden Erfindung de N.M.O.-Wert oder der Störpegelwert nach der erstgenannten Methode durch Erhöhung des Spannungswertes der Spannung VOFF erhöht werden.To increase the interference level value or the N.M.O.value, in Considering the formula l a method can be provided by means of which the maximum Input voltage VOFF is then increased> when the transistor is in the OFF state or switch-off state, or by means of which the voltage VCE (sat), which between collector and emitter in the saturated state of the transistor is reduced will. As for the method related to the voltage VCE, however, those are Values of this voltage, which could be reduced by certain restrictions, which result from the construction of the transistor, narrowed, for this reason is intended within the scope of the present invention to be the N.M.O. value or the interference level value according to the former method by increasing the voltage value of the voltage VOFF increase.

Weil der Wert VOFF in einem großen Mäße von den Eingangseingenschaften oder dem Eingangs verhalten des Transistors abhängt, inbesondere von der Spannung des in ihm fließenden oder hervorgerufenen Stromes, wird eine Erhöhung dieser Spannung im Rahmen der hier vorliegenden Erfindung durch die Zwischenschaltung eines Schaltelementes oder Stromkreiselementes herbeigeführt. Dieses Schaltelement oder Stromkreiselement können beispielsweise Dioden bzw. als Dioden geschaltete Transistoren sein, welche den Transistoren-Eingangsklemmen gegenüber als PN-leitende Elemente arbeiten und auf diese Weise eine Logikschaltung bilden, welche die Spannung des sich während des Eingangsverhaltens des gesamten transistorisierten Stromkreises bildenden Stromes - der Transistorkreis einschließlich der Dioden - zu erhöhen hat.Because the VOFF value to a large extent depends on the input properties or the input behavior of the transistor depends, in particular on the voltage of the current flowing or evoked in it, there is an increase in this voltage within the scope of the present invention by interposing a switching element or circuit element brought about. This switching element or circuit element can for example be diodes or transistors connected as diodes, which operate as PN-conductive elements opposite the transistors input terminals and in this way form a logic circuit that controls the voltage of the during the input behavior of the entire transistorized circuit forming the current - the transistor circuit including the diodes - has to be increased.

Durch den Einbau des vorerwähnten Schaltelementes wird der Vorteil einer Unterdrückung des schädlichen Einflusses äußerer Störpegel auf die Schaltung erreicht.By installing the aforementioned switching element, the advantage a suppression of the harmful influence of external interference levels on the circuit achieved.

Bei einer Ausführung des Erfindungsgegenstandes besteht der transistorisierte Lohikkreis oder die transistorisierte Logikschaltung aus einer Reihe von Transistoren welche jeweils ene Emitterzonet eine Basiszone und eine Kollektorzone besitzen, bei denen eine Reihe von Ein-gangsklemmen jeweils dem gleichen Bereich eines jeden Transistors zugeordnet ist, bei denen eine Referenzspannungsklemme jeweils auf einen zweiten gleichen Bereich eines jeden Transistors geschaltet ist, bei denen eine Ausgangsklemme jeweils auf den übrigen gleichen Bereich eines jeden Transistors - und zwar gemeinsam - geschaltet ist, und bei denen eine Spannungsquellenklemme mit der bereits genannten Ausgangsklemme und einem Ausgangswiderstand verbunden ist, welcher zwis chen Ausgangsklemme und Spannungsquellenklemme geschaltet ist. Der Logiksohaltkreis ist dabei derart ausgelegt, daß er die vorbeschriebenen logischen Operationen dann vollzieht, wenn auf die Eingangsklemmen> auf die Bezungsspannungsklemme und die Spannungs quellenklemme eine vorgeschriebene Spannung aufgedrückt wird. Die Logikschaltung dadurch oekennzeichnet, daß zumindest ein Schaltelement, welches als PN-leitende Verbindung zwischen den Eingangsklemmen der Transistoren und deren Bereichen arbeitet und mit dem dann die Eingangsklemmen in der Stromrichtung - diese im hinblick auf die bereits erwähnten Transistoren - verbunden sind, zwischengeschaltet wird.In one embodiment of the subject matter of the invention, the transistorized Lohikkreis or the transistorized logic circuit made up of a series of transistors which each emitter zone has a base zone and a collector zone, where a number of input terminals each have the same area of each Transistor is assigned, in which a reference voltage terminal each to one second same area of each transistor is connected in which one Output terminal on the remaining same area of each transistor - namely jointly - is switched, and in which a voltage source terminal connected to the aforementioned output terminal and an output resistor is which is connected between the output terminal and the voltage source terminal. The logic control circuit is designed in such a way that it uses the above-described logic Operations are carried out when the input terminals> the designation voltage terminal and the voltage source terminal is impressed with a prescribed voltage. The logic circuit characterized in that at least one switching element which as a PN-conductive connection between the input terminals of the transistors and their Areas works and with which then the input terminals in the current direction - this with regard to the transistors already mentioned - are connected, interposed will.

Die Eigenschaften und Ziele der hier vorliegenden Erfindung lassen sich besser verstehen, wenn dazu die nachstehend gegebene Beschreibung und die dieser Patentanmeldung beiliegenden Zeichnungen zu hilfe genommen werden. Im einzelnen ist: Fig. 1 ein direkt gekoppelter transistorisierter Logikschaltkreis mit NAND (NICHT-UND-Verhalten) und mit NOR (NICHT-ODER-Verhalten) einer bereits hier beschriebenen früheren Ausführung einer Logikschaltung Fig. 2a eine Tabelle der richtigen Werte einer Zweieingang-NOR (Nicht-oder)-Logikschaltung, die zu einer Binder Logikschaltung gehört.The features and objects of the present invention leave understand each other better if the description given below and this one Patent application accompanying drawings can be used for assistance. In detail Figure 1 is a directly coupled transistorized logic circuit with NAND (NOT-AND-behavior) and with NOR (NOT-OR-behavior) one already described here prior implementation of a logic circuit Fig. 2a is a table of correct values a two-input NOR (not-or) logic circuit that becomes a binder logic circuit heard.

Fig. 2b eine Tabelle der richtigen Werte einer Zweieingang NAND-(Nicht-und)-Schaltung, die zu einer Binär Logikschaltung gehört.2b shows a table of the correct values of a two-input NAND (not-and) circuit, which belongs to a binary logic circuit.

Fig. 3 eine Kennlinie, welche das allgemeine Eingangsverhalten eines Transistors wiedergibt.3 shows a characteristic curve which shows the general input behavior of a Transistor reproduces.

Fig. 4 eine widerstandsgekoppelte transistorisierte Logikschaltung der früheren Ausführung, welche für die bereits beschriebene Logikfunktion NAND (NICHT-UND) sowie NOR (NICHT-ODER) ausgelegt ist.4 shows a resistor-coupled transistorized logic circuit the earlier version, which is used for the logic function NAND (NOT-AND) and NOR (NOT-OR).

Fig. 5 eine in den Rahmen der hier vorliegenden Erfindung fallende Logikschaltung, bei welcher zwischen den mit Fig. 1 wiedergegebenen Eingangsklemmen und Transistoren eine Diode geschaltet ist.Fig. 5 is one falling within the scope of the present invention Logic circuit in which between the input terminals shown with FIG and transistors a diode is connected.

Fig. 6 eine im Zusammenhang mit einer anderen Ausführung des Erfindungsgegenstandes zusammengestellte Logikschaltung, bei welcher die in der mit Fig; 5 wiedergegebenen Schaltung vorhandene Diode durch einen funktionsmäßig als Diode geschalteten Transsistor ersetzt ist.6 shows a connection with another embodiment of the subject matter of the invention Compiled logic circuit in which the in the with Fig; 5 reproduced The existing diode is switched by a transistor that is functionally connected as a diode is replaced.

Fig. 7 eine wiederum andere Ausführung des Erfindungsgegenstandes, bei der in die Logikschaltung zwischen die Eingangsklemmen und die Transistoren der Logikschaltung nach Fig. 4 eine Diode zwischengeschaltet ist.7 shows yet another embodiment of the subject matter of the invention, when in the logic circuit between the input terminals and the transistors the logic circuit of FIG. 4 is interposed with a diode.

Fig. 8 eine weitere Ausführung der in den Rahmen der hier vorliegenden Erfindung fallenden Logikschaltung, bei der die nach Fig. 7 vorgesehene Diode durch einen Transistor mit Diodenfunktion ersetzt ist.8 shows a further embodiment of the in the context of the present here Invention falling logic circuit, in which the provided according to Fig. 7 diode through a transistor with diode function is replaced.

Fig. 9 eine wiederum andere Ausführung des Erfindungsgegenstandes, bei welcher noch weitere Dioden in den mit Fig. 5 wiedergegebenen Logikschaltkreis geschaltet werden.9 shows yet another embodiment of the subject matter of the invention, in which still further diodes in the logic circuit shown with FIG be switched.

Fig. 10 eine wiederum andere in den Rahmen der hier vorliegenden Erfindung fallende Ausführung der Logikschaltung, bei welcher der NPN-Transistor der mit Fig. 5 wiedergegebenen Logikschaltung durch einen PNP-Transistor ersetzt ist.Fig. 10 is yet another within the scope of the present invention falling execution of the logic circuit, in which the NPN transistor with Fig. 5 reproduced logic circuit is replaced by a PNP transistor.

Fig. 11 eine weitere Ausführung des Erfindungsgegenstandes, welche dadurch gebildet wird, daß die Basiszone des mit Fig. 5 wiedergegebenen Transistors derart geerdet wird, daß eine dieser Fig. gleiche Funktion erreicht wird.11 shows a further embodiment of the subject matter of the invention, which is formed in that the base region of the transistor shown in FIG is grounded in such a way that a function similar to this figure is achieved.

Fig. 12 eine Logikschaltung als eine wiederum andere Ausführung des Erfindungsgegenstandes, bei der die Kollektorzone des mit Fig. 5 wiedergegebenen Transis tors derart ausgeführt ist, daß sich eine dieser Fig.12 shows a logic circuit as yet another embodiment of the Subject of the invention, in which the collector zone of the reproduced with FIG Transis sector is designed such that one of these Fig.

gleiche Funktion ergibt. gives the same function.

Die in den Rahmen der hier vorliegenden Erfindung fallenden Ausführungen des Erfindungsgegenstandes sollen nachstehend unter Verweisung auf die Fig. 5 bis Fig. 12 beschrieben werden. Bei der mit Fig. 5 wiedergegebenen Logikschaltung sind eine Reihe von Transistoren mit dem gleichen Durchlaßverhalten, beispielsweise drei NPN-Transistoren TR11 bis TR13,vorgesehen.The embodiments falling within the scope of the present invention of the subject matter of the invention will be explained below with reference to FIGS. 5 to Fig. 12 will be described. In the logic circuit shown in FIG a series of transistors with the same conduction behavior, for example three NPN transistors TR11 to TR13 are provided.

Die gleichen Anschlüsse dieser Transistoren, beispielsweise die Emitteranschlüsse dieser Transistoren TR11 bis TR13, werden gemeinsam zur Erdung und zur Bildung einer Bezugsspannungsklemme verbunden. Auch die Kollektoranschlüsse werden gemeinsam verbunden und bilden dann eine Ausgangsklemme 11, welche über einen Ausgangswiderstand R10 mit einer geeigneten +B Spannungsquellenklemme 12 verbunden ist.The same connections of these transistors, for example the emitter connections of these transistors TR11 to TR13, are common to ground and to form a Reference voltage terminal connected. The collector connections are also connected together and then form an output terminal 11, which via an output resistor R10 is connected to a suitable + B voltage source terminal 12.

Die Basisanschlüsse der Transistoren TR11 bis TR13 sind - wie angegeben - unter Zwischenschaltung der Dioden D11 bis D13 auf die entsprechenden Anschlußklemmen 13, 14 und 15 geschaltet, wobei die Dioden in Durchlaßrichtung auf die Transistoren geschaltet sind. Dabei stimmt die Durchlaßrichtung der-PN-Schicht dieser Dioden mit der zwischen der Basiszone und der Emitterzone befindlichen Durchlaßrichtung der PN-Schicht überein, d.h. in Durchlaßrichtung mit der PN-Schicht, welche sich zwischen dem Bereich befindet, der auf die Eingangsklemmen geschaltet ist und jenem, der auf die Bezugsspannungsklemme geschaltet ist. Diese Richtung wird hiernach dann immer als die "Durchlaßrichtung" bezeichnet werden. Im Rahmen dieser Erfindung sollte dem Begriff "Durchlaßrichtung" diese Bedeutung zugeordnet werden. Den Eingangsklemmen 13 bis 15 der Transistoren TR1l bis TR13 wird zum Schalten der Transistoren TR1l bis TR13 ein geeigneter Spannungsimpuls aufgedrückt, um insbesondere die PN-leitende Schicht zwischen Basis- und Kollektorbereich durchlässig zu machen, oder, wie dies bei der hier vorliegenden Ausführung der Fall ist, eine Impulsspannung mit einem geeigneten Anteil positiver Spannung.The base connections of the transistors TR11 to TR13 are - as indicated - with the interposition of the diodes D11 to D13 on the corresponding connection terminals 13, 14 and 15 switched, the diodes in the forward direction on the transistors are switched. The forward direction of the PN layer of these diodes is correct with the forward direction located between the base zone and the emitter zone of the PN layer, i.e. in the forward direction with the PN layer, which is is located between the area that is connected to the input terminals and that area which is connected to the reference voltage terminal. This direction becomes hereafter always be referred to as the "forward direction". Within the scope of this invention should this meaning can be assigned to the term "transmission direction". The input terminals 13 to 15 of the transistors TR1l to TR13 are used to switch the transistors TR1l to TR13 a suitable voltage pulse is applied, in particular to the PN conductive To make layer between base and collector area permeable, or like this in the present embodiment is the case, a pulse voltage with a appropriate proportion of positive voltage.

Nachstehend soll nun die Logikfunktion der in den Rahmen der hier vorliegenden Erfindung fallenden und in der vorbeschriebenen Weise angeordneten Logikschaltung beschrieben werden. Wenn keine Eingangs impulse in Form des vorbeschriebenen Spannungsimpulses auf die Eingangsklemmen aufgeschaltet werden, dann sind die Eingangsbedingungen der bereits erwähnten Transistoren derart ausgelegt, daß sie dem Wert "O" einer logischen Binärzahl entsprechen. Werden derartige Eingangssignale auf die Eingangsklemmen 13 bis 15 aufgeschaltet, dann entsprechen die Eingangsbedingungen der Transistoren dem Wert "1" einer logischen Binärzahl. Wird überhaupt kein Eingangssignal auf die Klemmen 13 bis 15 geschaltet, d.h. wenn alle Transistoren im SPERR-Zustand verbleiben, dann ist das Verhalten der Ausgangsklemme 11 (ungefähr gleichwertig der +B Spannungsquellenklemme 12) derart ausgelegt, daß es dem Wert I einer logischen Binärzahl entspricht. Wenn andererseits aber die Spannung an der Ausgangsklemme 11 unter dem Wert abfällt, der dann vorhanden ist, wenn die Ausgangsbedingungen gleich dem Wert "1" sind, dann sind die Ausgangsklemmenbedingungen, die Bedingungen an der Ausgangsklemme 11 derart ausgelegt, daß sie dem Wert "O" einer logischen Binärzahl entsprechen. Das gleiche gilt auch dann, d.h. die Bedingungen an der Ausgangsklemme 11 entsprechen dem Wert iv "O" einer logischen Binärzahl, wenn auf eine Eingangsklemme oder mehrere der Eingangsklemmen 13 bis 15 die vorerwähnten Eingangssignale zum Einschalten eines oder mehrerer Transistoren geschaltet werden; (unter diesen Bedingungen kommt es an beiden Enden des Ausgangswiderstandes R10 zu einem Spannungsabfall, so daß die an der Ausgangsklemme 11 anstehende Spannung um den Wert des Spannungsabfalles kleiner ist).The following is the logic function of the here present invention and arranged in the manner described above Logic circuit will be described. If no input pulses in the form of the above Voltage pulse are applied to the input terminals, then the input conditions are of the already mentioned transistors designed in such a way that they have the value "O" a correspond to a logical binary number. If such input signals are sent to the input terminals 13 to 15 switched on, then the input conditions of the transistors correspond the value "1" of a logical binary number. There is no input signal at all on the Terminals 13 to 15 switched, i.e. if all transistors remain in the DISABLE state, then the behavior of output terminal 11 (roughly equivalent to the + B voltage source terminal 12) designed in such a way that it corresponds to the value I of a logical binary number. if on the other hand, however, the voltage at output terminal 11 drops below the value which is then present when the initial conditions are equal to the value "1", then are the output terminal conditions, the conditions at the output terminal 11 such designed to correspond to the value "O" of a logical binary number. The same also applies then, i.e. the conditions at output terminal 11 correspond to the value iv "O" of a logical binary number, if on one or more of the input terminals Input terminals 13 to 15 the aforementioned input signals for switching on a or more transistors are switched; (under these conditions it occurs at both ends of the output resistor R10 to a voltage drop, so that the The voltage present at the output terminal 11 is lower by the value of the voltage drop is).

Bei der vorbeschriebenen Anordnung zur Herbeiführung eines entsprechenden Verhältnisses oder einer entsprechenden Zuordnung haben Eingang und Ausgang der hier beschriebenen Logikschaltung, wenn keine Fehler wegen der vorerwähnten Fehloperation aufkommen, das mit der Zahlentafel in Fig. 2a wiedergegebene Verhältnis zueinander. Damit aber arbeitet diese Schaltung als eine Logikschaltung der sogenannten NOR- (NICHT-ODER) -Funktion des positiven Logikanteiles.In the above-described arrangement for bringing about a corresponding Ratio or equivalent Assignment have input and output of the logic circuit described here, if there are no errors due to the aforementioned Incorrect operation arise, the relationship shown with the number table in Fig. 2a to each other. So this circuit works as a logic circuit of the so-called NOR (NOT-OR) function of the positive logic component.

Wird hingegen das Verhältnis der auf die Eingangsklemmen 13 bis 15 bezogenen Eingangsbedingungen zu den auf die Ausgangsklemme 11 nach Fig. 5 bezogenen Ausgangsbedingungen im Hinblick auf die Werte "1" und 11011 einer logischen Binärzahl in jenes umgekehrt, welches unter der vorerwähnten Anordnung besteht, dann werden die Eingangsbedingungen und die Ausgangsbedingungen gemäß der Zahlentafel 2b einander zugeordnet sein, so daß sich eine Logikschaltung ergibt, die eine sogenannte NAND-(NICHT-UND) -Funkt ion des negativen Logikanteiles aufweist.If, however, the ratio of the input terminals 13 to 15 related input conditions to those related to the output terminal 11 of FIG Initial conditions with regard to the values "1" and 11011 of a logical binary number reversed into that which exists under the aforementioned arrangement, then become the input conditions and the output conditions according to the number table 2b each other be assigned, so that a logic circuit results, which is a so-called NAND- (NOT-AND) Function of the negative logic component.

Im Hinblick auf den transistorisierten Logikschaltkreis der vorerwähnten Anordnung haben die Dioden D11 bis D13 im wesentlichen die gleichen Eingangsbedingungen der Halbleiter, wie die Transistoren TR11 bis TR13. Die Spannung des dem Eingangsverhalten zugeordneten sich ergebenden Stromes des gesamten Transistorkreises einschließlich dieser Dioden - (diese Spannung ist ungefähr gleich der vorerwähnten Spannung VOFF) - wird um den Betrag der Spannung erhöht, welche sich durch den sich durch die Eingangsbedingungen der Dioden hervorgerufenen Strom ergibt. Dadurch wird auch die Spannung VOFF erhöht, und zwar gemeinsam mit der Erhöhung des Störpegelwertes oder des M.N.O.-Wertes Sollen die DiodenD11 bis D13 beispielsweise die gleiche durch den entstehenden Strom herrührende Spannung von ungefähr 0.6 V aufweisen wie die Transistoren, dann wird die Spannung des insgesamt entstehenden Stromes der transistorisierten Logikschaltung ungefähr auf 1,2 V verdoppelt werden gegenüber dem Fall, in dem der Logikschaltkreis nicht mit den Dioden D11 bis D13 versehen ist. Wird angenommen, daß die zu dem hier beschriebenen Logikschaltkreis gehörenden Transistoren wie die der früheren Logikschaltungen ausgeführt sind, dann beträgt der Störpegelwert oder der N.M.O.-Wert N.M.O. = VOFF - VCE (sat) = 1.2 - 0.2 = 1.0 V weil im saturierten Zustand der Wert der zwischen Kollektor und Emitter aufgedrückten Spannung VCE 0.2 V beträgt. Das aber bedeutet, daß der mit Fig. 5 wiedergegebene Logikschaltkreis gegenüber den konventionellen direkt gekoppelten oder widerstandsgekoppelten Logikschaltungen den Störpegelwert oder den N.M.O.-Wert um ein Vielfaches steigert.With regard to the transistorized logic circuit of the aforementioned Arrangement, the diodes D11 to D13 have essentially the same input conditions the semiconductor, such as the transistors TR11 to TR13. The voltage of the input behavior associated resulting current of the entire transistor circuit including these diodes - (this voltage is approximately equal to the aforementioned VOFF) - is increased by the amount of the voltage, which is determined by the input conditions the current produced by the diodes. This also increases the voltage VOFF, together with the increase in the interference level value or the M.N.O. value should the diodes D11 to D13, for example, the same resulting from the resulting current Voltage of about 0.6 V as the transistors, then the voltage of total resulting current of the transistorized logic circuit approximately 1.2 V will be doubled compared to the case in which the logic circuit is not using the diodes D11 to D13 is provided. It is believed to be related to the one described here Transistors belonging to the logic circuit are designed like those of the earlier logic circuits then the interference level value or the N.M.O. value is N.M.O. = VOFF - VCE (sat) = 1.2 - 0.2 = 1.0 V because in the saturated state the value between the collector and emitter impressed voltage VCE is 0.2V. But that means that the with Fig. 5 reproduced logic circuit compared to the conventional direct coupled or resistor-coupled logic circuits the interference level value or increases the N.M.O. value many times over.

Es darf als bekannt vorausgesetzt werden, daß die Dioden D bis D13 nur dann in den Schaltzustand geraten, wenn ihnen Eingangssignale aufgeschaltet werden, deren Wert höher als ein bestimmter Wert liegt, bei Aufschaltung von Eingangssignalen aber, die im Wert niedriger liegen, werden die Dioden nur zu einem geringen Grade leitend oder durchlässig. Aus diesem Grunde zeigen die Dioden D11 bis D13 gegenüber Störpegel, welcheeinen niedrigeren Wert als den Grenzwert haben, die Auswirkung einer völligen Unterdrückung dieser Störpegel.It can be assumed that the diodes D to D13 only get into the switching state when input signals are applied to them whose value is higher than a certain value when input signals are activated but which are lower in value, the diodes only to a small degree conductive or permeable. For this reason, the diodes D11 to D13 point opposite Noise levels that have a lower value than the limit value have the effect a complete suppression of this interference level.

Wie bereits erwähnt, kann bei dem in den Rahmen der hier vorliegenden Erfindung fallenden Logikschaltkreis der Störpegelwert oder der N.M.O.-Wert beträchtlich über das Maß hinaus erhöht werden, welches bei den direkt gekoppelten und widerstandsgekoppelten transistorisierten Logikschaltungen möglich ist. Die Logikschaltung dieser Erfindung ist zudem auch gegenüber den schädlichen Einflüssen von äußeren Störgrößen weniger anfällig Deshalb wird bei dem hier beschriebenen Logikschaltkreis auch unter erschwerten Umgebungsbedingungen eine Fehloperation vermieden, wenn falsche Eingangssignale, deren Größe dem Wert "O" einer logischen Binärzahl entspricht, statt solcher Signale, deren Wert gleich "1" einer logischen Binärzalil sein sollte - oder im Verhältnis auch umgekehrt -vermieden.As already mentioned, in the context of the present here In the logic circuit of the invention, the noise level value or the N.M.O. value is considerable can be increased beyond the extent that is the case with the directly coupled and resistance-coupled transistorized logic circuits is possible. The logic circuit of this invention is also against the harmful effects of external disturbances fewer vulnerable This is why the logic circuit described here is also made more difficult Environmental conditions prevent incorrect operation if incorrect input signals, whose size corresponds to the value "O" of a logical binary number, instead of such signals, whose value should be equal to "1" of a logical binary value - or in relation to it also vice versa -avoided.

Versuche haben erwiesen, daß der in den Rahmen der hier vorliegenden Eri i ndung fallende Logikschaltkreis eine derartige Fehl operation nicht zeigte, als die Umgebungstemperatur im Bereich von -20° bis +700 C lag, was dann auch sehr genau den richtigen Werten der Zahlentafeln 2a und 2b entspricht.Tests have shown that within the scope of the present here Invention falling logic circuit did not show such a maloperation, when the ambient temperature was in the range of -20 ° to +700 C, which was also very corresponds exactly to the correct values of the number tables 2a and 2b.

Nachstehend sollen nun anhand einiger Beispiele einige konkree Faktoren, welche der Logikschaltung dieser Erfindung zugeordnet werden können, beschrieben werden. Angenommen, die Transistoren TR11 bis TR13 sowie die Dioden D11 bis D13 wären Schaltelemente mit den zuvor erwähnten Eingangsverhalten oder Eingangseigenschaften . Wie aus der zuvor gegebenen Beschreibung hervorgeht, werden die Transistoren TR11 bis TR13 solange nicht in den Einschaltzustand oder Durchlaßzustand gebracht werden, als sie nicht Eingangs impulse mit einer Spannung von mehr als 1.2 V aufgeschaltet bekämen. Aus diesem Grunde ist die Eingangsspannung, welche für das Schalten der Transistoren TR11 bis TR13 erforderlich ist, auf einen Mindestwert von VON gleich 1.5 V festgelegt worden.In the following, some specific factors are to be used with the aid of a few examples, which can be associated with the logic circuit of this invention will be described will. Suppose the transistors TR11 to TR13 and the diodes D11 to D13 would be switching elements with the aforementioned input behavior or input properties . As is apparent from the description given above, the transistors TR11 until TR13 are not switched to the switched-on or on-state, when they did not apply input pulses with a voltage of more than 1.2 V. got. For this reason, the input voltage required for switching the Transistors TR11 to TR13 required to be equal to a minimum value of VON 1.5 V.

Die der Klemme 12 der +B-Spannungsquelle aufgeschaltete Spannung beträgt vorzugsweise mindestens den Wert der dreifachen oder vierfachen Mindestspannung VON (1.5 V), sie ist in dem hier beschriebenen Falle auf 5 V festgelegt. Der Wert der Spannung, welche der vorerwähnten Spannungsquellenklemmen 12 aufgedrückt wird, ist unter der Annahme festgelegt worden, daß der Störpegel des Eingangssignales, welches auf den Wert "1" bezogen ist, den Wert "1" hat, daß darüberhinaus in dieser Anordnung die I>N-Verbindung zwischen der Basiszone und der Kollektorzone der Transistoren TR11 bis TR13 immer an einer entgegengesetzt gerichteten Steuerspannung liegt.The voltage applied to terminal 12 of the + B voltage source is preferably at least three or four times the minimum voltage FROM (1.5 V), it is fixed at 5 V in the case described here. The value the voltage which is applied to the aforementioned voltage source terminals 12, has been determined on the assumption that that the interference level of the Input signal, which is related to the value "1", has the value "1", moreover in this arrangement the I> N connection between the base zone and the collector zone of the transistors TR11 to TR13 always at an oppositely directed control voltage lies.

Im Rahmen der hier vorliegenden Erfindung findet der Begriff "Störpegel für Wert 11111 seine Definition darin, daß er eine Differenz aus einem Mindestwert der Spannung V11 ist, welche ungefähr gleich der Spannung ist, die der Klemme + B-Spannungsquelle anliegt. Diese kann derart ausgelegt werden, daß sie dem Wert "1" einer logiscllen-Binärzahl und dem Wert der vorerwähnten Spannung VON entspricht (welche ungefähr gleich der zwischen den Kollektorzonen und Emitterzonen der sich im Einschaltzustand befindlichen Transistoren ist).- Es gilt: N.M.1 = VH - VON Nimmt man nun an, daß der Sättiggungsstrom der Transistoren TR1l bisTR13 ungefähr 5 mA beträgt, dann sollte der Ausgangswiderstand R10 vorzugsweise einen Wert von ungefähr 1 kOhm haben.In the context of the present invention, the term “interference level for value 11111 its definition is that it is a difference from a minimum value the voltage V11 which is approximately equal to the voltage that the + terminal B voltage source is present. This can be interpreted in such a way that it complies with the value "1" corresponds to a logical binary number and the value of the aforementioned voltage VON (which is roughly equal to that between the collector zones and emitter zones of the is switched on) .- The following applies: N.M.1 = VH - VON Takes it is now assumed that the saturation current of the transistors TR1l to TR13 is approximately 5 mA is then the output resistance R10 should preferably have a value of approximately Have 1 kOhm.

Für die Beschreibung anderer Ausführungsbeispiele der in den Rahmen der hier vorliegenden Erfindung fallenden Logikschaltung sei auf Fig. 6 bis Fig. 8 verwiesen. Bei der mit Fig. 6 wiedergegebenen Schaltung sind die Dioden D11 bis D13 des mit Fig. 5 dargestellten Stromkreises durch die Transistoren Tit21 bis TR23 ersetzt worden. Die zwischen den Eingangsklemmen 13 bis 15 liegenden Basiszonen und Emitterzonen sind kurzgeschlossen und zwischen Eingangsklemmen 13 bis 15 und die Basisanschlüsse gelegt oder geschaltet worden. Die zwischen den Basiszonen und den Emitterzonen liegende PN-Schicht ist bei den vorerwähnten Transistoren TR21 bis TR23, wie dies bei den bereits erwähnten Dioden der Fall ist, mit Durchlaßrichtung zu den Transistoren TR1l bis TR13 hin angeordnet. Bei der Ausführung nach Fig. 7 sind zwischen die Eingangsklemmen 13 bis 15 unrl die Dioden D11 bis D13 des mit Fig. 5 dargestellten Stromkreises die entkopplungswiderstände R11 bis R13 geschaltet;, welche zu dien, daß ein gleichförmiges Eingangsverhalten der jeweilligen Schal tungselemen te erreicht, die Fehloperation der gesamten Logikschaltung aber veringert wird. Diese iit Fig. 7 Wiedergegebene Ausführung kann als eine Schaltung angesehen werden, welche durch Hinzufügen der Dioden D11 bis D13 z.u einer konventionellen widerstandsgekoppel ton transistorisierten Logikschaltung entstanden ist.For the description of other exemplary embodiments of the in the frame of the logic circuit included here is to FIG. 6 to FIG. 8 referenced. In the circuit shown with FIG. 6, the diodes D11 to D13 of the circuit shown in FIG. 5 through the transistors Tit21 to TR23 been replaced. The base zones between input terminals 13 to 15 and emitter zones are short-circuited and between input terminals 13 to 15 and the base connections have been laid or switched. The one between the base zones and The PN layer lying in the emitter zones is TR21 in the aforementioned transistors to TR23, as is the case with the diodes already mentioned, with forward direction arranged towards the transistors TR1l to TR13. In the execution According to Fig. 7, the diodes D11 to are between the input terminals 13 to 15 and D13 of the circuit shown in FIG. 5, the decoupling resistors R11 to R13 switched; which to serve that a uniform input behavior of the respective Schaltungselemen te reached, but the maloperation of the entire logic circuit is reduced. This embodiment shown in FIG. 7 can be used as a circuit can be viewed, which can be achieved by adding the diodes D11 to D13 to a conventional Resistance-coupled ton transistorized logic circuit was created.

Fig. 8 zeigt eine Ausführung, welche durch Hinzufügen von Entkopplungswiderständen R11 bis R13 zu der mit Fig. 6 wiedergegebenen Schaltung, welche den gleichen Zweck wie die mit Fig 7 wiedergegebene Schaltung erfüllen soll, entstanden ist. Es sei darauf hingewiesen, daß diese verschiedenen Ausführungen von Logikschaltungen, die mit Fig. 6 bis Fig 8 wiedergegeben sind, im wesentiichen in der gleichen Weise arbeiten, und zwar mit den gleichen Resultaten, die auch die mit Fig. 5 dargestellte Schaltung zeigt.Fig. 8 shows an embodiment which by adding decoupling resistors R11 to R13 to the circuit shown with Fig. 6, which have the same purpose how the circuit shown in FIG. 7 is supposed to have arisen. Be it noted that these are different versions of logic circuits that are reproduced with Fig. 6 to Fig. 8, work essentially in the same way, with the same results as those shown in the circuit shown in FIG shows.

Die Widerstandswerte für die Entkopplungswiderstände R11 bis R13, welche bei den mit Fig. 7 und Fig. 8 wiedergegebenen Ausführungen Verwendung finden, lassen sich nach folgender Gleichung errechnen: In dieser Formel ist: VCC = Quellenspannung (5 V) VOFF maximale Eingallgsspannung (112 V) bei im Ausschaltzustand befindlichem Transistor RL = Ausgangswiderstand (1 kOhm) Rb = Wert des (noch festzulegenden)Entkopplungswiderstandes F. O. = Ventilator "Aus" VON = Mindest-Eingangsspannung (VON), die zum Schalten oder Durchlässigmachen eines Transistors erforderlich ist.The resistance values for the decoupling resistors R11 to R13, which are used in the designs shown with FIGS. 7 and 8, can be calculated using the following equation: In this formula: VCC = source voltage (5 V) VOFF maximum input voltage (112 V) when the transistor is switched off RL = output resistance (1 kOhm) Rb = value of the decoupling resistance (to be determined) FO = fan "off" VON = minimum Input voltage (VON) required to switch or make a transistor conductive.

Soll Rb, der er der Entkopplungswiderstände R11 bis R13 mittels der vorerwähnten Formel unter Berücksichtigung der Ventilatoraussclialtung bestimmt werden, dann wird ein geeigneten Widerstandswert bei ungefähr 500 Ohm liegen.Should Rb, which he the decoupling resistors R11 to R13 by means of the The aforementioned formula is determined taking into account the fan configuration then a suitable resistance will be around 500 ohms.

Im Rahmen der hier vorliegenden Erfindung wird also eine Logikschaltung geschaffen, welche den bereits genannten bemerkenswerten Effekt zeigt und in einfacher Weise durch Reihen-Zwischenschaltung eines als PN-Element wirkenden Schaltelementes, beispielsweise einer Diode oder eines Transistors zwischen die Eingangsklemmen eines konventionellen direkt gekoppelten oder widerstandsgekoppelten Logikschaltkreises und die Transistoranschlüsse, mit denen die vorerwähnten Eingangsklemmen in-Verbindung stehen, zusammengestellt werden kann, wobei der Logikschaltkreis eine NAND-Funktion (NICHT-UND-Funktion) sowie eine NOR-Funktion (NIClIT-ODER-Funktion) hat. Beim Einsatz in Lt:gik-Schaltkreise der verschiedensten Steuerungsvorrichtungen oder Regelungsvorrichtungen oder beim Einsatz in Elektronenrechnern, bei denen eine sehr genaue und sehr schnelle Operation erforderlich ist, wird die in den Rahmen der hier vorliegenden Erfindung fallende Logikschaltung große Vorteile bieten.In the context of the present invention, a logic circuit is used created, which shows the already mentioned remarkable effect and in a simple way Way through series interconnection of a switching element acting as a PN element, for example a diode or a transistor between the input terminals of a conventional direct coupled or resistor coupled logic circuit and the transistor connections to which the aforementioned input terminals are connected stand, can be put together, the logic circuit having a NAND function (NOT-AND-function) as well as a NOR-function (NIClIT-OR-function). When using in Lt: gik circuits of the most varied of control devices or regulating devices or when used in electronic computers, where a very precise and very fast Surgery required is well within the scope of the present invention falling logic circuit offer great advantages.

Es sei darauf hingewiesen, daß die Logikschaltung der hier vorliegenden Erfindung nicht auf die hier beschriebenentusführungsbeispiele beschränkt ist, sondern sich auch für alle anderen Logikschaltungen anwenden läßt, die insgesamt auf dem Konzept der hier vorliegenden Erfindung basieren. So dürfte beispielsweise klar sein, daß die Diode oder der in Diodenfunktion angeordnete Transistor in der vorbeschriebenen Art zwischen die Transistor-Anschlußklemmen und die Anschlußklemmen geschaltet werden kann, und dies sowohl einzeln als auch zu mehreren. Als Beispiel wird mit Fig. 9 eine Logikschaltung gezeigt, zu der zwei Dioden gehören. Der Einsatz von mehreren als PN-Element arbeitenden Schaltelementen wird zu einer verbesserten Wirkung bei der Erhöhung des Störpegels und bei der Unterdrückung der Eingangs-Störgrößen führen, und auch dann, wenn die Operationsgeschwindigkeit etwas langsamer wird. Aus diesem Grunde sollte die Anzahl der Schaltungselemente, welche zu einer Logikschaltung gehören, sorgfältig in Übereinstimmung mit dem Einsatzzweck und der Zielsetzung der Vorrichtung ausgewählt werden, welche eine Logikschaltung unter Verwendung der vorerwähnten Schaltungselemente erhalten soll.It should be noted that the logic circuitry used here present The invention is not limited to the embodiments described here, but rather can also be used for all other logic circuits that are based on the Concept of the present invention are based here. For example, it should be clear be that the diode or the transistor arranged in diode function in the above-described Kind be connected between the transistor terminals and the terminals can, both individually and in groups. As an example, FIG. 9 a logic circuit is shown which includes two diodes. The use of several Switching elements operating as a PN element contributes to an improved effect increase the interference level and suppress the input interference, and also when the operation speed becomes a little slower. For this Basically, the number of circuit elements that make up a logic circuit belong carefully in accordance with the purpose and objective of the device can be selected which a logic circuit using the is to receive the aforementioned circuit elements.

Bei den hier beschriebenen Ausführungsbeispielen einer Logikschaltung waren alle Transistoren TR11 bis TR13, welche die Logikoperation durchzuführen haben, als NPN-Ausführung mit Erdung über die Emitterzone ausgeführt. Wie aus Fig. 10 zu erkennen ist, können diese Transistoren jedoch auch durch solche der PNP-Ausführung ersetzt werden. Weiterhin kann7 wie aus Fig. 11 hervorgeht, die Erdung auch durch die Basiszone vorgenommen werden und, wie aus Fig. 12 zu erkennen ist, auch unter Verwendung der Kollektorzone statt der Emitterzone. Alle diese Veränderungen und Modifikationen ermöglichen, daß der in den Rahmen der hier vorliegenden Erfindung fallende Logikschaltkreis in annähernd der gleichen Weise und den gleichen Resultaten arbeitet, wie diese für die hier beschriebenen Ausführungsbeispiele erzielt werden.In the exemplary embodiments of a logic circuit described here were all transistors TR11 to TR13, which have to perform the logic operation, designed as an NPN version with earthing via the emitter zone. As shown in Fig. 10 too can be seen, however, these transistors can also be replaced by those of the PNP design be replaced. Furthermore, as can be seen from FIG. 11, the grounding can also be carried out through the base zone can be made and, as can be seen from FIG. 12, also under Use of the collector zone instead of the emitter zone. All of these changes and Modifications enable that to be made within the scope of the present invention falling logic circuitry in approximately the same manner and with the same results works like this is achieved for the embodiments described here.

Claims (2)

Patentansprüche Claims 1 Eine transistorisierte Logikschaltung bestehend aus: mehreren Transistoren mit jeweils einer Emitterzone, einer Basiszone, einer Kollektorzone, aus mehreren Eingangsklemmen, welche jeweils aul die gleiche Zone eines jeden Transistors geschaltet sind, aus einer Bezugsspannungsklemme, welche jeweils au£ die zweite gleiche Zone eines jeden Transistors geschaltet ist, aus einer Ausgangsklemme, welche zu der übrigen gleichen Zone eines jeden Transistors gemeinschaftlich in Verbindung steht, einer Spannungs quellenklemme, welche mit der bereits erwähnten Ausgangsklemme in Verbindung steht, sowie aus einer Ausgangswiderstand, welcher zwischen die bereits genannte Ausgangsklemme und die Spannungsquellenklemme geschaltet ist. Die Logikschaltung derart ausgelegt, daß eine vorgeschriebene Logikoperation dann durchgeführt werden wird, wenn den Eingangsklemmen, der Bezungsspannungsklemme und der Quellenspannungsklemme eine vorgeschriebene Spannung aufgeschaltet wird. Die Logikschaltung d a d u r c h g e k e n n z e i c h n e t daß zwischen den Anschlüssen der Transistoren und deren Zonen, mit denen die eingangsklemmen in Verbindung stehen, und diese Eingangsklemmen zumindest ein als PN-Element wirkendes Schaltungselement geschaltet wird, und zwar derart, daß dessen Durchlaßrichtung auf die bereits erwähnten Transistoren ausgerichtet ist.1 A transistorized logic circuit consisting of: several transistors each with an emitter zone, a base zone, a collector zone, from several Input terminals which each switch to the same zone of each transistor are, from a reference voltage terminal, which each au £ the second same zone of each transistor is switched from an output terminal which is connected to the the rest of the same zone of each transistor is in common connection, a voltage source terminal, which is connected to the aforementioned output terminal in Connection, as well as from an output resistance, which between the already called output terminal and the voltage source terminal is switched. The logic circuit designed such that a prescribed logic operation is then performed when the input terminals, the reference voltage terminal and the source voltage terminal a prescribed voltage is applied. The logic circuit d a d u r c h g e k e n n n z e i c h n e t that between the connections of the transistors and their zones with which the input terminals are connected and these input terminals at least one circuit element acting as a PN element is switched, namely such that its forward direction is aligned with the transistors already mentioned is. 2. Eine transistorisierte Logikschaltung gemäß Anspruch 1, d a d u r c h g e k e n n z e i c h n e t daß zwischen den Eingangsklemmen der Transistoren und deren Zonen, mit denen die Eingangsklemmen in Verbindung stehen, ein Widerstand geschaltet wird, und zwar in Reihe mit jeden! Scahltungselement.2. A transistorized logic circuit according to claim 1, d a d u r c h e k e n n n z e i c h n e t that between the input terminals of the transistors and their zones, with which the input terminals are connected, a resistor switched in series with everyone! Scanning element.