DE1813966C - Non-linear encoder - Google Patents

Description

Die lirlindiing betrifft einen niclulincarcn Codierer, _t|er eint niclulineare Codierung dadurch ausführt, daß in Kaskade Schaltkreise mit Eingangs- und Ausgangskennlinien geschaltet sind, die durch eine Mehrzahl von kontinuierlichen geraden Linien ausgedrückt werden können, die sich /.wisLiien dem minimalen Pegel und dem maximalen Pegel des Ausgangssignals erstrecken und einander in der Darstellung nicht überschneiden, in der die horizontale Achse den Eingang und die vertikale Achse den Ausgang angeben, wobei Codes er-/engt werden, die den Pegel der Eingangssignale von den Schaltkreisen entsprechen. Im nllgemeinen ist ein Codierer erforderlich, der hohe Geschwindigkeit und hohe Genauigkeit aufweist und in der Lage ist, eine niclulineare Quantisierung auszuführen, die den Ligeniehafien ties Cingangssignals angepaßt ist. Bekannte Codierer dieser Art y ^Λ.ά der Vergleichscodierer mit tufeinanderfolgender Rückkopplung, der Impulscode-Röhrencodierer und der Kaskadencodierer. Von diesen Codierern hat der Vergleichscodierer mit fortschreitender Rückkopplung eine relativ hohe Genauigkeit und kann auch eine niclulineare Quantisierung ausführen, indem Widerstände eines örtlichen Dekodicr-Netz-Vcrkcs in einer. Rückkopplungskreis durch einen elektronischen Schalter geschaltet werden, jedoch ist llieser Codierer für eine Quantisieiimg mit hoher Geschwindigkeit im wesentlichen ungeeignet, da es notwendig ist, die Eingangsimpulse so viele Mal wie die Anzahl der Codierstellen rückrukopp In. Line Codierungsröhre ist am besten für he lie Gcschwindigkeiten und eine nichtlineare Quantisien. ig geeignet, erfordert jedoch eine sehr schwierige Verarbeitung durch ein Präzisionsinstrument, um eine hohe Genauigkeit zu erreichen, und erfordert auch eine Glühkathode zum Ausstrahlen von Glühelektronen, dn in der Vakuumröhre Elektronenstrahlen verwendet werden. Darüber hinaus ist eine Hochspannungs-Encrgiequelle zum Beschleunigen der Elektronen unbedingt erforderlich. Diese Mangel führen dazu, daß die Lebensdauer der Röhre kurz ist. Der Kaskadencodierer ist in der Lage, eine Codierung mit hoher Geschwindigkeit und hoher Genauigkeit auszuführen und kann durch die Verwendung von elektronischen integrierten Schaltungen mit Halbleitern aufgebaut werden. Dieser Codierer ist auch stabil, hat geringe Abmessungen, ist leicht im Gewicht und ist sehr zuverlässig und billig.The lirlindiing relates to a niclulincarcn encoder, _t | he one-niclulineare encoding thereby carries that are cascade-connected circuits having input and output characteristics that can be expressed by a plurality of continuous straight lines extending /.wisLiien the minimum level and the The maximum level of the output signal extend and do not overlap in the representation in which the horizontal axis indicates the input and the vertical axis the output, whereby codes are narrowed which correspond to the level of the input signals from the circuits. In general, what is required is an encoder which has high speed and high accuracy and is capable of performing niclinear quantization which is matched to the characteristics of the input signal. Known encoder of this type y ^{Λ .ά} the Vergleichscodierer tufeinanderfolgender with feedback, the pulse code Röhrencodierer and Kaskadencodierer. Of these encoders, the comparison encoder has a relatively high accuracy as the feedback progresses and can also perform niclinear quantization by inserting resistors of a local decoder network Vcrkcs in a. Feedback circuit can be switched by an electronic switch, however, this encoder is essentially unsuitable for high-speed quantization because it is necessary to feedback the input pulses as many times as the number of coding digits. Line coding tube is best for high speed and non-linear quantization. However, it requires very difficult processing by a precision instrument to achieve high accuracy, and also requires a hot cathode for emitting hot electrons using electron beams in the vacuum tube. In addition, a high voltage power source for accelerating the electrons is absolutely necessary. These shortcomings make the life of the tube short. The cascade encoder is capable of coding at high speed and high accuracy and can be constructed by using electronic integrated circuits with semiconductors. This encoder is also stable, small in size, light in weight, and very reliable and inexpensive.

Des weiteren ist die nichtlincare Quantisierung ausgeführt worden, um das Quantisierungsrauschen zu verringern und den dynamischen Bereich zu vergrößern, jedoch ist bezüglich der nichtlinearen Quantisierung bisher eine solche Kompression und Expansion von an?logen Signalen die Grundlage der (Jberlegungen gewesen, daß die Kompressions- und Expansionscigonschaften durch cmc glatte Kurve in einer zweidimeiisionalcn Zeichnung dargestellt werden können. Auch :>ό sind aus dem Rationalisicrungsgesichtspünkt glatte Kompressions- und Expansionseigenschaften geprüft worden, die durch eine elementare Jitinktion, wie eine logarithmische Funktion oder hyperbolische Funktion, dargestellt werden können.Furthermore, non-linear quantization has been carried out in order to reduce the quantization noise and increase the dynamic range, but with respect to non-linear quantization, such compression and expansion of analog signals has heretofore been the basis of the considerations that the compression and Expansionscigonschaften can be represented by a smooth curve in a cmc zweidimeiisionalcn drawing also:.> ό have been tested from the Rationalisicrungsgesichtspünkt smooth compression and expansion properties, which can be represented by an elementary Jitinktion as a logarithmic function or hyperbolic function.

Deshalb wird zur Ausführung einer nichtlincarcn Quantisierung das Verfahren des Anlegens von Signalen an einem linearen Codierer nach der Kompression von analogen Signalen durch einen analogen Kompressor, der übliche elektronische Teile enthalt, weitgehend verwendet. Auch wird in einem sogenannten nicht.'.i earen Codierer, d. h. einem Codierer mit nichtlinearer ."iinktion. wie Kompression und Expansion, das Verfahren der Annäherung einer elementaren Funktion, die analytisch erhalten wird, verwendet. Bei einem Kaskadencodierer ist es jedoch schwierig, den Grad der Annäherung dadurch zu erhöhen, daß die Kompressionseigenschaft veranlaßt wird, sich einer willkürlichen Funktion anzunähern. Dies ist darauf zurückzuführen, daß die Kompressions- und Exoansionseigenschaften die durch einen Kaskadecodierer realisiert werden können, nachstehende Bedingung aufweisen.Therefore, in order to perform non-linear quantization, the method of applying signals is used at a linear encoder after the compression of analog signals by an analog compressor, containing common electronic parts, is widely used. Also in a so-called not. '. i earen coder, d. H. an encoder with non-linear . "iinction. such as compression and expansion, uses the method of approximating an elementary function obtained analytically. at however, it is difficult for a cascade encoder to increase the degree of approximation by the Compression property is caused to approach an arbitrary function. This is upon it attributed to the compression and expansion properties which can be implemented by a cascade decoder, the following condition exhibit.

Aus diesem Grunde hat der übliche Kaskadecodierer den Nachteil, daß die niclulineare Quantisierung auf eine lugarilhmische Kompression beschränkt ist und eine niclulineare Quantisierung, die auf die Eigenschaft eines willkürlichen Eingangssignal angepaßt ist, nicht ausgeführt werden kann. Deshalb kann keiner d-r bekannten Codierei alle drei Bedingungen der hohen Geschwindigkeit, der hohen Genauigkeit und der nichtlinearen Quantisierung, die an die Eigenschaft des oben beschriebenen Eingangssignals angepaßt ist, erfüllen. For this reason, the usual cascade decoder has the disadvantage that the niclulinear quantization Lugarilhmic compression is limited and a niclinear quantization which is adapted to the property of an arbitrary input signal is not can be executed. Therefore, none of them can be known Encode all three conditions of high speed, high accuracy, and nonlinear quantization, which are inherent in the property of the is adapted to the input signal described above.

Die Erfindung löst die Aufgabe, einen Codierer zu schaffen, der die obigen drei Bedingungen gleichzeitig erfüllt, indem Schaltkre^;ie von zwei oder mehr Arten, deren Charakteristiken durch gerade Linien in unterschiedlicher Anzahl ausgedrückt werden können, verwendet sind, wobei die Charakteristik eines Schaltkreises eine g/ößere Anzahl von geraden Linien als die Charakteristik eines folgenden Schaltkreises aufweist.The invention solves the problem of providing an encoder which fulfills the above three conditions simultaneously by using circuits ^; ie of two or more kinds, the characteristics of which can be expressed by straight lines in different numbers, are used, the characteristic of one circuit having a greater number of straight lines than the characteristic of a following circuit.

Die Erfindung wird nun im einzelnen beschrieben. Der Wanderwellencodierer der Erfindung ist ein Codierer mit Schaltkreisen in der erforderlicher. Anzahl, die in Kaskade geschaltet sind, wobei z. B. ein PAM-Signal, das codiert werden soll, der ersten Stufe zugeführt wird und die Codierung ausgeführt wird, wenn das Signal die letzte Stufe passiert. Diener Schaltkreis vergleicht das zugeführte Signal mit dem vorbestimmten Bezugssignal und erzeugt den Codeausgang und wandelt das Signal in einen geeigneten Wert (durch Verstärkung, Gleichrichtung oder Vorspannungsadditionj um und sendet diesen Wert zu der nächsten Stufe aus. Die Eingangs- und Ausgangscipenschsften dieses Kreises können durch eine Mehrzahl von kontinuierlichen geraden Linien dargestellt werden, die sieb zwischen dem minimale·! '-egd und dem maximalen Pegel des Ausgangssignals erstrecken.The invention will now be described in detail. The traveling wave encoder of the invention is an encoder with circuits in the required. Number that are connected in cascade, with z. B. a PAM signal, that is to be coded is fed to the first stage and the coding is carried out when the signal passes the last stage. Servant circuit compares the supplied signal with the predetermined reference signal and generates the code output and converts the signal to a suitable value (by amplification, rectification or bias addition) and sends this value out to the next stage. The entrance and exit bars this circle can be represented by a plurality of continuous straight lines which sieve between the minimum ·! '-egd and the maximum Extend the level of the output signal.

Die Anzahl der geraden Linien ist im allgemeinen entsprechend der Anzahl von m in einer w-näreu Codierung vorbestimmt, d. h , es sind z. B. zwei gerade Linien in dem Fall c'^er binäicn Codierung vorhanden, während drei gerade Linien in dem Fall einer ternärcn Codierung und η gerade Linien in dem Fall einer n-n-Hren Cn licning vorhanden sind. Eine lineare Codierung wird ausgeführt, wenn die absoluten Werte der Neigungen der geraden Linien gleich sind, und eine nichtlincare Codierung wird ausgeführt, wenn die absoluten Werte nicht gleich sind. The number of straight lines is generally predetermined according to the number of m in a w-ary coding, i.e. h, there are z. For example, two straight lines in the case c '^ he binäicn Coding available while three straight lines are present in the case of a ternärcn encoding and η straight lines in the case of a nn-Hren Cn licning. Linear coding is carried out when the absolute values of the slopes of the straight lines are equal, and non-linear coding is carried out when the absolute values are not equal.

Nun wird die Kurve OAB erläutert, die als Kompressions-Kennünie in F i g. 1 gezeigt ist. Bei einer üblichen nichtlinearen Kaskaden-Codierung durch ein binäres System wird zuerst, wenn die Amplitude des zu codierenden Eingangssignals symmetrisch in bezug auf eine Linie aufgeteilt ist, welche den positiven Bereich von dem negativen Bereich trennt, die negative Atnplitu Ic auf die positive Seite geklappt, oder umgekehrt wird die positive Amplitude auf die negative Seite, in der en-f.cn Stufe geklappt, und dann wird die Kompression ausgeführt. In diesem Falle wird dieThe curve OAB , which is shown as the compression characteristic in FIG. 1 is shown. In a usual non-linear cascade coding by a binary system, if the amplitude of the input signal to be coded is divided symmetrically with respect to a line which separates the positive area from the negative area, the negative amplitude Ic is folded to the positive side, or vice versa, the positive amplitude is flipped to the negative side, in the en-f.cn stage, and then the compression is carried out. In this case the

Λ'-Achse in I- i g. 1 in zwei Teile O - vl und .vl 1 aufgeteilt, und die Stelle des Code wird in Abhängigkeit davon bestimmt, in welchem der beiden Teile die Eingangsamplilude vorhanden ist. Hierbei ist vl die F.ingan^arnplitude entsprechend dem Punkt, an dem die AusgangsampUtude die Hälfte der maximalen Amplitude ist. Wenn die Kompressionskennlinie OAB logarithmisch ist i:nd die Punkte an der Eingangsamplitudenaehse, die den Punkten entsprechen, an denen die Ausgangsamplitude '/i und ³/·, der maximalen Amplitude ist, jeweils .v2 und .v3 sind, stehen αΊ, x2 und v3 miteinander in folgender BeziehungΛ 'axis in I- i g. 1 is divided into two parts O - vl and .vl 1, and the position of the code is determined depending on in which of the two parts the input sample is present. Here vl is the input amplitude corresponding to the point at which the output amplitude is half of the maximum amplitude. If the compression characteristic OAB is logarithmic i: nd the points on the input ^{amplitude axis corresponding to the points at which the output amplitude is' / i and 3} / ·, the maximum amplitude, are .v2 and .v3, respectively, αΊ, x2 and v3 with each other in the following relationship

.ν!- .ν 2.ν! - .ν 2

λ 3 - χ 1
1-.ϊ3λ 3 - χ 1
1-.ϊ3

vl
1 - λ 1from left
1 - λ 1

Wean jedoch die Kompressionskennlinie OAB nicht logarithmisch ist, kann das zweite Gleichheitszeichen tier Gleichung(l) nicht erfüllt werden. Wenn jedoch clas erstt; Gleichheitszeichen erfüllt wird, kann die Codierung durch einen Kaskadencodierer ausgeführt werden, jedoch sind die Punkte C und D nicht immer auf der gegebenen Kurve OAB. Ein binärer Kaskadantodierer '.;ann nämlich nur eine nichtlineare Quantisierung mit besonderer Kompressionskennlinie ausführen. Die Kompressionskennlinie wird nun aber in der ersten Stufe in η aufgeteilt, wie dies in F i g. 2 durch ein multinüres System (hier ein .'i-näres System) an Stelle eines binären Systems dargestellt ist.However, if the compression characteristic OAB is not logarithmic, the second equal sign of equation (1) cannot be satisfied. However, if this first occurs; Equals sign is satisfied, the coding can be carried out by a cascade coder, but the points C and D are not always on the given curve OAB. A binary cascade coder can only perform a non-linear quantization with a special compression characteristic. The compression characteristic is now divided into η in the first stage, as shown in FIG. 2 is represented by a multinature system (here an .'i-nary system) instead of a binary system.

Die Kompressionskcnnlinie wird hier durch 4 geteilt. In diesem Falle können die Bogen Ox,κβ, ßy '.πια γ δ nahezu für gerade Linien gehalten werden. Deshalb ist die Teilung an der Eingangsseite entsprechend der Teilung zwischen 0 und '/4 der Ausgangskennlinie proportional zu der Teilung der Eingangsseile entsprechend den Punkten der Teilung /wischen '/ι und '/i, zwischen '/j und ³j_A und zwischen ^:", und 1, wobei eine binäre nichtlinearc Codierung durch einen Kaskadencodierer ausgeführt werden kann.The compression line is divided by 4 here. In this case, the arcs Ox, κβ, ßy '.πια γ δ can be taken to be almost straight lines. Therefore, the division on the input side according to the division between 0 and '/ 4 of the output characteristic is proportional to the division of the input cables according to the points of the division / wischen' / ι and '/ i, between' / j and ³ j _A and between ^: ", and 1, wherein binary non-linear coding can be carried out by a cascade coder.

Gemäß der Erfindung ist n, das in der ersten Stufe verwendet wird, nicht sehr groß, z. B. nl — 3 oder /11 ·-- 4. In der zweiten Stufe wird nl verwendet, das nicht größer als ni ist, welches η in der ersten Stufe ist. F,s können nämlich/il und nl folgendermaßen ausgedrückt werdenAccording to the invention, n used in the first stage is not very large, e.g. B. nl - 3 or / 11 · - 4. In the second stage, nl is used which is not greater than ni , which is η in the first stage. Namely, F, s / il and nl can be expressed as follows

2<w2 </il.2 <w2 </ il.

Somit wird die Slellenbestimmtmg des /i2-nüren Systems uungeführt. In diesem Falle sind, wie oben beschrieben, die Punkte entsprechend C, A und /) in dem Beispiel der F i g. I nicht immer auf der Kompressionskennlinie. Diese Punkte sind so bestimmt, daß das Qiiantisierungsgeräusch ein Minimum werden kann. In vollständig derselben Weise wird η ni in dem Stellenbestiiv.fiiungskreis der dritten Stufe verwendet, uiiu .·:2 und «3 können ausgedrückt werden alsIn this way, the slot determination of the / i2-only system is carried out. In this case, as described above, the points corresponding to C, A and /) in the example of FIG. I not always on the compression curve. These points are determined so that the Qiiantizing noise can become a minimum. In completely the same way, η ni is used in the third-level digit designation circle, uiiu. ·: 2 and «3 can be expressed as

Somit wird schließlich beim Ausführen der Quantisierung in einem Kaskadencodierer die erste Stufe in den nichllinearcn Codierungsstufen zu einem /il-nären Systemgemacht,die /weite Stufe wird zueinein/i2-nären System gemacht, die. dritte Stufe wird zu einem /i.Vnären System gemacht u.sw., d. h., im allgemeinen wird die /?i-te Stufe '.u einem n_m-närcn System mit Ausnahme für das erste Zeichen gemacht, '",t Stufen werden dabei so geteilt, daß das Quantisierün\>srauschen sich dem minimalen Wert annähert. Hierbei stehen mI, nl, /i3 ... n_m in folgender Weise in Beziehung zueinander Thus, finally, when the quantization is carried out in a cascade coder, the first stage in the nonlinear coding stages is made an / il-nary system, the / wide stage is made a / i2-nary system, the. third level is made into a /i.vnary system, etc., i.e., in general, the /? i-th level is made into an n _m -nary system with the exception of the first character, '", t levels are divided in such a way that the quantization noise approaches the minimum value, where mI, nl, / i3 ... n _{m are} related to one another in the following way

η 1 > /ι 2 > /ι 3 η 1> / ι 2> / ι 3

in diesem Falle kann keines der Gleichheitszeichen erfüllt werden.in this case none of the equal signs can be fulfilled.

Tatsächlich werden die Werte von >il, /i2 .. n_m durch die Kompressionskennlinie bestimmt. Wenn die Kurve DAß in F i g. 1 nahe der geraden Linie OB ist, Vnnn der Wert n\ klein sein, und wenn die Kurve OAB vcr, der geraden Linie OB entfernt ist, kann der Wert/il groß gemacht werden.In fact, the values of> il, / i2 .. n _{m are} determined by the compression characteristic. When the curve DAT in FIG. 1 is near the straight line OB , Vnnn the value n \ can be small, and when the curve OAB is vcr away from the straight line OB , the value / il can be made large.

Wie oben beschrieben worden ist, schafft die ErHndung einen Kaskadencodierer, der die Kurve der gewünschten Kompressionskcnnlinie mit einem Schaltungsaufbau besser annähert, der so einfach wie möglich ist, indem veranlaßt wird, daß die Zahl von m in einem »i-nären System in den Codier-Standardkreisen (Schaltkreisen), d. h. die Zahl der geraden Linien in den Eingangs- und Ausgangskcnnlinicn der Standardkreise, nicht gleichförmig ist, sondern geändert wird, und indem darüber hinaus bewirkt wird, daß die Zahl in der vorhergehenden Stufe größer als oder gieich Jer Anzahl in der nachfolgenden Stufe ist.As described above, the invention provides a cascade encoder which more closely approximates the curve of the desired compression line in circuitry that is as simple as possible by causing the number of m in an i-ary system to be in the encoder -Standard circuits (circuits), i.e. the number of straight lines in the input and output lines of the standard circuits, is not uniform but is changed, and by also causing the number in the previous stage to be greater than or equal to the number in the next stage is.

Nachfolgend wird die Wirkung der Erfindung mit Bezugnahme aut die folgende Tabelle und die F i g. 3 bis 7 beschrieben.In the following, the effect of the invention will be explained with reference to the following table and FIG. 3 to 7 described.

Ausrufiilrendc KompressionskcnnlinicExclamation Compression Clinic

Zweite Funktion
Dritte FunktionSecond function
Third function

Hyperbolische Sinusfunktion
Hyperbolische FunktionHyperbolic sinus function
Hyperbolic function

Zusammengesetzte hyperbolische FunktionCompound hyperbolic function

Die obige Tabelle zeigt verschiedene Arten von auszuführenden Konipressionskennlinien, Funktionen die- KfT Kennlinien und den Verhältnis-Quantisierung*- Kompic-isionskcnnlinic
y FM The above table shows different types of compression characteristics to be carried out, functions the KfT characteristics and the ratio quantization * - Kompic-isionskcnnlinic
y FM

(i -A)x + Ax* (i -A) x + Ax *

(I-A)x-\-(I-A) x - \ -

sin h(bx) sin h (bx)

sin A b sin A b

Verhältnisquanti-
sicrungsschritt
A(x) Ratio quanti-
security step
A (x) Bemerkungcomment = 0,952= 0.952 Fig.Fig. (1-/1) + 2Ax (1- / 1) + 2Ax A = A = = 0,952= 0.952 33 (1 - A) + 3 A x^a (1 - A) + 3 A x ^a /(-/ (- = 5,43= 5.43 44th fccos«(&x)fccos «(& x) A =A = = : 20=: 20 55 sin/i 6sin / i 6 /ι/ ι = 20= 20 66th _l + /i
{f+AÖ-*)}¹ _l + / i
{f + AÖ- *)} ¹ WJWJ 77th {lim(l^i)!·{lim (l ^ i)! ·

schritt, und die F i g. 3 bis 7 zeigen die graphischen Darstellungen der Funktionen gemäß der obigen Tabelle und die graphischen Darstellungen von ver-step, and the F i g. 3 to 7 show the graphs Representations of the functions according to the table above and the graphical representations of various

schiedenen Arten von Annäherungs-Kennlinien. F i g. 3 primieren, die den positiven Bereich von dem negativendifferent types of approximation characteristics. F i g. 3 prime the positive area from the negative

ist eine graphische Darstellung, die der zweiten Funk- Bereich trennt, und dieser Schaltkreis ist dem Schalt-is a diagram separating the second radio area, and this circuit is the switching

tion kreis äquivalent, der bei einer linearen wechselndention circle equivalent to that of a linear alternating

F{x) = (1 — A)x + Ax² binären Codierung verwendet wird. Die zweite Stufe F {x) = (1 - A) x + Ax ² binary coding is used. The second stage

S ist ein Schaltkreis für eine nichtlineare quaternäreS is a circuit for a nonlinear quaternary

entspricht, wie dies in der obigen Tabelle angegeben Codierung und ist durch vier gerade Linien Ai, Al, corresponds to coding as indicated in the table above and is represented by four straight lines Ai, Al,

ist. In F i g. 3 zeigt 1 die graphische Darsteltun? von A3 und A4 mit unterschiedlichen Neigungen dargc-is. In Fig. FIG. 3 shows FIG. 1 the graphical representation? of A3 and A4 shown with different inclinations

_{F( Λ} .. _ .. ,J₁ steUt Die dritte Stufe ist ein Schaltkreis für eine nicht- _{F (Λ} .. _ .., J ₁ steUt The third stage is a circuit for a non-

¹ ' ~ ^{l )x +} ' lineare binäre Codierung und ist durch zwei gerade ¹ '~ ^{l ) x +} ' linear binary coding and is even through two

während 2 eine polygonale Linie zeigt, die sich der io Linien A5 und A6 mit unterschiedlichen Neigungenwhile Fig. 2 shows a polygonal line joining the lines A 5 and A6 with different slopes

Kurve 1 annähert, die erhältlich ist, wenn «1=2, dargestellt. Darunter ist die quaternäre Codierung ausApproximates curve 1, which is available when «1 = 2, is shown. Below that, the quaternary coding is off

«2^2 und η 3 - 2 sind, mit 3 ist eine polygonale dem Codeausgang durch Codes 00, 01, 10 und 11 dar-«2 ^ 2 and η 3 - 2 are, with 3 a polygonal is the code output represented by codes 00, 01, 10 and 11-

Linie bezeichnet, die sich der Kurve 1 annähert, die gestellt, was aber den Fall zeigt, daß die qnaternärenDenotes line which approximates curve 1, which, however, shows the case that the qnaternary

erhältlich ist, wenn nl =2 und /i2 = 4 sind, während Codes durch die Kombination der binären Codes zumis available when nl = 2 and / i2 = 4, while codes by combining the binary codes for

4 eine polygonale Linie zeigt, die sich der Kurve 1 15 Ausdruck gebracht sind. Das ist nicht nur auf dieses4 shows a polygonal line which is expressed by curve 1 15. That's not just due to this

annähert, die erhältlich ist, wenn nl = 4 und «2 = 2 Verfahren beschränkt.approximates that is obtainable when nl = 4 and «2 = 2 method constrained.

sind. In dieser Darstellung zeigt die horizontale Achse F i g. 9 zeigt den Aufbau einer Ausführungsform.are. In this illustration, the horizontal axis shows F i g. 9 shows the construction of an embodiment.

die Eingangssignalamplitude und die vertikale Achse In dieser Figur zeigen die Abschnitte (I), (II) und (III),the input signal amplitude and the vertical axis In this figure, sections (I), (II) and (III),

die Ausgangssignalamplitude, und zwar bei einem die durch strichpunktierte Linien eingeschlossen sind,the output signal amplitude, namely with one enclosed by dash-dotted lines,

Beispiel der Codierungsart. Kurve 1 in F i g. 4 zeigt ao Schaltkreise entsprechend der ersten, zweiten und drit-Example of the coding type. Curve 1 in FIG. 4 shows ao circuits corresponding to the first, second and third

die dritte Funktion ten Stufe der F i g. 8. Aus Gründen der besserenthe third function th stage of FIG. 8. For the sake of better

Fix) = (1 - A)x l· Ax* Beschreibung zeigt F i g. 9 nur drei Stufen von Schalt- Fix) = (1 - A) xl · Ax * Description shows F i g. 9 only three levels of switching

' kreisen, die in Kaskade geschaltet sind, jedoch ist'circuits that are connected in cascade, but is

während die Kurvet in Fig. 5 die hyperbolische tatsächlich eine Mehrzahl solcher Schaltkreise inwhile the curve in Fig. 5 shows the hyperbolic actually a plurality of such circuits in

Sinusfunktion zeigt. Die Kurve 1 in F i g. 6 zeigt die 25 Kaskade geschaltet. In F i g. 9 bezeichnet Ein einenShows sine function. The curve 1 in FIG. 6 shows the 25 cascade connected. In Fig. 9 denotes a one

hyperbolische Funktion, und Kurve 1 in F i g. 7 zeigt Eingangsanschluß, Aus einen Anschluß zum Verbindenhyperbolic function, and curve 1 in FIG. 7 shows input port, Out a port for connecting

die zusammengesetzte hyperbolische Funktion. In der dritten Stufe mit der nächsten Stufe, Pl, P2, P3 the compound hyperbolic function. In the third stage with the next stage, Pl, P2, P3

F i g. 4 bis 7 zeigen 2, 3 und 4 angenäherte gerade und P4 Codeausgangsanschlüssc, Cl, C21 ... C3F i g. Figures 4 through 7 show 2, 3 and 4 approximate even and P4 code output ports, C1, C21 ... C3

Linien, die den Linien in F i g. 3 vollständig äquiva- PCM-Codeausgangskreise, von denen jeder einenLines corresponding to the lines in FIG. 3 fully equiva- PCM code output circuits, each of which has one

lent sind. Wie sich aus den Darstellungen ergibt, ist die 30 Komparator und einen Impulsformkreis enthält. Al,are lent. As can be seen from the illustrations, the 30 contains a comparator and a pulse shaping circuit. Al,

polygonale Linie 4, die sich der Kurve 1 annähert, die BIl ... B31 Vorspannungsaddierkreise, R einenpolygonal line 4, which approximates curve 1, the BIl ... B31 bias adding circles, R one

erhältlich ist, wenn nl = 4 und n2 = 2 sind, die Glcichrichterkreis und AMP Verstärker. Die Angabenis available when nl = 4 and n2 = 2, the rectifier circuit and AMP amplifier. The information

nächste Näherung dieser Kompressionskennlinie. in Klammern zeigen die Verstärkungsgrade, und dieseclosest approximation of this compression characteristic. in brackets indicate the degrees of reinforcement, and these

Im Falle der vorliegenden Erfindung sind die Codes, Verstärkungsgrade Al, Al ... A6 können aus denIn the case of the present invention, the codes, gain levels Al, Al ... A6 can be selected from

die in einer Art, wie oben beschrieben, als nl, nl 35 Neigungen der geraden Linien Al, Al ... A6 derwhich in a manner as described above, as nl, nl 35 slopes of the straight lines Al, Al ... A6 the

... n_m erhältlich sind, nicht notwendigerweise gleich. F i g. 8 entnommen werden. Mit AD sind Addier-... n _{m are} available, not necessarily the same. F i g. 8 can be taken. AD are adding

Diese Codes werden in einer Weise übertragen, die für kreise, mit DL analoge Verzögerungsleitungen, mitThese codes are transmitted in a way that circles, with DL analog delay lines, with

eine Übertragung geeignet ist, und werden an der O/?21,OÄ22undO/?23»ODER«-Kreiseundmit.'>H^/21a transfer is suitable, and are sent to O /? 21, OÄ22 and O /? 23 "OR" circles and with. '> H ^/ 21

Empfangsseite dekodiert. Es ist auch möglich, diese SlVIl ... SW31 Übergangsschalter bezeichnet.Receiving side decoded. It is also possible to designate this SlVIl ... SW31 transition switch.

Codes in binäre Codes umzuwandeln. Als einfacheres 40 Nachfolgend wird die Arbeitsweise dieser SchaltuncConvert codes into binary codes. As a simpler 40, the operation of this circuit is shown below

Verfahren können nl,nl ... n_m zu einer ganzzahligen beschrieben. Das Vorzeichen des PAM-Impulsein-Methods can be described nl, nl ... n _m to an integer. The sign of the PAM pulse input

Potcnz von 2 gemacht werden, wie z. B. η 1 -4, n2 = 4, ganges, das zu dem Anschluß Ein geführt wird, wirdPotcnz of 2 can be made, such as B. η 1 -4, n2 = 4, gear that is led to the terminal A , is

nl 2 usw. Entsprechend diesem Verfahren sind die durch den Codeausgangskreis Cl diskriminiert und nl 2 etc. According to this method, those are discriminated by the code output circuit Cl and

Codes formell multinäre Codes, jedoch im wesent- ein Impuls entsprechend 0 oder 1 wird am AnschlußPlCodes formally multinary codes, but essentially an impulse corresponding to 0 or 1 is shown at connection Pl

liehen binäre Codes. 45 erzeugt. Andererseits wird die Phase dieses Eineangs-borrowed binary codes. 45 generated. On the other hand, the phase of this unity

Nachfolgend wird eine Ausführungsform der Er- PAM-Impulses durch den Glcichrichterkreis R umgefindung beschrieben. F ig. 8 zeigt Eing.igs- und kehrt, und eine Vorspannung von Vm\2 wird durch den Aiisgangskcnnlinien von Slandardkrcisci, bei der Vorspannungsaddierkreis ßl diesem Impuls hinzuquaternären binären nichtlinearen Codierung, und gefügt, und dann wird der Impuls dadurch verdoppelt F i g. 9 zeigt ein Beispiel der Ausbildung dieser Aus- 50 daß er durch den Verstärker AMP verstärkt wird und führungsform. Bei dieser Ausfühningsform werden die wird zu der nächsten Stufe geführt. Durch die Wir-Eingangssignale symmetrisch in bezug auf eine Linie kungswcise des Gleichrichterkreises R. des Vorspankomprimiert, die den positiven Bereich von dem nungsaudierkreises 51 und des Verstärkers A MP wie negativen Bereich trennt, und eine nichtlineare Codie- diese vorstehend beschrieben worden sind, kann eine rung wird ausgeführt. Aus diesem Grunde ist die erste 55 Spannungsumkchrung der Eingangs- und Ausgangsstufe eine Codierstufe zum Bestimmen des Vorzeichens, kennlinicp. ausgeführt werden, wie dies in F i g 8 (D und die zweite und die dritte Stufe sind nichtlineare dargestellt ist.An embodiment of the Er-PAM pulse by the rectifier circuit R Umgefindung will now be described. Fig. 8 shows input and reversals, and a bias voltage of Vm \ 2 is added by the output curve of Slandardkrcisci, with the bias adding circuit ßl this pulse, quaternary binary nonlinear coding, and added, and then the pulse is thereby doubled F i g. 9 shows an example of the formation of this embodiment that it is amplified by the amplifier AMP and guide form. This embodiment takes you to the next stage. By the input signals symmetrically with respect to a line kungwcise of the rectifier circuit R. of the bias compressed, which separates the positive range from the voltage audio circuit 51 and the amplifier A MP as negative range, and a non-linear code - these have been described above, a tion is carried out. For this reason, the first voltage reversal of the input and output stage is a coding stage for determining the sign, characteristic. be carried out as shown in Fig. 8 (D and the second and third stages are non-linear.

Codierstufen. Selbstverständlich kann in einigen Fällen Anschließend wird dieser umgekehrte analoge Im-Coding levels. Of course, in some cases, this reverse analog im-

dic erste Stuie. wie oben beschrieben, weggelassen puls zu dem Standardkreis der zweiten Stufe geführt"the first study. as described above, omitted pulse led to the standard circle of the second stage "

^werden· ^{6o der durch die} strichpunktierte Linie (II) eingeschlossen· ^{6o are} enclosed ^{by the dot} chain line (II)

Die Diagramm in dem oberen Abschnitt der F 1 g. 8 ist. Dieser Standardkreis der zweiten Stufe ist mit vierThe diagram in the upper section of F 1 g. 8 is. This second level standard circle is four

zeigen Eingangs- und Ausgangskennlinicn von Stan- Kreisen versehen, die Vorspannuncskreise 521 322show input and output characteristics provided by Stan circuits, the bias circuits 521,322

dardkrcisen der ersten, zweiten und dritten Stufe, und und 524 und Verstärker A MP( 4 I) IMP (42) standard crises of the first, second and third stage, and and 524 and amplifier A MP (4 I) IMP (42)

die geraden Linien XX' in dem unteren Abschnitt AMP (.4 3) und AMP (.4 4) enthalten, die verschiedenethe straight lines XX ' in the lower section contain AMP (.4 3) and AMP (.4 4) which are different

zeigen em Beispiel der Codeausgänge dieser Standard- 65 Kreiskonstanten aufweisen die den Neieunc" A show an example of the code outputs of these standard circle constants that have the neieunc " A

kreise. Gemäß der Figur ist der Standardkreis in der geraden Linien Al, Al. .43 und 44 in vier Int> Ilcircles. According to the figure, the standard circle in the straight lines is Al, Al. .43 and 44 in four Int> Il

ersten Stufe zu dem Zwecke vorgesehen, die Eingangs- (unterhalb 15, VS bis Γ6. I 6 bis I 7 und obcrlvuh VTi first stage provided for the purpose of input (below 15, VS to Γ6. I 6 to I 7 and obcrlvuh VTi

signale symmetrisch in bezug auf eine Linie zu korn- gemäß F i g. 8 (II) entsprechen Dieser Sland-irrittvicsignals symmetrically with respect to a line to grain according to FIG. 8 (II) correspond to this Sland-irrittvic

wird dadurch betätigt, daß die vier Kreise mit Schal tern SWH, SWIl, SW13, SW14 geschaltet werden, die durch PCM-Codeausgangskreise C21, CIl und C23 und »ODERe-Kreise DRlX und DRIl gesteuert sveHen.is thereby operated to, sveHen the four circles with scarf tern SWH, swil, SW13, SW14 are switched by the PCM code output circuits C21, Cll, and C23 and 'or E-circles DRlX and DRIL controlled.

Vorspannkreise 521. 522 und 523 senden keinen Ausgang aus, wenn die Schalter solche Stellungen haben, wie dies in der Zeichnung c'nrgestellt ist, und tier Vorspannkreis 524 sendet keinen Ausgang aus, Wenn sich der Schalter in der Stellung befindet, die der In der Zeichnung dargestellten Stellung entgegengesetzt Ist. In diesen Fällen ist der Ausgang der Verstärker 0. Wenn der Schalter SWH in die Stellung gebracht ist. die der in der Zeichnung dargestellten Stellung entgegengesetzt ist. wird das Eingangssignal des Standardkreises der zweiten Stufe (nachfolgend mit Eingangssignal bezeichnet) zu dem Vorspannkreis 521 über die analoge Verzögerungsleitung DL geführt und der Vnrspannkreis 521 wandelt das Eingangssignal in tine solche Spannung um, daß dieses 0 wird, wenn die Eingangsspannung Vi ist, und diese Spannung wird i41-mal durch den Verstärker AMP(AY) verstärkt und tu dem Addierkreis AD geführt. In derselben Weise wird die Eingangsspannung, wenn der Schalter SWIl in die Stellung gebracht ist, die der in der Zeichnung dargestellten Stellung entgegengesetzt ist, auf Vl Vr .-gespannt und wird-4 2-mal verstärkt. Gleichermaßen wird die Eingangsspannung, wenn der Schalter SW13 in die Stellung gebracht ist, die der in der Zeichnung dargestellten Stellung entgegengesetzt ist. auf K3 vorgespannt und wird /4 3-mal verstärkt. Wenn der Schalter SW24 in die in der Zeichnung dargestellte Stellung gebracht ist, wird die Eingangsspannung auf V4 vorgespannt und wird .4 4-mal verstärkt. Deshalb kann die Kennlinie der F i g. 8 (II) erhalten werden, wenn nur ein Kreis von den vier Kreisen immer betätigt wird.Bias circuits 521, 522 and 523 do not send out an output when the switches are in the positions shown in the drawing, and the bias circuit 524 does not send out an output when the switch is in the position shown in the drawing The position shown in the drawing is opposite. In these cases the output of the amplifier will be 0. When the switch SWH is in the position. which is opposite to the position shown in the drawing. the input signal of the standard circuit of the second stage (hereinafter referred to as input signal) is fed to the bias circuit 521 via the analog delay line DL , and the voltage circuit 521 converts the input signal to such a voltage that it becomes 0 when the input voltage is Vi and this The voltage is amplified i41 times by the amplifier AMP (AY) and fed to the adder circuit AD . In the same way, when the switch SWIl is in the position opposite to that shown in the drawing , the input voltage is biased to Vl Vr. And is amplified-4 2 times. Likewise, when the switch SW13 is set to the position opposite to that shown in the drawing, the input voltage becomes. biased to K3 and is reinforced / 4 3 times. When switch SW24 is in the position shown in the drawing, the input voltage is biased to V4 and is amplified .4 4 times. Therefore, the characteristic curve of FIG. 8 (II) can be obtained if only one of the four circles is operated at a time.

F i g. 9 (II) zeigt den oben beschriebenen Aufbau. Wenn als erstes das Eingangssignal kleiner als V5 ist. werden die Ausgänge der PCM-Codeausgangskreise C21. C22 und Γ23 alle 0, so daß die Schalter SW21 Und SWlA in die Stellungen gebracht werden, die den in der Zeichnung dargestellten Stellungen entgegengesetzt sind. Die Schalter .W22 und SW13 werden in die in der Zeichnung dargestellten Stellung gebracht, lind demgemäß passiert das Eingangssignal nur einen Weg über den Vorspannkreis 521 und den Verstärker AMP (A 1). und die Kennlinie des ersten Intervalls Ocr F i g. 8 (II) wird erzeugt.F i g. 9 (II) shows the structure described above. If the first thing the input signal is less than V5 . the outputs of the PCM code output circuits C21. C22 and Γ23 are all 0, so that the switches SW 21 and SWlA are brought into the positions which are opposite to the positions shown in the drawing. The switches .W22 and SW13 are brought into the position shown in the drawing, and accordingly the input signal only passes one way via the bias circuit 521 and the amplifier AMP (A 1). and the characteristic curve of the first interval Ocr F i g. 8 (II) is generated.

Wenn sich als nächstes das Eingangssignal zwischen 15 und 16 befindet, ist der Ausgang des PCM-Codeiusgangskreises C21 »1«. und die Ausgänge von C22 und Γ23 sind »0«. so daß die Schalter SW22 und SW14 in die Stellungen gebracht werden, die den in der Zeichnung dargestellten Stellungen entgegengesetzt sind. Die Schalter SW1\ und SW23 werden in die in der Zeichnung dargestellten Stellungen gebracht, und demgemäß läuft das Eingangssignal tiur einen Weg über den Vorspannkreis 522 und den Verstärker AMP (Al), und die Kennlinie des zweiten Intervalls der F i g. 8 (II) wird erhalten.Next, if the input signal is between 15 and 16, the output of the PCM code output circuit C21 is "1". and the outputs of C22 and Γ23 are "0". so that the switches SW22 and SW14 are set to the positions opposite to those shown in the drawing. The switches SW1 \ and SW23 are set to the positions shown in the drawing and accordingly the input signal ti only travels one path via the bias circuit 522 and the amplifier AMP ( A1), and the characteristic of the second interval of FIG. 8 (II) is obtained.

Wenn als drittes das Eingangssignal sich zwischen V6 und 17 befindet, werden die Ausgänge der PCM-Codcausgangskreise C2I und C22 »1«, und der Ausgang von C23 wird »o«. Die Schalter SWU, und .V«''24 werden in die Stellungen gebracht, die den in tier Zeichnung dargestellten Stellungen cntgegenpcsct/t sind, und die Schalter .VH⁷21 und SWIl werden in die in der Zeichnung dargestellten Stellungen gebracht. Folglich läuft das Eingangssignal nur einen Weg über den Vorspannkreis 523 und den Verstärker AMP (/13), und die Kennlinie des dritten Intervalls der F i g. 8 (II) wird erhalten.Third, if the input signal is between V6 and 17, the outputs of the PCM Codc output circuits C2I and C22 will be "1" and the output of C23 will be "o". The switches SWU, and .V «'' 24 are brought into the positions which are opposite ^{to the positions shown in the drawing, and the switches .VH 7} 21 and SWIl are brought into the positions shown in the drawing. As a result, the input signal only travels one way through bias circuit 523 and amplifier AMP (/ 13), and the third interval characteristic of FIG. 8 (II) is obtained.

Wenn letztlich das Eingangssignal sich oberhalb Vl befindet, werden die Ausgänge der PCM-Codeausgangskreise C21, C22, C23 und C24 alle I. so daß die Schalter SW21, SWIl ,SWH und SWU alleUltimately, when the input signal is above Vl, the outputs of the PCM code output circuits C21, C22, C23 and C24 all I. so that the switch SW 21, swil, SWH and all SWU

ίο so geschaltet werden, wie dies in der Zeichnung dargestellt ist, und folglich laufen die Eingangssignale nur einen Weg über den Vorspannkreis 524 und den Verstärker AMP (A4), und die Kennlinie des vierten Intervalls der F i g. 8 (II) wird erhalten.ίο are switched as shown in the drawing, and consequently the input signals only run one way via the bias circuit 524 and the amplifier AMP (A4), and the characteristic curve of the fourth interval in FIG. 8 (II) is obtained.

Wie oben beschrieben worden ist, werden die Eingangssignale aller Spannungsbereiche in passender Weise umgewandelt und werden im Addierkreis AD addiert und zu dem dritten Standardkreis geleitet. Bei dem vorstehenden Codeumwandlungsverfahren wird der Ausgang des PCM-Codeausgangskreises C22 zu dem Ausgnngsanschluß Pl als ein Ausgangssignal der zweiten Stufe geleitet, und der Ausgang des »ODER«-Kreises OR23, dem die Ausgänge des »ODER«-Kreises ORH und des PCM-Codeausgangskreises C23 zugeführt werden, wird zu dem Eingangsanschluß P3 als ein weiteres Ausgangssignal der zsveitcn Stufe geleitet. Bei der vorstehenden Ausführungsform ist der Codeausgang der zweiten Stufe durch 2 Bits dargestellt, jedoch ist auch möglich.As has been described above, the input signals of all voltage ranges are appropriately converted and are added in the adder circuit AD and sent to the third standard circuit. In the above code conversion method, the output of the PCM code output circuit C22 is passed to the output terminal P1 as an output signal of the second stage, and the output of the "OR" circuit OR23, to which the outputs of the "OR" circuit ORH and the PCM code output circuit C23 is fed to the input terminal P3 as a further output signal of the zsveitcn stage. In the above embodiment, the code output of the second stage is represented by 2 bits, but it is also possible.

dieses Signal mit 2 Bits in 1 Bit des quaternären Codes logisch umzuwandeln.to logically convert this signal with 2 bits into 1 bit of the quaternary code.

In dem dritten Standnrdkreis wird der Codeumwandlungsvorgang ausgeführt, wie dies in F i g. 8 (IV) gezeigt ist. Dieser Kreis führt eine nichtlineare binäre Codierung aus, und die Arbeitsweise des Kreises ist nahezu die gleiche wie die Arbeitsweise des zweiten Standardkreises. Da> Eingangssignal des Standardkreises der dritten Stufe (nachfolgend mit Eingangssignal bezeichnet) wird zu dem PCM-Codeerzeugungskreis C3 und der analogen Verzögerung·- leitung DL geleitet. Wenn das Eingangssignal größer als KlO ist, erzeugt der PCM-Codeerzeugungskreis C3 einen Ausgang 1, und wenn das Eingangssignal kleiner als KlO ist, erzeugt C3 einen Ausgang 0. Wenn dieser Ausgang 1 ist. werden die Schalter SW31 und SW32 in die Stellungen gebracht, die in der Zeichnung dargestellt sind, und die Vorspannung V9 wird über den Vorspannkreis 532zu dem Eingangssignal gegeben, das über eine analoge Verzögerungsleitung D/. gesendet wird. Dann wird das Signal .4 6-mal durch den Verstärker AMP (,4 6) verstärkt und wird zu dem Addierkreis AD geleitet. Zu dieser Zeit ist der Ausgang des Vorspannkreises 531 »0«. Wenn dieser Ausgang andererseits 0 ist, werden die Schalter 5ΊΓ31 und SJf 32 in die Stellungen gebracht, die den in der Zeichnung dargestellten Stellungen entgegengesetzt sind, und die Vorspannung K8 wird über den Vorspannkreis 531 zu dem Eingangssignal gegeben, das über die analoge Verzögerungsleitung DL gesendetIn the third standard circle, the code conversion process is carried out as shown in FIG. 8 (IV) is shown. This circuit performs non-linear binary coding, and the operation of the circuit is almost the same as the operation of the second standard circuit. The input signal of the standard circuit of the third stage (hereinafter referred to as input signal) is passed to the PCM code generation circuit C3 and the analog delay line DL . When the input signal is greater than the toilet, the PCM code generating circuit C3 produces an output 1, and if the input signal is smaller than the toilet, C3 produces an output 0. When the output 1. the switches SW31 and SW32 are set to the positions shown in the drawing, and the bias voltage V9 is applied through the bias circuit 532 to the input signal sent through an analog delay line D /. is sent. Then the signal .4 is amplified 6 times by the amplifier AMP (, 4 6) and is fed to the adder circuit AD . At this time, the output of the bias circuit 531 is "0". On the other hand, when this output is 0, the switches 5ΊΓ31 and SJf 32 are set to the positions opposite to those shown in the drawing, and the bias voltage K8 is applied through the bias circuit 531 to the input signal sent over the analog delay line DL

wird. Dann wird das Signal A 5-mal durch den Verstärker AMP (AS) verstärkt und wird zu dem Addierkreis AD geleitet. Zu dieser Zeit ist der Ausgang des Vorspannkreises 532 »0«. Während des vorstehenden Vorganges wird der Ausgang des PCM-Codeausgangskreises C3 zu dem Ausgangsanschluß P4 geleitet. Somit kann eine nichtlineare Codierung durch einen Kaskadencodierer ausgeführt werden. Bei der obigen Ausbildung kompensieren die analogen Vcrzöscruncs-will. Then the signal A is amplified 5 times by the amplifier AMP (AS) and is fed to the adder circuit AD . At this time, the output of the bias circuit 532 is "0". During the above process, the output of the PCM code output circuit C3 is supplied to the output terminal P4 . Thus, non-linear coding can be carried out by a cascade encoder. In the above training, the analogue cross-points compensate

leitungen die Verzögerung der Arbeitszeit der PCM-Codeausgangskreise und der Schalter.lines delay the working time of the PCM code output circuits and the switch.

Ein Beispiel der Schaltung der Fig. 9 ist in F i g. 10 dargestellt. Fig. 10 <ß) zeigt den Abschnitt der ersten Stufe, die in F i g. 9 (I) dargestellt ist, wobei die Elemente 1 bis 8 Jem PCM·Codeausgangskreis Cl entsprechen und einen bekannten Schmitt-Trigger-Kreis bilden. Auch die Elemente 10 bis 13 entsprechen dem Gleichrichterkreis R, während de Elemente 15 und lodern Vorspannaddierkreis 51 und die Elemente 17 und 18 dem Verstärker AMP entsprechen. Diese Elemente arbeiten in der oben beschr ebenen Weise.An example of the circuit of FIG. 9 is shown in FIG. 10 shown. FIG. 10 <β) shows the section of the first stage, which is shown in FIG. 9 (I), elements 1 to 8 corresponding to Jem PCM · code output circuit C1 and forming a known Schmitt trigger circuit. The elements 10 to 13 also correspond to the rectifier circuit R, while the elements 15 and blaze bias adder circuit 51 and the elements 17 and 18 correspond to the amplifier AMP. These elements operate in the manner described above.

Fig. 10 (b) ist ein Schaltbild der zweiten Stufe, die von der strichpunktierten Linie II in F i g. 9 eingeschlossen ist, und in beiden Figuren sind gleiche Teile mit gleichen Bezugszeichen versehen. Die Elemente 21 bis 33 entsprechen C21 in F i g. 9, und die Elemente 21 bis 25 bilden einen Differential-Verstärkerkreis, während die Elemente 26 bis 33 einen Schmitt-Trigger-Kreis bilden. Wenn das Ein- ao gangssignal größer als die Vergleichsspannung VS ist, wird ein größeres Potential als das Emitterpotential zur Basis des Transistors 26 gegeben, und der Transistor 26 wird »Ein«, und derTransistor.il wird »Aus«.FIG. 10 (b) is a second stage circuit diagram taken from the chain line II in FIG. 9 is included, and in both figures the same parts are given the same reference numerals. Elements 21 to 33 correspond to C21 in FIG. 9, and elements 21 to 25 form a differential amplifier circuit, while elements 26 to 33 form a Schmitt trigger circuit. When the input signal is greater than the comparison voltage VS , a potential greater than the emitter potential is given to the base of the transistor 26, and the transistor 26 becomes "on" and the transistor I1 becomes "off".

Wenn das Eingangssignal andererse ts kleiner als ³S VS ist, wird der Transistor 31 »Ein«. Wenn somit ein Eingangssignal größer als VS gegeben ist, wird ein positiver Impuls als Ausgang von dem Komparator von C21 erzeugt. Die Elemente 41 bis 54 bilden den Schaltkreis SW1\. Wenn das Eingangssignal größer als VS ist, erhält die Basis des Transistor; 41 ein poskives Potential, und demgemäß wird der Transistor 41 ♦Ein«, und ein Strom fließt zu dem Trar sformator 42. Als Transformator 42 wird ein Breitbandtransformator verwendet. Während Eingangssimpulse vorhanden sind, werden deshalb die Dioden 45, 46, 47 und 48 »Ein«-gelassen und die Dioden 51, 52, 53 und 54 werden »Aus«-gelassen, und eine negative Vorspannung — Vl wird zu dem Vorspannungsaddierkreis 521 gegeben. Dies entspricht der Tatsache, daß der Schalter SWIl der Fig. 9 (II) mit -Vt verbunden ist. Wenn das Eingangssignal andererseits kleiner als VS ist, wird der Transistor 41 »Aus«, die Diodenschalter 45 bis 48 werden »Aus«, und die Dioden 51 bis 54 werden »Ein«. Dies ist auf die Vorspannung durch die elektrische Ladung zurückzuführen, die in den Kondensatoren 44 und 50 gespeichert ist, während der Transistor 41 »Ein« ist. Hierbei muß die Kapazität der Kondensatoren 44 und 50 groß gewählt werden. Die Elemente 61 und 62 entsprechen dem Vorspannaddierkreis 521 und die Elemente 71 und 72 entsprechen dem Verstärker AMP (Al). Die Elemente 81 bis 89 bilden das »ODER«-Tor OR21 mit einem Inverter an einem der Eingänge. Dieser Kreis ser.det nämlich einen Ausgang aus, wenn 0 zu dem Transistor 81 oder wenn 1 zu dem Transistor 85 gegeben wird. Wenn 0 an dem Transistor 81 ankomrr t, wird der Transistor 81 »Aus«, der Transistor 84 wird »Ein«, und der Transistor 88 wird »Aus«, und ein positiver Ausgangsimpuls wird von diesem Kreis ausgesendet. Wenn 1 am Transistor 85 ankommt, wird der Transistor 85 »Ein«, und der Transistor 88 wird »Aus«. Die Elemente 91 bis 97 sind ein bekannter Verzögerungskreis mit L und C, und der Wert dieses Kreises kann in passender Weise durch die Verzögerungszeit eingeregelt werden. Die Elemente 101 bis 106 entsprechen dem Addierkreis AD. If the input signal on the other hand is less than ³ S VS , transistor 31 will be "on". Thus, when there is an input signal greater than VS , a positive pulse is generated as the output from the comparator of C21. The elements 41 to 54 form the circuit SW1 \. When the input signal is greater than VS , the base of the transistor receives; 41 a positive potential, and accordingly the transistor 41 becomes "on", and a current flows to the transformer 42. As the transformer 42, a broadband transformer is used. Therefore, while input pulses are present, diodes 45, 46, 47 and 48 are left "on" and diodes 51, 52, 53 and 54 are left "off" and a negative bias - V1 is applied to bias adder 521 . This corresponds to the fact that switch SWIl of FIG. 9 (II) is connected to -Vt . On the other hand, if the input signal is less than VS , transistor 41 will be "off", diode switches 45-48 will be "off", and diodes 51-54 will be "on". This is due to the bias from the electrical charge stored on capacitors 44 and 50 while transistor 41 is "on". The capacitance of the capacitors 44 and 50 must be selected to be large. Elements 61 and 62 correspond to the bias adding circuit 521, and elements 71 and 72 correspond to amplifier AMP (A1). Elements 81 to 89 form the "OR" gate OR21 with an inverter at one of the inputs. This circuit ser.det namely outputs an output when 0 is given to the transistor 81 or when 1 is given to the transistor 85. When 0 arrives at transistor 81, transistor 81 goes "off", transistor 84 goes "on", and transistor 88 goes "off" and a positive output pulse is sent out from that circuit. When 1 arrives at transistor 85, transistor 85 goes "on" and transistor 88 goes "off". Elements 91 to 97 are a well-known delay circuit with L and C, and the value of this circuit can be adjusted in a suitable manner by the delay time. The elements 101 to 106 correspond to the adding circuit AD.

Der Abschnitt III der F i g. 9 kann in etwa derselben Weise wie der Kreis in F i g. 10 (b) aufgebaut sein.Section III of FIG. 9 can be used in much the same way as the circle in FIG. 10 (b).

Wie oben beschrieben worden ist, kann gemäß der Erfindung eine Codierung, welche sich der Kurve der erforderlichen Kompressionseigenschaft gut annähert, durch einen einfachen Schaltungsaufbau ausgeführt werden.As has been described above, according to the invention, a coding which follows the curve of the required compression property well approximates, carried out by a simple circuit structure will.

Claims (6)

Patentansprüche:Patent claims: 1. Nichtlinearer Codierer, der eine nichtlineare Codierung dadurch ausführt, daß in Kaskade Schaltkreise mit Eingangs- und Ausgangs'kennlinien geschaltet sind, die durch eine Mehrzahl von kontinuierlichen geraden Linien ausgedrückt werden können, die sich zwischen dem minimalen Pegel und dem maximalen Pegel des Ausgangssignals erstrecken und einander in der Darstellung nicht überschneiden, in der die horizontale Achse den Eingang und die vertikale Achse den Ausgang angeben, wobei Codes erzeugt werden, die den Pegeln der Eingangssignale von den Schaltkreisen entsprechen, dadurch gekennzeichnet, daß Schaltkreise von zwei oder mehr Arten, deren Charakteristiken durch gerade Linien in unterschiedlicher Anzahl ausgedrückt werden können, verwendet sind, wobei die Charakteristik eines Schaltkreises eine größere Anzahl von geraden Linien als die Charakteristik eines folgenden Schaltkreises aufweist.1. Non-linear encoder that performs non-linear coding by cascading Circuits with input and output 'characteristic curves are connected by a plurality of continuous straight lines can be expressed extending between the minimum Level and the maximum level of the output signal extend and correspond to each other in the representation do not overlap, in which the horizontal axis the input and the vertical axis the output Specify, generating codes that correspond to the levels of the input signals from the circuits correspond, characterized in that circuits of two or more types, the characteristics of which can be expressed by different numbers of straight lines, are used, the characteristic of a circuit having a greater number of even Has lines as the characteristic of a following circuit. 2. Nichtünearer Codierer nach Anspruch I. dadurch gekennzeichnet, daß die erste Stufe ein Schaltkreis zum Diskriminieren der Polarität des Eingangssignals ist.2. Non-binary encoder according to claim I. characterized in that the first stage comprises a circuit for discriminating the polarity of the Input signal is. 3. Nichtlinearer Codierer nach Anspruch 1, dadurch gekennzeichnet, daß die nk.itlinearen Codierstufen einen quaternären Schaltkreis und einen binären Schaltkreis enthalten.3. Nonlinear encoder according to claim 1, characterized in that the nk.itlinear Encoding stages contain a quaternary circuit and a binary circuit. 4. Nichtlinearer Codierer nach Anspruch 3, dadurch gekennzeichnet, daß der quaternäre Schaltkreis drei PCM-Codeausgangskreise (CXl, C22, C23) mit unterschiedlichen Vergleichspegeln (VS, V 6, VT), vier Schalter (SWIl, SWIl, SW23. SW14\, vier Vorspannaddierkreise (521, #22, 523, S24), einen Verzögerungskreis (DL), vier Verstärker (AMP Al, Al, A3, A4) mit verschiedenen Verstärkungsgraden und einen Kreis (AD) zum Zusammensetzen der Ausgänge der Verstärker enthält.4. Non-linear encoder according to claim 3, characterized in that the quaternary circuit has three PCM code output circuits (CXl, C22, C23) with different comparison levels (VS, V 6, VT), four switches (SWIl, SWIl, SW23. SW14 \, contains four bias adding circuits (521, # 22, 523, S24), a delay circuit (DL), four amplifiers (AMP Al, Al, A3, A4) with different gain levels and a circuit (AD) for composing the outputs of the amplifiers. 5. Nichtlinearer Codierer nach Anspruch 3, dadurch gekennzeichnet, daß der binäre Schaltkreis einen PCM-Codeausgangskreis (C3) mit einem Vergleichspegel, zwei Schalter (SW31, SU'32), zwei Vorspannaddierkreise (531, 532), einen Verzögerungskreis (DZ.), zwei Verstärker (AMP A5, A6) mit verschiedenen Verstärkungsgraden und einen Kreis (AD) zum Zusammensetzen der Ausgänge der Verstärker enthält.5. Non-linear encoder according to claim 3, characterized in that the binary circuit has a PCM code output circuit (C3) with a comparison level, two switches (SW31, SU'32), two bias adding circuits (531, 532), a delay circuit (DZ.) , two amplifiers (AMP A5, A6) with different amplification levels and a circuit (AD) for composing the outputs of the amplifiers. 6. Nichtünearer Codierer nach Anspruch 2, dadurch gekennzeichnet, daß der Schaltkreis zum Diskriminieren der Polarität des Eingangssignals einen PCM-Codeausgangskreis (C3), einen Gleichrichterkreis (R), einen Vorspannaddierkreis (51) und einen Verstärker (AMP2) enthält.6. Non-binary encoder according to claim 2, characterized in that the circuit for discriminating the polarity of the input signal contains a PCM code output circuit (C3), a rectifier circuit (R), a bias adder circuit (51) and an amplifier (AMP 2). Hierzu 4 Blatt ZeichnungenFor this purpose 4 sheets of drawings