DE1791174B1 - Equalizer circuit to eliminate linear distortion - Google Patents

Description

Es ist eine Entzerrerschaltung für ein Mehrkanalsystem zur Ubertragung von amplitudenmodulierten äquidistanten Impulsen bekannt, bei dem zur Beseitigung der linearen Verzerrungen in den Kanälen und zur Beseitigung der Ubersprechverzerrung zwischen den Kanälen ein Schieberegister mit mehreren Stufen verwendet wird, an deren Ausgängen die dem Schieberegister zugeführte Eingangsfunktion jeweils um ganze Vielfache der Periodendauer des Schiebetaktes verzögert auftritt, sowie Bewertungsglieder vorhanden sind; die an den Ausgängen der Schieberegisterstufen liegen und deren Ausgänge gruppenweise in Summierschaltungen zusammengefaßt werden (deutsche Patentschrift 1157 677).An equalization circuit for a multi-channel system for the transmission of amplitude-modulated equidistant pulses is known, in which a shift register with several stages is used to eliminate the linear distortions in the channels and to eliminate the crosstalk distortion between the channels, at the outputs of which the input function fed to the shift register is used occurs delayed by whole multiples of the period of the shift clock, and evaluation elements are present; which are at the outputs of the shift register stages and whose outputs are combined in groups in summing circuits (German patent specification 1157 677).

Die bekannte Anordnung wird noch an Hand der F i g. 3 näher erläutert. Zuvor soll jedoch die der Erfindung zugrunde liegende Problematik, die im übrigen in der zitierten deutschen Patentschrift sowie in der Zeitschrift »AEU« (Archiv der elektrischen Übertragung) 1961, Heft 5, S. 212 ff., eingehend dargelegt ist, noch kurz geschildert werden.The known arrangement is also illustrated with reference to FIGS. 3 explained in more detail. Before doing this, however, the problem on which the invention is based, the rest of the in the quoted German patent specification and in the journal »AEU« (archive of electrical transmission) 1961, No. 5, p. 212 ff., is presented in detail, to be briefly described.

In F i g. 1 ist ein Zweikanal- oder Duoplexsystem in schematischer Darstellung gezeichnet. Den beiden Sendern 1a und 2a am Eingang E des Systems werden Eingangssignale x1 (t) bzw. x2 (t) zugeführt. Die Eingänge der beiden Sender 1 a und 2 a sind in einer Additionsschaltung 3 zusammengefaßt. Zur Übertragung der Information dient ein den beiden Sendern gemeinsamer Übertragungsweg 4, an dessen Ende parallel zueinander zwei Empfänger 1 b und 2 b vorhanden sind, deren Ausgänge den Ausgang A des Systems bilden. An den Ausgängen der Empfänger 1 b und 2 b treten die Ausgangssignale y1 (t) und y2 (t) auf, die aus den Eingangssignalen durch lineare Verzerrung hervorgegangen sind.In Fig. 1 is a two-channel or duoplex system shown in a schematic representation. Input signals x1 (t) and x2 (t) are fed to the two transmitters 1a and 2a at input E of the system. The inputs of the two transmitters 1 a and 2 a are combined in an addition circuit 3. A transmission path 4 common to the two transmitters is used to transmit the information, at the end of which there are two receivers 1b and 2b parallel to one another, the outputs of which form the output A of the system. At the outputs of the receivers 1b and 2b, the output signals y1 (t) and y2 (t) appear, which have arisen from the input signals through linear distortion.

Für ein solches Duoplexsystem gibt es eine technisch besonders interessante Ausführungsform, bei der die beiden Eingangssignale in Zweiseitenband-AM einem einzigen Träger aufmoduliert werden. Eine Trennung der Eingangssignale x1 (t), x2 (t) in den beiden Empfängern l b und 2 b ist dann möglich, wenn die Trägerfrequenz den beiden Sendern 1 a und 2a in der Weise zugeführt wird, daß die Trägerfrequenz für einen Sender gegenüber der Trägerfrequenz für den anderen Sender um 90° in der Phase gedreht ist. Bei einem solchen System sind die Empfänger mit Synchrondemodulatoren ausgerüstet, was die empfangsseitige Erzeugung einer phasenstarr synchronisierten Trägerfrequenz voraussetzt, die den Empfängern bzw. den Demodulatoren wiederum mit einer Phasendrehung von 90° gegeneinander zugeführt werden muß. Selbstverständlich gibt es auch noch andere Möglichkeiten der Erzeugung orthogonaler Signalfunktionen, jedoch ist die beschriebene Art, wie bereits eingangserwähnt, technisch besonders interessant.There is a technically particularly interesting one for such a duoplex system Embodiment in which the two input signals in double sideband AM in a single Carriers are modulated. A separation of the input signals x1 (t), x2 (t) in the two receivers l b and 2 b is possible if the carrier frequency is the both transmitters 1 a and 2a is fed in such a way that the carrier frequency for one transmitter with respect to the carrier frequency for the other transmitter by 90 ° in phase is rotated. In such a system, the receivers are equipped with synchronous demodulators equipped what the receiving side generation of a phase-locked synchronized Carrier frequency presupposes that the receivers or the demodulators in turn with a phase rotation of 90 ° must be fed to each other. Of course there are also other ways of generating orthogonal signal functions, however, as already mentioned at the outset, the type described is technically special Interesting.

Ganz allgemein gelten für derartige Duoplexsysteme die in F i g. 2 dargestellten Verhältnisse. Es sei nur ein Impuls der Amplitude 1 am Eingang vom Sender 1 a angenommen (F i g. 2 a). Am Ausgang des Empfängers 1 b erscheint dann im allgemeinen eine nicht ideale Impulsfunktion y11 (t) mit den Werten - . . . a111, aal, all', a21 . . . zu den Taktzeiten (F i g. 2b). Durch eine Verkopplung erscheint aber auch am Ausgang des Empfängers 2 b eine Ausgangsfunktion y12 (t). Eine beliebige derartige durch die Verkopplung entstehende Funktion y12 (t) zeigt F i g. 2b. Sie habe zu den Taktzeiten die Werte .. . a121, 42, aiz . . . . Die a21 stellen das Ubersprechen innerhalb des ersten Kanals dar, die a12 das Ubersprechen vom ersten auf den zweiten Kanal. Gibt man den einen Eingangsimpuls auf den Eingang des Senders 2a, so würde man ähnliche Funktionen wie in F i g. 2b an den beiden Ausgängen feststellen und könnte daraus Werte az2 entnehmen, welche das Ubersprechen innerhalb2 des zweiten Kanals beschreiben und Werte a"1, die das Übersprechen in den ersten Kanal beschreiben.In general, the following applies to such duoplex systems as shown in FIG. 2 relationships shown. Assume only one pulse of amplitude 1 at the input from the transmitter 1 a (FIG. 2 a). A non-ideal impulse function y11 (t) with the values - then generally appears at the output of the receiver 1b. . . a111, eel, all ', a21. . . at the cycle times (FIG. 2b). However, due to a coupling, an output function y12 (t) also appears at the output of the receiver 2 b. Any such function y12 (t) resulting from the coupling is shown in FIG. 2 B. They have the values .. at the cycle times. a121, 42, aiz. . . . The a21 represent the crosstalk within the first channel, the a12 the crosstalk from the first to the second channel. If one gives one input pulse to the input of the transmitter 2a, then one would have similar functions as in FIG. 2b at the two outputs and could take values az2 therefrom, which describe the crosstalk within 2 of the second channel and values a "1, which describe the crosstalk in the first channel.

Das Duoplexsystem wäre ideal, wenn, wie in F i g. 2 c, die Impulsfunktionen Z" (t) bzw. Z22 (t) außer dem nicht verschwindenden Hauptwert c0 bei allen benachbarten Taktzeichen Nullstellen hätten und gleichzeitig die die Verkopplung beschreibenden Impulsfunktionen Z12 (t) bzw. Z21(t) bei allen Taktzeiten Nullstellen hätten.The duoplex system would be ideal if, as shown in FIG. 2 c, the pulse functions Z "(t) or Z22 (t) apart from the non-vanishing main value c0 would have zeros for all adjacent clock symbols and at the same time the pulse functions Z12 (t) or Z21 (t) describing the coupling would have zeros for all clock times .

Die Erzeugung der idealen Impulsfunktionen gelingt mit Hilfe der in F i g. 3 dargestellten bekannten Anordnung, die als Grundelemente zwei bekannte Entzerrerschaltungen El und E2 aufweist, denen die Ausgangssignale der Synchrondemodulatoren zugeführt werden. Jede der beiden Entzerrerschaltungen besteht aus einer Laufzeitkette L, bzw. L2 mit mehreren Anzapfungen aus Bewertungsgliedern B1 bzw. B2, die mit ihrem Eingang an diesen Anzäpfungen liegen, und aus einer Summierschaltung S1 bzw. S2, in der die Ausgangssignale der Bewertungsglieder B1 bzw. B2 zusammengefäßt werden. Zur Unterdrückung der durch Übersprechen hervorgerufenen Verzerrungen ist ferner mit den Anzapfungen ein zweiter Satz von Bewertungsgliedern Bi bzw. Bi verbunden, deren Ausgänge wiederum in einer Summierschaltung Si bzw. SZ zusammengefaßt werden und zu dem Ausgangssignal der Summierschaltung S2 bzw. S1 des jeweils anderen Kanals addiert am Ausgang Al bzw. A2 des Systems zu den entzerrten Impulsfolgen führen.The ideal impulse functions can be generated with the help of the in F i g. 3 shown known arrangement, the two known as basic elements Equalizer circuits El and E2, which the output signals of the synchronous demodulators are fed. Each of the two equalization circuits consists of a delay chain L, or L2 with several taps from evaluation elements B1 and B2, which with their Input to these taps, and from a summing circuit S1 or S2, in which the output signals of the evaluation elements B1 and B2 are summarized. To suppress the distortion caused by crosstalk is also a second set of evaluation elements Bi or Bi is connected to the taps, the outputs of which are in turn combined in a summing circuit Si or SZ and to the output signal of the summing circuit S2 or S1 of the respective other channel added at the output A1 or A2 of the system lead to the equalized pulse trains.

Die Aufgabe besteht darin, die bekannte Anordnung dahingehend zu vereinfachen, daß die Zahl der Gruppen von Bewertungsgliedern verringert wird. Diese Aufgabe wird durch die im Anspruch angegebene Erfindung gelöst.The task is to simplify the known arrangement in such a way that that the number of groups of evaluators is reduced. This task will solved by the invention specified in the claim.

Durch die Verringerung der Zahl der Gruppen von Bewertungsgliedern ergibt sich eine Verringerung der benötigten Bewertungsglieder, da jede Gruppe der erfindungsgemäßen Anordnung nur so viele Bewertungsglieder enthalten muß, wie jede Gruppe der bekannten Anordnung. Die Verringerung der Anzahl der benötigten Bewertungsglieder ist insbesondere im Zusammenhang mit der Verwendung von sich automatisch einstellenden Bewertungsgliedern von Interesse.By reducing the number of reviewer groups there is a reduction in the evaluation elements required, since each group of The arrangement according to the invention only has to contain as many evaluation elements as each Group of the known arrangement. The reduction in the number of evaluation elements required is particularly in connection with the use of automatically setting Evaluation members of interest.

Der Erfindung liegt die Erkenntnis zugrunde, daß es sich bei den Übertragungskanälen der beschriebenen Duoplexsysteme um orthogonale Kanäle handelt.The invention is based on the knowledge that it is the transmission channels of the described duoplex systems are orthogonal channels.

Ein Ausführungsbeispiel der Erfindung wird an Hand der F i g. 4 bis 6 erläutert. Es zeigt F i g. 4 schematisch ein Duoplexsystem, F i g. 5 die Entzerrerschaltung und F i g. 6 eine Tabelle über den Inhalt der Schieberegisterstufen.An exemplary embodiment of the invention is illustrated with reference to FIGS. 4 to 6 explained. It shows F i g. 4 schematically a duoplex system, FIG. 5 the equalization circuit and F i g. 6 a table showing the content of the shift register stages.

In F i g. 4 werden am Eingang E auf dem Kanal 1 das. Eingangssignal x1 (t) und auf dem Kanal 2 das Eingangssignal x2 (t) zugeführt. Am Ausgang A tritt auf dem Kanal 1 das Ausgangssignal y, (t) und auf dem Kanal 2 das Ausgangssignal y2 (t) auf. Das gesamte, zwischen dem Eingang E und dem Ausgang A liegende System ist -zum Zwecke der angestrebten Erläuterung als ein Kasten K dargestellt, in dem vier Pfeile mit den Bezeichnungen all, a12, a22 und a21 eingetragen sind. Die vier Pfeile symbolisieren die vier Impulsfunktionen des Systems die die Umwandlung der Eingangssignale x1 (t), x2 (t) in die linear verzerrten Ausgangssignale y1 (t), y2 (t) zur Folge haben. Das Ausgangssignal y1 (t) besteht aus zwei Anteilen, von denen der erste durch Faltung des Eingangssignals x1 (t) mit der Impulsfunktion all, und der zweite durch Faltung des Eingangssignals x2 (t) mit der Impulsfunktion a21 entsteht. Entsprechend gehen die beiden Anteile des Ausgangssignals y2 (t) durch Faltung des Eingangssignals x2 (t) mit der Impulsfunktion a22 und durch Faltung des Eingangssignals x1 (t) durch Faltung mit der Impulsfunktion a12 aus dem System hervor.In Fig. 4, the input signal x1 (t) is fed to input E on channel 1 and the input signal x2 (t) to channel 2. At output A the output signal y, (t) occurs on channel 1 and the output signal y2 (t) on channel 2. The entire system lying between the input E and the output A is shown - for the purpose of the intended explanation - as a box K in which four arrows with the designations all, a12, a22 and a21 are entered. The four arrows symbolize the four impulse functions of the system which convert the input signals x1 (t), x2 (t) into the linearly distorted output signals y1 (t), y2 (t) . The output signal y1 (t) consists of two parts, the first of which is created by folding the input signal x1 (t) with the pulse function all, and the second by folding the input signal x2 (t) with the pulse function a21. Correspondingly, the two components of the output signal y2 (t) result from the system by convolution of the input signal x2 (t) with the pulse function a22 and by convolution of the input signal x1 (t) by convolution with the pulse function a12.

Nun sind jedoch die Impulsfunktionen in einem Duoplexsystem mit orthogonalen Kanälen nicht unabhängig voneinander. Es gelten vielmehr die folgenden Beziehungen: a11 = a22 a12 = - a21 Ausgehend von diesem Sachverhalt wurde die erfindungsgemäße Entzerrerschaltung entwickelt, die an Hand der F i g. 5 der Zeichnung nachstehend erläutert wird.However, the momentum functions in a duoplex system with orthogonal channels are not independent of one another. Rather, the following relationships apply: a11 = a22 a12 = - a21 On the basis of these facts, the equalization circuit according to the invention was developed, which is shown on the basis of FIG. 5 of the drawing will be explained below.

Die Entzerrerschaltung gemäß F i g. 5 liegt mit ihrem Eingang, d. h. mit den Kanälen 1 und 2 an den Ausgängen der Synchrondemodulatoren der Empfangsschaltung. Im vorliegenden Fall soll jedoch aus Gründen, die weiter unten noch näher ausgeführt werden, der Eingang der Entzerrerschaltung nicht unmittelbar mit dem Ausgang der Synchrondemodulatoren verbunden sein, sondern es soll das kontinuierliche Ausgangssignal der Synchrondemodulatoren mit Hilfe einer geeigneten Schaltungsanordnung in eine Folge von Abtasthaltewerten umgewandelt werden, wobei unter Abtasthaltewerten Eingangssignale verstanden werden sollen, die aus dem kontinuierlichen Signal dadurch hervorgehen, daß dieses mit der gleichen Taktfrequenz, mit der sendeseitig die Aussendung der Impulse erfolgt, abgetastet wird und daß die in den Abtastzeitpunkten festgestellte Amplitude bis zu dem nächsten Abtastzeitpunkt gehalten wird, der dann gegebenenfalls einen neuen Amphtudenwert liefert, der wiederum für eine Periodendauer des Sendetaktes gehalten wird. Die beiden Kanäle 1 und 2 werden nunmehr über einen Umschalter 5 abwechselnd jeweils für die Dauer einer halben Periode des Sendetaktes mit dem Eingang eines analogen Schieberegisters 6 verbunden. Die angestrebte Verwendung eines analogen Schieberegisters, die insbesondere im Zusammenhang mit einer automatischen Einstellung der an den Ausgängen der einzelnen Schieberegisterstufen liegenden Bewertungsglieder von Interesse ist, bedingt die eingangs beschriebene Verwendung der Abtasthaltewerte an Stelle eines kontinuierlichen Eingangssignals auf den beiden Kanälen. Das Schieberegister 6 weist 2(n + 1) Stufen auf, wobei mit n die Anzahl der infolge linearer Verzerrungen in der Umgebung des. Hauptimpulses auftretenden und zu korrigierenden Vorläufer- und Schleppimpulse bezeichnet ist. Die Ausgänge der geradzahligen Stufen des Schieberegisters sind mit den Eingängen einer ersten Gruppe von Bewertungsgliedern b-2 bis bz verbunden. Die Ausgänge dieser Gruppe von Bewertungsgliedern sind in einer Summierschaltung S zusammengefaßt, die der Einfachheit halber als Leitung dargestellt ist, in der Praxis jedoch als Summierschaltung ausgebildet werden muß, um die Ausgänge der einzelnen Bewertungsglieder voneinander zu entkoppeln. Der Ausgang der Summierschältung bzw. die Leitung S endet in einer Additionsschaltung 10. Die Ausgänge der ungeradzahligen Stufen des Schieberegisters 6 sind mit den Eingängen der Bewertungsglieder b'-2 und bz verbunden. Die Ausgänge dieser Gruppe von Bewertungsgliedern sind ebenfalls in einer Summierschaltung, die der Einfachheit halber wiederum als Leitung S' dargestellt ist, verbunden. Uber eine zweite Schaltvorrichtung 9 kann die Leitung S' in der einen Schaltstellung direkt und in der anderen Schaltstellung über eine Verzögerungsleitung 7 und eine Inverterschaltung 8 mit dem zweiten Eingang der Additionsschaltung 10 verbunden werden. Der Ausgang der Additionsschaltung 10 wird von einer dritten Schaltvorrichtung alternierend an die Ausgangskanäle 1 und 2 der Entzerrerschaltung gelegt.The equalization circuit according to FIG. 5 is with its input, ie with the channels 1 and 2 at the outputs of the synchronous demodulators of the receiving circuit. In the present case, however, for reasons that will be explained in more detail below, the input of the equalization circuit should not be directly connected to the output of the synchronous demodulators, but the continuous output signal of the synchronous demodulators should be converted into a sequence of sample and hold values with the help of a suitable circuit arrangement , whereby under sample and hold values are to be understood as input signals which result from the continuous signal in that it is sampled at the same clock frequency with which the transmission of the pulses takes place and that the amplitude determined in the sampling times is held until the next sampling time , which then optionally supplies a new amphtuity value, which in turn is held for a period of the transmission clock. The two channels 1 and 2 are now alternately connected to the input of an analog shift register 6 via a changeover switch 5 for the duration of half a period of the transmission clock. The intended use of an analog shift register, which is of particular interest in connection with an automatic setting of the evaluation elements located at the outputs of the individual shift register stages, requires the use of the sample and hold values described above instead of a continuous input signal on the two channels. The shift register 6 has 2 (n + 1) stages, where n denotes the number of precursor and drag pulses that occur and are to be corrected as a result of linear distortions in the vicinity of the main pulse. The outputs of the even-numbered stages of the shift register are connected to the inputs of a first group of evaluation elements b-2 to bz. The outputs of this group of evaluation elements are combined in a summing circuit S, which for the sake of simplicity is shown as a line, but in practice must be designed as a summing circuit in order to decouple the outputs of the individual evaluation elements from one another. The output of the summing circuit or the line S ends in an addition circuit 10. The outputs of the odd-numbered stages of the shift register 6 are connected to the inputs of the evaluation elements b'-2 and bz. The outputs of this group of evaluation elements are also connected in a summing circuit which, for the sake of simplicity, is again shown as line S '. The line S ′ can be connected directly to the second input of the addition circuit 10 via a second switching device 9 in one switching position and via a delay line 7 and an inverter circuit 8 in the other switching position. The output of the addition circuit 10 is alternately applied to the output channels 1 and 2 of the equalization circuit by a third switching device.

Die Funktion der Schaltung gemäß F' i g. 5 läßt sich am einfachsten an Hand einer Tabelle erläutern, die über den Inhalt der Schieberegisterstufen für einige aufeinanderfolgende Perioden des Schiebetaktes Aufschluß gibt. Eine solche Tabelle ist in F i g. 6 der Zeichnung dargestellt. Die erste Spalte der Tabelle enthält die Symbole T1 bis T3, die die aufeinanderfolgenden Perioden des Schiebetaktes bezeichnen. In den auf die erste Spalte folgenden 2(n + 1) Spalten sind die zu den jeweiligen Taktzeiten in den 2(n + 1) Stufen des Schieberegisters stehenden Abtasthaltewerte y eingetragen. Die über die Schaltvorrichtung 5 vom Kanal 1 in das Schieberegister 6 gelangten Werte sind dabei entsprechend ihrem zeitlichen Eintreffen von - 2 über 0 bis + 2 indiziert, die vom Kanal 2 in das Schieberegister gelangten Werte sind außerdem mit dem Zeichen " "' gekennzeichnet. Aus dem Kanal 1 stammt also beispielsweise der Wert y1, der Wert ystammt dagegen aus dem Kanal 2. Die positiven und negativen Indizes der y-Werte ergeben sich entsprechend der üblichen Betrachtungsweise für Transversalfilter aus der Tatsache, daß für die Entzerrung eines linear verzerrten Impulses auch die Schleppimpulse bereits zur Verfügung stehen müssen, daß also zum Zeitpunkt der Auswertung des Hauptimpulses bereits zukünftige Ereignisse bekannt sein müssen. Dies läßt sich, wenn man eine bestimmte Grundverzögerung zuläßt, die. praktisch öhne Bedeutung ist, mit Hilfe einer Verzögerungseinrichtung, als welche das Schieberegister 6 zu betrachten ist, erreichen. So sind beispielsweise während der ersten Periode T1 des Schiebetaktes in dem Schieberegister die Werte y2, Y1, Yo, Y-1, Y-2 enthalten, die aus dem Kanal 1 stammen und die man als die beiden Vorläuferimpulse y-1, 1-2, den Hauptimpuls yo und die beiden Schleppimpulse y1, y2 eines verzerrten Einzelimpulses ansehen könnte. In der Praxis ist allerdings jeder der Abtasthaltewerte y eine Summe aus einem Hauptimpuls und aus mehreren Vorläufer- und Schleppimpulsen benachbarter Hauptimpulse, was für die Erläuterung der Schaltung gemäß F i g. 5 jedoch zunächst außer Betracht bleiben kann. Jeder der aus dem Kanal 1 stammenden Abtasthaltewerte wird nun während der Periode T1 über das der betreffenden Schieberegisterstufe zugeordneten Bewertungsglied b-2 bis bz in Amplitude und Vorzeichen bewertet, d. h. mit einem positiven oder negativen Faktor multipliziert und über die eine Summierschaltung darstellende Leitung S der Additioüsschaltung 10 zugeführt. Bei richtiger Einstellung der Bewertungsglieder sind damit die durch Faltung mit der Impulsfunktion a11 hervorgerufenen Verzerrungen kompensiert. Während der betrachteten Periode T1 stehen in dem Schieberegister 6 in den ungeradzahligen Registerstufen aus :dem Kanal 2 stammend gleichzeitig die Abtasthaltewerte y'-2 bis y2. Diese Abtasthaltewerte werden in den Bewertungsgliedern b'-2 bis b2 bewertet und sind über die eine Summier-Schaltung darstellende Leitung S' sowie über die Schaltvorrichtung 9 in der gezeichneten Schaltstellung der Additionsschaltung 10 an deren zweitem Eingang zugeführt. Bei richtiger - Einstellung der $ewertungsglieder der zweiten Gruppe wird aus den aus dem Kanal 2 stammenden Abtasthaltewerten y'_2 bis y2 ein Signal gewonnen, das die entsprechend der Impulsfunktion a12, d. h. durch Ubersprechen, in den- Kanal gelängten verzerrenden Anteile des Signals im Kanal 2 zu kompensieren geeignet ist.The function of the circuit according to FIG. 5 is the easiest using a table to explain the contents of the shift register stages for some successive periods of the shift clock provide information. Such Table is in Fig. 6 of the drawing. The first column of the table contains the symbols T1 to T3 which represent the successive periods of the shift clock describe. In the 2 (n + 1) columns following the first column are those relating to the respective clock times in the 2 (n + 1) stages of the shift register standing sample and hold values y entered. The via the switching device 5 from channel 1 into the shift register 6 reached values are in accordance with their temporal occurrence of - 2 over 0 to + 2, which are values that have entered the shift register from channel 2 also marked with the sign "" '. So, for example, comes from channel 1 the value y1, on the other hand, the value y comes from channel 2. The positive and negative The indices of the y-values result from the usual approach for Transversal filter from the fact that for the equalization of a linearly distorted Impulses, the drag pulses must already be available, so that for Future events are already known at the time of the evaluation of the main impulse must be. This can be done if a certain basic delay is allowed. is practically of no importance, with the help of a delay device, as which the shift register 6 is to be considered. For example, during of the first period T1 of the shift clock in the shift register the values y2, Y1, Yo, Y-1, Y-2, which originate from channel 1 and which are considered to be the two precursor pulses y-1, 1-2, the main pulse yo and the two drag pulses y1, y2 of a distorted one Could view a single pulse. In practice, however, each of the sample and hold values is y is a sum of a main pulse and several precursor and drag pulses adjacent main pulses, which is important for the explanation of the circuit according to FIG. 5 but can initially be disregarded. Any of those coming from channel 1 Sample and hold values are now during the period T1 over that of the relevant Shift register stage assigned weighting element b-2 to bz weighted in amplitude and sign, d. H. multiplied by a positive or negative factor and via a summing circuit Line S representing the additive circuit 10 is supplied. With the right setting of the evaluation elements are thus those caused by convolution with the impulse function a11 Compensates for distortions. During the considered period T1 are in the shift register 6 in the odd-numbered register levels from: the channel 2 originating at the same time the Sample hold values y'-2 to y2. These sample and hold values are stored in the evaluation elements b'-2 to b2 are evaluated and are via the line representing a summing circuit S 'as well as via the switching device 9 in the illustrated switching position of the addition circuit 10 fed to the second input. With correct - setting of the evaluation elements of the second group is derived from the sample and hold values y'_2 from channel 2 to y2 a signal obtained which corresponds to the pulse function a12, d. H. by Crosstalk, distorting components of the signal in the channel that are elongated into the channel 2 is suitable to compensate.

Zu Beginn der zweiten Periode TZ gehen die drei Schaltvorrichtungen 5, 9 und 11 jeweils in die der gezeichneten Schaltstellung entgegengesetzte Schalt-Stellung. Hierbei wird über die Schaltvorrichtung 5 vom Kanal 1 der Abtasthaltewert y3 in die erste Stufe des Schieberegisters übernommen, der Inhalt aller Stufen des Schieberegisters wird um eine Stelle nach rechts verschoben, der zuvor in der letzten Stufe stehende Abtasthaltewert y_2 geht dabei verloren. Aus der Tabelle gemäß F i g: 6 ist diese Verschiebung der Abtasthältewerte in der zweiten Periode T2 zu entnehmen. Man erkennt, daß in der Periode TZ die Bewertung der Abtasthaltewerte y'_2 bis y2 durch die Bewertungsglieder b_2 bis b2 der ersten Gruppe erfolgt. Da die Impulsfunktion a11 gleich der Impulsfunktion a22 ist, muß das dabei auf der Leitung S auftretende Signal von den Verzerrungen befreit sein, die durch Faltung des Eingangssignals des Systems mit dieser Impulsfunktion entstanden sind. Gleichzeitig erfolgt die Bewertung der Abtasthaltewerte y3 bis y_1 des ersten Kanals 1 durch die Bewertungsglieder b_2 bis b2 der zweiten Gruppe.At the beginning of the second period TZ, the three switching devices go 5, 9 and 11 each in the switching position opposite to the switching position shown. The sample and hold value y3 in the first stage of the shift register is taken over, the content of all stages of the shift register is shifted one place to the right, the one previously in the last step Sample hold value y_2 is lost. This is from the table according to FIG. 6 Shift of the sample hold values in the second period T2. One recognises, that in the period TZ the evaluation of the sample and hold values y'_2 to y2 by the evaluation elements b_2 to b2 of the first group takes place. Since the momentum function a11 is equal to the momentum function a22, the signal occurring on line S must be affected by the distortion be exempted by convolution of the input signal of the system with this impulse function have arisen. At the same time, the sample and hold values y3 bis are evaluated y_1 of the first channel 1 through the evaluation elements b_2 to b2 of the second group.

Die Ausgangsspannungen der Bewertungsglieder werden auf der Leitung S' addiert. Infolge der geänderten Schaltstellung der Schaltvorrichtung 9 ist nunmehr jedoch der zweite Eingang der Additionsschaltung 10 nicht mehr direkt, sondern über die Verzögerungseinrichtung 7 und die Inverterschaltung 8 mit der Leitung S' verbunden. Die Verzögerungseinrichtung 7 verzögert die ihrem Eingang zugeführten Signale um zwei Taktzeiten des Schiebetaktes. Dies hat zur Folge, daß während der Periode TZ über die Inverterschaltung 8 und die Schaltvorrichtung ein Signal an die Additionsschaltung 10 abgegeben wird, das mit entgegengesetzten Vorzeichen bereits zwei Perioden früher, im vorliegenden Fall also während der Periode To, von der Leitung S' direkt dorthin gelangt ist. Wie man sich an Hand der Tabelle gemäß F i g. 6 leicht klar machen kann,- stand während der Periode To der Abtasthaltewert yo in der Stufe des Schieberegisters, deren Ausgang mit dein Bewertungsglied b6. verbunden ist. Dabei wurde dieser Wert sowie die entsprechend verschobenen anderen Werte entsprechend der Impulsfunktion a12 bewertet. Durch Iüversion wird daraus während der Periode TZ ein Signal entsprechend der Impulsfunktion a21. Während der Periode TZ werden also wieder zeitlich richtig und mit richtiger Bewertung zwei Signale der Additionsschaltung 10 zugeführt, von deren Ausgang das entzerrte Signal über die Schaltvorrichtung 11 nunmehr auf den Ausgangskanal 2 gelangt. Mit Beginn der dritten Periode T3, für die der Inhalt der Schieberegisterstufen ebenfalls in F i g. 6 aufgezeichnet ist, kehren die Schaltvorrichtungen 5, 9 und 11 wieder in ihre erste Schaltstellung zurück, und der beschriebene Vorgang wiederholt sich, wobei der nächste entzerrte Impuls für den Ausgangskanal 1 erzeugt wird.The output voltages of the evaluation elements are added on line S '. As a result of the changed switching position of the switching device 9, however, the second input of the addition circuit 10 is no longer connected directly, but via the delay device 7 and the inverter circuit 8 to the line S '. The delay device 7 delays the signals fed to its input by two clock times of the shift clock. This has the consequence that during the period TZ a signal is output to the addition circuit 10 via the inverter circuit 8 and the switching device, the signal with opposite signs already two periods earlier, in the present case during the period To, directly from the line S ' got there. As you can see on the basis of the table according to FIG. 6 can easily make clear, - was during the period To the sample hold value yo in the stage of the shift register, the output of which is connected to the evaluation element b6. connected is. This value as well as the correspondingly shifted other values were evaluated according to the impulse function a12. By converting this into a signal corresponding to the pulse function a21 during the period TZ. During the period TZ, two signals are again fed to the addition circuit 10 at the correct time and with correct evaluation, from the output of which the equalized signal now passes via the switching device 11 to the output channel 2. At the beginning of the third period T3, for which the content of the shift register stages is also shown in FIG. 6, the switching devices 5, 9 and 11 return to their first switching position, and the process described is repeated, the next equalized pulse for output channel 1 being generated.

Claims (1)

Patentanspruch: Entzerrerschältung zur Beseitigung der linearen Verzerrungen in den beiden Kanälen eines Systems zur Ubertragung ampltudemnodulierter äquidistanter Impulsfolgen mit zwei orthogonalen Kanälen und zur Beseitigung der Ubersprechverzerrung zwischen beiden Kanälen eines solchen Systems unter Verwendung eines getakteten Schieberegisters mit mehreren Stufen, an deren Ausgängen die dem Schieberegister zugeführte Eingangsfunktion jeweils um ganze Vielfache der Periodenlauer des Schiebetaktes verzögert auftritt, sowie unter Verwendung von Bewertungsgliedern, die an den Ausgängen der Schieberegisterstufen liegen und deren Ausgänge gruppenweise in Summier-Schaltungen zusammengefaßt werden g e k e n nz e i c h n e t d u r c h Eine Schaltvorrichtung (5) mit zwei Schaltstellungen; die mit der Frequenz des Schiebetaktes den Eingang des Schieberegisters (6) abwechselnd mit jeweils einem von zwei Eingängen verbindet, an denen jeweils die Abtasthaltewerte der verzerrten Impulsfolge des dem Eingang zugeordneten Kanals zur Verfügung stehen, durch zwei Gruppen von Bewertungsgliedern, deren Ausgänge jeweils in einer Summierschaltung zusammengefaßt sind und wobei der Eingang jedes Bewertungsgliedes der einen Gruppe an den Ausgang: je einer der ungeradzahligen Schieberegisterstufen und der Eingang jedes Bewertungsgliedes der anderen Gruppe an den Ausgang je einer der geradzahligen Schieberegisterstufen geführt ist, durch eine Additionsschaltung (10), an deren einem Eingang der Ausgang der einen Summierschaltung (S) liegt, an deren zweiten Eingang über eine zweite Schaltvorrichtung (9) alternierend das Ausgangssignal der zweiten Summierschaltung (S') und das invertierte und um zwei Perioden des Schiebetaktes verzögerte Ausgangssignal der zweiten Summierschaltung (S') gelegt wird, und durch eine dritte Schaltvorrichtung (11), die die Ausgangsspannung der Additionsschaltung (10) alternierend an zwei Ausgangsleitungen legt, auf denen damit die entzerrten Impulsfolgen zur Verfügung stehen.Claim: Equalizer circuitry to eliminate linear distortions in the two channels of a system for the transmission of amplitude-modulated equidistant ones Pulse trains with two orthogonal channels and to eliminate crosstalk distortion between two channels of such a system using a clocked Shift register with several stages, at the outputs of which the shift register supplied input function in each case by whole multiples of the period length of the shift clock occurs delayed, as well as using evaluation elements at the outputs of the shift register stages and their outputs in groups in summing circuits summarized are g e k e n nz e i c h n e t d u r c h a switching device (5) with two switch positions; the input with the frequency of the shift clock of the shift register (6) alternately connects to one of two inputs, at which the sample and hold values of the distorted pulse train of the input assigned channel are available through two groups of evaluation elements, the outputs of which are each combined in a summing circuit and the Input of each evaluation member of the one group to the output: one of the odd numbers Shift register stages and the input of each evaluation element of the other group one of the even-numbered shift register stages is performed at the output an addition circuit (10), at one input of which the output of a summation circuit (S) is at the second input via a second switching device (9) alternating the output of the second summing circuit (S ') and the inverted and um two periods of the shift clock delayed output signal of the second summing circuit (S ') is applied, and through a third switching device (11), which the output voltage the addition circuit (10) alternately applies to two output lines on which so that the equalized pulse trains are available.