DE1762936A1 - Process for analog-digital conversion, preferably for the purposes of pulse height analysis - Google Patents

Description

Verfahren zur Analog-Digital-Uruwandlung, vorzugsweise für Zwecke der Irnpulshöhenanalyse -Die Erfindung bezieht sieh auf ein Zerfahren zur Analog-Digital-Umwandlung, vorzugsweise für Zwecke der Impulshöh.en@ralyse, insbesondere von Irrpulsen mit sehr kurzem Impulsabstand.Process for analog-digital conversion, preferably for purposes the pulse height analysis - The invention relates to a method for analog-digital conversion, preferably for the purpose of Impulshöh.en@ralyse, especially of errpulses with very short pulse spacing.

Zur t1_nalog-Digital-Urwandlung sind mehrere Methoden bekannt. Sie gehen unwesentlichen auf drei Grundprinzipien zurück, die in einem Aufsatz "heue Prinzipien zur @nalog-Digital-Ur:wendlung und deren optimale Auslegung " in der Zeitschrift "Frequenz" Band 17, 1963, ::r. 10 mit Zählmethode, Iterationsmethode und direkter Methode bezeichnet sind. Als eine neue Ileirode wird im gleichen Aufsatz auf Seite 3E7 die sogenannte ITehrstufen- . Bethode teschrieten, die in einer I_ehrfachanwendung der direkten v_etrode besteht. Die Merrstufenmethode ist besonders geeignet für Verschlüsselungsaufgaben, bei denen die zu verschlüsselnden Analogwerte mit hoher Frequenz aufeinander-folgen. Die @Iehrstufenmethode macht je- doch die `nwer_cung mehrerer sogenannter Vielfachnormale notwendig. In allgemeinen handelt es sich bei den Vielfachnormalen um Spannungsteiler, von deren zeitlicher Konstanz die Genauigkeit der Verschlüsselung in hohem :Maße abhängt. Ein Vielfachnormal ist deshalb ein zier.-lieh aufwendiges Bauelement.Several methods are known for t1_analog-digital original conversion. They go back insignificantly to three basic principles, which in an essay "current principles for @ nalog-Digital-Ur: wendlung and their optimal interpretation" in the magazine "Frequency" Volume 17, 1963, :: r. 10 are labeled with counting method, iteration method and direct method. As a new Ileirode in the same essay on page 3E7 the so-called ITehrstufe-. Bethode teschrieten, which consists in a multiple application of the direct v_etrode. The Merr level method is particularly suitable for encryption tasks in which the analog values to be encrypted follow one another at a high frequency. The @Iehrstufenmethode makes JE but the `nwer_cung several so-called multiple standards required. In general, the multiple normals are voltage dividers, on whose temporal constancy the accuracy of the encryption depends to a large extent. A multiple standard is therefore a decorative, complex component.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren bereit zu stellen, das ebenfalls geeignet ist, "nalegwerte zu verschlüsseln, die eine hohe Folge-Frequenz aufweisen oder bei statistischer Verteilung ihres Auftretens in kurzen jedoch unregelmäßigen-Zeitabständen aufein,--nderfolgen, und das in Gegensatz zu der schon bekannten I:ehrstufenr:ethode nur mit einen Vielfachnormal auskormt.The invention is based on the object of providing a method that is also suitable for encrypting naleg values that have a high Have sequence frequency or with statistical distribution of their occurrence in short however, at irregular intervals, and in contrast to the already well-known I: ehrstufenr: method is only shaped with a multiple standard.

Diese Aufgabe wird bei einem Verfahren zur Analog-Digital-Umwendlung vorzugsweise für Zwecke der Impulshöhenanalyse gemäß der Erfindung dadurch gelöst, daß der Analogwert in einem ersten Verfahrensschritt mit einen Vielfachnormal nach) der an sich bekannten direkten Methode verglichen und der erhaltene Digitalwert gespeichert sowie gleichzeitig in einen Analogwert urgewandelt wird und daß in einen weiteren erfahrensscLritt die Differenz beider Analogwerte nach den an sich bekannten Zhlverfahren verschlüsselt und dem schon gespeicherten Digitalwert hinzuaddiert wird. Dieses Zerfahren hat den großen Vorteil, daß dazu nur ein fielfacrnormal tenötigt wird, mit dem der anliegende nalogwert grob wird. Der verbleibende Rest wird mit Hilfe der Zählmethode verschlüsselt, bei der eine Spannung nach ihrer Umwandlung in eine Zeitspanne von Zählimpulsen bestimmter Frequenz ausgemessen wird.This task is performed in a process for analog-digital conversion preferably solved for the purposes of pulse height analysis according to the invention, that the analog value in a first process step with a multiple normal according to) compared to the direct method known per se and the digital value obtained is stored and at the same time is converted into an analog value and that into a further procedural step according to the difference between the two analog values the already known counting method is encrypted and the digital value that has already been saved is added. This disintegration has the great advantage that there is only one facrnormal is required, with which the applied analog value becomes coarse. The remainder is encrypted with the help of the counting method, in which a voltage after its conversion is measured in a period of counting pulses of a certain frequency.

In einzelnen wird bei dem Veriahren nach der Erfindung so vorgegangen, daß eine Impulshöhe als Analogwert in einer Speicher gespeichert wird. In eine! ersten Verfahrenescl.ritt wird der gespeicterte:;;ert gleichzeitig an erste Eingangskierzen von mit zweiten Eingangsklemmen einzelnen Stufen eines Spannungsteilers zugeordneten Aullindikatorcn cngelegt. Die _;ullindir ator en weisen bis auf die der erden und der letzter. Stufe des Spannungsteilers zugecrdnetendie je nur eire Ausgan gshlenwe haben; zwei s uE-gpngsklermen auf. Diese usgnngshlem:^.en sind auf die Einginge einer _'nzahl vcn Gattern, die der um Eins verminderten 'mahl der rullindikatoren entspricht, derart verteilt, dzß ruzgLnge zweier aufeinerderfolgerder Nullndlatoren an-ein Gatter &ngeschlcssen sind. Die lusgnge der Gatter sind parallel an die Stufen zweier Register geführt, wobei die Stufen des einen Registers die Eingonge eines Digital-lnalog-icndlers beaufschlagen. Der Ausgang dieses Wandlers ist mit einer der Eingangeklemmen eines anderen, mit seiner zweiten Eingangsklemme an den Impuls-Speicher =geschlossenen Nullindikators verbunden. .:ach einen von der Meßimpuls in Gang gesetzten Zeitintervall wird in einem zweiten Verfahrensschritt gleichzeitig der Speicher linear entladen und ein Gatter vor einem Zähleingang des zweiten Registers für Zählimpulse eines Impulegenerators geöffnet. Das Gatter kann mit .Hilfe eines, einen anderen Eingang, der mit dem anderen Nullindikator verbunden ist, zugeführten Signals gesperrt werden, sobald der Null-. ir_dikator die Ubereinstinr..ung des augenblicklichen Inhalts des entladenen Speichers mit dem Ausgangswert des Digital-i._nalog-@l'andlers feststellt.In particular, the procedure according to the invention is as follows: that a pulse height is stored as an analog value in a memory. In a! In the first procedure, the stored: ;; is saved at the same time at the first input characters of individual stages of a voltage divider associated with second input terminals Exit indicators laid out. The _; ullindir ators point down to those of the earth and the last one. The voltage divider stage assigned to each output only one to have; two s uE-gpng clergy. These outputs are on the inputs a number of tags, the number of zero indicators reduced by one corresponds, distributed in such a way, that decreases in two consecutive zero indexers are connected to a gate. The failures of the gates are parallel to the Levels of two registers, with the levels of one register being the entrances a digital-to-analog retailer. The output of this converter is with one of the input terminals of another, with its second input terminal to the Pulse memory = connected to closed zero indicator. .: oh one of the measuring pulse set in motion Time interval is in a second process step at the same time the memory is linearly discharged and a gate in front of a count input of the second register opened for counting pulses of a pulse generator. The gate can with the help of one, another input that is connected to the other zero indicator is to be blocked as soon as the zero. ir_dicator the consistency the current content of the discharged memory with the output value of the Digital-i._nalog-@l'andlers notices.

Der Spannungsteiler kann so abgestuft sein, daß die einzelnen 'Stufen jeweils beispiel--weise 10ö der höchsten ::eßirpulsspennung betragen.The voltage divider can be graded so that the individual 'stages in each case, for example, be 10ö of the highest: air pulse voltage.

Eine Anordnung zur Ausübung des Verfahrens nach der Erfindung ist derart beschaffen, daß die Ausgangsklerme eines lineaz, entludbnren Speichers für einen Analogwert mit Eingangsklermcn mehrerer Nullindikatoren verbunden ist. Zweite Eingangsklemmen der Nullindikatoren sind einzelnen Stufen eines Spannungsteilers zugeordnet. Die :1'ullindikatoren weisen, ausgenommen den der ersten und der letzten Stufe des Spannungsteilers zugeordneten, die je eine Ausgangsklemme haben, je zwei Lus gengskler°en ~zuf, die auf die Eingänge einer '.n zahl voi Gattern, dio aer um Eins verminderten Anzahl der _-u11."idiJ:.atcre.r. Entspricht, derart verteilt sind, daß je ein Ausgang aufeinenderfolgender Eullindikatoren an ein Gatter zngeschlosscn -st. Die Ausgänge der Gatter liegen parallel an -:::n Stufen zweier Register. libei sind an die vtufen des ebnen Registers auch El.."g@nge eines Digit2:=--= neloE,-'..'Gndlers angcsc?_lossen, dessen Ausgang mit einer der beiden Eingangsklemmen eines weiteren mit seiner anderen Eingangsklemme en die Ausgangsklcr_-ne des linearen Speichers angeschlossenen T7ullindikators verbunden ist. Eine'Ausgangsklemme des weiteren Nullindikators ist mit einem der Eingänge eines Gatters verbunden, dessen anderer Eingang mit dem Ausgang eines Zählimpülsgenerators in Verbindung steht. Der Ausgang dieses Gatters liegt am Zählimpulseingeng des zweiten Registers.An arrangement for practicing the method according to the invention is designed in such a way that the output terms of a linear, unloaded memory for an analog value is connected to input terminals of several zero indicators. Second The input terminals of the zero indicators are individual stages of a voltage divider assigned. The: 1'ullindicators show, with the exception of the first and the last Level of the voltage divider assigned, each having an output terminal, two each Lusgengskler ° en ~ to the inputs of a '.n number of gates, dio aer number of _-u11 reduced by one. "idiJ: .atcre.r. Corresponds, distributed in this way are that one output of each successive Eullindicator is connected to a gate -st. The outputs of the gates are parallel - ::: n levels of two registers. libei are at the levels of the flat register also El .. "g @ nge of a Digit2: = - = neloE, - '..' Gndlers angcsc? _ closed, whose Output with one of the two input terminals another with its other input terminal en the output terminal_ne of the linear Memory connected T7ullindikators is connected. An output terminal of the Another zero indicator is connected to one of the inputs of a gate whose other input is connected to the output of a counting pulse generator. The output of this gate is at the counting pulse input of the second register.

Zweckmäßigerweise ist eine Eingangsklemme des Impuls-Speichers für die I.:eßimpulse noch mit dem Eingang einer monostabilen Kippstufe verbunden, deren Ausgang jeweils an den Eingengskler wen einer zweiten monostabilen Kippstufe und einer bistabilen Kippstufe liegt. Je nach :arkierungszustand sperrt entweder die bistabile Kippstufe den Speicher oder läßt ihn sich schnell entladen. Der Ausgang der zweiten monostabilen Kippstufe ist mit dem Eingang einer zweiten bistabilen Kippstufe verbunden, deren Ausgangsklemme an einer Steuerklemme des Speichers zu seiner linearen Entladung liegt. Weiterhin liegt die Ausgangsklemme der zweiten bistabilen Kippstufe an einer weiteren Eingangsklemme des Gatters für die Zählimpulse. Ein zweiter Ausgang des oben-genannten weiteren _T;ullindikators ist mit Löscheingängen der bistabilen Kippschaltungen verbunden.Appropriately, an input terminal of the pulse memory for the I.:eßimpulse still connected to the input of a monostable multivibrator, whose Output each to the Eingengskler wen a second monostable multivibrator and a bistable flip-flop is. Depending on the: arkierungsstatus either blocks the bistable flip-flop the memory or can be discharged quickly. The exit the second monostable multivibrator is connected to the input of a second bistable Flip-flop connected, the output terminal of which is connected to a control terminal of the memory its linear discharge lies. The output terminal of the second is also located bistable multivibrator at another input terminal of the gate for the counting pulses. A second output of the above-mentioned further _T; ull indicator is with reset inputs of the bistable flip-flops connected.

Zireckmäßig besteht das erste Register aus bistabilen Kippstufen und Gattern. Das zweite Register weist an seinen lKusgdngen Torschaltungen auf, die über eine dritte 'monostabile Kippstufe gesteuert werden, wobei diese Kippstufe von einem Meßimpuls über die erste und zweite monostabile. sowie die zweite bistäbile Kippstufe angeregt wird.The first register consists of bistable multivibrators and Gates. The second register has gate circuits on its two sides that be controlled via a third 'monostable flip-flop, this flip-flop from a measuring pulse via the first and second monostable. as the second bistable flip-flop is excited.

Zwei Figuren, die im folgenden beschrieben werden, erläutern die Erfindung.Two figures, which are described below, explain the invention.

Figur 1 ist ein Ausführungsbeispiel einer Anordnung zur Ausübung des Verfahrens nach der Erfindung.Figure 1 is an embodiment of an arrangement for exercising the Method according to the invention.

'Figur 2 stellt ein Impulsdiagramm dar, das an der Anordnung nach Figur 1 abgenommen werden kann.'Figure 2 is a timing diagram which is based on the arrangement according to Figure 1 can be removed.

Ein linear entladbarer Speicher S hat eine-Eingangsklemme für eine impulsförmige Eingsngsspennung E 1.A linearly unloadable memory S has an input terminal for one pulsed input voltage E 1.

Eine kusgengeklemme des Speichers S, der aus einer nicht dargestellten Verstärkerstuie und einer Aufladeeinrichtung besteht, ist mit F.ingangsklermen mehrerer ä:ullindikatoren NI 1 :.. ,,Z n verbunden. Zweiteingangsklecr.@en der Nullindikatoren ::Z 2 .... 1:Z n sind einzelnen Stufen eines Spannungsteilers ^ zugeordnet. Der Spannungsteiler T wird von einer Konstr-.ntspannung UK gespeist. Die Nullindikatoren IM 3 ... NL n-1 weisen je zwei Ausgangsklenr-@en auf. Die '_:ullindikatoren NL 2 und NL n haben je eine Ausgangsklemme. Die gesamten Lusgangsklemmen der Nullindikatoren sind auf Eingänge einer Anzahl von Gattern G 2 ... G n derart verteilt, daß je ein Ausgang aufeinanderfolgender ?:ullindikatoren an eines der Gatter G 2 ... G n angeschlossen ist. Die Ausgänge der Gatter G 2 ... G n sind. parallel mit den einzelnen Stufen zweier Register Z bzw. A verbunden. Die Stufen des Registers Z sind außerdem an einen Digital-lnalog-I.*,ndler DA angeschlossen. Der Ausgang des Digital-fnalog-I.',ndlers DA ist mit dem zweiten Eingang des Nullindikators IN 1 verbunden. Einer von zwei Ausgngen des Iullindikators I?I 1 beaufsdhlagt den einen Eingcng eines Catters G 1. Ein anderer Eingang des Gatters G 1 ist mit einem Zählimpulsgererator ZG vertunden. Der Au,-gang des Gatters G 1 liegt en einem Uhleingang des Registers A. Desweiteren ist die Eingengsklmme für 3_eßir-pulse des linearen Speichers S noch mit den Eingang einer monostabilen Kippstufe IIK 1 verbunden: Deren Ausgang liegt jeweils an den Eingangsklemr-cn einer zweiten rorost bilcn Kippstufe fall 2 und einer bistabilen Kippstufe IM 1. Die bistabile Kippstufe HK 1 ist ausgangsseitig an einen Steuereingang des Impulsspeichers S geführt. Der Ausgang der monostabilen Kippstufe :CK 2 steht mit dem Eingang einer bistabilen Kippstuf e BK 2 in Verbindung, deren Ausgang wiedarum mit einer anderen Steuerklerr:e des Speichers S verbunden ist. Der Ausgang der bistabilen Kippstufe DK 2 ist außerdem mit einen dritten Eingang des Gatters G 1 verbunden: ,in zi-:eiter LusgC--ng des Zullindikators 3L 1 liegt an den beiden bistabilen Kippstufen EMK-i und DK 2. Mit den Signal über diese Verbindung' kUnnen die bistabilen Kippstufen gelU: cht werden. Der- Eingang einer dritten mcrostabilen Kippstufe K.K 3 liegt ebenfalls ar; Ausgang der bistabilen Kippstufe EK 2: Das Ausgangssignal der ccncstabilEn Kipps rufe 3 ist an einen Steuereingang fair :-:ehr ehe parallel geschaltete lorschaltun gen D, die an den Ausgängen des Registers 4 liegen, geführt. Desweiteren führt eire Leitung ton der kusgcngsklem-e der r-onostabilen Kippschaltung :=K 1 zu den :Registern Z bzw. A, über welche Leitung diese Register gelcscht werden kUnnen. Vom Ausgang der monostabilen Kippstufe '-ii 2 führt eine Verbindung Zu dritten Eingängen der Gatter G 2 ... G n. Die Wirkungsweise der vorstehend beschriebenen Schaltung ist wie folgt. Aachdem die Eingangsspcnnung E 1 als Irr.-puls an den Zeßeingcng des Impulsspeichers S angelegt wurde, lädt sich der Speicher bis zum Spitzenwert des Imrulzes auf und behält diese Ladung über eine bestimmte Zeit. Gußerdcm kippt mit dem Eintreffen de; ersten :,Ießimpulses die monostabile Kippstufe :.,K 1 und hält sich über eine kurze Zeit. In dieser Zeit werden die Register und Z gelöscht. :;ach der Aufnahme des ersten Meßimpulses besitzt der Speicher S eine Ladung, die dem Spitzenwert dieses Impulses entspricht'. Die :;ullindikatoren NL 2 ...Illn vergleichen die Ausgangsspannung E 2 des Speichers S mit den Stufenspannungen am Spannungsteiler T. Diese Spannungen sind linear gestuft, die grcßte Spannung am Ausgang des Spinnungsteilers T entspricht 100;' des Höchstwertes des Geßimrulses. Der Spennungsteiler bildet beispielsweise an zehn Ausgängen Spannungen von 10, 20, 30... 1CC5 des Meßimpulses ab. Mit Hilfe der Gatter G 2 ... G n, deren Eingänge mit Vn insgLngen der hullindikatorcn I:L 2... '.:L n verbunden sind, wird nun festgestellt, innerhalb welt eher Stufen des Spannungsteilers die Speicherspünnung, bezogen auf irren Endwert, liegt. Bei der oben angei ;ebenen Stufung kann so die Grcße des Speicherinhalts mit einer C enauigkeit vcn 1C% ermittelt werden.A kusgengeklemme of the memory S, which consists of an amplifier section (not shown) and a charging device, is connected to several input terminals NI 1: .. ,, Z n. Second input elements of the zero indicators :: Z 2 .... 1: Z n are assigned to individual stages of a voltage divider ^. The voltage divider T is fed by a constant relaxation UK. The zero indicators IM 3 ... NL n-1 each have two output cycle numbers. The '_: zero indicators NL 2 and NL n each have an output terminal. The entire output terminals of the zero indicators are distributed to inputs of a number of gates G 2 ... G n in such a way that one output of each successive zero indicators is connected to one of the gates G 2 ... G n. The outputs of the gates G 2 ... G n are. connected in parallel to the individual stages of two registers Z and A. The stages of the register Z are also connected to a digital-analog-I. *, Converter DA. The output of the digital analog I. ', Changer DA is connected to the second input of the zero indicator IN 1. One of two outputs of the zero indicator I? I 1 acts on one input of a gate G 1. Another input of the gate G 1 is connected to a counting pulse generator ZG. The output of the gate G 1 is en a Uhleingang of the register A. Furthermore, the input terminal for 3_eßir-pulse of the linear memory S is still connected to the input of a monostable flip-flop IIK 1: the output of which is connected to the input terminals of a second rust-bilcn flip-flop 2 and a bistable flip-flop IM 1. The bistable flip-flop HK 1 is fed to a control input of the pulse memory S on the output side. The output of the monostable multivibrator: CK 2 is connected to the input of a bistable multivibrator BK 2, the output of which is in turn connected to another control unit of the memory S. The output of the bistable flip-flop DK 2 is also connected to a third input of the gate G 1:, in zi-: eiter LusgC - ng of the zero indicator 3L 1 is on the two bistable flip-flops EMK-i and DK 2. With the signal over This connection can be used to delete the bistable multivibrators. The input of a third mcrostable multivibrator KK 3 is also ar; Output of the bistable flip-flop EK 2: The output signal of the ccnc-stable flip-flop calls 3 is fair to a control input: -: before parallel-connected gate circuits D, which are at the outputs of the register 4, are conducted. Furthermore, a line ton leads to the kissing terminal of the r-onostable multivibrator: = K 1 to the: registers Z or A, via which line these registers can be deleted. A connection leads from the output of the monostable multivibrator '-ii 2 to third inputs of the gates G 2 ... G n. The operation of the circuit described above is as follows. After the input voltage E 1 has been applied as an error pulse to the pulse input of the pulse memory S, the memory is charged up to the peak value of the pulse and retains this charge for a certain time. Gusserdcm tips over when it arrives; first:, Ießimpulses the monostable multivibrator:., K 1 and lasts for a short time. During this time the registers and Z are cleared. After receiving the first measuring pulse, the memory S has a charge which corresponds to the peak value of this pulse '. The zero indicators NL 2 ... Illn compare the output voltage E 2 of the memory S with the step voltages at the voltage divider T. These voltages are linearly stepped, the highest voltage at the output of the spinning divider T corresponds to 100; ' the maximum value of the pulse. The voltage divider displays voltages of 10, 20, 30 ... 1CC5 of the measuring pulse at ten outputs, for example. With the help of the gates G 2 ... G n, the inputs of which are connected with Vn as a whole to the full indicators I: L 2 ... '.: L n, it is now determined that the storage voltage, based on erroneous levels of the voltage divider, is more likely within the world Final value, lies. With the above-mentioned level grading, the size of the memory contents can be determined with an accuracy of 1C%.

Ait der RückflanYe des Signals, der monostabilen Kippstufe KK ! kippen die biet labile Stufe B-L 1 und die monostabile Kippstufe :::K 4. Da: von der bistabilen Kippstufe BK 1 ausgehende Signal sperrt den Speicher S für weitere Meßimpulse. Die monostabile Kippstufe MK 2 hält sich über eine kuwze Zeit; innerhalb dieser Zeit wird der Inhalt der beiden Register Z und A eingestellt. Die in der: Registern eingestellten Zahlen Und beide gleich und ent,yrcchcn einer Spannung, die mit Sicherheit kleiner ist als die irr Speicher S gespeicherte :.:eßsparnung. Der Inhalt des Registers Z wird gleichzeitig in den Digital-Analog-Umsetzer DA in eine Spannung umgewandelt, die kleiner ist als die _°:eßspc.nnung y 2. Der ;;ullindikator EM 1 vergleicht nun diese beiden Spannungen.Ait the backflanYe of the signal, the monostable multivibrator KK! tilt the unstable stage BL 1 and the monostable multivibrator ::: K 4. Since: the signal emanating from the bistable multivibrator BK 1 blocks the memory S for further measurement pulses. The monostable multivibrator MK 2 lasts for a short time; the content of the two registers Z and A is set within this time. The numbers set in the: registers And both equal and ent, yrcchcn a voltage which is certainly less than the stored in memory S:.: Eßsparnung. The content of register Z is simultaneously converted into a voltage in the digital-to-analog converter DA that is lower than the _ °: eßspc.nnung y 2. The zero indicator EM 1 now compares these two voltages.

"; en der Rückflanke des Signals der monostabilen Kippstufe i:K 2 wird die bistabile Kippstufe BK 2 umgestellt, sie bringt über den mit ihr verbundenen Steuereingang des Speichers S diesen zur Entladung. Der Speicher S entlädt sich dabei streng linear. Solange die Spannung E 2 größer ist als die Ausgangsspannung des Digital-@nalog-;;anders DA und solange die bistabile Kippstufe BK 2 noch urgekippt ist, bleibt das Gatter G 1 frei. Infolgedessen werden Zählirpulse des Zühlimpulsgenerators ZG mit einer konstant= Folgefrequenz in das Register A eingezählt. Der Inhalt des Registers vergrößert sich deshalb so lange, bis die sich linear verringernde Ausgangsspannung des Speichers gleich der Ausgangsspannung des Digital-Analog-Wandlers DA geworden ist. Zu diesen Zeitpunkt werden über den !u--gang des hullindikätors NL 1 die bistabilen Kippstufen FK `i und BK 2 zurückgestellt und damit auch das Gatter G 1 gesperrt. i.iit der Vorderflanke des von der bistabilen Kippstufe- EK 1 ausgehenden Signales wird der Speicher S vorbereitet, d. h. sehr schnell entladen. Die ückflanke des von der bistabilen Kippstufe BK 2 ausgehenden Signales kippt die monostabile Kippstufe MK 3 über eine kurze Zeit unc. In dieser Zeitwerden die Torschaltung@l3 geöffnet und damit der Inhalt des Registers A für die weitere Verarbeitung freigegeben. Der Inhalt des Registers A entspricht nun dem verschlüsselten Spitzenwert des ersten ?@eßimpulses-T,Zit= jedem weiteren TIeßimpuls wiederholt sich der dargelegte Ablauf. In den einzelnen Zeilen des Impulsdiagramms der Figur 2 sind in den ersten beiden Zeilen die Eingangsmeßirr..pulse E 1 bzw. die Ausgangsspannung E 2 des Speichers S dargestellt. In den weiteren Zeilen sind die Ausgangssignale der verschiedenen Kippstufen in ihrem zeitlichen Ablauf gezeichnet, wobei die Spannungsverläufe mit kleinen Buchstaben gekennzeicl_net sind, die den großen Buchstaben der zugehörigen Kippstufen entsprechen. Der-nach ist in der Zeile 3 das Ausgangssignal der monostabilen Kippstufe NK 1 zu erkennen. Die Vorderflanke dieses Ausgangssignals veranlaßt die Löschung der Register A und Z. Die Rückflanke des Ausgangssignals der monostabilen Kippstufe IIK 1 löst die bistabile Kippstufe BK 1 aus, deren negatives Ausgangssignal den Speicher S sperrt. Die Rückflanke des Ausgangssignals der bistabilen Kippstufe BK 1 wird vom ":ullindikator ::L 1 gesteuert und löst ihrerseits die schnelle Entladung und damit Vorbereitung des Speichers für einen neuen ITeßimpuls aus. In der fünften Zeile des Ir:pulsdiagrarms ist das Ausgangssignal der monostabilen Kippstufe i--K 2 dargestellt. Innerhalb. der Kippzeit dieser Stufe werden die Register Z und A eingestellt. Die Rückflanke des Ausgangssignals der monostabilen Kippstufe :1:K 2 löst die bistabile Kippstufe BK 2 aus, während deren Ausgangssignal der Impuls-Speicher linear entladen wird. Schließlich wird von der Rückflanke des Ausgangssignals-der bistabilen Kippstufe BK 2 die monostabile Kippstufe I:K 3 ausgelöst, deren Ausgangssignal in der Zeile 7 dargestellt ist. iriährcnd ihrer Kippzeit wird die Ausgabe des Inhalts des.Registers A über die Torschaltungen B veranlaßt."; en the trailing edge of the signal of the monostable multivibrator i: K 2, the bistable multivibrator BK 2 is switched over, it causes the memory S to discharge via the control input connected to it. The memory S discharges in a strictly linear manner. As long as the voltage E 2 is greater than the output voltage of the digital @ nalog - ;; different DA and as long as the bistable multivibrator BK 2 is still flipped, gate G 1 remains free has become therefore, the content of the register increases until the linearly decreasing output voltage of the memory is equal to the output voltage of the digital-to-analog converter DA At this time are the u -..! gang of hullindikätors NL 1, the bistable flip-flops FK `i and BK 2 reset and thus also the gate G 1 blocked. I.iit the leading edge of the signal emanating from the bistable flip-flop EK 1 the memory S is prepared, ie discharged very quickly. The ückflanke of the outgoing signal from the bistable multivibrator BK 2 flips the monostable multivibrator MK 3 for a short time unc. During this time the gate circuit @ l3 is opened and the content of register A is released for further processing. The content of register A now corresponds to the encrypted peak value of the first? @ Eßimpulses-T, Zit = every further TIeßimpuls repeats the sequence described. In the individual lines of the pulse diagram in FIG. 2, the input measuring pulses E 1 and the output voltage E 2 of the memory S are shown in the first two lines. In the other lines, the output signals of the various flip-flops are shown in their chronological sequence, the voltage curves being marked with small letters that correspond to the capital letters of the associated flip-flops. Accordingly, the output signal of the monostable multivibrator NK 1 can be seen in line 3. The leading edge of this output signal causes registers A and Z to be deleted. The trailing edge of the output signal of the monostable multivibrator IIK 1 triggers the bistable multivibrator BK 1, the negative output signal of which blocks the memory S. The trailing edge of the output signal of the bistable multivibrator BK 1 is controlled by the ": ullindikator :: L 1" and in turn triggers the rapid discharge and thus preparation of the memory for a new measuring pulse. The fifth line of the Ir: pulsdiagrarms shows the output signal of the monostable multivibrator i - K 2. Within the toggle time of this stage, the registers Z and A. The trailing edge of the output signal of the monostable multivibrator: 1: K 2 triggers the bistable multivibrator BK 2, while its output signal discharges the pulse memory linearly Finally, the trailing edge of the output signal of the bistable flip-flop BK 2 triggers the monostable flip-flop I: K 3, the output signal of which is shown in line 7. During its flip-over time, the contents of register A are output via gate circuit B. .

Claims (1)

P a t e n t a n s p r ü c h e-1. Verfahren zur Analog-Digital-Unwandlung, vorzugsweise für Zwecke der Impulshörcnanalyse, dadurch gekennzeichnet, daß der Lnalogwert in einer ersten Verfahrensschritt mit einen Vlelfaehnarmal (T) nach der an sich bekannten direkten Methode verglichen und der erhaltene Digitalwert gespeichert sowie gleichzeitig in einen Lnalogwert umgewandelt wird und daß in einem weiteren Verfahrensschritt die Differenz beider Analogwerte nach dem an sich bekennten Zählverfahren verschlüsselt und dem schon gespeicherten Digitalwert hinzuaddiert wird. -2. Verfahren nach Inspruch 1, dadurch gekennzeichnet, du3 ein in einem Impuls-Speicher (S) kurzzeitig gespeicherter Impulshöchstwert (E 2) mit einen-ersten Verfahrensscl ritt gleichzeitig an erste Eingangsklemmen vcn mit zweiten yingangsklen.en einzelner. Stufcn eines Sper.-nungsteilers (T) zugeordneten rullindikatoren (.;Z 2 ... 1r11 n) angelegt wird, die e eine bzw. je zwei iusgangzklcnr: cn aufweisen, welche auf die Eingänge einer Anzahl von Cattern (G 2 ... G n), die der um eins verminderten 'nzahl der Aullindika torcn (EL 2 ... '.;Z n') entspricht, derart verteilt sind, daß je ein Ausgang aufeinanderfolgender :;ullindikaorcn an eines der Gatter (G 2 ... G n) angeschlossen ist, und die l ucgnge der Gatter (G 2 ... G n) parallel den Stufen zweier Register (Z, A) zugeführt sind, und die Stufen des einen Registers (ü) Eingänge eines Digital-4nalog-Wandlers (DA) beaufschlagcn; dessen usgang mit einer der Eingcngsklemmen eines weiteren, mit seiner zweiten Eingangsklerne a.n den Speicher (S) angeschlosscnen ,;ullindik ters (,:Z 1) vertun den ist, und daß nac:_ einen von einer l-:eßinpuls in Gang gesetzten Zeitintervall mit einer weiteren Verfahrensschritt gleichzeitig der Speicher (S) linear entladen und ein Gatter (G 1) vor einen Zähleingang des zweiten Registers (A) für Zählimpulse eines Impulsgenerators (ZG) geöffnet wird, welches Gatter (G 1) über einen mit dem weiteren I;ullindikator (:;Z 1) verbundenen Eingang . sperrt, sobald der Nullindikator (IM 1) die Ubereinstir:rung des augenblicklichen Inhalts des linear entladenen Speichers (S) mit der Ausgangswert des Digital-lnalog-Wandlers (DA) feststellt. 3. Verfahren nach Lnspruch 2, dadurch gekennzeichnet, daß der Spz,nnungsteiler (G) einzelne Stufen aufweist, die jeweils 1C;i der höchsten ::eßimpulsspannüng betragen. 4. Anordnung zur Ausübung des Verfahrens nach Anspruch 1 oder 2, dz~ü:°:lä gekennzeichnet, daß die Ausgangsklemme eines linear entladbaren Speichers (ä) für einen Analogwert mit @;ing@@ngskler..mer: mehrerer :;ullindilcatoren (ITL 2... ::Z n) verbt-naezi ist, deren zweite Eingangsklemmen einzelnen Stufen eines Spannungsteilers (T) zugeordnet. sind und die je eine bzw. je zwei Ausgangsklemmen aufweis weiche auf die einer Anzula von Gattern (C 2 ... (in), dis der um eins verminderten ,I:nzahl der _=ullindi.ka+oren (I"@ ? ..,. hL n) entspricht, derart verteilt sird, daß je eir Ausgang aufeinanderfolgender :;ullirdil:r@to:@4*@ an eines der Gatter angeschloä,sen tut, und di3 [email protected]änge der Gatter parallel an den S-lufen zweier Register (A, 7) liegen, und die Stufen des einen Register:, (Z) an die '#;42J.ngänge eines Digital-1.-ialog-landlers (na) Grligescl,.lossen sind, dessen Ausgang -_t e---'ner der beiden 7';'ingz-->zgsklermen eines weiteren, -:einer anderer E@i~c@t,nghler@r?e an die Ausgangskler,rir, .e d linearen Speichers (S).angeschlossenen Nullindikators (NL ?) verbunden ist, und daß eine Ausgangsklemme des weiteren I:ullindikators (NL 1) mit einem der Eingänge eines Gatters (G 1) in Verbindung steht,-von dem ein anderer Eingang mit den Ausgang eines Zählimpulsgenerators (ZG) verbunden ist, und dessen :Ausgang an einem Zählimpulseingang des zweiten Registers (A) liegt. . 5. Anordnung nach Anspruch 4., dadurch gekennzeichnet, .daß eine Eingangsklemme iür.:eßimpulse des Impulsspeichers (S) noch mit dem Eingang einer monostabilen Kippstufe (ITIK 1) verbunden ist, während der Ausgang der Kippstufe (1_K 1) jeweils an den Eingangsklemmen einer zweiten monostabilen Kippstufe (I-:K 2) und einer bistabilen Kippstufe (EK 1) liegt, welche bistabile Kippstufe (EK 1) je nach i*Iarkierungszustand den linearen Speicher (S) entweder sperrt oder schnell entlädt: und der Ausgang der zweiten monostabilen Kippstufe (EK 2) mit der Eingang einer zweiten bistabilen Kippstufe (BK 2) verbunden ist, deren Ausgangsklerme an eine Steüerkler_me des Speichers (S) zu seiner linearen Entladung und an eine weitere Eingangsklemme des Gatters (G 1) angeschossen ist. Anordnung*nach Anspruch 5, dadurch gekennzeichnet, daß ein zv:eiter nusgang des Nullindikators (NL 1) mit Löscheingängen der bistabilen Kippschaltungen (BK 1 und BK 2) verbunden ist. ?. .'nordnung nach "x.spruch 4, dadurch gekennzeichnet, daß das erste Register (Z) aus bistabilen Kippstufen und Gattern besteht. B. lnordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß das zweite Register (A) 4n'seinen Ausgängen Torschaltungen (R) aufweist, die über eine dritte monostabile Kippstufe (M 3) gesteuert ist, wobei die dritte monostabile Kippstufe (Ifx 3) vors I1.eßinpuls über die erste und zweite monostabile und die zweite bistabile Kippstufe (HK 2) angeregt ist. Patent claims e-1. Process for analog-digital conversion, preferably for the purposes of pulse hearing analysis, characterized in that the analog value is compared in a first process step with a Vlelfaehnarmal (T) according to the direct method known per se and the digital value obtained is stored and simultaneously converted into an analog value and that in a further process step the difference between the two analog values is encrypted according to the known counting method and added to the digital value already stored. -2. A method according to claim 1, characterized in that a maximum pulse value (E 2) briefly stored in a pulse memory (S) with a first method signal rode simultaneously to first input terminals vcn with second individual input cycles. Level indicators (.; Z 2 ... 1r11 n) assigned to a blocking divider (T) are applied, which have one or two output counters, which respond to the inputs of a number of catters (G 2 .. . G n), which corresponds to the number of output indicators (EL 2 ... '.; Z n') reduced by one, are distributed in such a way that one output of each successive:; ull indicators to one of the gates (G 2 . .. G n) is connected, and the lengths of the gates (G 2 ... G n) are fed in parallel to the stages of two registers (Z, A), and the stages of one register (ü) are inputs of a digital analog -Wandlers (DA) beaufschlagcn; whose output is lost to one of the input terminals of a further, with its second input terminal connected to the memory (S), zero indicator (,: Z 1), and that after: _ a time interval set in motion by a l-: Eßinpuls with a further process step at the same time the memory (S) is linearly discharged and a gate (G 1) is opened in front of a counting input of the second register (A) for counting pulses from a pulse generator (ZG), which gate (G 1) is connected to the other I via a ; ullindikator (:; Z 1) connected input. blocks as soon as the zero indicator (IM 1) detects the interference between the current content of the linearly discharged memory (S) and the output value of the digital-to-analog converter (DA). 3. The method according to claim 2, characterized in that the input divider (G) has individual stages, each of which is 1C; i of the highest pulse voltage. 4. Arrangement for performing the method according to claim 1 or 2, dz ~ ü: °: lä characterized in that the output terminal of a linearly unloadable memory (ä) for an analog value with @; ing @@ ngskler..mer: several:; ullindilcatoren (ITL 2 ... :: Z n) is verbt-naezi whose second input terminals are assigned to individual stages of a voltage divider (T). and which each have one or two output terminals each soft to a number of gates (C 2 ... (in), dis the one reduced by one, I: n number of _ = ullindi.ka + oren (I "@? ..,. hL n), is distributed in such a way that each output of successive:; ullirdil: r @ to: @ 4 * @ is connected to one of the gates, and the 3 output gates of the gates are parallel to the S-runs of two registers (A, 7) lie, and the steps of one register :, (Z) to the '#; 42J.ngangs a digital-1.-dialogue-landler (na) Grligescl,. Are closed, whose Output -_t e --- 'ner of the two 7';'ingz-> zgsklermen of another, -: another E @ i ~ c @ t, nghler @ r? E to the output cler, rir, .ed linear memory (S). Connected zero indicator (NL ?) Is connected, and that an output terminal of the further I: ullindikators (NL 1) is connected to one of the inputs of a gate (G 1), of which another input is connected to the output of a Counting pulse generator (ZG) is connected, and its: output at a Z counting pulse input of the second register (A). . 5. Arrangement according to claim 4, characterized in that an input terminal iür.: Eßimpulse of the pulse memory (S) is still connected to the input of a monostable multivibrator (ITIK 1), while the output of the multivibrator (1_K 1) is connected to the Input terminals of a second monostable multivibrator (I-: K 2) and a bistable multivibrator (EK 1) is located, which bistable multivibrator (EK 1) either blocks or quickly discharges the linear memory (S) depending on the marking state: and the output of the second monostable flip-flop (EK 2) is connected to the input of a second bistable flip-flop (BK 2), whose output term is connected to a Steüerkler_me of the memory (S) for its linear discharge and to another input terminal of the gate (G 1). Arrangement * according to Claim 5, characterized in that a second output of the zero indicator (NL 1) is connected to the reset inputs of the bistable multivibrators (BK 1 and BK 2). ?. Arrangement according to Claim 4, characterized in that the first register (Z) consists of bistable multivibrators and gates. B. Arrangement according to Claim 5 or 6, characterized in that the second register (A) has its outputs Gate circuits (R) which is controlled via a third monostable multivibrator (M 3), the third monostable multivibrator (Ifx 3) being excited before I1.eßinpuls via the first and second monostable and the second bistable multivibrator (HK 2).