DE1762388C - Tactile bistable circuit - Google Patents

Description

1 2 ^1 2 ^

Die Erfindung betrifft eine tasibare bistabile Schal- Fig. 1 eine Blockdarsteiiung eines Gatters des inThe invention relates to a tasibare bistable switch Fig. 1 is a Blockdarsteiiung of a gate of the in

King mit mehreren zusammengeschalteten Schwell- den vorliegenden Schaltungen verwendeten Typs,King with several interconnected thresholds the type used in the present circuits,

werigatiern. Fig. 2 ein Blockschaltbild eines tastbaren J-K- werigate. Fig. 2 is a block diagram of a tactile JK

Bd Schwellwert-Logikschaltiingen ist das Schwell- Flipflops gemäß einem Ausführungsbeispiel der Er-Bd threshold value logic circuitry is the threshold flip-flops according to an embodiment of the

wertgatter eine häufig vorkommende Baueinheit. Ein 5 findung,Wertgatter a common structural unit. A 5 finding,

Schwdlwertgutter hat mehrere Eingänge, denen Si- Fig. 3 ein Blockschaltbild einer weiteren Ausfüh-Schwdlwertgutter has several inputs, to which Si- Fig. 3 is a block diagram of another embodiment

gnale zugeführt sind, welche BinUrzilTern darstellen rungsform der Erfindung undsignals are supplied, which represent binary form of the invention and

und jeweils ein effektives Gewicht von einer oüer Fig. 4 ein Blockschaltbild einer dritte.; Ausfüh-and in each case an effective weight of one or Fig. 4 is a block diagram of a third; Execution

mchreren Einheiten haben. Das vom Gatter erzeugte rungbfonn der Erfindung.have multiple units. The embodiment of the invention generated by the gate.

Ausgangssignal zeigt an, ob der Schwellwert des Gat- io Fig. 1 zeigt die Blockdarstellung eines Majoritätsters überschritten wurde oder nicht. Majoritäts- und Minoritäts-Gatters mit drei Eingängen, die jeweils Minoritätsgatter sind Sonderfälle von Schwellwert- den Gewichtsfaktor ΐ haben. Ein Eingangssignal gatterr., die sich in der Schwellwertlogik als beson- kann dem Gatter mit doppeltem Gewicht, also dopders nützlich erwiesen haben. Ein Beispiel eines Ma- pelter Wirkung, zugeführt werden, indem man es joritäts^atters ist ein Schwellwertgatter, dem eine 15 gleichzeitig an zwei Eingangsklemmen des Gatters ungerade Anzahl η von Eingangssignalen zugeführt anlegt. Andererseits kann eine Eingangsklemme den werden, die jeweils den Gewichtsfaktor 1 haben; das doppelten Gewichtsfaktor haben, wenn man ihr im Gatter hat den Schwellwert (n+ l)/2 und liefert ein Inneren der nicht im einzelnen dargestellten Schalbinäres Ausgangssignal, dessen Wert gleich dem tungsanordnung des Gatters einen Widerstand in Wert der Majorität der den Eingängen des Gatters 20 Reihe schaltet, der den halben effektiven Wert hat zugeführten binären Eingangssignale ist. Ein Beispiel wie der Widerstand, der einer Eingangsklemme mit eines Minoritätsgatters ist ein Schwellwertgatter, dem dem Gewichtsfaktor 1 in Reihe geschaltet ist.
eine ungerade Anzahl η binärer Eingangssignale zu- In F i g. 2 ist als Ausführungsbeispiel der Erfingeführt sind, die jeweils den Gewichtsfaktor 1 haben; dung ein sogenanntes ./-K-Flipfloo dargestellt, das das Schwellwertgatier hat wieder den Schwellwert 25 vier Schwcllwertgatter M1 bis M 4 en (hält, die in der (/j t l)/2 und hefen ein binäres Ausgangssignal, das dargestellten Weise miteinander verbunden sind. Den gleich der Minorität der den Eingängen des Gatters Eingängen des ersten Gatten. Af1 sind eine der Bizugeführten binden Signale ist. Ein Majoritäts-Mi- närzißer G entspitchende feste Vorspannung mit dem noritäts-Gatter liefert zwei A"sgangr,signale, von Gewichtsfaktor 2, ein Tastsignal T, ein erstes Steuerdenen das eine der Majorität und das andere der 30 signal/ und ds viertes Eingangssignal ein Signal W Minorität der Eingangssignal«; der· Gatters entspricht, zugeführt. Den Eingängen des zweiten Gatters Af 2 Die Ausgangssignale sind also komplementär. sind das der Binärziffer 0 entsprechende Vorspan-The output signal indicates whether the threshold value of the gate io Fig. 1 shows the block diagram of a majority window has been exceeded or not. Majority and minority gates with three inputs, each of which is minority gates are special cases of threshold values with the weighting factor ΐ. An input signal gatterr., Which has proven to be particularly useful in the threshold value logic, the gate with twice the weight, i.e. dopders. An example of a mapped effect that can be supplied by joritäts ^ atters is a threshold value gate to which an odd number η of input signals is applied to two input terminals of the gate at the same time. On the other hand, an input terminal can be those that each have the weight factor 1; have twice the weight factor, if you have the threshold value (n + l) / 2 in the gate and delivers an interior of the not shown in detail sibling output signal, the value of which is equal to the control arrangement of the gate a resistance in the value of the majority of the inputs of the gate 20 Series switches, which has half the effective value is supplied binary input signals. An example, such as the resistance of an input terminal with a minority gate, is a threshold value gate which is connected in series with a weighting factor of 1.
an odd number η of binary input signals to- In F i g. 2 is introduced as an exemplary embodiment of the invention, each having the weight factor 1; A so-called ./-K- flip-floo is shown, which the threshold value gate again has the threshold value 25, four threshold value gates M1 to M 4 (which are connected to each other in the (/ jtl) / 2 and yefen a binary output signal, which is shown The same as the minority of the inputs of the gate inputs of the first gate. Af1 are one of the bi-associated binding signals. A fixed bias voltage corresponding to the majority-minor G with the nority gate delivers two A "sgangr, signals, of weight factor 2 , a key signal T, a first control to which one of the majority and the other of the 30 signal / and the fourth input signal a signal W minority of the input signal "; corresponds to the gate. The inputs of the second gate Af 2 The output signals are therefore complementary . are the preamble corresponding to the binary digit 0

Beini Aufbau digitaler Rcchenanlagen u. dgl. ist nungssignal mit dem Gewichtsfaktor 2, das Tastman bestrebt, mit möglichst wenig verschiedenen signal T₁ ein zweites Steuersignal K und das vierte Schaltungseinheiten auszukommen, um die Herstel- 35 Eingangssignal W zugeführt. Den Eingängen des dritlung wirtschaftlicher zu machen. Es ist daher er- ten Gatters M3 sind 'las c! r Minoritätsfui.ktion wünscht, sowohl Logikschaltungen als auch Speicher- entsprechende Ausgangssignal H des Gatters AfI, schaltungen unter Verwendung der gleichen Grund- das der Majoritätsfunktion entsprechende Ausgangseinheiten realisieren zu können. signal Y vom zweiten Gatter Af 2 und ein drittes Ein-In the construction of digital data processing systems and the like, the voltage signal with the weighting factor 2 is what Tastman strives to use as few different _{signals T 1} as possible, a second control signal K and the fourth circuit units to produce the input signal W. To make the entrances of the dritlung more economical. It is therefore first gate M 3 are 'las c! The minority function wishes to be able to implement both logic circuits and memory-corresponding output signal H of the gate AfI, circuits using the same basic output units corresponding to the majority function. signal Y from the second gate Af 2 and a third input

Der vorliegenden Erfindung liegt dementsprechend 4° gangssignal Z zugeführt. Das Gatter M 3 liefert einThe present invention is accordingly supplied with 4 ° output signal Z. The gate M 3 delivers a

die Aufgabe zugrunde, eine tastbare bistabile Schal- Majoritäts-Aur.gangssignal W und dessen Komple-the task is based on a palpable bistable switching majority aur. output signal W and its complete

tung anzugeben, die aus Schwellwettgattern aufge- ment W. Den Eingängen des vierten Gatters Af 4 sindspecify processing that listed from Schwellwettgattern W. ment are the inputs of the fourth gate Af 4

baut ist, wie sie auch zur Realisierung von logischen das Majoritäts-Ausgangssignal X des Gatters AfI,is built as it is for the realization of logical the majority output signal X of the gate AfI,

Funktionen verwendet werden können. das Minoritäts-Ausgangssignal Ύ des Gatters Af 2 undFunctions can be used. the minority output signal Ύ of the gate Af 2 and

Bei der vorliegenden bistabilen Schaltung kann die 45 als drittes Eingangssignal das Signal Z zugeführt. Speicherung neuer Information durch ein Tast- oder Dieses gemeinsame dritte Eingangssignal Z ist das Auslösesignal gesteuert werden, das Eingängen eines vom Gatter M4 erzeugte Majoritäts-Ausgangssignal, ersten und eines zweiten Gatters zugeführt wird. Das Die in Fig. 2 dargestellte bistabile Schaltungsan-Tastsignal kann zu verschiedenen Zeiten Weite an- Ordnung arbeitet folgendermaßen: Wenn das Tastnehmen, die eine binäre 1 bzw. eine binäre 0 dar- 5° signal T den Wert 0 hat, speichert die Schaltung ihr stellen. Wenn Eingängen der ersten beiden Gatter früheres Ausgangssignal Z unabhängig von den Wer-Vorspannungssignale sowie ein Tastsignal, das den- ten der Signale J und K. Wenn das Tastsignal T - \ selben Binärwert hat wie die Vorspannungssignale, ist, bewirkt es, daß die Gatter die V'erte der Signale / zugeführt werden, liefern die Ausgänge als Gatter und K abtasten. Bei diesem Abtastvorgang hängt der Signale gleichbleibender Wirte. Die in der bistabilen 55 Wert des Ausgangssignals Z vnn den jeweiligen Wer-Schaltung gespeicherte Information behält dann ihren ten ier Signale J und K ab. Wenn nämlich Γ -■= 1 ist, Wert bei, unabhängig davon, welche Werte Signale arbeitet die Schaltung gemäß Fig. 2 folgendermaßen: haben, die wieder anderen Eingängen der beiden a) Wenn J ~\ und K-O sind (im folgenden kurz: ersten Gatter zugeführt sind. Wenn andererseits dem J-K = 1-0), wird das Ausgangssignal Z unbeersten und dem zweiten Gatter ein Tastsignal züge- 60 dingt 1.In the present bistable circuit, the 45 can be supplied with the signal Z as a third input signal. This common third input signal Z is the trigger signal, which is fed to inputs of a majority output signal generated by gate M 4, first and a second gate. The bistable circuit contact key signal shown in FIG. 2 can work as follows at different times: If the key sensor, which represents a binary 1 or a binary 0 signal T, has the value 0, the circuit stores it put. If inputs of the first two gates earlier output signal Z is independent of the Wer bias signals as well as a key signal, the den- ten of signals J and K. If key signal T - \ has the same binary value as the bias signals, it causes the gate the values of the signals / are supplied, supply the outputs as gates and K sample. During this scanning process, the signals from constant hosts hang. The information stored in the bistable value of the output signal Z vnn of the respective Wer circuit then retains its ten ier signals J and K. Namely, if Γ - ■ = 1, value at, regardless of which values signals, the circuit according to FIG. 2 works as follows: have the other inputs of the two a) If J ~ \ and KO (in the following briefly: first On the other hand, if the JK = 1-0), the output signal Z is unscrewed and the second gate is a key signal drawn 1.

führt wird, welches den entgegengesetzten Binärwert b) Wenn J-K = 0*1, wird das Ausgangssignal Z un-which leads to the opposite binary value b) If JK = 0 * 1, the output signal Z is un-

hat wie die Vorspannungssignale, sprechen alle Gat· bedingt zu 0.has like the bias signals, all Gates conditionally speak to 0.

ter an und liefern Ausgangssignale, die dem Wert c) Wenn J-K = 1*1 ist, wechselt die Schaltung under weiteren Eingangssignale entsprechen, welche bedingt ihren Betriebs- oder Speicherzustand.
Eingängen der ersten beiden Gatter zugeführt 65 d) Wenn schließlich J K = OO ist, tritt bei T=I sind. keine Änderung des Ausgangssignals auf.ter and supply output signals which have the value c) If JK = 1 * 1, the circuit changes and corresponds to further input signals which determine its operating or memory status.
Inputs of the first two gates fed 65 d) Finally, if JK = OO , then T = I occurs. no change in the output signal.

Die Erfindung wird im folgenden an Hand der Es soll nun auf nähere Einzelheiten der Arbeite*The invention is described below with reference to the details of the work *

Zeichnung näher erläutert, es zeigt weise eingegangen werden. Wenn T = O ist, hat dasDrawing explained in more detail, it shows wisely. If T = O, that has

T³ T ³

Majontats-Ausgangssignal X des ersten Gatters M 1 ^..sichtlich den Wert 0, da die Majorität der Einimnussignale, unter Berücksichligung ihrer Gewichtsfakluren, den Wert 0 hat. In entsprechender Weise Ist Y = 0, und das Acsgangssignul Z bleibt unverüntfcri oder gespeichert, dt X = 0. Y = 1 und dementsprechend Z L Z ist. Wenn 7-K = 0-0 ist und T zu 1 wird (wae mit T^ 1 bezeichnet werden soll), ist das Ausgangssignal* desGaltersMl = 0, nämlich gleich dem Wert der Majorität der gewichteten Eingangs-Mayontats output signal X of the first gate M 1 ^ .. obviously has the value 0, since the majority of the influence signals, taking their weight factors into account, has the value 0. Correspondingly, if Y = 0, and the acsgangssignul Z remains unaffected or stored, i.e. X = 0. Y = 1 and, accordingly, ZLZ. If 7-K = 0-0 and T becomes 1 (wae should be denoted by T ^ 1), the output signal * desGaltersMl = 0, namely equal to the value of the majority of the weighted input

anfänglich 7. - 1 und W -I ist. wird, wenn / den Wert 1 annimmt. Y zu I. wuhr,ndJ «Jη W ιinitially 7. - 1 and W is -I. if / takes the value 1. Y to I. wuhr, ndJ «Jη W ι

behalt. Y wird I, du / - K- '. ^{U S}," , ' Gewichtssprechende Vorspannun_Bss,gnal dus ^™"¹· faktor 2 hat, kompensiert, so da« r entsprechender Weise ^ko^n^en Ml T = J= \ und das dem Wu. 0 Vorspannungss.gnal, so daß J-AV^ nun X = Q und T- J st haben*we. _das keep. Y becomes I, you / - K- '. ^US , ", 'Weight- _{speaking preload B} ss, gnal dus ^ ™" ¹ · factor 2, compensated, so that correspondingly ^co ^ n ^ en Ml T = J = \ and that of the Wu. 0 bias signal so that J-AV ^ now have X = Q and T-J st * we. _that

gangssignaje des %\lcrsM4denW« Der Wech-gangssignaje des % \ lcrsM4denW « The change

cn p ücn p ü

ssss

- η Y-I und Z = Z sind- η Y-I and Z = Z are

»5 anfanglich den Wert 1 hat»5 initially has the value 1

die Wen. d.r Vorspannes- und Einga„₆ssignale / und T des G₁₁KrS Ml _sleichmäßig zwischen 0 und 1 aufgeteilt sind, so daß b) das ninganessigna, IF den Wer, des Ausgang.the Wen. dr Vorspannes- and entranc _"6 ssignale / T and G of the ₁₁ Ml KrS _s are facilitated moderately distributed between 0 and 1, so that b) the ninganessigna, IF the Who, of the output.

der dem Gatter«* H--0. Wenn nun [ das !"W^ ·> das Gatter M1 das ™e, that of the gate «* H - 0. If now [that! "W ^ ·> the gate M 1 the ™ e,

un
ss.gnai λ U.N
ss.gnai λ

ü. Nun haben Z au, . ü. Now have Z au,.

ersichtlich, daß unter diesen Umständen X = Y ist. Wenn beispielsweise Z anfänglich den Wert 0 hat, hat die Majorität der dem Gatter M 3 zugefuhrtenit can be seen that X = Y under these circumstances. For example, if Z is initially 0, then the majority of those applied to gate M will have 3

-S und -S and

wenn esif it

wird a,so Zbecomes a, so Z

undand

_der oben erläuterten Schaltungsanordnung das a,s emem Minon- _the circuit arrangement explained above the a, s emem Minon-

den Wert 1 hat, bleibt es 1, da T ebenfalls 1 ist. Wenn also/-K = 1-0 ist und T-* 1 wird, w.rdZ-* 1, unabhängig davon, welchen Wert Z vorher hatte und welche anderen Bedingungen noch bestehen.has the value 1, it remains 1 because T is also 1. So if / -K = 1-0 and becomes T- * 1, w.rdZ- * 1, regardless of what value Z had before and what other conditions still exist.

Die Arbeitsweise der Schaltung für J- X = O-I und T^ I ist komplementär zu dem oben beschriebenen 4« Funktionsablauf. Da K = T- 1 sind und die Vorspannung, der der Gewichtsfaktor 2 zugeordnet ist, den Wert 0 hat. ist das Ausgangssignal y des Gatters M 2 gleich »f. Da die Majorität der dem Gatter MI zügeführten Eingangssignale unter Berücksichtigung ihres Gewichtes, den Wert 0 haben, ist # = 0. Wenn Z anfängiieh den Wert 0 hat, ist Z=JT = O. und das Gatter MA liefert weiteren das Ausgangss.gnal Z = O. Wenn jedoch 7. anfänglich den Wert 1 hatte, liefert das Oat-^JterM3 das Ausgangssignal W=\, da Ύ «benfalb fen Wert 1 hat. Hierdurch wird das Ausgangssignal Y des Gatters M 2 zu 0. Da nun sowohl ^ und 7 den Wert 0 haben, wird Z zu 0. Dies beeinfluß· das Aus-The mode of operation of the circuit for J- X = OI and T ^ I is complementary to the above-described functional sequence. Since K = T-1 and the preload to which the weighting factor 2 is assigned has the value 0. the output signal y of the gate M 2 is equal to »f. Since the majority of the input signals fed to the gate MI, taking their weight into account, have the value 0, # = 0. If Z initially has the value 0, Z = JT = O. and the gate MA further supplies the output signal Z = O. However, when the seventh initially had a value of 1, the OAT ^J TERM3 supplies the output signal W = \ because Ύ "benfalb fen is 1. As a result, the output signal Y of the gate M 2 becomes 0. Since both ^ and 7 now have the value 0, Z becomes 0. This influences the output

^{M3hl a} Das Ausgangsgatter M ^{M3hl a} The output gate M

der Fig. 2 ^en«P"cht, _isi e'"of Fig. 2 ^en «P" cht, _isi e '"

_{mil sind jc}. _{mil are jc} .

SgÄS^halte. sind) zuwe U^wei fcingangen *° P . ^B , _{den Gewic}htsgefuhrt so daß d^se wngang^g _derncntspre-SgÄS ^ hold. are) zuwe U ^ wei fcingangen * ° P. ^B , _{the weight is} guided so that this _{step corresponds to the}

faktor ζ haben-Da^s GatHτ M9 ka ^factor ζ have-Da ^ s Gat H τ M9 ka ^

* denen zwei den GewichtssSle des dem ersten Gatter* two of which have the weight class of the first gate

^/^^ ^^C Vorspannungssignals 0 ist Ml ι Fig. J^;}™^ _in ^P _Fig. 3 dargestellten ^ / ^^ ^ ^C bias signal 0 is Ml ι Fig. J ^;} ™ ^ _in ^P _Fig . 3 shown

gj JJj¹¹ ^«gj»i^Luersignal C zugeführt. Dasgj JJj ¹¹ ^ «gj» i ^ Luer signal C supplied. The

*■ «-1 r «t«?ert die Eineabe des Datensignals in die ggnriG steuert d Eingabe «I S^ ^^* ■ «-1 r« t «? Enters the data signal into the ggnriG controls the input «I S ^ ^^

°^l5t* ,! JS Si- den Gewichtsfaktor 1 hzben, werden Gatter W8 die den 3ew'chtt» _{des Wef} ° ^l5t *,! JS If the weighting factor 1 is used, gates W8 become the third of _{the Wef}

_{G un}fdas Datensignal/i zuge- _{G and the} data signal / i assigned

_b ■ _{das als} Ausgangsgatter ^ ^ _{Schwe)lwertgat}. _b ■ _the output gate ^ ^ _{threshold gate} .

_Q
tee U_{1 Q}
tee U ₁

fuhrtleads

Wenn O JiWhen O Ji

die durch das Gatter M4 gespeichert wird, anfänglich den Wert 1 hat, sind Z=TC-I und das Majorität»-which is stored by the gate M4, initially has the value 1, Z = TC-I and the majority »- p fangejen ip catch that i

J _abhängt. Wenn t. B. ^ ₌ ^ 8 _di J _abhä depends. If t. B. ^ ₌ ^ 8 _di

Bei der Erläuterung der Vorgänge, dieIn explaining the operations that

und Z - 0,and Z - 0,

_{Wert def s},_ _{Value def s} , _

dann, gerechnet von links nach rechts, die Eingangs- =0 ist, hat die Majorität der Eingangssignale des er-then, calculated from left to right, the input = 0, the majority of the input signals of the

signale 1, 0, 0, 75, 75, 1 und 0, so daß das Ausgangs- sten Gatters M10 den Wert 0 und # = 0. Jn entspre-signals 1, 0, 0, 75, 75, 1 and 0, so that the output gate M10 has the value 0 and # = 0. Jn corresponds to

signal Z den Wert D annimmt. Das Ausgangssignal , chender Weise hat die Majorität der Eingangssignalesignal Z assumes the value D. The output signal, similarly, has the majority of the input signals

der bistabilen Schaltung kann von der 2 liefernden des zweiten Gatters MIl den Wert 0 und Y = O. Dieof the bistable circuit can from the 2 delivering the second gate MIl the value 0 and Y = O. The

Klemme abgenommen werden, so daß als Ausgangs- 5 Majorität der Eingänge des dritten Gatters M12 hatTerminal are removed so that the output 5 has the majority of the inputs of the third gate M12

signal Z= D zur Verfugung steht. den Wert 0, so daß W=- Ü.Wenn nun T-* 1 wird, hatsignal Z = D is available. has the value 0, so that W = - Ü. If now T- * becomes 1, has

Bei dem Funktionsbeispiel der Schaltung gemäß die Majorität der Eingänge des ersten Gatters M10In the functional example of the circuit according to the majority of the inputs of the first gate M10

Fig. 3, bei dem Z anfanglich den Wert 1 hatte und den Wert 1 und X=\. Die Majorität der EingängeFig. 3, in which Z initially had the value 1 and the value 1 and X = \. The majority of the entrances

W, wie erläutert, 1 war. kann bei G-* 1 das Signal Y des zweiten Gatters MIl hat dagegen den Wert 0 und W, as explained, was 1. can with G- * 1 the signal Y of the second gate MIl, however, has the value 0 and

entweder 0 oder I sein, je nachdem, welche Werte Γ ίο Y — 0. Da X = 0 und K = O ist, ist die Majorität derbe either 0 or I, depending on which values Γ ίο Y - 0. Since X = 0 and K = O, the majority is the

und K haben, während X ebenso entweder 0 oder 1 Eingänge des dritten Gatters M 12 gleich 0, und W and K , while X also have either 0 or 1 inputs of the third gate M 12 equal to 0, and W

sein kann, was von den Werten der Signale T und J bleibt 0. Da X 1 und 7 = 1 sind, hat die Majoritätcan be whatever of the values of the signals T and J remains 0. Since X 1 and 7 = 1, the majority has

abhängt. Wenn jedoch λ" = () ist, muß Y den Wert 0 der Eingänge des vierten Galters Λ/13 den Wert 1,depends. However, if λ "= (), Y must have the value 0 of the inputs of the fourth gate Λ / 13 the value 1,

haben, da, um X für (7 -= 1 und W~{) zu 0 zu machen, und Z wird zu 1.there to make X 0 for (7 - = 1 and W ~ {) , and Z becomes 1.

müssen am ersten Gatter M5 die Eingangssignale 15 Wenn nun T-* 0 wird, hat die Majorität der Ein-7 - J — 0 liegen, während, wenn T = O am zweiten gange des ersten Gatters M10 den Wert 0 und X=Q, Gatter liegt, die Majorität der Eingangssignale den und die Majorität der Eingänge des zweiten Gatters Wert 0 hat und Y 0 ist. Die Wirkung der Eingangs- MIi hat den Wert 0 und Y 1. so daß Z - 1 gespeisignale vom ersten und zweiten Gatter M5 bzw. M6 chert wird. Andererseits hat die Majorität der Einauf das Ausgangsgatter Λ/9 besteht also in der Zu- »o giinge des Gatters M12 den Wert 1, da Z-X-- 1 ist, führung eines Eingangssignals V. welches entweder 1 und l» wird 1. Wenn T wieder 1 wird, hat die Majoriodcr 0 sein kann, während das Eingangssignal T ent- tin dor Eingänge des ersten Gatlers M 10 den Wert 0 weder 1 oder 0 sein kann, wenn A" = 1 ist, während es und XU. Die Majorität der Eingänge des zweiten für A" - 0 immer 0 ist. Wenn also Z anfänglich den Gatters M11 ist 1 und V = I. Da A"- - Y==0 ist, hat Wert 1 hat und G den Wert 1 annimmt, erhält das 15 *iie Majorität der Eingänge des dritten Gatters M13 untere Gatter M 9 Eingangssignale, deren Wert von den Wert 0, und Z wird 0. Wenn T 0 wird, hat die den augenblicklichen Werten der Signale T, J und K Majorität der Eingänge des Gatters MIO den Wert 0 abhängt, d.h. (von links nacht rechts) entweder die und X=Q entsprecherdcrweise ist auch Y = O. Die Signale 1. 0, 0, D, D. 1, 1; 1. 0, 0, D, 15, 0. 1 oder Eingänge des dritten Hatters sind nun X - \, Z = O 0, 0. 0, 75. 75. 1, 1. In allen Fällen nimmt der Majori- 30 und Y = 0. so daß W zu 0 wird und die Schaltung tätsausgang Z den Wert 75 an. sich wieder in ihrem Anfangszustand befindet, indemthe input signals 15 must be at the first gate M5.If T- * becomes 0, the majority of the inputs have 7 - J - 0, while if T = O at the second gate of the first gate M10 the value 0 and X = Q, Gate, the majority of the input signals and the majority of the inputs of the second gate has the value 0 and Y is 0. The effect of the input MIi has the value 0 and Y1, so that Z- 1 feed signals from the first and second gates M5 and M6, respectively, are cherted. On the other hand, the majority of the inputs on the output gate Λ / 9 consists in the access of the gate M12 the value 1, since ZX- 1, leads to an input signal V which is either 1 and 1. If T becomes 1 again, the majoriodcr can be 0, while the input signal T occurs at the inputs of the first gate M 10 the value 0, neither 1 or 0, if A "= 1, while it and XU Inputs of the second for A " - 0 is always 0. So if Z is initially the gate M11 is 1 and V = I. Since A "- - Y == 0, has the value 1 and G takes the value 1, the 15 * iie majority of the inputs of the third gate M13 receives the lower gate M 9 input signals, the value of which of the value 0, and Z becomes 0. When T becomes 0, the current values of the signals T, J and K majority of the inputs of the gate MIO depends on the value 0, that is (from left to right ) either the and X = Q correspondingly also Y = O. The signals 1. 0, 0, D, D. 1, 1; 1. 0, 0, D, 15, 0.1 or inputs of the third hater are now X - \, Z = 0, 0. 0, 75, 75. 1, 1. In all cases the majority assumes 30 and Y = 0. so that W becomes 0 and the circuit status output Z takes on the value 75. is back to its initial state by

Eine besonders vorteilhafte Eigenschaft der be- sie für einen neuen Tastzyklus durch das Signal T beschriebenen Schaltung besteht darin, daß das Infor- reit ist.A particularly advantageous property of the signal T described above for a new duty cycle The circuit consists in the fact that this is information.

mations-Eingangssignal in einem Arbeitszyklus vcrar- Wenn anfänglich T = Z = O ist und das Setzsignal 5mation input signal in one duty cycle vcrar- If initially T = Z = O and the set signal is 5

bcitet wird. Mit anderen Worten gesagt, wird beim 35 zu 1 wird, hat die Majorität der Eingangssignale desis asked. In other words, when 35 becomes 1, the majority of the input signals has the

Anlegen des Steuersignals das Informationssignal, das ersten Gatters MIO den Wert 1, da TF entsprechendApplying the control signal, the information signal, the first gate MIO the value 1, since TF accordingly

schon vorher vorhanden sein kann, unmittelbar ver- den vorher erläuterten AnfangsbedingungenS-R = T can already exist beforehand, immediately before the previously explained initial conditions S-R = T

arbeitet. - 0 den Wert 1 hat. X hat daher den Wert 1. Dieis working. - 0 has the value 1. X therefore has the value 1. The

Fig. zeigt als Abwandlung der in Fig. 2 darge- Majorität der Eingangssignale des zweiten GattersFIG. 2 shows, as a modification of the majority of the input signals of the second gate shown in FIG

stellten Schaltung ein tastbares Flipflop mit Setz- und 40 MIl ist 0, und Y ist 1, so daß die Majorität der Ein-set circuit a tactile flip-flop with set and 40 MIl is 0, and Y is 1, so that the majority of the input

Rücksetzcingang. Es ergibt sich, wenn / und K gangssignalc des vierten Gatters M13 den Wert 1 hatReset input. It results when / and K output signalc of fourth gate M 13 has the value 1

gleich 1 gemacht werden und jeweils eines der Vor- und Z zu 1 wird. Da X = O und Y = O ist, hat die Ma-can be made equal to 1 and one of the prefixes and Z becomes 1. Since X = O and Y = O, the Ma-

spannungssignalc 0 der Gatter Ml und M2 (Fig. 2) joritäl der Eingänge des dritten Gatters M12 denvoltage signal c 0 of the gates Ml and M2 (Fig. 2) joritäl the inputs of the third gate M12

kompensieren. Den Schwellwertgattern M1 und M 2 Wert 0, und W bleibt gleich 0. Wenn das Setzsignal S compensate. The threshold value gates M1 and M 2 value 0, and W remains equal to 0. When the set signal S

entsprechen in Fig. 4 zwei Majoritäts-Minoritäts- 45 den Wert 0 annimmt, liegen am vierten Gatter M13If two majority-minority 45s assume the value 0 in FIG. 4, M 13 is on the fourth gate

Gatter MIO bzw. MIl. die jeweils drei Eingänge auf- die Eingangssignale λ" = 0, Y=I und Z=I, so daßGate MIO or MIl. each of the three inputs to the input signals λ "= 0, Y = I and Z = I, so that

weisen. Die Gatter sind bei der Schaltung gemäß Z=I gespeichert wird, während cle Eingänge despoint. The gates are stored in the circuit according to Z = I, while cle inputs of the

Fig. 4 wie bei Fig. 2 miteinander verbunden. Den dritten Gatters M12 T = Z=I sind und W zu 1 wird.FIG. 4 connected to one another as in FIG. 2. The third gate M12 is T = Z = I and W becomes 1.

Eingängen des ersten Gatters MIO werden das Tast- Wenn Z anfänglich 1 ist und das Rücksetzsignal R Inputs of the first gate MIO are the key If Z is initially 1 and the reset signal R

signal T, das Signal H' und als drittes Signal an Stelle 50 zu 1 wird, während T = O ist, hat die Majorität dersignal T, the signal H 'and as the third signal at point 50 becomes 1, while T = 0, has the majority of the

des festen Vorspannungssignals 0 in F i g. 2 ein Setz- Eingangssignale des ersten Gatters M10 den Wert 0.of the fixed bias signal 0 in FIG. 2 a set input signal of the first gate M10 has the value 0.

signal S zugeführt, das normalerweise den Wert 0 hat da 5— T= W-Q ist, und X ist dementsprechend 0.signal S is supplied, which normally has the value 0 since 5 - T = WQ, and X is 0 accordingly.

und den Wert 1 annimmt, wenn die Schaltung gesetzt Die Majorität der Eingangssignale des zweiten Gattersand takes the value 1 when the circuit is set The majority of the input signals of the second gate

werden soll. In entsprechender Weise werden den MIl hat andererseits den Wert 1, da T = O undshall be. In a corresponding manner, the MIl has the value 1 on the other hand, since T = O and

Eingängen des zweiten Gatters M11 das Tastsignal T, 55 R = W=I ist. Als Folge davon ist Y=I. und die Ma-Inputs of the second gate M 11, the key signal T, 55 R = W = I is. As a result, Y = I. and the ma-

das Signal W und ein Rücksetzsignal R zugeführt, das jorität der Eingangssignale des vier'cn Gatters M12the signal W and a reset signal R supplied, the jority of the input signals of the four'cn gate M12

ebenfalls normalerweise den Wert 0 hat und zum Zu- hat den Wert 0, da X = Y = 0, so daß Z zu 0 wirdalso normally has the value 0 and for Zu- has the value 0, since X = Y = 0, so that Z becomes 0

rücksetzcn der Schaltung auf 1 geändert werden kann. Dies hat keinen Einfluß auf das dritte Gatter M12. d;Reset the circuit to 1 can be changed. This has no influence on the third gate M12. d;

Die in Fig. 4 dargestellte Schaltung arbeitet wie X = Y=I ist. Wenn das Rücksetzsignal zu 0 wird, haThe circuit shown in Fig. 4 operates as X = Y = I. When the reset signal becomes 0, ha

ein tastbares Flipflop, das gesetzt und zurückgesetzt 60 die Majorität der Eingänge des ersten Gatters M11a tactile flip-flop that sets and resets 60 the majority of the inputs of the first gate M11

werden kann. Kurz gesagt wird der Zustand des vom den Wert 0, da S=T=W=O ist und X = Q, wahremcan be. In short, since S = T = W = O and X = Q, the state of vom becomes true

Gatter M13 erzeugten Ausgangssignals Z bei jedem die Majorität der Eingänge des zweiten Gatters MlGate M13 generated output signal Z for each the majority of the inputs of the second gate Ml

Zuführen eines Tastsignals des Wertes 1 geändert, den Wert 0 hat, da T=R = O sind, so daß X-Q isSupplying a key signal of the value 1 changed, has the value 0, since T = R = O, so that XQ is

wenn das Setz- und Rücksetzsignal den Wert 0 haben. Da Z = O ist, hat die Majorität der Eingänge des driiwhen the set and reset signals have the value 0. Since Z = O, the majority of the inputs of the drii have

Wenn andererseits R = T = O ist und S-^ 1 wird, wird 65 ten Gatters den Wert 0 und W = O. Dies hat keineOn the other hand, when R = T = O and S becomes- ^ 1, the 65th gate becomes 0 and W = O. This has none

Z=I, während für S T = O und R -»■ 1 das Aus- Einfluß auf die ersten beiden Gatter MIO und MY. Z = I, while for S T = O and R - »■ 1 the off influence on the first two gates MIO and MY.

gangssignal Z den Wert 0 annimmt. und Z = O wird gespeichert.output signal Z assumes the value 0. and Z = O is stored.

Wenn Z anfänglich den Wert 0 hat und S=R = T Zusammenfassend gesagt arbeitet also die iIf Z initially has the value 0 and S = R = T In summary, the i works

F i g. 4 dargestellte Schaltung wie ein tastbares, setz- und rücksetzbares Flipflop, dessen Ausgangssignal durch das Tastsignal T=I unbedingt umgeschaltet wird, während das Setzeingangssignal 5= 1 das Ausgangssignal unbedingt auf den Binärwert 1 einstellt und aas Rücksetzsignal R — 1 das Ausgangssignal unbedingt auf den Binärwert 0 einstellt. Da die in F i g. 4 dargestellte Schaltung aus gleichartigen Gattern besteht, läßt sie sich leicht in großem Maßstab als inief rierte Schaltung herstellen. - »oF i g. 4, like a tactile, set and resettable flip-flop, the output signal of which is unconditionally switched by the tactile signal T = I, while the set input signal 5 = 1 sets the output signal to the binary value 1 and the reset signal R - 1 sets the output signal to the Sets binary value 0. Since the in F i g. 4 consists of the same type of gates, it can be easily produced on a large scale as an inief ured circuit. - »o

Claims (4)

Patentansprüche:Patent claims: i. Bistabile Schaltung zur Speicherung eines Signals mit einer Anzahl von miteinander verbundenen Schwellwfrtgattern, dadurch gekennzeichnet, daß die Speicherung neuer Information durch ein Tastsignal (T) steuerbar ist, das einem ersten und einem zweiten Gatter (Ml, M2; M5, M6; MIO, MIl) zugeführt ist und die Di- ao närwerte O oder 1 darstellt, daß alle Gatter (Ml bis M13) Ausgangssignale gleichbleibender Werte liefern, wenn entsprechend den Eingängen der ersten beiden Gatter Vorspannungssignale und das Tastsignal mit gleichen Werten zugeführt wer- ■>"> den, und daß alle Gatter Ausgangssignale liefern, die den Werten von weiteren Eingangssignalen entsprechen, welche dem ersten und zweiten Gatter zugeführt sind, wenn die Vorspannungssignale und das Tastsignal, die den Eingängen der ersten beiden Gatter zugeführt sind, verschiedene Werte haben.i. Bistable circuit for storing a signal with a number of interconnected Schwellwfrtgattern, characterized in, that the storage of new information can be controlled by a key signal (T) that a first and a second gate (Ml, M2; M5, M6; MIO, MIl) is supplied and the di- ao närwert O or 1 represents that all gates (Ml to M13) output signals of constant values deliver bias signals and when corresponding to the inputs of the first two gates the key signal is supplied with the same values ■> "> den, and that all gates supply output signals which correspond to the values of further input signals which are supplied to the first and second gates when the bias signals and the key signal, which are fed to the inputs of the first two gates, have different values to have. 2. Bistabile Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das erste Gatter (Ml) zwei Ausgänge (X, Ύ) aufweist, die Ausgangssignale entsprechend der Majorität bzw. Minorität der Eingangssignale des Gatters liefern; daß die den Eingängen des ersten Gatters zugeführten Eingangssignale ein mit dem Gewichtsfaktor 2 zugeführtes Vorspannungssignal (0) sowie das Tastsignal (T), ein erstes Steuersignal (J) und ein erstes in der Schaltung erzeugtes Signal (W), die jeweils mit dem Gewichtsfaktor 1 zugeführt sind, umfassen; daß die in den Eingängen des zweiten Gatters (M 2) zugeführten Signale ein mit dem Gewichtsfaktor 2 zugeführte'i Vorspannungssignal (0) sowie das Tastsignal (T), ein zweites Steuersignal (K) und ein zweites in der Schaltung erzeugtes Signal (W), die jeweils mit dem Gewichtsfaktor 1 zugeführt sind, um^fassen; daß das Minoritäts-Ausgangssignal (X) des ersten Gatters (M 1), das Majoritäts-Ausgangssignal (Y) des zweiten Gatters (M 2) und ein drittes, in der Schaltung erzeugtes Signal (Z) den Eingängen eines dritten Gatters (M 3) zugeführt sind, das einen Minoritäts-Ausgang und einen Majoritäts-Ausgang aufweist, die das erste bzw. zweite in der Schaltung erzeugte Signal (W, W) lietern, und daß das Majoritäts-Ausgangssignal (A") des ersten Gatters, das Minoritäts-Ausgangssignal (Y) des zweiten Gatters und das dritte in der Schaltung erzeugte Signal (Z) einem vierten Gatter (M 4) zugeführt sind, das einen Majoritäts-Ausgang aufweist, der das dritte in der Schaltung erzeugte Signal (Z) liefert.2. Bistable circuit according to claim 1, characterized in that the first gate (Ml) has two outputs (X, Ύ) which deliver output signals corresponding to the majority or minority of the input signals of the gate; that the input signals fed to the inputs of the first gate a bias signal (0) fed with the weight factor 2 as well as the key signal (T), a first control signal (J) and a first signal generated in the circuit (W), each with the weight factor 1 are supplied include; that the signals fed to the inputs of the second gate (M 2) are a bias signal (0) fed with the weight factor 2 and the key signal (T), a second control signal (K) and a second signal (W) generated in the circuit , which are each supplied with the weight factor 1 to ^f assen; that the minority output signal (X) of the first gate (M 1), the majority output signal (Y) of the second gate (M 2) and a third, generated in the circuit signal (Z) the inputs of a third gate (M 3 ) are supplied, which has a minority output and a majority output, the first and second signals generated in the circuit (W, W) , and that the majority output signal (A ") of the first gate, the minority -Output signal (Y) of the second gate and the third signal (Z) generated in the circuit are fed to a fourth gate (M 4) which has a majority output which supplies the third signal (Z) generated in the circuit. 3. Bistabile Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß das erste und das zweite Vorspannungssignal aus dem gleichen Signal bestehen.3. bistable circuit according to claim 2, characterized in that the first and the second bias signal consist of the same signal. 4. Bistabile Schaltung nach Anspruch 2, gekennzeichnet durch ein fünftes Schwellwertgatter (M 8), dem an entsprechenden Eingängen das erste Vorspannungssignal (G), das zweite Vorspannungssignal (0) und ein Dateneingangssignal (A) zugeführt sind, und daß zusätzlichen Eingängen des vierten Gatters (M9) ein vom fünfter Gatter (MS) erzeugtes Minoritäts-Ausganj^signal (D) sowie das zweite Vorspannungssignal (0) jeweils mit dem Gewichtsfaktor 2 zugeführt sine (Fig. 3).4. Bistable circuit according to claim 2, characterized by a fifth threshold value gate (M 8) to which the first bias signal (G), the second bias signal (0) and a data input signal (A) are fed to corresponding inputs, and that additional inputs of the fourth A minority output signal (D ) generated by the fifth gate (MS) and the second bias signal (0) each with the weighting factor 2 are supplied to the gate (M9) (FIG. 3). Hierzu 1 Blatt Zeichnungen1 sheet of drawings i ci c