DE1614815A1 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
DE1614815A1
DE1614815A1 DE19671614815 DE1614815A DE1614815A1 DE 1614815 A1 DE1614815 A1 DE 1614815A1 DE 19671614815 DE19671614815 DE 19671614815 DE 1614815 A DE1614815 A DE 1614815A DE 1614815 A1 DE1614815 A1 DE 1614815A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
arrangement according
insulating layer
shielding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671614815
Other languages
German (de)
Inventor
Monika Batz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1614815A1 publication Critical patent/DE1614815A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

PatentverwertungsgesellschaftPatent collecting society

m.b.H.
Ulm/Donau, Elisabethenstr. 3mbH
Ulm / Danube, Elisabethenstr. 3

Heilbronn, den l?» Hai #67 FE/PT-La/N - HnHeilbronn, the l? " Shark # 67 FE / PT-La / N - Hn

"Halblext eranordnung""Semi-complex arrangement"

Die Erfindung betrifft eine Halbleiteranordnung mit einer Abschirmelektrode auf der Oberfläche einer auf dem Halbleiterkörper befindlichen Isolierschicht. Die Erfindung besteht bei einer solchen Halbleiteranordnung darin, daß die Abschirmelektrode aus Halbleitermaterial besteht.The invention relates to a semiconductor arrangement with a Shielding electrode on the surface of an insulating layer on the semiconductor body. The invention is in such a semiconductor device that the shielding electrode consists of semiconductor material.

Abschirmelektroden, auch sogenannte "Field-Relief-Elektroden", haben die Aufgabe, elektrische Ladungen an der Oberfläche der passivierenden Isolierschicht abzuleiten. Bei Transistoren erfolgt beispielsweiseeine Ableitung zum Kollektor. Die Erfindung hat bei Planaranordnungen den Vorteil, daß die Abschirmelektrode unmittelbar an das Planarfenster herangebracht werden kann. Die Wirksamkeit der Abschirmelektroden hangt nämlich entscheidmd davon ab, wie nahe man sie an den Rand des Planarfensters heran· führen kann. Im Gegensatz zur Erfindung ist es bei den bekannten, beispielsweise aus Aluminium, Molybdän., TitanShielding electrodes, also known as "field relief electrodes", have the task of transferring electrical charges to the Derive surface of the passivating insulating layer. For example, transistors are diverted to the collector. The invention has planar arrangements the advantage that the shielding electrode is directly connected to the Planar window can be brought up. The effectiveness of the shielding electrodes depends on it how close you get to the edge of the planar window can lead. In contrast to the invention, it is with the known, for example made of aluminum, molybdenum., titanium

009852/0568009852/0568

oder aus elektrisch leitenden Verbindungen, wie z.B. Titanoxyd oder Chromoxyd, bestehenden Abschirmelektroden nicht möglich, diese näher als 5/U an das Planarfenster heranzuführen.or shielding electrodes consisting of electrically conductive compounds such as titanium oxide or chromium oxide not possible to get this closer than 5 / U to the planar window to introduce.

Werden die Abschirmelektroden bei Planaranordnungen gemäß einer Weiterbildung der Erfindung in einfacher Weise dadurch hergestellt, daß vor dem Ätzen des Planarfensters und vor der Planardiffusion auf die gesamte Passivierungsschicht eine dünne Halbleiterschicht aufgebracht wird, die beim Ätzen des Diffusionsfensters zusammen mit der Passivierungsschicht geätzt wird, so ergibt sich ein weiterer Vorteil der Erfindung, da die Herstellung der bekannten und nicht bis an den Rand des Diffus ionsf ensters heranreichenden Abschirmelektroden demgegenüber einen zusätzlichen Justier- und Photolackprozeß erfordert. Die Diffu- w sion kann ohne weiteres erst nach dem Aufbringen der Abschirmelektroden erfolgen, weil die Abschirmelektrode ja aus hochreinem Halbleitermaterial besteht, so daß durch As Material der Abschirmelektrode keine unerwünschte Verunreinigung bei der Planardiffusion zu befürchten ist«If the shielding electrodes in planar arrangements according to a further development of the invention are produced in a simple manner in that a thin semiconductor layer is applied to the entire passivation layer before the planar window is etched and before the planar diffusion and is etched together with the passivation layer when the diffusion window is etched Another advantage of the invention is that the production of the known shielding electrodes, which do not reach the edge of the diffusion window, requires an additional adjustment and photoresist process. The diffu- sion w can be carried out readily after the application of the shield, because the shield electrode even consists of highly pure semiconductor material, so that no unwanted contamination is to be feared in the Planardiffusion by As material of the shield, "

Die Abschirmelektrode nach der Erfindung besteht Vorzugs* weise aus einer dünnen Halbleiterschicht mit einer Dicke kleiner als l,u. Es empfiehlt sich jedoch, die Halbleiter-The shielding electrode according to the invention consists of preference * wise from a thin semiconductor layer with a thickness less than l, u. However, it is recommended that the semiconductor

009852/0588009852/0588

..j-. ■ 16U815..j-. ■ 16U815

schicht noch dünner su machen, beispielsweise dünner «1· o,l,u. Al» Halbleitermaterial für dl· Abschirmelektrode eignet sich beispielsweise Germanium oder Silicium.make the layer even thinner, for example thinner «1 · o, l, u. Al »semiconductor material for dl · shielding electrode for example, germanium or silicon is suitable.

Gemäß einer Weiterbildung der Erfindung wird vorgeschlagen» die Abschlrmelektrode au« Intrin*ic-Halbleitermaterial herzustellen. Nach einer anderen Weiterbildung der Erfindung wird auf die Abschlrmelektrode au« Halbleitermaterial eine weitere Isolierschicht aufgebracht, die ebenso wie di· unmittelbar auf dem Halbleiterkörper befindliche Isolierschicht beispftlsweiee au« SillEiumdioxyd oder aus Siliziunuiitrid bestehen kann.According to a further development of the invention, it is proposed » the termination electrode made of intrinsic semiconductor material to manufacture. According to another development of the invention, the termination electrode is made of semiconductor material a further insulating layer is applied which, like the insulating layer located directly on the semiconductor body for example made of silicon dioxide or silicon nitride can exist.

Die Erfindung wird ist folgenden an einem Ausführungsbeispiel erlSutert.The invention is based on an exemplary embodiment explained.

Zur Herstellung einer Planaranordnung nach der Erfindung wird der Halbleiterkörper 1 der Figur 1 mit eimer paasivierenden Isolierschicht 2, beispielsweise einer pyrolytisch abgeschiedenen SiOg-Schicht,übersogen. Anschließend wird der Halbleiterkörper in eine Hochvakuumaufdampfan« lage gebracht und nach Erreichen eines Druckes von Io Torr auf eine Temperatur von 28o - 3oo°C aufgeheizt. A?aa einer Wolfram- oder Tantalwendel wird Intrinsic-Germanium auf die Isolierschicht 2 des Halbleiterkörper« 1 in einerFor producing a planar arrangement according to the invention the semiconductor body 1 of FIG. 1 is paired with a bucket Insulating layer 2, for example a pyrolytically deposited SiOg layer, covered over. Afterward is the semiconductor body in a high vacuum vapor deposition and after reaching a pressure of Io Torr heated to a temperature of 28o - 300 ° C. A? Aa a tungsten or tantalum coil is intrinsic germanium on the insulating layer 2 of the semiconductor body «1 in a

BAD ORIGINALBATH ORIGINAL

v 009852/0568 v 009852/0568

16U81516U815

Schichtdicke von etwa ο,Ιλι aufgedampft. Dabei entsteht die Germaniumschicht 3, die als Abschirmelektrode Verwendung findet οLayer thickness of about ο, Ιλι vapor-deposited. This creates the germanium layer 3, which is used as a shielding electrode finds ο

Ia Anschluß an das Aufdampfen des Germaniums wird auf die Germaniumschicht 3 eine Fotolackschicht 4 aufgebracht, die durch Belichten und Entwickeln in demjenigen Bereich wie-™ der entfernt wird, in dem ein Plearfenster zur separierten Eindifluaion von Störstellen in den Halbleiterkörper vorgesehen ist. Dadurch entsteht eine Fotolackmaske mit der Aussparung 5·Ia connection to the vapor deposition of the germanium is applied to the Germanium layer 3 applied a photoresist layer 4, the is removed again by exposure and development in the area in which a Plear window is separated Induction of imperfections provided in the semiconductor body is. This creates a photoresist mask with the recess 5

Die Halbleiterschicht 3 sowie die auf dem Halbleiterlaser befindliche und im Aus führung «bei spiel aus Silisiumdioxyd bestehende Isolierschicht 2 werden nun mit Hilfe der Fotolackmaske geätzt. Dadurch entsteht in diesen Schichten gemaß Figur 2 ein Diffueionsfenster 6, welches den Halbleiterkörper im Diffusionsbereich freilegt und nach Figur 2 zur Eindiffusion einer Halbleiterzone 7 dient, deren Leitungstyp dem des Halbleiterkörpers entgegengesetzt ist.The semiconductor layer 3 as well as that on the semiconductor laser Existing and in the execution «example made of silicon dioxide existing insulating layer 2 are now etched with the aid of the photoresist mask. This creates a measure in these layers Figure 2 a diffusion window 6, which the semiconductor body exposed in the diffusion region and, according to FIG. 2, serves to diffuse in a semiconductor zone 7, the conductivity type of which that of the semiconductor body is opposite.

Während durch einmalige Diffusion gemäß Figur 2 eine Diode entsteht, erhält man durch eine nochmalge Diffusion gemäß Figur 3 einen Transistor in Planartechnik. Die Emitterzone 8 wird dabei in die Basiszone 7 mit Hilfe der Dif-During a single diffusion according to Figure 2 a diode a transistor in planar technology is obtained by repeated diffusion according to FIG. The emitter zone 8 is moved into the base zone 7 with the help of the

BADORlGfNAL 0 0 9 fl F. ? / ft f; ίί f?BADORlGfNAL 0 0 9 fl F.? / ft f; ίί f?

fusionsmaske 9 au· Silziuanitrid eindiffundiert·fusion mask 9 au · silicon nitride diffused ·

Die Figur k zeigt schließlich noch ein Verfahren, bei den gemäß der Erfindung auf die Halbleiterschicht 3 noch eine Passivierungsschicht Io aufgebracht wird. Diese zusätzliche Passivierungsschicht Io hat den Vorteil* daß die Halbleiterschicht * nach außen elektrisch isoliert ist. -Finally, FIG. K shows a method in which, according to the invention, a passivation layer Io is also applied to the semiconductor layer 3. This additional passivation layer Io has the advantage * that the semiconductor layer * is electrically isolated from the outside. -

Die Ätzung des Diffusionsfensters erfolgt in diesem Pail durch die beiden Isolierschichten und durch die dazwischenThe diffusion window is etched in this pail through the two layers of insulation and through the one in between

befindliche Halbleiterschicht.located semiconductor layer.

In der Praxis verwendet Ban vorzugsweise die moderne Scheibentechnik, bei der eine Vielzahl von Dioden, Transistoren oder integrierten Schaltkreisen gleichzeitig hergestellt wird.In practice, Ban prefers to use modern target technology, in which a large number of diodes, transistors or integrated circuits are produced at the same time will.

J(NAL -,:■■■ ■-..■■J (NAL - ,: ■■■ ■ - .. ■■

009852/OS68009852 / OS68

Claims (10)

PatentansprücheClaims 1) Halbleiteranordnung »it einer Abschirmelektrode auf der Oberfläche einer auf dem Halbleiterkörper befindliehen Isolierschicht, dadurch gekennzeichnet, daß die Abschirmelektrode aus Halbleitermaterial besteht·1) Semiconductor arrangement with a shielding electrode the surface of a located on the semiconductor body Insulating layer, characterized in that the shielding electrode consists of semiconductor material 2) Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Abschirmelektrode aus einer dünnen Halbleiterschicht besteht, deren Dick« kleiner al» l/U ist.2) semiconductor arrangement according to claim 1, characterized in that that the shielding electrode consists of a thin semiconductor layer, the thickness of which is "smaller than" l / U is. 3) Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Halbleiter schicht dünner als o,lyU ist*3) semiconductor arrangement according to claim 2, characterized in that the semiconductor layer is thinner than o, lyU * 4) Halbleiteranordnung nach eine* der Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Abschirmelektrode aus Germanium oder Siüziusi besteht·4) semiconductor device according to one of the claims 1 to 3, characterized in that the shielding electrode from Germanium or Siüziusi consists 5) Halbleiteranordnung nach einem der Ansprüche 1 bis 4f dadurch gekennzeichnet, daß die Abanirmelektrode aus Intrinsic-Halbleitermaterial besteht.5) Semiconductor arrangement according to one of claims 1 to 4 f, characterized in that the Abanirmelectrode consists of intrinsic semiconductor material. 6) Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß auf die Abachirmelektrode6) Semiconductor arrangement according to one of claims 1 to 5, characterized in that the Abachirmelectrode 009852/0588009852/0588 16U81516U815 aus Halbleitermaterial eine weitere Isolierschicht aufgebracht ist.Another insulating layer made of semiconductor material is applied is. 7) Halbleiteranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Isolierschichten au« SilJziumdioxyd oder aus Siliziumnitrid bestehen«7) semiconductor arrangement according to one of claims 1 to 6, characterized in that the insulating layers are made of silicon dioxide or consist of silicon nitride " 8) Planaranordnung nach einem der Ansprüche 1 bis 7« dadurch gekennzeichnet, daß die Ahsdirmelektrode sich bis an den Rand des Planarfensters erstreckt.8) planar arrangement according to one of claims 1 to 7 «thereby characterized in that the Ahsdirmelectrode extends to the edge of the planar window. 9) Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß auf den Halbleiterkörper eine Isolierschicht und auf die Isolierschicht eine Halbleiterschicht als Abschirmelektrode aufgebracht werden und daß durch die Haibleiterschicht und die darunter befindliche Isolierschicht mit Hilfe der Fotolacktechnik ein die Oberfläche des Halbleiterkörper* im Diffusionsbereich freilegendes Diffusionsfeneter geMtftt wird, so daß sich die Halbleiterschicht bis an den Rand des Diffusionsfensters erstreckt.9) Method for producing a semiconductor arrangement according to one of claims 1 to 8, characterized in that an insulating layer on the semiconductor body and on the Insulating layer a semiconductor layer as a shielding electrode are applied and that through the semiconductor layer and the underlying insulating layer with the help of Photoresist technology on the surface of the semiconductor body * Diffusion feneter exposed in the diffusion area so that the semiconductor layer extends to the edge of the diffusion window. 10) Verfahren nach Anspruch 9, dadurch gekennzeichnet« daß vor dem Aufbringen der Fotolackschicht noch eine Isolierschicht auf die Haibleiterachicht aufgebracht wird.10) Method according to claim 9, characterized in that «that an insulating layer is applied to the semiconductor layer before the photoresist layer is applied. 1)50 81) 50 8 L e e r s e i t eL e r s e i t e
DE19671614815 1967-05-20 1967-05-20 Semiconductor device Pending DE1614815A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET0033905 1967-05-20

Publications (1)

Publication Number Publication Date
DE1614815A1 true DE1614815A1 (en) 1970-12-23

Family

ID=7558105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671614815 Pending DE1614815A1 (en) 1967-05-20 1967-05-20 Semiconductor device

Country Status (4)

Country Link
JP (1) JPS5024592B1 (en)
DE (1) DE1614815A1 (en)
FR (1) FR1562742A (en)
GB (1) GB1221868A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1348697A (en) * 1970-07-31 1974-03-20 Fairchild Camera Instr Co Semiconductors
DE2554626C3 (en) * 1975-12-04 1981-05-07 Siemens AG, 1000 Berlin und 8000 München Shielding device and method for its application
FR2420209A1 (en) * 1978-03-14 1979-10-12 Thomson Csf HIGH VOLTAGE INTEGRATED CIRCUIT STRUCTURE
US5869869A (en) * 1996-01-31 1999-02-09 Lsi Logic Corporation Microelectronic device with thin film electrostatic discharge protection structure

Also Published As

Publication number Publication date
GB1221868A (en) 1971-02-10
JPS5024592B1 (en) 1975-08-16
FR1562742A (en) 1969-04-04

Similar Documents

Publication Publication Date Title
DE1903961C3 (en) Semiconductor integrated circuit and process for its manufacture
DE1764056C2 (en) Method for manufacturing a semiconductor device
DE4234528C2 (en) Semiconductor device and method for its production
DE3015706A1 (en) SOLAR CELL WITH SCHOTTKY BARRIER
DE2056220B2 (en) Method for manufacturing a semiconductor device
DE2817258A1 (en) METHOD OF PRODUCING AN INSULATING LAYER FIELD EFFECT TRANSISTOR STRUCTURE
DE1965799C3 (en) Method for manufacturing a semiconductor component
DE1907740A1 (en) Semiconductor arrangement with a semiconductor body having at least two semiconductor regions of opposite line types
DE2911484C2 (en) Metal-insulator-semiconductor component
EP0142114B1 (en) Method of manufacturing a solar cell
DE1192749B (en) Method for recording a ring-shaped pattern on the surface of a semiconductor body
DE2941268C2 (en)
DE3230569A1 (en) METHOD FOR PRODUCING A VERTICAL CHANNEL TRANSISTOR
DE2541651A1 (en) CHARGE TRANSFER DEVICE
DE1614815A1 (en) Semiconductor device
DE2050340A1 (en) Field effect transistor tetrode
DE3419225A1 (en) GAS SEMICONDUCTOR DEVICE
DE3617229C2 (en) Radiation detector
DE2111089A1 (en) Method for producing a semiconductor switching element
DE2613096A1 (en) SEMI-CONDUCTOR ARRANGEMENT
EP0005181B1 (en) Method of making a semiconductor device comprising components of the field effect type
DE2361171A1 (en) SEMI-CONDUCTOR DEVICE
DE2937989C2 (en) Method of manufacturing a semiconductor device
DE2909320A1 (en) MOSFET e.g. silicon-on-sapphire FET - where source, drain, and gate are covered with metal silicide reducing contact resistance
DE2120579C3 (en) Cold cathode