DE1614691B2 - Method for manufacturing semiconductor components - Google Patents

Method for manufacturing semiconductor components

Info

Publication number
DE1614691B2
DE1614691B2 DE1967S0113442 DES0113442A DE1614691B2 DE 1614691 B2 DE1614691 B2 DE 1614691B2 DE 1967S0113442 DE1967S0113442 DE 1967S0113442 DE S0113442 A DES0113442 A DE S0113442A DE 1614691 B2 DE1614691 B2 DE 1614691B2
Authority
DE
Germany
Prior art keywords
boron oxide
glass layer
oxide glass
boron
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1967S0113442
Other languages
German (de)
Other versions
DE1614691A1 (en
Inventor
Helmut Dipl.- Phys. 8000 Muenchen Gueckel
Wolfgang Dipl.-Phys. Dr. 8011 Vaterstetten Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1967S0113442 priority Critical patent/DE1614691B2/en
Priority claimed from DE19671614691 external-priority patent/DE1614691C3/en
Priority to NL6816421A priority patent/NL6816421A/xx
Priority to FR1597835D priority patent/FR1597835A/fr
Priority to GB6054668A priority patent/GB1177320A/en
Publication of DE1614691A1 publication Critical patent/DE1614691A1/en
Publication of DE1614691B2 publication Critical patent/DE1614691B2/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen bon Halbleiterbauelementen, insbesondere von für hohe Frequenzen zu verwendenden Silicium-Planartransistoren, bei dem in einem Silicium-Halbleiterkörper p-dotierte Zonen durch Eindiffusion von Bor erzeugt werden, wobei sich während des Diffusionsvorganges auf der Oberfläche des Silicium-Halbleiterkörpers eine Boroxidglasschicht bildet, die später teilweise wieder abgeätzt wird.The invention relates to a method for producing bon semiconductor components, in particular for high frequencies to be used silicon planar transistors, in which in a silicon semiconductor body p-doped zones are generated by diffusion of boron, whereby during the diffusion process a boron oxide glass layer forms on the surface of the silicon semiconductor body, which later partially is etched away again.

Ein derartiges Verfahren ist bekannt (»Internationale elektronische Rundschau«, 1964, Nr. 7, S. 375 bis 378). Bei diesem Verfahren bereitet aber das Abätzen der Boroxidgiasschicht unter bestimmten Umständen Schwierigkeiten, wie im folgenden noch erläutert werden wird.Such a method is known ("Internationale Electronic Rundschau", 1964, No. 7, pp. 375 to 378). With this method, however, the etching of the boron oxide gas layer prepares under certain circumstances Difficulties, as will be explained below.

Bei der Systemherstellung von Halbleiterbauelementen in Planartechnik besteht einer der letzten Verfahrensschritte in einem definierten Aufbringen von Aluminiumleitbahnen zur Kontaktierung des Systems. Dies geschieht in der Weise, daß mit Hilfe der Fototechnik Fenster aus der bei den Diffusionsprozessen auf dem Halbleiterkristall entstandenen Oxidschicht herausgeätzt werden, in die das Kontaktteil gedampft wird, so daß die pn-Übergänge nicht an freien Oberflächen anstoßen, sondern nur an Oberflächen, die von einer Oxidschicht bedeckt sind.In the system production of semiconductor components using planar technology, there is one of the last process steps in a defined application of aluminum conductor tracks for contacting the system. this happens in such a way that with the help of the photo technology window from the diffusion processes on the The oxide layer produced by the semiconductor crystal is etched out into which the contact part is vaporized, so that the pn junctions do not abut on free surfaces, but only on surfaces that are from a Oxide layer are covered.

Bei Hochfrequenztransistoren mit sehr kleinen Geometrien, beispielsweise mit Emitterstrukiuren kleiner als 5 μιτι Streifenbreite, lassen sich aber solche Fenster zum Anbringen der Kontakte nicht mehr justieren. Deshalb wird die Tatsache ausgenutzt, daß auf dem Emitter die Oxidschicht am dünnsten ist. Die ganze Fläehe wird so lange überätzt, bis der Emitter wieder frei von Oxid ist, im Basis- und Kollektorbereich aber ein Restoxid stehenbleibt. Das während einer Einschritt-Bordiffusion bei p-dotierten Emittern gebildete Boroxidglas muß ebenso bei Systemen mit kleinen Emitterstreifenbreiten vollständig, sonst aber teilweise entfernt werden. Diese Ablösung bereitet erhebliche Schwierigkeiten, insbesondere dann, wenn der p-dotierte Emitter durch Diffusion von Bortrioxid erzeugt wird. Dies ist auch der Fall bei Anwendung von BBn und BiHb. Bei der Ablösung dieser Boroxidgiasschicht sind meistens längere Ätzzeiten oder umfangreiche chemische Behandlungen erforderlich, die sich bei teilweiser Ätzung sehr nachteilig auf die Qualität des Fotolackes und damit auf die elektrischen Eigenschaften der gefertigten Bauelemente auswirken. Außerdem ist es bislang schwierig, die Boroxidgiasschicht restlos, insbesondere ohne Rückstände, von der Oberfläche zu entfernen, was ebenfalls durch das erschwerte Anbringen der Kontakte zu elektrischen Ausfällen bei den hergestellten Halbleiterbauelementen führt.In the case of high-frequency transistors with very small geometries, for example with smaller emitter structures than 5 μιτι strip width, but such a window Do not adjust any more to attach the contacts. Therefore, the fact is exploited that on the Emitter the oxide layer is the thinnest. The whole area is overetched until the emitter is free of oxide again, but a in the base and collector area Residual oxide remains. The boron oxide glass formed during a one-step boron diffusion with p-doped emitters must also be completely removed in systems with small emitter stripe widths, but otherwise partially will. This detachment causes considerable difficulties, especially when the p-doped emitter is generated by diffusion of boron trioxide. This is also the case when using BBn and BiHb. at The removal of this boron oxide gas layer usually involves longer etching times or extensive chemical treatments required, which in the case of partial etching is very detrimental to the quality of the photoresist and thus affect the electrical properties of the manufactured components. Besides, it is so far difficult to remove the boron oxide gas layer completely, especially without residues, from the surface, which is also due to the difficult attachment of the contacts to electrical failures in the manufactured Semiconductor components leads.

Es ist daher Aufgabe der Erfindung, ein Verfahren anzugeben, das eine restlose und schnelle Entfernung der Boroxidgiasschicht an den dafür vorgesehenen Stellen des Silicium-Halbleiterkörpers ermöglicht.It is therefore the object of the invention to provide a method that allows complete and rapid removal the boron oxide gas layer at the intended locations on the silicon semiconductor body.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Boroxidgiasschicht vor dem Abätzen einem Temperprozeß in feuchter Atmosphäre bei 300 bis 9000C unterworfen wird.This object is inventively achieved in that the Boroxidgiasschicht is subjected to a tempering process before etching in a moist atmosphere at 300 to 900 0 C.

Durch diesen Temperprozeß wird die auf der Oberfläche des Silicium-Halbleiterkörpers unter Einwirkung des Dotierungsstoffes gebildete Boroxidgiasschicht in eine Modifikation umgewandelt, die im Gegensatz zu der primär gebildeten Schicht von einem geeigneten Ätzmittel schneller und aggressiver aufgelöst wird.Through this tempering process, the on the surface of the silicon semiconductor body is affected The boron oxide gas layer formed by the dopant is converted into a modification which, in contrast to the primarily formed layer is dissolved faster and more aggressively by a suitable etchant.

Eine Weiterbildung der Erfindung besteht darin, daß der Temperprozeß in wenigstens 2 und höchstens 300 Minuten durchgeführt wird. Es ist zweckmäßig, den Temperprozeß in 10 Minuten durchzuführen. Auf Grund von Beobachtungen wurde nämlich festgestellt, daß eine zu lange Temperzeit den Effekt der raschen Ablösung der Boroxidgiasschicht durch den nachfolgenden Ätzprozeß wieder rückgängig macht. Ein bei dem Temperprozeß eingestellter Temperaturbereich von 600 bis 700° C erweist sich beim nachfolgenden Aufbringen der Fotolackschicht zur Anbringung der Metallkontakte als besonders günstig, da dadurch die Haftfestigkeit des Fotolackes auf der Oberfläche gefördert wird.A further development of the invention is that the tempering process in at least 2 and at most 300 minutes is carried out. It is advisable to carry out the tempering process in 10 minutes. on Because of observations it was found that too long a tempering time had the effect of rapid Removal of the Boroxidgiasschicht by the subsequent etching process reverses. A at The temperature range of 600 to 700 ° C set for the tempering process is found in the following Applying the photoresist layer for attaching the metal contacts is particularly favorable, since this results in the Adhesion strength of the photoresist on the surface is promoted.

In einer anderen Weiterbildung der Erfindung ist vorgesehen, daß zur Erzeugung der feuchten Atmosphäre ein mit Wasserdampf von 8O0C beladener Stickstoff-, Argon- oder Sauerstoffstrom verwendet wird. Bei sinkender Verdampfungstemperatur des Wasserdampfes muß eine entsprechend längere Temperzeit eingestellt werden.In another development of the invention that a loaded with water vapor of 8O 0 C nitrogen, argon or oxygen stream is used to produce the humid atmosphere is provided. If the evaporation temperature of the water vapor falls, a correspondingly longer tempering time must be set.

Zur Vermeidung einer auftretenden Verarmung von Bor in der p-dotierten Emitterzone durch thermische Oxydation (depletioneffect) wird auf die Boroxidgiasschicht vor dem Temperprozeß eine zusätzliche Oxid-To avoid a depletion of boron in the p-doped emitter zone due to thermal Oxidation (depletioneffect) is an additional oxide on the boron oxide gas layer before the tempering process

schicht durch Pyrolyse von Silanen aufgebracht. Als besonders gut geeignet hat sich dabei die Verwendung von Tetraäthoxisilan (SiO(C2Hs)4) erwiesen. Durch diese Maßnahme wird außerdem erreicht, daß keine stö-layer applied by pyrolysis of silanes. The use has proven to be particularly suitable by tetraethoxysilane (SiO (C2Hs) 4). Through this Measure is also achieved that no disruptive

renden Verunreinigungen, insbesondere Phosphor, bei der Temperung durch die Boroxidglasschicht in den Silieium-Halbleiterkörper eindringen.Generating impurities, in particular phosphorus, during the tempering through the boron oxide glass layer in the silicon semiconductor body penetration.

Es ist vorteilhaft, daß die Boroxidglasschicht bei Zimmertemperatur mittels einer Flußsäurelösung, beispielsweise einer 4%igen, mit Ammonfluorid gepufferten Flußsäurelösung, ganz oder teilweise entfernt wird. Dabei muß die Zusammensetzung der Ätzlösung bei einer teilweisen Entfernung der Boroxidglasschicht dem Fotolack angepaßt werden. Eine vollkommene Ablösung der Boroxidglasschicht von der Oberfläche eines Silicium-Halbleiierkörpers wird nach dem Verfahren nach der Lehre der Erfindung erreicht, wenn bei einer beispielsweise 0,1 μιτι dicken Boroxidglasschicht die Ätzzeit auf etwa 3 Minuten eingestellt wird. Dickere Halbleiterkörper müssen entsprechend länger geätzt werden. Eine rasche Entfernung der Boroxidglasschicht wirkt sich besonders günstig auf den bei der Fensterätzung vorhandenen Fotolack aus, da Quellungen der Lackschicht und damit Unterätzungen weitgehend unterbunden werden. Außerdem ist es möglich, bei Anwendung des erfindungsgemäßen Verfahrens die p-Diffusion mittels Bor aus der Quelle in einem einzigen Verfahrensschritt durchzuführen. Ein weiterer Vorteil ist das bessere Haftvermögen des Fotoiackes auf der getemperten Boroxidglasschicht, wenn in die Oxidschicht Fenster bzw. Kontaktlöcher geätzt werden müssen. Dadurch können ebenfalls Unterätzungen, die zu elektrischen Ausfällen führen, vermieden werden. Außerdem wurde festgestellt, daß noch teilweise mit der getemperten Boroxidglasschicht bedeckte pnp-Transistoren bzw. pn-Dioden hinsichtlich ihrer Stabilität anderen Halbleiterbauelementen überlegen sind.It is advantageous that the boron oxide glass layer is at room temperature by means of a hydrofluoric acid solution, for example a 4% solution buffered with ammonium fluoride Hydrofluoric acid solution, is completely or partially removed. The composition of the etching solution must be a partial removal of the boron oxide glass layer can be adapted to the photoresist. A perfect one The method is used to detach the boron oxide glass layer from the surface of a silicon semiconductor body achieved according to the teaching of the invention when, for example, 0.1 μm thick boron oxide glass layer the etching time is set to about 3 minutes. Thicker semiconductor bodies have to be etched correspondingly longer will. Rapid removal of the boron oxide glass layer has a particularly beneficial effect on window etching existing photoresist, as swelling of the lacquer layer and thus under-etching are largely prevented will. It is also possible to use the p-diffusion when using the method according to the invention using boron from the source in a single process step. Another advantage is the better adhesion of the photo ink on the annealed boron oxide glass layer when in the oxide layer Windows or contact holes must be etched. This can also cause undercuts that lead to electrical failures should be avoided. It was also found that still partially with the annealed boron oxide glass layer covered pnp transistors or pn diodes with regard to their stability are superior to other semiconductor components.

Das Verfahren gemäß der Erfindung eignet sich deshalb besonders zur Herstellung von Silicium-Planartransistoren und -dioden sowie Silicium-Planartransistoren und -dioden enthaltenden integrierten Schaltungen. The method according to the invention is therefore particularly suitable for the production of silicon planar transistors and diodes and integrated circuits containing silicon planar transistors and diodes.

An Hand zweier Ausführungsbeispiele und der F i g. 1 bis 3' soll das Verfahren nach der Erfindung noch näher erläutert werden. In der F i g. 1 ist im Schnitt ein Ausschnitt einer η-dotierten Silicium-Kristallscheibe 1 dargestellt, die durch Oxydation mit feuchtem Sauerstoff bei hohen Temperaturen mit einer Oxidhaut versehen ist, in welche mit Hilfe der bekannten Fototechnik Löcher 3 geätzt wurden, so daß der mit 2 bezeichnete Teil der Oxidhaut stehenbleibt. Durch die Löcher 3 wird in die Halbleiterkristallscheibe 1 Bor eindiffundiert, wobei die mit dem Bezugszeichen 4 bezeichnete p-dotierte Zone sowie eine aus B2O3 und S1Ö2 bestehende Boroxidglasschicht 5 mit einer Schichtdicke von etwa 0,1 tun entsteht. Anschließend wird auf die Boroxidglasschicht 5 eine weitere SiOs-Schicht 6 durch Pyrolyse von Tetraäthoxisilan aufgebracht. Dann wird die gesamte Anordnung dem nach dem erfindungsgemäßen Verfahren vorgesehenen Temperprozeß in feuchter Stickstoffatmosphäre bei 7000C 10 Minuten lang unterworfen.Using two exemplary embodiments and FIG. 1 to 3 'the method according to the invention will be explained in more detail. In FIG. 1 shows a section of an η-doped silicon crystal disk 1, which is provided with an oxide skin by oxidation with moist oxygen at high temperatures, in which holes 3 have been etched with the aid of the known photographic technology, so that the part labeled 2 the oxide skin remains. Boron is diffused through the holes 3 into the semiconductor crystal disc 1, the p-doped zone denoted by the reference numeral 4 and a boron oxide glass layer 5 consisting of B2O3 and S1O2 with a layer thickness of about 0.1 mm being created. A further SiOs layer 6 is then applied to the boron oxide glass layer 5 by pyrolysis of tetraethoxysilane. Then the entire assembly is subjected to the provided by the inventive process annealing in a moist nitrogen atmosphere at 700 0 C for 10 minutes.

Zur Kontaktierung der p-dotierten Zone 4 sowie des η-dotierten Grundkörpers 1 wird, wie in F i g. 2 dargestellt, mittels der Fotolacktechnik ein Fenster 7 zur Freilegung der p-dotierten Zone 4 sowie ein Fenster 8 zur Freilegung der η-dotierten Zone 1 mittels mit Ammonfluorid gepufferter Flußsäurelösung geätzt. Dieser Ätzprozeß benötigt, wenn die gesamte Anordnung nach dem erfindungsgemäßen Verfahren in feuchter Atmosphäre bei 7000C getempert worden ist, nur wenige Minuten. Die Siliciumoberfläche weist nach dem Entfernen der Oxidschichten einschließlich der Boroxidglasschicht an ihrer freien Oberfläche einen hydrophoben Charakter auf, ein Zeichen dafür, daß die Boroxidglasschicht 5 an den geätzten Stellen restlos entfernt ist. Es findet auch keine Siliciumabtragung der darunterliegenden Zonen statt. Zur Erzielung eines ohm-. sehen Kontakts werden dann auf die an den Kontaktlöchern freigelegten Oberflächenstellen des Halbleiterkörpers in gewohnter Weise entsprechende Metalle aufgedampft und gegebenenfalls einlegiert.To contact the p-doped zone 4 and the η-doped base body 1, as in FIG. 2, a window 7 for exposing the p-doped zone 4 and a window 8 for exposing the η-doped zone 1 are etched by means of the photoresist technique by means of a hydrofluoric acid solution buffered with ammonium fluoride. This etching process needed if the entire arrangement has been tempered by the inventive process in a humid atmosphere at 700 0 C, just a few minutes. After the oxide layers, including the boron oxide glass layer, have been removed, the silicon surface has a hydrophobic character on its free surface, a sign that the boron oxide glass layer 5 has been completely removed from the etched areas. There is also no silicon removal from the underlying zones. To achieve an ohmic. See contacts are then vapor-deposited on the exposed surface locations of the semiconductor body at the contact holes in the usual way, corresponding metals and optionally alloyed.

In F i g. 3 ist im Schnitt ein pnp-Transistorsystem, das nach den Verfahrensschritten der Plenartechnik gefertigt ist und eine sehr kleine Emitterstreifenbreite aufweist, dargestellt. Zur Fertigung dieser Transistortype ist das Verfahren gemäß der Erfindung von besonders großer Bedeutung.In Fig. 3 is a section of a pnp transistor system which is manufactured using the process steps of plenary technology and has a very small emitter stripe width is shown. For the production of this transistor type the method according to the invention is of particularly great importance.

Zum Herstellen des Halbleiterbauelementsystems auf einer für eine Vielzahl von Halbleiteranordnungen vorgesehenen Scheibe wird ein aus Silicium bestehender, aus einem beispielsweise in (111)-Richtung gezogenen Einkristallstab geschnittener, eine p-Dotierung aufweisender Kristall 11 von etwa 200 μιτι Dicke verwendet, in welchen mittels bekannter Diffusions- und Fototechniken eine η-dotierte Zone 12 von etwa 0,8 μηι Eindringtiefe erzeugt wird. Diese Zone dient als Basiszone des Transistors. Die in der F i g. 3 mit 13 bezeichnete p-dotierte Zone (Emitterzone) entsteht durch Diffusion mittels Bor aus der Quelle durch ein in die Oxidschicht 14 auf der Zone 12 geätztes, in der Figur mit einer geschweiften Klammer 15 dargestellte Fenster. Bei der Bordiffusion in diesem Einschrittverfahren wird die gesamte Oberfläche der Siliciumeinkristallscheibe mit einer Boroxidglasschicht 16 versehen. Auf diese Boroxidglasschicht 16 wird noch eine zusätzliche S1O2-Schicht 19 durch Pyrolyse von Tetraäthoxisilan aufgebracht. Dann wird nach dem erfindungsgemäßen Verfahren die gesamte Anordnung in einem Temperprozeß bei 700°C einem mit Wasserdampf von 8O0C beladenen Stickstoffstrom etwa 10 Minuten lang ausgesetzt. Im Anschluß daran wird mittels Fototechnik und mittels ammonfluoridgepufferter Flußsäurelösung die zum Anbringen des Basis-Metallkontaktes erforderliche Fläche von den drei Oxidschichten (pyrolytische Oxidschicht 19, Boroxidglasschicht 16 und thermische Oxidschicht 14) freigeätzt, was in der Zeichnung durch die geschweifte Klammer 17 angezeigt ist. An dieser Stelle wird zur Erzielung eines ohmschen Kontaktes eine Kontaktdiffusion mittels Phosphor durchgeführt, wobei die η+ -Zone 18 erzeugt wird. Durch die bei diesem Diffusionsprozeß angewandten relativ hohen Temperaturen wird der Effekt der leichten Ablösbarkeit der getemperten Boroxidglasschicht 16 stark gemindert, so daß ein erneuter Temperprozeß nach dem erfindungsgemäßen Verfahren von Vorteil ist. Das Anbringen des Kontaktloches für den Emitteranschluß durch Entfernen von Teilen der pyrolytischen Oxidschicht 19 sowie der Boroxidglasschicht 16 erfolgt in gleicher Weise wie bei den üblichen Fensterätzungen an der mit dem Pfeil 20 bezeichneten Stelle der Oberfläche. Auch hier benötigt der Ätzprozeß nur wenige Minuten bei einer 0,1 μηι Dicken Boroxidglasschicht. Auf die freigelegten Bereiche der Halbleiterkristalloberfläche werden dann abschließend die entsprechenden Metallkontakte für den Basis- und Emitteranschluß aufgedampft. Der Kollektoranschluß befindet sich auf der Unterseite der Halbleiterkristallscheibe 11 und ist in der Figur nicht dargestellt.To produce the semiconductor component system on a wafer provided for a large number of semiconductor arrangements, a p-doped crystal 11 made of silicon and cut from a single-crystal rod drawn, for example, in the (111) direction and having a thickness of about 200 μm is used, in which by means of known Diffusion and photo techniques an η-doped zone 12 of about 0.8 μm penetration depth is generated. This zone serves as the base zone of the transistor. The in the F i g. 3 p-doped zone (emitter zone) designated by 13 is produced by diffusion by means of boron from the source through a window which is etched into the oxide layer 14 on the zone 12 and is shown in the figure with a curly bracket 15. During boron diffusion in this one-step process, the entire surface of the silicon single crystal wafer is provided with a boron oxide glass layer 16. An additional S1O2 layer 19 is applied to this boron oxide glass layer 16 by pyrolysis of tetraethoxysilane. Then, according to the inventive method, the entire assembly is exposed to an annealing process at 700 ° C the laden with water vapor from 8O 0 C nitrogen stream for about 10 minutes. Subsequently, the area required to attach the base metal contact is etched free of the three oxide layers (pyrolytic oxide layer 19, boron oxide glass layer 16 and thermal oxide layer 14) using photo technology and an ammonium fluoride-buffered hydrofluoric acid solution, which is indicated in the drawing by curly brackets 17. At this point, contact diffusion by means of phosphorus is carried out in order to achieve an ohmic contact, the η + zone 18 being generated. Due to the relatively high temperatures used in this diffusion process, the effect of the easy detachability of the tempered boron oxide glass layer 16 is greatly reduced, so that a renewed tempering process according to the method according to the invention is advantageous. The contact hole for the emitter connection is made by removing parts of the pyrolytic oxide layer 19 and the boron oxide glass layer 16 in the same way as with the usual window etchings at the point on the surface indicated by the arrow 20. Here, too, the etching process only takes a few minutes with a 0.1 μm thick boron oxide glass layer. The corresponding metal contacts for the base and emitter connections are then finally vapor-deposited onto the exposed areas of the semiconductor crystal surface. The collector connection is located on the underside of the semiconductor crystal disk 11 and is not shown in the figure.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (6)

Patentansprüche:Patent claims: 1. Verfahren zum Herstellen von Halbleiterbauelementen, insbesondere von für hohe Frequenzen zu verwendenden Silieium-PIanartransistoren, bei dem in einem Silicium-Halbleiterkörper p-dotierte Zonen durch Eindiffusion von Bor erzeugt werden, wobei sich während des Diffusionsvorganges auf der Oberfläche des Silicium-Halbleiterkörpers eine Boroxidglasschicht bildet, die später teilweise wieder abgeätzt wird, dadurch gekennzeichnet, daß die Boroxidglasschicht vor dem Abätzen einem Temperprozeß in feuchter Atmosphäre bei 300 bis 9000C unterworfen wird.1. A method for the production of semiconductor components, in particular of Silieium-PIanarransistors to be used for high frequencies, in which in a silicon semiconductor body p-doped zones are generated by diffusion of boron, during the diffusion process on the surface of the silicon semiconductor body Boroxidglasschicht forms, which will later be partially etched away again, characterized in that the Boroxidglasschicht is subjected to an annealing process in a humid atmosphere at 300 to 900 0 C prior to the etching. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Temperprozeß in wenigstens 2 und höchstens 300 Minuten durchgeführt wird.2. The method according to claim 1, characterized in that the tempering process in at least 2 and is carried out for a maximum of 300 minutes. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Erzeugung der feuchten Atmosphäre ein mit Wasserdampf von 800C beladener Stickstoff-, Argon oder Sauerstoffstrom verwendet wird.3. The method according to claim 1 or 2, characterized in that a nitrogen, argon or oxygen stream loaded with water vapor at 80 0 C is used to generate the humid atmosphere. 4. Verfahren nach wenigstens einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß auf die Boroxidglasschicht vor dem Temperprozeß eine zusätzliche Oxidschicht durch Pyrolyse von Silanen aufgebracht wird.4. The method according to at least one of claims 1 to 3, characterized in that on the Boron oxide glass layer before the tempering process an additional oxide layer by pyrolysis of silanes is applied. 5. Verfahren nach wenigstens einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Boroxidglasschicht bei Zimmertemperatur mittels einer Flußsäurelösung ganz oder teilweise entfernt wird.5. The method according to at least one of claims 1 to 4, characterized in that the boron oxide glass layer is wholly or partially removed at room temperature using a hydrofluoric acid solution. 6. Verfahren nach wenigstens einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Ätzzeit bei einer 0,1 μιτι dicken Boroxidglasschicht auf etwa 3 Minuten eingestellt wird.6. The method according to at least one of claims 1 to 5, characterized in that the etching time with a 0.1 μm thick boron oxide glass layer to about 3 minutes is set.
DE1967S0113442 1967-12-21 1967-12-21 Method for manufacturing semiconductor components Granted DE1614691B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE1967S0113442 DE1614691B2 (en) 1967-12-21 1967-12-21 Method for manufacturing semiconductor components
NL6816421A NL6816421A (en) 1967-12-21 1968-11-18
FR1597835D FR1597835A (en) 1967-12-21 1968-12-13
GB6054668A GB1177320A (en) 1967-12-21 1968-12-20 Improvements in or relating to the Production of Planar Semiconductor Components

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19671614691 DE1614691C3 (en) 1967-12-21 1967-12-21 Method for manufacturing semiconductor components
DE1967S0113442 DE1614691B2 (en) 1967-12-21 1967-12-21 Method for manufacturing semiconductor components

Publications (2)

Publication Number Publication Date
DE1614691A1 DE1614691A1 (en) 1970-05-21
DE1614691B2 true DE1614691B2 (en) 1975-12-04

Family

ID=25753711

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1967S0113442 Granted DE1614691B2 (en) 1967-12-21 1967-12-21 Method for manufacturing semiconductor components

Country Status (4)

Country Link
DE (1) DE1614691B2 (en)
FR (1) FR1597835A (en)
GB (1) GB1177320A (en)
NL (1) NL6816421A (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3850687A (en) * 1971-05-26 1974-11-26 Rca Corp Method of densifying silicate glasses
DE2157633C3 (en) * 1971-11-20 1980-01-24 Deutsche Itt Industries Gmbh, 7800 Freiburg Method for producing zones of a monolithically integrated solid-state circuit
DE2548289C2 (en) * 1975-10-29 1985-03-28 Telefunken electronic GmbH, 7100 Heilbronn Method for manufacturing a semiconductor component
FR2450505A1 (en) * 1979-03-02 1980-09-26 Thomson Csf SEMICONDUCTOR DEVICE COMPRISING A DIFFUSED GUARD RING AND MANUFACTURING METHOD THEREOF
US4234361A (en) * 1979-07-05 1980-11-18 Wisconsin Alumni Research Foundation Process for producing an electrostatically deformable thin silicon membranes utilizing a two-stage diffusion step to form an etchant resistant layer
CN113113324B (en) * 2021-04-07 2024-02-06 捷捷半导体有限公司 Passivation layer manufacturing method

Also Published As

Publication number Publication date
FR1597835A (en) 1970-06-29
DE1614691A1 (en) 1970-05-21
GB1177320A (en) 1970-01-07
NL6816421A (en) 1969-06-24

Similar Documents

Publication Publication Date Title
DE1614283C3 (en) Method for manufacturing a semiconductor device
DE2103468C3 (en) Method for manufacturing a semiconductor device
DE1961634B2 (en) METHOD OF MANUFACTURING A METAL ISOLATOR SEMICONDUCTOR FIELD EFFECT TRANSISTOR
EP0001038B1 (en) A method for making a silicon mask and its utilisation
DE2162445C3 (en) Method for manufacturing a semiconductor device
DE1614691B2 (en) Method for manufacturing semiconductor components
DE1814747C2 (en) Process for the production of field defect transistors
EP0038951A1 (en) Method of making photoresist structures for integrated circuits
DE2157633A1 (en) PROCESS FOR THE PLANAR DIFFUSION OF ZONES OF A MONOLITHICALLY INTEGRATED SOLID-STATE CIRCUIT
DE1614691C3 (en) Method for manufacturing semiconductor components
DE2020531C2 (en) Process for the production of silicon ultra-high frequency planar transistors
DE2235749C3 (en) Method for producing an interconnect pattern
DE2152057A1 (en) Method of manufacturing a semiconductor structure
DE1614135C2 (en) Method for producing an etching mask of high precision, consisting of two superposed silicon dioxide layers of different etchability in one and the same etchant
DE2356109B2 (en) Method for manufacturing an RF planar transistor
DE1803025A1 (en) Electrical component and process for its manufacture
DE2610942C2 (en) Method for producing a semiconductor component with semiconductor element units monolithically integrated in a semiconductor body
DE2150859A1 (en) Method for making small openings in insulating layers in the manufacture of semiconductor components
DE1803027C (en) Method for producing Haiblei terbauelemente
DE1564849C3 (en) Method for producing a protective layer on a semiconductor body
DE1283400B (en) Method of making a plurality of silicon planar transistors
DE1948923C3 (en) Method for manufacturing semiconductor components
DE1614893C3 (en) Method for improving and stabilizing the characteristic curve of a semiconductor component and applications thereof
DE2554450A1 (en) Integrated circuit prodn. with FET in silicon substrate - with polycrystalline silicon gate electrode and planar insulating oxide film
DE19802131A1 (en) Production of a monocrystalline layer for semiconductor device

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)