DE1614391A1 - Mehrfach-Halbleiteranordnung - Google Patents

Mehrfach-Halbleiteranordnung

Info

Publication number
DE1614391A1
DE1614391A1 DE19671614391 DE1614391A DE1614391A1 DE 1614391 A1 DE1614391 A1 DE 1614391A1 DE 19671614391 DE19671614391 DE 19671614391 DE 1614391 A DE1614391 A DE 1614391A DE 1614391 A1 DE1614391 A1 DE 1614391A1
Authority
DE
Germany
Prior art keywords
layer
active
semiconductor
areas
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671614391
Other languages
English (en)
Inventor
Rosvold Warren Conrad
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of DE1614391A1 publication Critical patent/DE1614391A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/115Orientation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/122Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

Stuttgarts e«m 16» Oktober T967 P 1670 S/kg
Hal bl e i t e ran©rörmiig
Y±e%%a.hl - wm aktiven Halbleiteffbeireishen aufv/els-t s - äie einander- dm-sh -aielektrissfaes Material getrennt sind ο l>ie ^
Srf3.ad\mg \i3sie5it steh inabeeonder-e auf qqIqIi®) Än©ränung©nE ii äenrni dss iaaliereriile dielektrisehe Material τοη eihera
polykristallinen Efiltför gebildet wird8 der die aktiven in äßT 'Q&ii$tig ten Zusammsnateilung trägt =
BAD ORIGINAL
209817/1020
16U391
Halbleitöranörcnungen weiten eft zwei ader mehr aktive Bereiche auf\ die gegeneinander elektrisch isoliert sein müsserij damit sie ordentlich fxmktionieren, Beispielsweise kann eine solohe Anordnung einen Transistor und einen Widerstand umfassen, die elektrisch isoliert zueinander auf einem Träger angeordnet sind? der häufig die ]?orm einer dielektrischen Matrix oder eines Halters annimmt5 auf der bzw, dem getrennte aktive Bereiche in ?orm von Punkten ©der Inseln in geeignetejn Abstand angebracht sind; In andecea Fällen weist die Anordnung eine Matrix aus Halb = leitermaterial auf ? öle die aktiven Bereiche in ihrem Körper tnthält, Die aktiTen Bereiohe sind dann voneinander äureh eladiffundierte oder eingelassene kanalartigs Bereiche aus d«ai reinen Halbleitermaterial oder einem äialektrischen Ms.t-e:ciai anderer Leitfähigkeit, In nech anderen Fällan air;.d dl3 akb Iren Bereiche inne':,'ha31; der Matrix ade^ des Körpere d\, roh LuftBpaXten isoliert, da duroh Atzen oäer andere Techniken der MaterialabtTagung gebildet worden aind^
Eine fortschrittliohere Tschnik der Herstellung isolierter aktiver Bereishe in einer Halbleiteranordnung besteht darin; ein aus einem ausgewählten Einkrietall~Material "bestehendes Plättchen auf einem dicken polykristallinen Ealtar zu befestigen und danach die Bereiche durch Ätzen voneinander
209817/1020
zu trennen, εο daß die Bereiche als im Abstand vonein= ander angeordnete Punkte oder Inaein auf dar Oberfläche des Halters ers&ii^inei;. Bei der Bearbeitung solcher Anordnungen werden ,jedcseh häufig relativ hohe iemperaturen aiigewendet; wie beispielsweise bei der thermischen Er= zeugung γόη Oxidschichten auf der Oberfläche der Anordnungo Die Wärmebehandlung wird im allgemeinen von einer starken Abkühlung gefolgt. Hierdurch können sich Deformationen in der Struktur ergeben, die auf die verschiedenen Ausdehnungs« keeffizisnten des Einkristall-Materials und des polykristallinen Materials surücksuführen sinös Solche Deformationen führen häufig zu einer Aufwölbung der Anordnung s die es sehr schwierig macht s danach die Oberfläche des Einkristalles gleichförmig zu läppen, zu schleifen oder auf andere Weise zu bearbeitenj um eine gleichförmig dieke Schicht herzu= stel.ien^ in der die aktiven Komponenten gebildet werden können,
Dünne polykrietalline Werkstoffe haben sich weiterhin ins=- gesamt als zu schwach erwiesen; um als Halter für Anordnungen der beschriebenen Art zu dienen^ Ea hat sich herausgestellts daß diese Materialien häufig brechen? wenn sie den Drücken ausgesetzt wardenf die bei der mechanischen Bearbeitung der
209817/1020 - BADOTGiNAL
16H391
Anordnungen auftreten« Die Abscheidung eines polykristallinen Werkstoffes in einer Dicke? die sie für die Ver= v/endung als Halter geeignet maehte3 ist jedooh relatir langwierig und es nimmt die Qualität der Abscheidung mit zuafifemendsr Dick© ab£ Dies führt zu Knoten? Kuppen und sonstigen Unregelmäßigkeiten* die durch weitere Be=- arbeitmigaschritte entfernt werden müssen9 damit die gis-=· wünschte Oberflächen»Planfceit erreicht wirdo
Der Erfindung liegt die Aufgabe zugrundes die behandelten Nachteile der bekannten Anordnung zu Termeidenc Zu dleesm Zv/eok infteht die Erfindung von einer dünnen polykristallinen Schicht Gebrauchs die nur einen sehr dünnen Träger für dia aktiTen Bereiche bildet und durch die alle oben behandelten Nachteile dez· bekannten Anordnungen überwunden werden=, Bei der erfindungsgemäßen Anordnung wird der Struktur ihre Festigkeit von einem durchlaufenden Gitter aus Einkristall-Material erteilt, das die aktiven Bereiche umgibt und mit dem polykristallinen Halter Terbunden ist und diesen Halter während der Herstellung der einzelnen aktiven Regionen verstärkt ο Das Gitter wird danach an bestimmten Stellen,, die den Halter überdecken, entfernt, um die einzelnen aktiren
BAD 209817/1020
Bereiche elektrisch zu isolieren,, Das Entfernen der Gitterteils kann durch ©ine Prägisions~A*tjrang erfolgeno Auf dieas Weis© wird die Notwendigkeit iur Bestimmung dar 'Dioke des Einkristallea dursh nur schwierig zu überwachende mechanische Kethoöene wie Läppen und Polieren Term±edeno
Weitere Einsslheiten und Ausgestaltungen der Erfindung sind der folgenden Beschreibung zu entnehmen, in der die Erfindung anhand der in der Seiohnung dargestellten Ausführungsbeiapiele näher beschrieben und erläutert wird«. Die der Beschreibung und der Zeichnung zu entnehmenden Merkmale können bei anderen Ausführungsformen der Erfindung einzeln für sieh oder zu mehreren in beliebiger Kombination Anwendung findenα Es zeigen;
Figo 1 eine isometrisohe AnaiGht eines Teilstückea tinas Anordnung nash der Erfindung mit aktit-an Bereichen
Pig» 2 eine Isometrigöhe Ansiaht einea Teilatückea einer Anordnung naob der Erfindung mit aktiven Bereichen •vom Planartyps
Figo 3 sin Querschnitt in vergrößertem Maßstab durch zwei Ta Bereiühe dor Anordnung nach Figo 1 t
rad 209817/1020 BA
16H391
Fig-, 4 ©in Querschnitt in vergrößertem Maßstab durch zwei aktiTe Bereiche der Anordnung nach Fig= 2t
Figo 5 bis 9 schematisshe Schnitte zur Veransehauliohung der Terschiedenen Verfahrensstufen bei dar Herstellung einer Halbleiteranordnung des in Fig, 1 dargestelltan Typss
Fig» 10 ein vergrößerter Querschnitt eines einsigen vollständigen aktiven Bereiches vom Mosatyp der Anordnung nach FIg0 1 und
Fig« 11 bis 13 sohematische Schnitte zur Veranschaulichung
äer Verfahrenesohritte bei der Herstellung einer Halbleiteranordnung des in Figo 2 dargestellten Typso
Auf dem in Figo 1 dargestellten Abschnitt eines Halbleiter= Plättchens 10 wurde gemäß der Erfindung eine Anzahl von aktiven Bereichen 12 vom Meaa-Typ gebildete Die aktiTen Bereiche oder Einheiten bestehen jeweils aus einer Insel vom Mesa-Typf die später zur Bildung von Dioden, Traneistoren, Widerständen od^dglo mit zwei oder drei Elektroden
2 09817/1020 ^A
16H391
wird? wie es später"n^tih beschrieben werden wird. DAe aktiTon Bereiche oder Inseln werden yon einer Lage ;4 aus polykristallinen Siliaiura-MateriaX und einer dielektrischen gwieeiiensöhicht 15 aus Oxid getragen und isoliert und in der dargestellten festen räumSinhen Beziehung gehalten.
Die elKsn Träger bildende polykristalline Schicht 14 ist gemäß der Erfindung relativ dünne Die aktiven Bereiche 12, "bestehen jeweils aus einer N-Einkrlstalleohioht 16 > auf äexsinn eine epitaxial abgeschiedene lh-Schicht 18 "befindeti Die Elektroden für jeden akti-'θπ Bersich werden innerhalb ßer !-Schicht 18 gebildet7 wie as später anhand Figo 7 beschrieben werden wird ο
dünne polykrfstalline Schicht H wird durch die Öx±üscliieht 15 Terstärktc Me gesamte Tragstruktur wird v/e:i.t@r '-"en- einsm Gitter 20 Ytη Einkristall-Silizium verstärkt, das die aktiven Bereiche 12 umgibt* "n der Anordnung, nach Pig., hat das Grittsr 20 von den einzelnen aktiven Bereichen 12 einen Abstand, so daß die aktiven Bereiohe tatsäehlieh Mesa=» Inseln bilden« Im weitesten Sinne der Erfindung kann jedoch auch das umsoniießends (Mitar an die aktiven- Bereiche dicht anschließen, v/5-.e ea ^1Ig c 2 s©ägt? imä von diesen Bereichen furcä die Verlängerung .eüisr .ςί*©3eirtriaohsn Oxidsohioht
BAD 209817/1020
isoliert sein, ss> daß eine Struktur entstehtf in der dia Oberflächen der aktiven Bereiehe und der sie umgebenden Bereiche ©ine gemeinsame Ebene
Bei der Anordnung nach Figo 2 bestehen die aktiven Bereiche 22 aus Teilen einer ursprünglich durchgehenden ^Einkristall= Siiiziumsehichts die auf einer Seite mit geätzten Hohlräumen und einer Oxidschicht 24 versehen worden iatc In die Hohlräume ist ein Halbleitermaterial 26 vom N-2?yp abgeschiedene Die entgegengesetzte Seite der Schicht 22 ist danach en bestimmten Stellen bis zur Oxidschicht 24 ausgeätzt und mit einer Oxidschicht 28 bedeckt worden -, Die geätzten Bereiehe auf dieser Fläche sind mit einer dünnen Schicht aus poly= kristallinem Material 30 ausgefüllt worden? die einen Haltar für die Anordnung bildetf der durch die Oxidschicht 28 und ein Gitter 32 aus Einkristall-Material verstärkt lstf das dielektrisch von den aktiTen Bereichen durch eine Oxidschicht isoliert ist3 In dieser Anordnung befinden sich die freien Oberfläehen der aktiTsn Bereiche 22 in einer gemeinsamst Ebene mit den sie umgebenden Bereichen- so daß eine dursh·» laufende Oberfläche entsteht* die- frei voa Unregelmäßigkeiten, ist und die Möglichkeit bietet. Kontakte au den Elektroden der aktiven Bereiehe durch übliche Metallisierungsverfahren herausteilen,
209817/1020 ü/c
16H391
Bei de» Herstellung einer Schaltung der in Figo 1 darge= stellt.?*a Art wird zuerst ein lingriffsteil-Silisiumplättchen hergestellt, das vorzugsweise einen spezifischen Widerstand won etwa Q9O1JLem und weniger als etwa 2000 Versetzungen pro aufweis to Der &ristallblßsk? aus dem das Plättchen ge- -
wonnen wird* -tfird in der £1 Od]-Eb©ne geschnitten und es wird in der β 00} »Ebene eine Fläche geschliffen.. Diese Fläche wird sur Ausrichtung in dsr richtigen kristallographischen Orientierung benutztP die für den noch zu beschreibenden Itzvurgang benötigt wird*. Das 'Plättchen wird durch übllahe Läpp-1 Folierund Ätzverfahren auf die gewünschte Größe gebracht8 beispielsweise auf eine Dicke von etwa 0v15 mm und einen Durchmesser von etwa 25 aim*
Das Einferistall-Plättohen wird in ainer beliebigen bekannten Weise dotiert, um ihm die erwünschten Leitfähigkeits-Eigen« schäften vom K=- oder P-Typ zu verleihene Die Konzentration der Dotierung bestimmt den ge\fünschten spezifischen Widerstand j der Im. Bereich von etwa 0f005 bis 0,015 «A cm betragen kanne Die Art der !leitfähigkeit wii?d mit N oder P bezeichnet» Ein soXdhes Plättchen- kann beispielsweise die ü-18 der aktiven 'Bereiche* i 2. in "Pig» ^l
209817/1020 ßÄD -
Das in Figo 5 dargestellte Platteben 34 ist zur Aufnahme einer polykristallinen Abscheidung auf der einen Seite und einer epitaxiaien Abscheidung auf der anderen Seite vorbereitetϊ indem es zuerst oxidiert und dann auf den gegenüberliegenden Flächen mit Schichten 36 und 36a von Siliziumdioxiä beschichtet wurde„ Diese Vorbereitung .erfolgte mit Hilfe der bekannten thermischen oder einer beliebigen anderen Oxidatisnsteohnik, Der erzeugte Qxidfilm soll eine Dicke von 2 bis 4- und vorzugsweise von 3/«/in haben< > Beide oxidbeschichtet en. Oberflächen des Plättchens werden dann mit einem Photo=>Ätzgrund "beßshiehteti, beispielsweise mit der unter der Beseiohnung KPR ?on der Eastman-Kodak Oo0 vertriebenen Löeungs und es wird das beschichtete Plättchen bei einer Temperatur vorgebaslcea, bei der der Photo-Ätzgrund ei 2h zersetzt und verdampft und Rückstände 38 und 38a zurückläßt, die die Siliztumöioxid=Oberflachen gleichförmig mit Kristallisatiönskeraon bedeskea.-
Das Plättchen ist mm oxidiert und mit den Siliziucidißxiel-Schichten 36 imd 36a in einer Mcke von 2 bis 4/*m überzogen. Biese OxidschishteK sind mit einem Photo-Xtzgrund bedeckt* dem ein bestimmtes Ifuster gegeben wurde$ ao daß er Bereich©
209817/1020
bagrenaff in denen aktive Bereich© und Gitterbereiche zu beiden sindj s©=wi© die Beveiohe? die zu Isolationszwecken KU entfernen sind, wie es aus der folgenden Beschreibung näher hervorgehtο ■
Die spezielle AbdeGkteehnilcP die hier benutzt wird9 ist," soweit es die Erfindung betrifft, selbst nicht einzigartig v.xA wird daher nur kurz beschriebene Es wird ein photo=· graphischer Film mit dem gewünschter* Muster hergestellt vr.a das Plättchen ait den Überzügen 38 und 38a des Photo-Abgrundes wie beispielsweise KPR versehen? die die Silizium= cii oxid-Schicht on 36 und 56a überdecken= Die Schichten 38 und 38a werden durch den Film mit ultraviolettem licht oder einer anderen Strahlung, für die sie empfindlich sind3 belichtet ; Die Entwicklung findet dann durch Eintauchen des PXättohens in ein Lösungsmittel wie beispielsweise äthylen statt, um das niohtsensit;l~ierte KPR zu entfernen» Das .Plättchen wird Sann bei etwa 15O°C etwa 10 Hinuten lang gebacken, wonach das Oxiö die resultierende(, gehärtete Ätzgrundmaske trägtj diedi© gewünschte Gestalt aufweist oder das gewünsclite Muster bildeta
-■""■ ."-'·/·■ BAD CRIGfNAL
209817/1Ö20
Dann wird das Siliziumdioxid in den freilißgenden Fensterbereichen des Ätzgrundmusters entfernt« Zu diesem Zweck wird das Plättchen in eine Lösung gelegts die etwa einen Teil Flußsäure HF und 9 Teile Ammoniumfluorid NH4P enthält und dazu dientf die freiliegenden Flächen (tea Siliziumdioxid auezuätzenc Danach wird das Plättchen in Wasser gespült und getrocknet» Der zurückgeblieben© Photo-Ätzgrund kann* falls erwünscht, nun mit Hilfe einer lösung entfernt werden t die aus einem !Seil Schwefelsäure und 9 Teilen Salpetersäur© besteht= Das Plättchen wird mit dieser Lösung bei etwa 1000C etwa 10 Minuten behandelt» Der Photo-Ätzgrund 3ca.nn auch auf dem Plättchen belassen werden.; weil ea bei der folgenden Mesa=Ätzung automatisch entfernt wirdc
Um die freiliegenden Stellen des Plättehens zu ätzenE wird das Plättchen in ein geeignetes Gestell eingesetzt und in kochendem V/asser erwärmt3 um ea auf die Temperatur der Ätzlösung j d=ho auf etwa 1150C5 vorzuwärmen.© Die Italösung wird V021 einer gesättigten Lösung von Natriumhydroxid KaOH in Wasser gebildet, die wenigstens 25 and vorzugsweise 33$ NaOH enthält f Das vorgewärmt© Plättehen wird der Ätzlösung lange genug ausgesetzt,- um öle Sohicht 34 leicht -anzuätzen und das Material bis zu einer Tiefe ab ει; tragen,, die in Erscheinung
209817/1020 Ά
BAD
tritt9 wann anschließend eine epitaxiale Schicht aufgebracht ist ο Di© Tiefe kann etwa 10/wn betrage».» Die Ätzung findet längs des- jHiOOj-Ebene des Einkristall-Matörialea statt«
In diesem Stadium hat das Plättchen im wesentlichen das Ausseh©n9 das in Fig, 6 dargestellt ist« Das N=Einkristall~ Material weist auf einer Seite Vertiefungen oder Binbuoh·= , tungen 40 auf, die Einbuchtungen 40a auf dar anderen Seite des Plättchens 34 gegentiberstehen0
Zur Bildung dar Mesa-Bereiche 12 wird das Plättchen auf einem G-Xaaschieber befestigt, indem aeine obere Fläche mit Hilfe eines Wasiislslsbers mit dem Slasschieber verbunden wird, und daim in ein geeignetes Gestall eingesetzt·= Danach wird der oben beschriebene ütavorgang ausgeführte Diese zweite Ätzung findet nur an der unbefestigten Unterseite des Plättshens während einer 2eit von etwa 15 Minuten statt» Die Zeit ist ausreichend, um dia Dicke des Plättchens zwischen den ausgsbuchteten Abschnitten auf etwa O9025 bis GgGSO mm. zu redualerenc Die nach diesem Verfahren erfolgende Ätzung längs der (j 00J -Spaltungsebenen erfolgt linear und
209817/1020
schreitet unvermindert fort, bis die Anordnung aus der Ätzlösung herausgenommen wirdo Bas Plättchen wird dann in deionisiertem Wasser gespült» die auf dem Plättchen verbliebene NaOH mit einer Lösung von Essigsäure neutral!= alert j das Plättchen erneut gespült und endlich getrocknet,
Die Anordnung hat nun die in Pig. 7 veranschaulichte Gestalt und es ist ersichtlich;, daß dieser letzte Ätzvorgang dazu gedient hat9 die eingebuchteten Bereiche 40 zu vertiefen= Die Gestalt der Mesa-Bereiche wird nun deutlichem Diese N-Einkrlatallschicht 34 wird nun selbst ein Träger; der Gitterteile 20 aufweist; die im Vergleich zu den bekannten polykristallinen Haltern ein relativ festes und unzerstörbares Gitter oder einen solchen Halter bilden»
Das Plättchen wird nun in der oben beschriebenen Weise. oxidiert j. um die ganze Unterseite mit einer dielektrischen Isolationsschicht 15 (Fig. 8) mit einer Sicke zu versehen, die die erforderliche Isolation gewährleistet■< > Beispiels-» weise ist eine Dicke von wenigstens 2/mä für die meisten Zwecke geeignete Es werden jedoch beide Seiten des Plättchens gleichzeitig oxidiert und es kann wünschenswert sein, um die
209817/1020 ORIG.NAL ,NSPECt®
16H391
vorher gewachsenen Oxidschiehten 36 und 36a zu entfernen^ bevor die neuen Oxideehichten "5 erzeugt werden» damit die Dicke dei' unteren Oxidschicht kesser gesteuert werden kann»
An dieser Stelle des Verfahrens wird auf die untere, oxid= "beschichtete Seite des Plättchens die polykristalline Schicht H aufgedampft. Zur Bildung der Schicht 14 wird das Plättchen in einen Öfen gebracht t der auf ein© Temperatur υ etwa 120O0O aufgeheizt wird. Zu dieser Zeit wird Siliziumtetrachloridf ein Sllf-:.n oder Tetraorthosilisat mit einer reduzierenden Verbindung wie Wasserstoff auf dem Plättchen , über dem Siliziumdioxld^Belag 15 umgesetzt= Dieses Verfahren ist üolioh und kann in einer einzigen Stufe während einer Zeit von etwa 20 Minuten erfolgen,, um eine Schicht 14 von etwa Og05 bis 0*08 mm Dicke au erzeugen* Das Verfahren kann auch in einer -Reihe von Schritten durchgeführt werden, um verschiedene aneinandergrenzende Schichten von polykristal·= liiiem Silizium mit der gewünschten G-esamtdioke su erzeugen.
In diesem Stadium bildet die polykristalline Schicht 14 ledigllsh eine Verstärkung des von dem Gitter 20 gebildeten Halters für die folgende Bearbeitung der Anordnung0 Sie kann
ο/ ο
209817/1020 BAD original
16H391
~ 16
jedoch zu dem einzigen cäer hauptsäohlicben Halter für die vollständig ieolierten aktiren Bereiche 12 werden^ vrlo es später noch deutlich wirde
Nun wird die Oxidschicht auf der Oberseite des Plättnhens? alao auf der der polykristallinen Schicht 14 gegenüberliegenden Seites entferntϊ beispielsweise durch die Säurebehandlung, die «ben zur Entfernung von Siliziumaxid beschrieben wurde. Dann wird die epitaxlale Schicht 18 auf die gesamte obere Fläche des Plättchens 20 aufgebrachte
Bei der Schicht 18 handelt es sich um eine mit Arsen dotierte Ϊϊ-Sohicht (Figo 9) auf der Oberfläche der N-Sehioht 34-0 Diese Schicht 18 stellt einen Singriff steil dar, der epitaxial gebildet wurde, indem eine Silizium-Verbindung wie Siliziumtetrachlorid, ein Silar oder Tetraorthosili^at mit einer reduzierenden Verbindung wie beispielsweise Wasser= stoff in Darapfform auf der Schicht 34 in einem Ofen bei eiwa 800 bis 12000C umgesetzt wurde. Dieser Vorgang währt 8 bis 15 Minuten, um eine Dicke von M bäs 16/«et zu erseugeno Die Schicht I1J ist mit Arsen? Antimon Phosphor oder einem
209817/1020 - BAD ORIGINAL
ti Η«!Donator in genügender Menge dotiert 9 um einen
Widerstand tor etwa 3 "bis 5 -ß.Qra zu erzielen*, Es versteht sich jedoehg daß andere Stärken nnä anders Msngen des 33oti3rungsstsffss benutst werden könneng um den gate"ünacht©n spezifischen Widerstand in Übareinstimmung mit sen an dia Anordnung gestallten Forderung zu erzeugen=
Na Qh dissam Yerfahrer^sschritt wird das Plättehen erneut la der oben besciiris"benen Weise oxidiert, raa über der epitaxialtn Schicht 18 Tom N-Typ sine Oxidsehicht 34- zu erseiigeno In dieser Oxidsöhicht werden mit Hilfe der oben behandelten Photo-Ätamethode Fenster gebildet^ die auf die Einbuchtungen ausgerishtet sind, die in der oberen Seite der N-Sefcieht 54 weg®®. d©r darunterliegenden Einbuchtungen 40a gebildet worden sincL llun. wird unter Verwendung üblioher Ata= oder chemischer Präsisions-Sebleifverfahren das Material der F.pitaxial-Sehicht 18 vollständig bis hinab aur Silizium» oxidschicht.4^ abgetragene Auf diese Weise werden die Inseln oder Meθa-Bereiche 12 in getrennte, einzeln© t im Abstand voneinander angeordnete und elektrisch isolierte aktive Bereiche unterteilt, die alle von dem polykristallinen Baitsr 14 getragen werden, wi© es ]?igo 3 zeigte"
BAD
16U391
Das freiliegende Siliziuradioxiä wird nun von den Spitzes der Meea-Bereio&s 12 srvtfsrnt imd die Anordnung wird erneut oxidiert s um darauf sine neue und sslafciT gleichmäßig© Ssliicht τοπ .Siliziumdioxid mit einer Dielte von beispielsweise 1 /fern zu erzeugen* Dann werden die Basiselektroden 46 (flg. 10 J in jeden Mesa-Berelcn 12 unter Anwendung üblisher Techniken eindiffundierte Kurz gesagt erfolgt dies durch Abdecken mit Ätzgrund * Entfer^vyig.. des Siliziumdioxids zur Öffnung von Fenstern auf den Spitzen der Mesa=-Bereiche und die Abscheidung τοπ Bor als P-Bötierungemittsl auf den freigelegten if=8ebieiiteii 18 innerhalb der Fenster durch Ein bringen der Anordnung in einen Ofen bei etwa 900 bis 120Q0C und für etwa T 5 bis 20 Minuten s ^e nach der speziellen Kon=· zentration der Verunreinigungen, die benötigt wirds um die gewünschten resultierenden elektrischen Eigenschaften der Anordnung su erzielen*
Sie Anordnung wird dann aus dem Ofen herausgenommen und in Flußeäure getaucht, um das Bor vom Oxid zu entfernen» Dann wird nach einer Zwlsahanprüfung die Anordnung erneut bei etwa 12000C in eiiien Ofen gegeben8 der feuchten Sauerstoff enthält, und darin etwa eine Stunde belassen, um das
40iö
Bor In die N-Scbißht einzutreibenä Auch hiar kann die wendet« Seit je nach den. gewünschten resulttereiiäeii elektri= strhsn Eigenschaften variiert werden0 Hierbei wird die An= Ordnung jsugleioh wieder oxidierto Die PN-Spferr-söalcht zwischen der Elektrode 46 ηηά der ft-Schieht 10 liegt bei diesem Beispiel etwa 0?08 tsia 0,10 mm von der Oberfläche des Eesa-Bereiclies* Mes entspricht einer Meea-Anoifdnung mit Dioden=GharakteriBtiko
Es kann jedoch in deffi Meaa-Bereich auch ein Sranslstor gebildet werdenj indem zugleich Emitter und Kollekiror^ E3 ektrcden 46 und 50 durch Mffusion eder auf aadere Weis® gleichseitig gebildet werden* indem mit «inest PhotöNBiigrun abgedecktf im Oxid Fenetor angebracht und Phosphor oder ein anderes H=ODo tierungemittel eindiffundiert wirdpJDafe d kann durch eine Behandlung mit PhosphoroxychläriimGaa ^ einem Ofen bei etwa ItOO0C während etwa 1§ Minuten erfolgen,, wonach die Anordnung trockenem Sauerstoff bei einer Temperatur Iren etwa 1100°ö während etwa 25 Minuten ausgesetzt wird 9 um den Phosphor in den Hesa=Bereich bis in eine Tiefe von etwa 2 bis 3 JW einzutreiben ο Ein Eintauchen in Fluß säure für einige Sekunden entfernt unerwünschtes Phosphatglas, «las; sich auf dem Plättchen durch die Vexbindung von Phosphor Qziü gebildet "^;^;'#'^f'
Dann werden Kcmtaktfenster an den Genötigten Stellen geöffnet t indem mit Ätsgrund abgedeckt und das Oxid entfernt, wird j wonach auf bekannte Weise Aluminium auf di© Anordnung aufgedampft wird« Dann wird durch erneutes Abdecke» mit. Ätzgrund und Ätzen mit einem für Aluminium geeigneten Ätzmittel das Aluminium von allen Bereichen entfernt9 abgesehen ven den Kontaktbereichen, die die entsprechenden Elektroden überdecken» Dann wird ein organisches Lösungsmittel s wie beispielsweise Bibutyl« oellusolve dazu benutzt, den Photo-Ätzgrund zu entfernen» Dann wird das Aluminium" in eine legierung Überführt-8 indem es in Stickstoff auf eine Temperatur von etwa 61-O0C während 10 Minuten erwärmt wirdo Auf diese Weise werden die Kontakte 52 ? 54 und 56 zu den Elektroden hergestellte An diesen metallisierten Kontakten kösanen dann die Enden von nicht mehr dargestellten Drähten befestigt werden? die ihrerseits mit geeigneten leitungen verbunden werden können'; die zur Zuführung geeigneter Spannungen von äußeren Quellen zu den Elektroden dienen könneno
Es Yereteht" sich? dai3 die in der vorhergehenden Beschreibung behandelten Verfahren dazu benutzt werden können glei
209817/1020
16U391
e &agabl aufeinander abgestimmter Dioden oder Transistoren auf ©iasm ©innigen Plättelian liersu= Fsfeellsa lind daß dia Plättchen danash zur Verv-rendung ia den Terseiiis<iezißtsn Strukturen »u. Gruppen öder Einheiten ■ susäiaiaengesteilt oder täiterteilt v?erden können«
Die Bildung γοη UHij3laaa2^Anordnurigen9 wJL.e sie in den Figo 2 und 4 dargestellt sind? ist dem Verfahren zur Bildung der "besefcrigbsnen Maea=-.ilnordnungen eeiir äbnliöiu Bei äar Erzeugung disssr äbgswandeltsn Strukturen wird ein Hättchen 98 hergestellt xmä ©sidiert und anschließend ait einem Photo-Ätzgrund l?eseäielitets um ein Oxidmuster zu bildsn? v/ia es oben in Terbiiidiiag mit dan Figo 5 unä S Ijesclirielsen worden 1st» In dsm Turliegenden Beispiel nimmt das Huster dl® in ligo 11 aargasfeilte fform an, in dar das Plättchen 5# auf ssinsa Iseideii gegenüberliegenden Seiten im Bereieh dar AbacBnitte 60 und 60a mit Oxid beaohißhtet istο
Dio in Pig« 11 untere Seite wird in geeigneter Weis® "b©- schichtet eäer abgedeokts wogegen die gegenüberliegende wie oben beschriabsn mit einer NaOH-Iiösung längs £i00j =Ebenan des Einkristalles bis au einer fiefs
BAD ORIGINAL
200817/1020
geätzt wird., öl© der Bioke einer epitaxialen Schicht gsißäß 1st9 die ansshließsmd auf diese Fläche aufgebracht wird ο Diese Siefa ändert sieh gemäß den an die Anordnung zu stellenden speziellen Forderungen und "beträgt beispiels weise 14 bis 1.6 Bio Das geätzte Plättühen 58 wird dann erneut oxidiert und das Oxid auf der geätzten Oberfläche in der oben besshriebenen Vfeioe in ausgewählten Bereichen entfernt,. um ein Qxiöiaustar zu bilden* das an ds& Stelisn. Fenster aufweist s an denen JMnkristalX-Material
In Figo 12 sind das Gxidmuster 62 und die epitaxiale Sohicht. 64 dargestellt» Biese Sohieht -bedeskt das Oxidmuster waä dia freiliegenden Fläehenabsobnitte des Plättohens 58? Wie b®=» könnt, bildet die epitaxiale Schicht einen Einkristall, wo sie auf dem Einfcrietail-Material 58 unmittelbar aufliegt, wogegen aie in den Bereichen 66 polykristallin ist, in denen sie das Oxid 62 überdeckt* Pie Schicht 64 besteht aus einem mit Arsen dotiertem N-Materisl und wird durch die Reaktion einer Silizium=¥erbindungs wie beispielsweise Silisiumtetra-' Chlorid, einem Silan oder Tetraorthosiliöats mit einer zierenden Verbindung wie Wasserstoff in Dampfform auf dem
209817/1020 bad original
1614331
Plättehen 54 in einem Ofen bei etwa 800 bis 120O0C gebildet , Die !Reaktion wird während 8 bis 15 Minuten durehge-=· führt ρ uh eine Schichtdicke ven etwa 14- bis 16jfem zu ©r~ isielea= Die Schicht 64 kann auch mit Antimon 8 Phosphor :;dex' einem anderen Dotiarungsmittel rsm H-2yp dotiert seia ui'.ä :hat vorzugsweise einen spezifischen Widerstand von etwa 2 bis 5 -Q. cm? Diese Parameter können je nach den an die An= crdnung zu stellenden Forderungen variiert werden,,
Anschluß hieran wird das Plättchen 58 poliertF um die ■vorstellenden polykristallinen Bereiche 66 bis auf die vor stehenden Abschnitte der Oxidschicht 62 abzutragen» Die Oberfläche erscheint nut?, vollständig plan^ wie ee Figo zeigtf und es ist zu beachten? daß dieser Poliervorgang so lange fortgesetzt wij?df bis beim Erreichen der Oxidschicht 62 die gewünschte Dicke der epitaxialen Schicht hergestellt ist=. Demnach bestimmt tatsächlich die Tiefe der ursprünglich geätzten Vertiefungen oder Hohlräume die Dicke der epitaxialem Schicht, denn das epitaxial abgesp'aiedene Silizium wird durch das Polieren relativ leicht entfernt, wogegen das Polieren sehr viel schwieriger wirdF we^ii das Härte-Silisiumoxid erreicht ist ο Diese Änderung ist deutlieh merkbare
-A 209817/1020
BAD OftfQ/NAL
16H391
Nunmehr wird die gegenüberliegende Seite des Plättchen^ 58 für die Ätzimg vorbereitet 8 durch die die aktiven Bereislie 22 isoliert werden seilen* Zu dieaem Zweck wird auf dia Oxid-Beschichtung 68 (Figo 12} ein Muster aus Pboto-Ätzgrand aufgebracht und das Oxid in der beschriebenen Weise ausgeätzt, um das Oxidmuster zu srseugeno Dann wird das Plättchen 58 durch die Fenster in dem Oxidmuster unter Yerwendung der oben beschriebenen Ätztechnik ausgeätzt ? durch die dae Einkristall-Material längs seiner [Ί 00J-Krietallebene». ausgeätzt wird« Diese Ätzung wird genügend lange fortgesetzt 9 um das Plättchen 58 deutlieh bis zu der Oxidschicht 62 auf der gegenüberliegenden Seite durehzuätzsno Ber" Ätz-Vorgang wird automatisch beendet s wenn diese Oxidschicht erreicht xiorden ist.»
Naeh dem üblichen Spülen und Trocknen werden die geätzten Flächen erneut oxidiert? um die isolierten aktiven Bereiche 22 mit einer dielektrischen Beschichtung 28 zu T©rseheno In diesem Verfahrensschritt wird gleichzeitig die gegenüberliegende Fläche mit einer Oxidschicht 70 versehen., Die Oxidation erfolgt nach einem beliebigen der bekannten Verfahren Bei Bedarf können die vorher aufgebrachtem. Oxid schichten 60 unä 68 entfernt wer/denr wie es bei der Aueführungsform nach Fig. 15 der Fall war, BAD 0RK3INAL
209Ö17/1020
16H391
Unter Verwendung des Verfahreng sur polykristallinen Beschichtung j. das in Verbindung mit der Bildung des Halters 14 der Vorx'i-ohtimg naeh Pig» 1 beschrieben worden ist j wird nun ein dünner Halter 30 auf die Biiekseite des Plättchens 58 aufgebrachts doho auf äis tiefgeätste Seite„ Dieser Ealter kann jad© beliebig© Dicke haben? wird jedsch VsarKugsvireise dünn, ausgeführts nämlieh etwa O9O5 bia Oj 08 ΐηαι? indem
Silan oder 3?etraorth©silieat mit eineE" n Verbindung auf dem Plättehen in einem Ofen bei etwa ΐ200°0 während etwa 20 Miauten umgesetzt wirdo
wurde eine Meh-rfaeh-=Halbleiteranöranung erzeugt3 die mehrere dlelsktriaoh isolierte aktive Bereiche in einem eiiisigan Plättehea umfaßte welche Bereiche von einem Gritter 32 getragen werden, das durch ainen Halter 30 verstärkt ist» Wenn diese Struktur fertiggestellt ist, können die aktiven Bereiche in der gleiehan Weise,, wie es oben für die aktiven Bereiche nach Fig» 10 beschrieben worden ist,, mit Elektroden versahen wardem Da jedosfe die Oberflächen der aktiven Be= röiehe 22 und die darin enthal1;enen Elektroden in einer Ebene mit dem eie umgebenden Gitter 32 liegen 9 können-die Kontakte zu den Elektroden durch übliohe M»tallisieru|igs verfahr en leicht hergestellt werden»
20981771020
Aus dem Vorstehenden ist ersichtlich; daß durch die be~ sshriebenea neuen Verfaliren. aine neue Halbleiter-Anordnung geschaffen worä#n ist» Es versteht sich jedoch 9 daß zahlreiche Abwandlungen und Änderungen gegenüber den dargestellten Ausführungsbeiepieleu möglich sindj ohne den Rahmen der Erfindung zu verlaasen» So können beispielsweise die Plättchen 34 und 58 sowie die aufgebrachten epitaxl&len Schichten 18 und 64 anstatt, wie b98Chrieben? N-leitend au3h entgegengesetzt aus P«leitendem Material bestehen, und zwar in der bei der Herstellung von Halbleiter« Anordnungen üblichen Weise0
O/ O
BAD OBiGSNAL
209817/1020

Claims (1)

  1. ·=> 21
    ; ■" ■." ■..-■:■■"-. Patentansprüche . ;■"--." - ;- /"
    to Halbleiteranordnung mit Sineir Anzahl aktlirer die im Abstand voneinander angeordnet vuid diirch ein Dielektrikum voneinander isoliert sind g dadurch gekenn=> sseichneti daß sie als Sräger für die aktiven^ BinbeiteiäL (t2> ein Gitter (20T aua krißtailinem Materialä deeeen Abschnitte die einzelnen aktiven Einheiten umgeben, und eine dünne f5cMölit |14i aus krlstaXlinem Hater^al dar die aktiven Einheiireii Ci2}wnd das Gitter (20) auf oiner Seite der Schicht angeoränet sind imd daß sich das DielektriküiE (%5) zwischen d«n aktiven 3?tnhei1:ea (Τ2Ϊ und anderen angrenzenden feilem (t4) der Anordnung befindete
    2ο Halbleiteranordnung n&ch Anepruch 1 j äaduroh gekennzeichnets daß das Gitter (20) aue einem Birikristall<=-Mater4al besteht
    3ο Halbleiteranordnung nach Anspruch 1 oder 2f dadurch .kennzeichnetϊ daß die dünne Schicht (14) aus einem poly krietailinen Halbieiter-Material "bestehtc
    4= Halbleiteranordnung nach einem der vorhergehenden . '■■■- sprüe-he? dadurch gekenöseichnetf daß die aktiven Einheiten i.~2) Kesa-Elemeiite sind und das: (Jitter (2©i die Einheiten Kit Abstand mngilstc
    209817/1020 - bad
    16U3-91
    26
    Halbleiteranordnung nach einem der Ansprüche i bis 3-} dadurch gekennzeichnetf daß das Sitter (32) die aktiven Einheiten (22) dicht umgibt und von ihnen durch ein Dielektrikum (24S 28} getrennt ist und daß weiterhin die freien Oberflächen der aktiven Einheiten (22) und des Gitters (32) eine gemeinsame Ebene bilden«
    6. Halbleiteranordnung nach Anspruch 5? dadurch gekennzeichnet, daß das Gitter aus polykristallinen! Material bestehto
    Halbleiteranordnung nach einem der vorhergehenden spräche9 dadurch gekennzeichnets daß Jede der aktiven Einheiten (12) aus einem Hauptteil (16) aus Halbleitermaterial mit geringem spezifischem Widerstand und eines? Schiebt (18) aus Halbleitermaterial mit hohem spezifischen Widerstand bestehte die auf sine !'lache des Hauptteiles (16) aufgebracht und mit Elektroden versehen ist»
    8ο Haibleitsranordnung nach den Ansprüchen 4 und I9 dadureh gekennzeichnetf daß sish auf einer Seite der dünnen Schicht (14) eine dielektrische Schicht (IS) befindets auf dies©
    / ο
    209617/1020
    dielektrisch© Schlafet eine erste Einkristallsöhieht (16)" aus Halbleitermaterial eines ausgewähltem teitfähigkeits=- Typs und mit geringem spezifischen Widerstand aufgebracht und von einer ssvreiten Binkri3tall=-Halble±terschient des gleichen Ieitfähigfeeits-!iyp3& aber mit höherem spezifischem V/iderstand bedeefct ist und Kanäle vorgesehen eind9 die die beiden Halbleitersehiohten (16 land 18) Tollständig dursh= dringen und di© Schichten in eine Yielzahl von aktiTen Hallale iter-Einheiten (12) auf teilen 3 γοη danen jede ron einem Gitter (20) laageben isto
    9» Halbleiteranorünung naeh dan Ansprüchen 5 vn.& 7f- dadureh ■gekennzeichnet»' Oaß die dünne Schicht (30) auf einer Seite mit einer Vielzahl -von Einbuchtungen und auf dieser Seite mit einer - dielektrischen Besehichtiing (28) f er sehen istf daß aich in jeder der EinbushtungenAblagerungen νοη Einkristall-Halbleiterinaterial (22S "32) eines bestimmten Ijeitfähigkaits-iEyps rait geringer spezifiseher Leitfähigkeit befinden^ daß diese Ablagerungen (22„ 32) und die dazwischen*= liegende«,, 'Wsehichteten Abschnitte der dünnen Schicht (30) einer- Schicht Halbleiteraaterial (26)" des gleichen Ie itaber mit hohem spezifischen Widerstand
    209817/1020
    : BAD ORIGINAL·
    1814391
    "bedeckt sind 8 wobei diese Schicht über den Ablagerungen (22? 32} einen Eingriffsteil bildet und über den Ab« schnitten der dünnen Sehieht (30) polykristallin ist? und daß Verlängerungen (24) der dielektrischen. Beschichtung (28} sswisshen üia.f.'angsabschnittan der Halbleiterschient (26) und benachbarten anschließenden Abschnitten der Anordnung vorgesehen aind9 um diese Schicht in mit Abstand voneinander angeordneten Bereichen voneinander au isoliere^ die zusammen mit len sich darunter befindenden Ablagerungen (22) die Vielzahl der aktiTen Halbleiter-Elemente bilden»
    ΙΟ» Verfahren zur Herstellung von Halbleiteranordnungan naeh Anspruch B9 dadurch gekennzeichnet, daß zuera-t ein Eingriffsteil-Plättchen (34) aus Halbleitermaterial mit bestimmten! leitfähigkeits=Typ und geringem spezifischen Widerstand hergestellt v?irdy daß dann auf einer Seite des Plättchens (34) Bereiche (40) ausgespart werdens die aktive Bereiche und eia Gitter begrenzen, dessen Ab^ schnitte die aktiven Bereiofee mit Abstand ujBgeben, 4aC weiterhin auf der geätzten Fläch«- eine Oxidschicht (15) und anschließend auf die Oxidschicht eins Sahieht (14)-
    16U301-
    3'*
    aus polykristallinen* Halbleitermaterial aufgebracht wird j die nl/iht so dick istP daß sie bei Erwärmung Defcrmationen des Plättchens verursachtf daß danach auf der anderen Seite des Plättchens (34) eine epitaxial© Schicht (18) aus Halbleitermaterial des gleichen Leitfähigkeits-Typs wie das Plättchen, jedoch mit größerem spesifischem Widerstand aufgebracht und endlich Bereiche der epitaxialen Schicht (~<8) und des Plättchens (34) bis hinab zu der Oxidschicht (15) entfernt werden, um die aktiven Bereiche voneinander zu isoliei'Bn und ein Gitter zu 1/ilden, das die einzelnen Bereiche (22) mit Abstand umgibt» .
    Verfahren zur Herstellung von Halbleiteranordnungen nach Anspruch 9? dadurch gekennzeichnet f daß zuerst ein Ein=· griffsteil-Plättchen (58) aus Halbleitermaterial mit bestimmtem Leitfähigkeits-Typ und geringem spezifischen Widerstand hergestellt let; daü dann auf einer Seite des Plättchens "bestimmte Bereiche in einer Tiefe ausgeätzt werden, die der gewünschten Dicke einer später aufzu= bringenden epitaxialen Schicht (64) entspricht, daß weiterhin diese Seite an den Stellen t an denen keine
    ■ . . . ■ BAD
    209817/1020
    ~ 32
    aktiven Bereiche gebildet wßrden9 mit einer Oxidschicht (62) und anschließend mit einer epitaxialen Schicht (64) aus Halbleitermaterial des gleichen Leitfähigkeits-Type wie das Plättchen» aber mit höherem spezifischen Widerstand, versehen wiräf daß danach auf der zweiten-Seite des Plättchen^ Abschnitte "öLs hinab zu der Oxidschicht {62} entfernt werdens um dio aktiven Bereiche (22) und eine diese Bereiche umgebendes Gitter (32) zu bilden., und daß endlich auf die geätzte zweite Seite des Plättchens eine Oxidschicht {28} und anschließend eine Schicht (30) aus polykristallinem Halbleitermaterial aufgebracht wirdf die nicht zu dick ists daß sie bei Erwärmung Befar-= mationen dee Plättchens verureacht*
    12c Verfahren nach Anspruch 10 oder 11 j dadurch gekennzelehnet daß die Ätzung des Plättchens (34 bzvj. 58} zur genauen Steuerung der Größe und Forst der aktiven Bereiche {12 bzw-22) längs der [100J-Ji.?.l.stallebene erfolgt«
    BAD ORIGiNAL 2098T7Y1020
    SS Le e rs ei te
DE19671614391 1966-10-31 1967-10-18 Mehrfach-Halbleiteranordnung Pending DE1614391A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US59071966A 1966-10-31 1966-10-31

Publications (1)

Publication Number Publication Date
DE1614391A1 true DE1614391A1 (de) 1972-04-20

Family

ID=24363408

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671614391 Pending DE1614391A1 (de) 1966-10-31 1967-10-18 Mehrfach-Halbleiteranordnung

Country Status (5)

Country Link
US (1) US3454835A (de)
CH (1) CH476400A (de)
DE (1) DE1614391A1 (de)
GB (1) GB1154607A (de)
NL (1) NL6714784A (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3946270A (en) * 1966-02-19 1976-03-23 Semiconductor Research Foundation Signal collecting and distributing systems
US4180422A (en) * 1969-02-03 1979-12-25 Raytheon Company Method of making semiconductor diodes
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US3954522A (en) * 1973-06-28 1976-05-04 Motorola, Inc. Integrated circuit process
US3969749A (en) * 1974-04-01 1976-07-13 Texas Instruments Incorporated Substrate for dielectric isolated integrated circuit with V-etched depth grooves for lapping guide
GB2082836A (en) * 1980-08-20 1982-03-10 Philips Electronic Associated Corrugated semiconductor devices
US4784970A (en) * 1987-11-18 1988-11-15 Grumman Aerospace Corporation Process for making a double wafer moated signal processor
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5608264A (en) * 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5668409A (en) * 1995-06-05 1997-09-16 Harris Corporation Integrated circuit with edge connections and method
FR2793605B1 (fr) * 1999-05-12 2001-07-27 St Microelectronics Sa Procede de mise en boitier d'une puce semiconductrice

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3381182A (en) * 1964-10-19 1968-04-30 Philco Ford Corp Microcircuits having buried conductive layers

Also Published As

Publication number Publication date
GB1154607A (en) 1969-06-11
US3454835A (en) 1969-07-08
NL6714784A (de) 1968-05-01
CH476400A (de) 1969-07-31

Similar Documents

Publication Publication Date Title
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1289191B (de)
DE1614391A1 (de) Mehrfach-Halbleiteranordnung
DE1614393A1 (de) Halbleiteranordnung
DE1564336A1 (de) Isolierung fuer Halbleiter
DE1298633B (de) Halbleiterkoerper fuer integrierte Halbleiterschaltungen
DE1298630B (de) Integrierte Schaltungsanordnung
DE2217538B2 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0142114B1 (de) Verfahren zum Herstellen einer Solarzelle
DE1640500A1 (de) Verfahren zur Herstellung von Festkoerper-Schaltungsanordnungen
DE19757269A1 (de) Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2823973A1 (de) Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1924712B2 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE1539853A1 (de) Integrierte elektronische Halbleiterschaltung und Verfahren zu deren Herstellung
DE1947334B2 (de) Integrierte Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
DE2916732C2 (de) Verfahren zum Herstellen von integrierten Halbleiterschaltungsanordnungen, bei dem Widerstandselemente gebildet werden
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE3234925C2 (de)
DE1614357B1 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
EP0340497A1 (de) Verfahren zur Herstellung monolithisch integrierter, multifunktionaler Schaltungen