DE1564222A1 - MOS transistor with two control electrodes - Google Patents

MOS transistor with two control electrodes

Info

Publication number
DE1564222A1
DE1564222A1 DE19661564222 DE1564222A DE1564222A1 DE 1564222 A1 DE1564222 A1 DE 1564222A1 DE 19661564222 DE19661564222 DE 19661564222 DE 1564222 A DE1564222 A DE 1564222A DE 1564222 A1 DE1564222 A1 DE 1564222A1
Authority
DE
Germany
Prior art keywords
transistor
mos transistor
transistors
control
control electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19661564222
Other languages
German (de)
Inventor
Jorgensen Soren Anton Wilfred
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JORGENSEN SOREN ANTON WILFRED
Original Assignee
JORGENSEN SOREN ANTON WILFRED
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JORGENSEN SOREN ANTON WILFRED filed Critical JORGENSEN SOREN ANTON WILFRED
Publication of DE1564222A1 publication Critical patent/DE1564222A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Static Random-Access Memory (AREA)

Description

MOS-Transistor mit zwei Steuerelektroden. Die Erfindung betrifft einen sogenannten MOS-Transistor, CI.n. einen Yeldeffekt-Transistor mit isolierter Iteuerelektrode und deshalb sehr hoher Eingangsimpedanz.MOS transistor with two control electrodes. The invention relates to a so-called MOS transistor, CI.n. a Yelde effect transistor with an isolated control electrode and therefore very high input impedance.

Die bisher bekannten Transistoren sind nur mit einer eigentlichen Steuerelektrode versehen gewesen. Für verschiedene Zwecke wie z.B. Modulatoreny Torkopplungen und selektive Schaltkopl#,lungen' ist es jedoch ein Vorteil, Transistoren mit zwei oder mehr voneinander isolierten Steuerelektroden verwenden zu können.The previously known transistors are only available with an actual one Control electrode was provided. For various purposes such as modulators Gate couplings and selective switching couplings, however, it is an advantage to use transistors to be able to use with two or more isolated control electrodes.

Gemäss der Erfindung kann ein MOS-Transistor in«einem einfachen Herstellungsverfahren mit mehreren voneinander isolierten Steuerelektroden ausgestattet werdeny und gemäss der Erfindung kann man mit Hilfe eines solchen Transistors einen Modulator oder eine Mischstufe aufbauenj wo die beiden Steuersignale je einer isolierten Steuerelektrode zugeführt werden können, so dass die beiden Signalquellen ' nicht einander beeinflussen und praktisch genommen nicht belastet werden.According to the invention, a MOS transistor can be equipped with several mutually insulated control electrodes in a simple manufacturing process, and according to the invention, a modulator or a mixer can be constructed with the aid of such a transistor, where the two control signals can each be fed to an isolated control electrode, see above that are 'do not affect the two signal sources each other and practically speaking not loaded.

Gemäss der Erfindung kann der Transistor mit mehreren Steuerelektroden auch für einen und-Torkreis verwendet werdeny da der Transistor-so eingerichtet werden kann$ dass er nur Strom durchlässtx wenn allen Steuerelektroden ein Signal zugeführt wird. Ebenso kann der Transistor gemäss der Erfindung für einen oder-Torkreis verwendet werden, da der Transistor auch so eingerichtet werden kann2 dass er Strom durchlässty wenn nur einer der Steuerelektroden ein Signal zugefÜhrt wird.According to the invention, the transistor can have a plurality of control electrodes can also be used for one-and-gate circuit because the transistor is so set up can be $ that it only lets current through x if all control electrodes have a signal is fed. The transistor according to the invention can also be used for an or gate circuit can be used as the transistor can also be set up2 to generate current lets through if only one of the control electrodes is supplied with a signal.

Bei den erwähnten Torkopplungen ist nur ein einzelner Transistor für jeden Torkreis zu verwenden$ während man bei den bekannten Torkopplungen mehrere Transistoren oder jedenfalls sowohl Dioden als auch einen Transistor verwenden muss. Erfindungsgemass Körren Transistor-er, mit zwei oder mehr Steuerelektrüder. auci-- zum Aufbau von einer Matrix, die als elektronischer Koordiriatenwänler wirkt, verwendet werdeng indem jeder Kopplungspunkt von einem Transistor mit zwei Steuerelektroden gebildet wird, wobei die Kopplungspunkte in Reihen und Säulen geordnet werdeny so dass alle Transistoren in einer Reihe.eine an dasselbe Steuerorgan gekoF1.elte Steuerelektrode haben, und so dass alle Transistoren in einer Säule eine an dasselbe Steuerorgan gekoppelte Steuerelektrode haben, und weiter so2 dass ein Transistor in jedem Kokplungspunkt nur Strom durch-19-sty wenn beide Steuerelektroden gleichzeitig Signal empfangen.In the case of the gate couplings mentioned, there is only a single transistor for to use each gate circle $ while with the known gate couplings several Must use transistors or at least both diodes and a transistor. According to the invention Körren transistor-er, with two or more control electrodes. auci-- to build a matrix, which acts as an electronic coordinate converter, can be used by each coupling point formed by a transistor with two control electrodes where the coupling points are arranged in rows and columnsy so that all Transistors in a row, a control electrode connected to the same control element have, and so that all the transistors in a column are connected to the same controller have coupled control electrode, and so on, that one transistor in each coupling point only current through-19-sty if both control electrodes receive a signal at the same time.

Bei allen Transistoren in einer Reihe können die Kollektoren dann Farallel geschaltet urit-al über einen Transformator an Plusspannung gelegt sein$ während die Er.-it*,#er von alleri Transistoren in einer Säule über einen Transformatcr an Minus spannung g#_legt sein können, so dass zwischen einer Reihe und einer Säule nur Wechselstromverbindung ist, wenn der TransistGr in dem betreffenden Kopplungspunkt leitend ist.With all the transistors in a row, the collectors can then Connected in parallel urit-al be connected to positive voltage via a transformer $ while the Er.-it *, # er of alleri transistors in a column via a transformer can be connected to minus voltage g # _, so that between a row and a column only AC connection is when the TransistGr is in the relevant coupling point is conductive.

Gemäss der Erfindung kann Jeder Kopplungspunkt au.--r-i aus mehreren Transistoren aufgebaut seiny z.B. einem Transistor mit zwei Steuerelektroden, einem Halbleiterglied mit Speicherungy das von dem erstgenannter, Transistor dirigiert und eventuell Über eine dritte Steuerleitung rückgestelilt wirdy sowie schliesslich einem Transistor$ der von dem Speicrer gesteuert wird und über eine gemeinsame Kollektorleitung an einen Reihen-Transformator mehrfachgekoppelt istx sowie Über eine gemeinsame Emitterleitung an ein6nSäulen-Transfoririatcr menrfachgekoppdlt ist.According to the invention, each coupling point can also be made up of several transistors, e.g. a transistor with two control electrodes, a semiconductor element with storage that is directed by the first-mentioned transistor and possibly reset via a third control line, and finally a transistor by the Speicrer is controlled and is multiple-coupled to a series transformer via a common collector linex and is multiple-coupled to a column transformer via a common emitter line.

Bei Herstellung der erwähnten Matrix können mehrere der Transistoren in als integrierende Stromkreise aufgebauten Blöcken zusammengestellt werden.When producing the matrix mentioned, several of the transistors can be put together in blocks constructed as integrating circuits.

In der Zeichnung sind ein bekannter MOS-Transistor sowie verschiedene Ausführungsformen der Erfindung dargestellt. Fig. 1 zeigt einen bekannten MOS-Transistor2 Fig. 2 zeigt einen MOS-Transistor gemäss der Erfindung, Fig- 3 zeigt einen zweiten MOS-Transistor gemäss der Erfindung$ Fig. 4 zeigt einen zweiten bekannten MOS-Transistor, Fig. 5 zeigt einen MOS-Transistor gemäss der Erfindungy Fig. 6 zeigt einen MOS-Transistor'gemäss der Erfindung; Fig. 7 zeigt eine Matrix-Kol,plung mit Transistoren.In the drawing, a known MOS transistor and various embodiments of the invention are shown. 1 shows a known MOS transistor 2, FIG. 2 shows a MOS transistor according to the invention, FIG. 3 shows a second MOS transistor according to the invention. FIG. 4 shows a second known MOS transistor, FIG. 5 shows one MOS transistor according to the invention FIG. 6 shows a MOS transistor according to the invention; Fig. 7 shows a matrix col, plung with transistors.

In Fig. 1 ist ein bekannter MOS-Transistor gezeigt» der auf einem schwacn F-dotiertem Siliziuirkristall ly das Substrat genannt, aufgebaut ist, welcher an der Mitte mit einer isolierenden Schicht 2 von Siliziumoxyd SiO 2 belegt ist. Zu jeder Seite der isolierenden Schicht ist die Oberfläche des Kristalls weiter so kräftig mit n-Unreinheiten dotiert, dass die Oberflächenschicht zu einer dünnen n-dotierten Schicht 3 und 4 geändert wird» und an diese Schichten sind die Elektroden verbundeng und zwar der Emitter 5 an 3 beziehunFsweise der Kollektor 6 an 4. 1#ormalerweise wird eine positive SlannunF +V zwischen Kollektor und Emitter angeschlossen, und dies ist in den Figuren 1-6 durch eine Batterie 7 veranschaulicr.t. Auf die isolierende Schicht von Siliziumoxyd ist eine Metallschicht 8 gelegt" die an eine Steuerleitung Q, verbunden ist, und diese zusätzliche Elektrode wird ein Tor genannt und wirkt als Steuerelektrode. 1 shows a known MOS transistor which is built up on a weakly F-doped silicon crystal called the substrate, which is covered in the middle with an insulating layer 2 of silicon oxide SiO 2. On each side of the insulating layer, the surface of the crystal is so heavily doped with n-impurities that the surface layer is changed to a thin n-doped layer 3 and 4 and the electrodes are connected to these layers, namely the emitter 5 3 or the collector 6 at 4.1 # normally a positive signal + V is connected between the collector and the emitter, and this is illustrated in FIGS. 1-6 by a battery 7. A metal layer 8 is placed on the insulating layer of silicon oxide and is connected to a control line Q 1, and this additional electrode is called a gate and acts as a control electrode.

Bei einem Transistor wie dow. in Fig. 1 gezeigten wird nur ein sehr kleiner Srerrstrom zwib.*-en Kollektor und Emitter fliessen, wenn der Tor-Elektrode keine SI:annung zugeführt wird, weil die sich zwischen dem Kollektor und dem Substrat bildende Diode in der Sperrichtung vorgeslannt isty aber wenn man eine positive SFannung zwischen Tor und Kmitter anschliesstg wird die positive Spannung an der Tor-Elektrode negative Ladungsträger anziehen, so dass sich unmittelbar unter der isolierenden Schicht ein leitender Kanal-bildet, d.h. dass der '-','ransistor'in diesem Fall Strom durchlässt.With a transistor like dow. In Fig. 1 , only a very small Srerr current will flow between the collector and the emitter if the gate electrode is not supplied with any signal, because the diode formed between the collector and the substrate is biased in the reverse direction, however if a positive voltage is connected between the gate and the core, the positive voltage at the gate electrode will attract negative charge carriers, so that a conductive channel is formed directly under the insulating layer, ie the '-', 'ransistor' in this case Lets current through.

In Fig. 2 ist ein Transistcr gemäss der Erfindung gezeigt, cbei dem die einzelnen Organe den in Fig. 1 gezeigten entsprechen, wenn von 8 und 9 abgesehen wirdp da die Yietallschicht auf dem Siliziumoxyd der Länge nach in zwei voneinander isolierte Schichten 11 und 12 mit je einer Zuleitung 13 und 14 aufgeteilt ist, so dass zwei unabhängige Steuerelektroden entstehen. In diesem Fall wird der Transistor Strom durchlasseng wenn nur an einer der Steuerelektroden 13 und 14 eine positive Spannung liegt, und man hat deshalb ein typisches oder-Tor. In Fig. 3 ist ein zweiter Transistor gemäss der Erfindung gezeigts bei dem die einzelnen Organe den in Fig. 1 gezeigten entsprechen, wenn von 8 und 9 abgesehen wird, da die Metallschicht auf dem Siliziumoxyd in der Querrichtung in zwei voneinander isolierte Schichten 15 und 16 mit je einer Zuleitung 17 und 18 aufgeteilt ist. In diesem Fall wird der Transistor nur Strom durchlassenp wenn an beiden Steuerelektroden 17 und 18 eine Fositive Spannung liegt, und man hat somit ein typisches und-Tor.In FIG. 2, a Transistcr is shown according to the invention, CWhen which the individual members shown in Fig. 1 correspond to when wirdp apart from 8 and 9 since the Yietallschicht on the silicon oxide lengthwise isolated from each other in two layers 11 and 12 with each is a feed line 13 and 14 split so that two independent control electrodes are formed. In this case, the transistor will let through current if only one of the control electrodes 13 and 14 has a positive voltage, and one therefore has a typical OR gate. In Fig. 3 is a second transistor according to the invention gezeigts in which the individual members shown in Fig. 1 correspond to when it is apart from 8 and 9, since the metal layer on the silicon oxide in the transverse direction in two mutually insulated layers 15 and 16 is divided, each having a lead. 17 and 18 In this case, the transistor will only let through current when a positive voltage is applied to both control electrodes 17 and 18 , and one thus has a typical and gate.

In Fig. 4 ist eine etwas abgeänderte Form eines bekannten MOS-Transistors gezeigt, dessen Aufbau und Organe den in Fig. 1 gezeigten Organen entsprechen, wenn davon abgesehen wirdp dass in Verbindung mit der Auftragung der Siliziumoxyd-Schicht eine ganz dünne n-leitende Schicht 10 gerade unter dem Siliziumoxyd gel;ildet ist. In diesem Fall wird der Transistor Strom durchlasseng wenn nicht der Torelektrode eine negative Spannung aufgedrückt wirdy die die Ladungsträger unter der Oxydschicht vertreibt.FIG. 4 shows a somewhat modified form of a known MOS transistor, the structure and elements of which correspond to the elements shown in FIG. 1 , if apart from the fact that a very thin n-conducting layer is used in connection with the application of the silicon oxide layer 10 is just under the silica gel; ied. In this case the transistor will let current throughg if a negative voltage is not applied to the gate electrodey which drives off the charge carriers under the oxide layer.

In Fig. 41 ist ein Transistor gemies der Erfindung gezeigt, wo die einzelnen Organe den in Fig. 4 gezeigten Organen entsprechen. wenn von 8 und c abgesehen wird$ da die Metallschicht der Länge nach in zwei voneinander isoliprte Schichten 19 und 20 mit je einer Zuleitung 21 und 22 aufgeteilt ist" so dass zwei unabhängige Steuerelektroden entstehen. In diesem Fall wird der Transistor nur stromlos sein, wenn eine negative Spannung an beiden Steuerelektroden liegt, und man hat somit ein typisches und-Tor.-In Fig. C, ist ein Transistor gemäss der Erfindung gezeigt, wo die einzelnen Organe den in Fig. 4 gezeigten entsprechen, wenn von 8 und 9 abgesehen wirdy da die Metallschicht in der Querrichtung in zwei voneinander isolierte Schichten 23 und 24 mit je einer Zuleitung 25 und 26 aufgeteilt ist, so dass zwei unabhängige Steuerelektroden entstehen. In diesem Fall wird der TransistGr nur stromlos seing wenn eine negative Spannung an beiden Steuerelektroden liegt$ und man hat somit ein typisches und-Tor. In Fig. 7 ist eine Matrix gezeigts die als ein mit Transistoren gemäss der Erfindung aufgebauter Koordinatenwähler wirkty da jeder Transistor l#l; 1$2; 1,3;2p1-2x3; 3,1-3,3; 4,1-4.,3;nur Strom durchlässt, wenn beide Steuerelektroden des Transistors über die Reihen-beziehungsweise die Säulen-Steuerleitung Spannung bekommen. In der Figur sind nur 4 Reihen Xl$ X2, X3 und X4 sowie 3 Säulen Yly Y2 und Y3 gezeigt. Die Steuerleitungen der Reihen"-Sl$ S2$ S3 und S4, können über die Kontakte Kl., K2,. K3 und K4 an Plusspannung gelegt werden$ und die Steuerleitungen der Säulen slp s2 und s3, Über die Kontakte kl, k2 und k3 an Plusspannung gelegt werden können. In jeder Reihe sind die Kollektoren der Transistoren an die Primärwicklung eines Transformators, Tl beziehungsweise T2, T3 und T4, parallel geschaltety während das andere Ende der Frimärwicklung an Plusspannung gelegt ist. In jeder Säule sind die Emitter der Transistoren an die Primärwicklung eines Transformatorsj tl beziehungsweise t2 und t3, parallel geschaltet, und das andere Ende der Primärwicklung ist an Masse oder Minusspannung gelegt. Wenn ein Transistor'Strom durchlässty entsteht eine Wechselstromverbindung zwischen den Transformatoren der betreffenden Reihe und Säuley und der Transisto: kann nur Strom durchlassenp wenn der betreffende Transistor Plusspannung an seinen beiden Steuerleitungen empfängty d.h.-dass man über die Steuerleitungen eine Verbindung zwischen einer beliebigen Reihe und Säule schliessen kann. Es kann aber jeweils nur eine Verbindung'in einer solchen Matrix geschlossen werden; denn wenn man versuchty zwei Transistoren stromdurchlässig zu machenj bekommt man falsche Verbindungen.FIG. 41 shows a transistor according to the invention, where the individual organs correspond to the organs shown in FIG. apart from 8 and c, the length of the metal layer is divided into two mutually insulated layers 19 and 20, each with a lead 21 and 22 "so that two independent control electrodes are created. In this case, the transistor will only be de-energized if a negative voltage to two control electrodes is located, and it has thus a typical and-Tor.-in Fig. C, a transistor shown according to the invention, where the individual organs in Fig. correspond, if apart from 8 and 9 shown 4 Because the metal layer is divided into two insulated layers 23 and 24 each with a lead 25 and 26 in the transverse direction, so that two independent control electrodes are created and one thus has a typical and gate. FIG. 7 shows a matrix which is used as a coordinate selector constructed with transistors according to the invention kty because each transistor l # l; 1 $ 2; 1.3; 2p1-2x3; 3.1-3.3; 4,1-4., 3; only allows current to pass if both control electrodes of the transistor receive voltage via the row or the column control line. In the figure, only 4 rows X1 $ X2, X3 and X4 and 3 columns Yly Y2 and Y3 are shown. The control lines of the rows "-Sl $ S2 $ S3 and S4 can be connected to positive voltage via the contacts Kl., K2, K3 and K4 $ and the control lines of the columns slp s2 and s3, via the contacts kl, k2 and k3 In each row the collectors of the transistors are connected in parallel to the primary winding of a transformer, T1 or T2, T3 and T4, while the other end of the primary winding is connected to positive voltage. In each column the emitters of the transistors are connected the primary winding of a transformer t1 or t2 and t3, connected in parallel, and the other end of the primary winding is connected to ground or negative voltage let throughp if the transistor in question receives positive voltage on its two control lines, ie-that one is via the control line en can close a connection between any row and column. However, only one connection can be closed at a time in such a matrix; because if you try to make two transistors conductive you get wrong connections.

Die Erfindung kann jedoch erweitert und geändert werden, da jeder Kopplungspunkt aus zwei Transistoren bestehen*kann,_ indem der mit zwei Steuerelektroden versehene Transistor ein einfaches Steuerorgan fÜr einen kräftigeren Transistor sein kanny dessen Kollektor und Emitter dann in Reihe beziehungsweise Säule, mehrfachverbunden sind. Es kann ausserdem in jedem Kopplungswpunkt ein Speicherelement eingeschaltet werdeny z.B. ein bistabiler Multivibrator3 der von dem Transistor mit doppelter Steuereie'ktrode gesteuert werden kann. Solchenfalls können die Verbindungen mit C) flilfe von kurzzeitigen Impulsen hergestellt werdenp und eine Verbindung wird nur hergestellt, wenn gleichzeitig ein Signal an beide Steuerleitungen für den betreffenden Kopplungspunkt ausgesandt wird. Die Verbindung kann eventuell mit liiilfe einer dritten Steuerleitung zu dem betreffenden Kopplungspunkt, z.B. einer zusätzlichen Steuerleitung zum Multivibrator unterbrochen werden.The invention can, however, be expanded and changed, since each coupling point can consist of two transistors *, in that the transistor provided with two control electrodes can be a simple control element for a more powerful transistor whose collector and emitter are then multiple-connected in series or column. In addition, a storage element can be switched on in each coupling point, for example a bistable multivibrator3 which can be controlled by the transistor with a double control electrode. In such a case, the connections with C) can be established with the aid of brief pulses and a connection is only established if a signal is sent simultaneously to both control lines for the relevant coupling point. The connection can possibly be interrupted with the aid of a third control line to the relevant coupling point, for example an additional control line to the multivibrator.

Der Steuertransistor des Kopplungspunktes kann eventuell als der eine Transistor des bistabilen Multivibrators eingeschaltet werden, so dass in jedem Kopplungspunkt ein Transistor erspart wird. In diesem Fall ist es zweckmässigx den Steuertransistor mit 3 Steuerelektroden zu versehen.The control transistor of the coupling point can possibly be switched on as the one transistor of the bistable multivibrator, so that one transistor is saved in each coupling point. In this case it is advisable to provide the control transistor with 3 control electrodes.

An Stelle des bistabilen Multivibrators kann auch cine Vierschicht-Diode verwendet werden, weiche zwei stabile Zustände hat, und zwar durchlässig oder gesperrt. Die Vierschicht-Diode schaltet auf Durch.lass, wenn ihre Steuerelektrode einen Signalimpuls empfängty scha1tet aber nach einer kurzzeitigen Stromunterbrechung auf Sperrung um.A four-layer diode can also be used in place of the bistable multivibrator can be used, which has two stable states, namely permeable or blocked. The four-layer diode switches to pass when its control electrode receives a signal pulse receives but switches to blocking after a brief power interruption around.

Claims (2)

Patentansprüche. - 1. MOS-Transistor, dadurch j e k e n n z e i c h n e ty dasä die Steuerelektrode in zwei oder mehr voneinander isolierte Elektroden aufgeteilt ist. Claims. - 1. MOS transistor, characterized e k j ennzeichne ty dasä the control electrode into two or more electrodes insulated from each other is divided. 2. MOS-Transistor nach Anspruch 1, durch eine solche Anordnung g e k e n n z e i c h n e t, dass der Transistor auf' Strom oder Nichtstrom ansprichtx wenn und nur wenn alle Steuerelektroden aktiviert werden. 3- MOS-Transistor nach Anspruch ly durch eine solche Anordnung g e k e n n z e i c h n e t, dass der Transistor auf Strom oder Nichtstrom anspricht$ wenn bloss eine der Steuerelektroden aktiviert wird. 4. MOS-Transistor nach Anspruch lp durch zwei Steuerelektroden g e k e n n z e i c h n e tg die derart vorgespannt sindy dass die Strom-Spannungskennlinie so passend krumm wird$ dass der Transistor als Modulator oder Mischstufe verwendet werden kanng wenn jeder der beiden Steuerelektroden ein Signal zugeführt wirdp-indem die Signale der beiden Steuerelektroden von verschiedener Frequenz sind. 5. Matrix-KopFlung mit P2S-Transistoren nach Anspruch lp 2 oder 3, dadurch g e k e n n z e i c h n e ty dass jeder KopFlungspunkt aus einem MOS-Transistor bestehtg wobei jede Reihe eine an die eine Steuerelektrode jedes der Transistoren der Reihe verbundene SteleHeitung hat, während jede Säule eine an die andere Steuerelektrode jedes der Transistoren der Säule' verbundene Steuerleitung nat. b. Matrix-Kollluni nach Ansprum 59 durch eine solche Anordnung g e k e n n z e i c h n e t, dass jeder Transistor Verbindung zwischen einer Reihe uni einer Säule schliessen kany indem a12e Transistoren in einer heihr eine gemeinsame Verbindung von Kcllektor zu Flussrannunr über einen Transformator haben, und indem alle Transisturen in einer Säule eine gemeinsame Verbindung von Emitter zu Minusspannung über einen Transformator haten. Matrix-Kelriung nach Anslruch 5 oder sq daauren g e -k e n n z e i c t n e t, dass jeder WIplungspunkt ausser einem MOS-Transistor mit zwei oder mehr Steuerelektroden ein Halbleiterelemenn mit Speicher, z.B. eine Vierschizhu-Diode oder einen bistabilen Multivibratorg umfasse, in weichem der vorgenannte MOS-Transistor als aktives Element en;naiten sein kann. d. #:atrix-KoFplung nach Ansiruzh a, dadurzu g e k e n nz e i c t n e t, aass die VerLindung zwischen =iner Reihe und einer Säule von einem Transistor geschlossen wird» aer an uas Speicherelement gescnamtet ist c4er aarin enthanten ist. 9. Ytatrix-Koyplung nach Anspruch 5p ö, 7 oder 8, durch eine soicne Anorinung g e k e n n z e i c h n e t, dass jede beliebige Verbindung zwischen Reihen und Säulen über eine zusätzliche Steuerleitung zu dam Speicnere-ement unterbrochen werden kann. 10. Matrix-Kopplung nach Anspruch 5p bi 7s 8 oder 9p dadurch g e k e n n z e i c h n e tp dass mehrere der Transistoren in als integrierende Stromkreise aufgebauten Blöcken zusammengesteilt sind. 2. MOS transistor according to claim 1, g e k by such an arrangement ennzeic HNET that transistor on 'current or no current ansprichtx if and only if all of the control electrodes are activated. 3- MOS transistor according to claim ly by such an arrangement g e k t ennzeichne that the transistor is responsive to current or non-current $ when the control electrode is activated merely a. 4. MOS transistor according to claim lp by two control electrodes g e k ennzeichne tg which are biased in such a way that the current-voltage characteristic curve is so suitably crooked that the transistor can be used as a modulator or mixer if a signal is fed to each of the two control electrodes in that the signals of the two control electrodes are of different frequencies. 5. Matrix head Lung with P2S transistors according to claim lp 2 or 3, characterized g e k ennzeichne ty that each head Lung point of a MOS transistor bestehtg each row has a SteleHeitung connected to a control electrode of each of the transistors of the row, while each Column a control line connected to the other control electrode of each of the transistors of the column 'nat. b. Matrix Kollluni according Ansprum 59 g by such an arrangement e ichnet k ennze that each transistor connecting between a series uni a column close kany by A12E transistors in a heihr a common connection of Kcllektor to Flussrannunr via a transformer have, and by all Transisturen had a common connection from emitter to negative voltage via a transformer in a column. Matrix classification according to claim 5 or sq daauren g e -kennzeictnet that each winding point, apart from a MOS transistor with two or more control electrodes, includes a semiconductor element with memory, e.g. a Vierschizhu diode or a bistable multivibratorg, in which the aforementioned MOS transistor as an active element can be naiten. d. #: atrix-KoFplung according Ansiruzh a, dadurzu g e k s nz eic t net, aass the VerLindung = iner between row and a column is closed by a transistor "aer is gescnamtet to uas memory element C4TH Aarin is enthanten. 9. Ytatrix-Koyplung claim ö 5p, 7 or 8, by a soicne Anorinung g e k ennzeichnet that any connection between the rows and columns via an additional control line to dam can be Speicnere-ement interrupted. 10. Matrix-coupling according to claim 8 or 5p bi 7s characterized 9p g e k ennzeichne tp that a plurality of transistors are divided into quantitative together constructed as integrating circuits blocks.
DE19661564222 1966-01-04 1966-12-29 MOS transistor with two control electrodes Pending DE1564222A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DK2466AA DK134919B (en) 1966-01-04 1966-01-04 Matrix coupling.

Publications (1)

Publication Number Publication Date
DE1564222A1 true DE1564222A1 (en) 1970-01-22

Family

ID=8088879

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661564222 Pending DE1564222A1 (en) 1966-01-04 1966-12-29 MOS transistor with two control electrodes

Country Status (3)

Country Link
DE (1) DE1564222A1 (en)
DK (1) DK134919B (en)
NO (1) NO120840B (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2104379A1 (en) * 1971-01-30 1972-08-17 Beneking H Circuit for realizing a controllable capacitance
DE3123242A1 (en) * 1981-06-11 1983-02-03 Siemens AG, 1000 Berlin und 8000 München Integrable correlator circuit for an image processing system
EP0137257A2 (en) * 1983-09-08 1985-04-17 International Business Machines Corporation Resistive gate field effect transistor logic family
WO2004006338A1 (en) * 2002-07-02 2004-01-15 Sandisk Corporation Technique for fabricating logic elements using multiple gate layers

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2104379A1 (en) * 1971-01-30 1972-08-17 Beneking H Circuit for realizing a controllable capacitance
DE3123242A1 (en) * 1981-06-11 1983-02-03 Siemens AG, 1000 Berlin und 8000 München Integrable correlator circuit for an image processing system
EP0137257A2 (en) * 1983-09-08 1985-04-17 International Business Machines Corporation Resistive gate field effect transistor logic family
EP0137257A3 (en) * 1983-09-08 1986-02-19 International Business Machines Corporation Resistive gate field effect transistor logic family
WO2004006338A1 (en) * 2002-07-02 2004-01-15 Sandisk Corporation Technique for fabricating logic elements using multiple gate layers
US7064034B2 (en) 2002-07-02 2006-06-20 Sandisk Corporation Technique for fabricating logic elements using multiple gate layers
US7265423B2 (en) 2002-07-02 2007-09-04 Sandisk Corporation Technique for fabricating logic elements using multiple gate layers
US7425744B2 (en) 2002-07-02 2008-09-16 Sandisk Corporation Fabricating logic and memory elements using multiple gate layers

Also Published As

Publication number Publication date
DK134919B (en) 1977-02-07
NO120840B (en) 1970-12-14
DK134919C (en) 1977-06-27

Similar Documents

Publication Publication Date Title
DE3906895C2 (en)
DE69032799T2 (en) Programmable logic device and associated memory circuit
DE1817510B2 (en) MONOLITHIC SEMICONDUCTOR STORAGE WITH STORAGE CELLS MADE OF TRANSISTORS
DE2544974A1 (en) ARRANGEMENT FOR REPRESENTING LOGICAL FUNCTIONS
DE2706807C2 (en) Device and method for processing information in the form of digital signals
DE2217537A1 (en) Transistor-transistor logic circuit
DE2356301B2 (en) Monolithically integrated logic circuit
DE2113306B2 (en) Integrated circuit block
DE1945613B2 (en) INTEGRATED FLIP FLOP CIRCUIT
DE2657293C3 (en) Electrical circuit arrangement in transistor-transistor logic circuit (TTL)
DE1564222A1 (en) MOS transistor with two control electrodes
DE1774492A1 (en) Data transmission system
DD144325A5 (en) MAGNETIC BUBBLE MEMORY
DE3124285C2 (en)
DE2812784C2 (en)
DE1764241A1 (en) Monolithic electrical circuit
DE1614250A1 (en) Integrated circuit with groups of intersecting connections
DE2450891C3 (en) Speech way switch
DE2457551A1 (en) JOSEPHSON CIRCUIT WITH SYMMETRIZED TRANSMISSION LINE
DE2855342A1 (en) MEMORY CIRCUIT
DE2066205C3 (en) Circuit arrangement consisting of two interconnected integrated circuits
DE2628210C3 (en) Logical circuit with a large number of individual circuits
DE2109016C (en) Active pulse transfer circuit
DE1943844C (en) Integrated semiconductor circuit for the mutual assignment of input and output signals
DE1915466C3 (en) Semiconductor component with bistable circuit element and circuit arrangement with such a component