DE1521287A1 - Verfahren zur Herstellung von Halbleiteranordnungen - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen

Info

Publication number
DE1521287A1
DE1521287A1 DE19651521287 DE1521287A DE1521287A1 DE 1521287 A1 DE1521287 A1 DE 1521287A1 DE 19651521287 DE19651521287 DE 19651521287 DE 1521287 A DE1521287 A DE 1521287A DE 1521287 A1 DE1521287 A1 DE 1521287A1
Authority
DE
Germany
Prior art keywords
layer
metal
cover layer
aluminum
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651521287
Other languages
English (en)
Inventor
Yasuo Ebisawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE1521287A1 publication Critical patent/DE1521287A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16D—COUPLINGS FOR TRANSMITTING ROTATION; CLUTCHES; BRAKES
    • F16D33/00—Rotary fluid couplings or clutches of the hydrokinetic type
    • F16D33/06—Rotary fluid couplings or clutches of the hydrokinetic type controlled by changing the amount of liquid in the working circuit
    • F16D33/08—Rotary fluid couplings or clutches of the hydrokinetic type controlled by changing the amount of liquid in the working circuit by devices incorporated in the fluid coupling, with or without remote control
    • F16D33/14—Rotary fluid couplings or clutches of the hydrokinetic type controlled by changing the amount of liquid in the working circuit by devices incorporated in the fluid coupling, with or without remote control consisting of shiftable or adjustable scoops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S228/00—Metal fusion bonding
    • Y10S228/903—Metal to nonmetal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

Patentanwälte Dlpl.-Ing. R. Beetz u. ^ Dipl.-/ng. Lamprecht 1 KΛ ΐ 9 P München 22, Ste!nsdorf»tr. 10 IJtuy/
81-11.105P-TpE (0)
P 15 21 287.0 (H 57 976) Ϊ2.Π.1968
Verfahren zur Herstellung von Halbleiteranordnungen
Die Erfindung bezieht sieh auf ein Verfahren zur Herstellung von Halbleiteranordnungen, bei dem ein Halbleitersubstrat mit einer lichtempfindlichen Deckschicht versehen wird, von der anschließend Teile entfernt werden, bei dem ferner auf die freigelegten Oberfläehenbereiche des Halbleitersubstrats und die verbliebenen Bereiche der lichtempfindlichen Deckschicht eine Metallschicht aufgedampft wird, wobei schließlich die verbliebenen Bereiche der lichtempfindlichen Deckschicht zusammen rait dem darauf niedergeschlagenen Teil der Metallschicht entfernt werden.
Bei der Herstellung derartiger Halbleiteranordnungen wird eine Oberfläche des Halbleitersubstrats mit einer lichtempfindlichen Deckschicht überzogen, die dann durch eine mit einem geeigneten Muster versehene Schablone belichtet und anschließend entwickelt wird. Auf diese Weise wird das Halbleitersubstrat an Stellen, die der benutzten Schablone entsprechen, freigelegt. Dann wird eine Metallschicht durch Aufdampfen oder Aufstäuben auf die freigelegten Oberflächenbereiche des Halbleitersubstrats sowie die verbliebenen Bereiche der lichtempfindlichen Deckschicht gebracht. Schließlich werden diese verbliebenen Teile der lichtempfindlichen Deckschicht und damit auch die darauf niedergeschlagenen Teile der Metall-Neue Unterlage 9 8 2 ;0 'ΡΛ Ό'81 ΊΛί 3 des Änileruno·^8·v-4- *■ 1^7'
BAD
JJJ Λ Λ * 4 *
schicht entfernt, so daß auf der Oberfläche des Substrate an den der benutzten Schablone entsprechenden Stellen eine Metallschicht zurückbleibt. Ein derartiges Verfahren, bei dem somit eine lichtempfindliche Deckschicht als Maske benutzt wird, ist in dem Aufsatz von L. Maissei u.a. in IRE TRANSACTIONS ON COMPONENT PARTS, Seiten 70 - 79, Juli 1961, veröffentlicht. Bei der Herstellung von Halbleiteranordnungen ist es auch üblich, auf der Oberfläche von Halbleitersubstraten Mikroelektroden durch Verwendung dieser Technik herzustellen.
üblicherweise wird als Kontaktmetall für aus Silizium bestehende Halbleiteranordnungen Aluminium verwendet. Die Verwendung von Gold ist dagegen im Hinblick auf seine schlechte Verbindung mit Silizium kaum möglich.
Bei der Herstellung von Planartransistoren wird im allgemeinen eine Isolierschicht vorgesehen, die auf eine Oberfläche des Halbleitersubstrats aufgebracht wird, beispielsweise eine Schicht von Siliziumdioxyd, die durch Oxydation des Substrats hergestellt wird, wenn das Substrat aus Silizium besteht. Diese Isolierschicht dient als Maske; Basis- und Emitterbereich werden nacheinander hergestellt, indem Verunreinigungen, die den Leit~ fähigkeitstyp bestimmen, durch öffnungen in der Silizlumdloxydschicht in das Siliziumsubstrat hineindiffundieren. Aluminiumkontakte werden dann durch die genannten öffnungen mit dem Basis- und dem Emitterbereich verbunden. Die gesonderte Entfernung der Siliziumdioxydschicht erfolgt üblicherweise durch ein Photogravierverfahren. Zur Bildung der Kontakte findet ein Verfahren Anwendung, bei dem eine lichtempfindliche Deckschicht
909820/1082 bad ohqin«.
ι n r r > ■
Μ» irr * r tr
als Maske benutzt wird. Um diejenigen Bereich« der Sllizlumoberflache freizulegen, mit denen die Kontakte verbunden werden sollen, wird auf die Sillzlumdloxydsohlcht, die die Silizium« substratoberfläihe bedeckt, eine lichtempfindliche Deckschicht aufgebracht, die dann durch eine Schablone mit dem vorgegebenen negativen Muster belichtet wird. Nach Entwicklung dieser Deckschicht sind dann diejenigen Bereiche der Siliziumdioxydschicht freigelegt, die anschließend entfernt werden. Dieses Entfernen der freigelegten Bereiche der Siliziumdioxydschicht erfolgt durch einen Xtevorgang, bei dem die gewünschten Teile der Substratoberfläche freigelegt werden. Anschließend wird dann Aluminium auf die gesamte Fläche, d.h. auf die freigelegten Teile der Substratoberfläche sowie auf die verbliebenen Teile der lichtempfindlichen Deckschicht, aufgebracht. Bein Aufdampfen des Aluminiums wird das Siliziumsubstrat aus den im folgenden näher erläuterten Gründen im allgemeinen auf eine vorgegebene Temperatur erhitzt.
Wenn die nicht entfernten Bereiche der lichtempfindlichen Deckschicht in einem Entwickler aufgelöst werden, indem das Substrat mit dem durch die lichtempfindliche Deckschicht gebildeten überzug in den Entwickler eingetaucht wird, so haftet die aufgelöste Deckschicht wieder in Form eines öligen Filmes an der Substratoberfläche. Dieser Film beeinträchtigt die Verbindung zwischen dem Siliziumsubstrat und dem aufgedampften Aluminium. Es ist bekannt, daB dieser ölige Film durch Erhitzung auf mindestens 275°C oder gegebenenfalls auf 400 bis 600°C sich verflüchtigt. Aus diesem Grunde wurde das Substrat bisher immer
909820/1082
erhitzt, um eine Verflüchtigung dieses öligen Filmes zu gewährleisten. Bs ist weiterhin bekannt, daß die Haftkraft zwischen dear Aluminium und dem Siliziumsubstrat umso größer ist, je höher die Temperatur ist, bei der das Aluminium aufgedampft wird.
Aus diesen Gründen wird das Siliziumsubstrat üblicherweise auf eine Temperatur erhitzt, die In der NHhe der eutektisehen Temperatur (5770C) von Aluminium und Silizium liegt, beispielsweise auf 55O0C. Während des Aufdampfens des Aluminiums im Vakuum wird das Substrat auf dieser Temperatur gehalten. Die auf der lichtempfindlichen Deckschicht niedergeschlagene, nicht benötigte Aluminiumschicht wird zusammen mit dieser Deckschicht entfernt. Auf diese Welse entstehen auf dem Substrat Metallkontakte In der gewünschten geometrischen Form und Anordnung. Mit diesen Kontakten werden dann Anschlußdrähte verbunden.
Nun wird jedoch die lichtempfindliche Deckschicht bei einer Erhitzung auf 5000C oder darüber karbonisiert und verflüchtigt. Wenn daher Aluminium - wie erläutert - aufgedampft wird, während das Substrat auf einer Temperatur von etwa 55O°C gehalten wird, so karbonisiert hierbei die lichtempfindliche Deckschicht und verflüchtigt sich von der Substratoberfläche. Das karbonisierte lichtempfindliche Deckschichtmaterial schlägt sich dann zusammen mit dem Aluminiumdampf wieder auf der Substratoberfläche nieder, so daß sich eine schwarze Färbung der Aluminiumschicht ergibt. Durch dieses karbonisierte Deckschichtmaterial ergibt sich eine recht schlechte Heftverbindung zwischen den Aluminiumkontakten und den später vorgesehenen Anschlufidrähten.
909820/1082 BAD 0RIGlNAL
-δ-Der Erfindung liegt daher die Aufgabe zugrunde, das Verfahren der eingange genannten Art dahingehend weiterzubilden, daß einerseits zur Verbindung mit den Anschlußdrähten eine Metallschicht entsteht, die kein karbonisiertes Deckschientmaterial enthält, daß andererseits Jedoch eine Schwächung der Haftverbindung zwischen dem Substrat und dem Metallkontakt durch Wahl einer genügend hohen Temperatur vermieden ist.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß das Metall zunächst bei einer solchen Temperatur auf dem Halbleitersubstrat niedergeschlagen wird, bei der sich zwischen dieser ersten Metallteilschicht und dem Halbleiter eine einwandfreie Verbindung ergibt, und daß anschließend die Temperatur so weit gesenkt wird, daß die lichtempfindliche Schicht beim weiteren Aufbringen des Metalles weder karbonisiert noch verflüchtigt wird, so daß sich über der ersten Metallteilschicht eine völlig reine zweite Metallteilschicht ergibt.
Für die Bildung der ersten Metallteilschicht, die bei hoher Temperatur aufgebracht wird, werden etwa 50 - 8o# der gesamten Metallmenge benutzt, während anschließend bei der niedrigeren Temperatur die restlichen 50 - 20# aufgebracht werden. Die bei hoher Temperatur aufgedampfte erste Metallteilschicht gewährleistet eine ausgezeichnete Haftverbindung mit dem Halbleitersubstrat, während die völlig reine zweite Metallschicht zu einer guten Verbindung mit dem Anschlußdraht führt.
Einzelheiten der Erfindung ergeben sich aus der folgenden Beschreibung zweier AusfUhrungsbeispiele. In der Zeichnung zeigen:
90 9820/1082
J * s J J J J JJ JJ
Ai J JJ^J J JJ
J * J J J J J S J
J * * 4 JJJJtJ
JiJ * J JJJJ
Fig. la bis le Schnitte durch die Halbleiteranordnung während verschiedener Stadien des erfindungsgemäßen Verfahrens gemäß einem ersten AusfUhrungsbeispiel;
Fig. 2a bis 2e Schnitte durch eine Halbleiteranordnung (Planartransistor) während verschiedener Stadien des erfindungsgemäßen Verfahrens gemäß einem zweiten Ausfuhrungsbeispiel.
In den Fig. la bis Ie ist das Prinzip des erfindungsgemäßen Verfahrens näher veranschaulicht. Hierbei bedeutet 1 ein Siliziumsubstrat, 2 eine lichtempfindliche Deckschicht, 3 eine Glasschablone, 4 opake Teile auf der Oberfläche der Glasschablone, die ein Elektrodenmuster bilden, 5 sind öffnungen in der lichtempfindlichen Deckschicht, 6 und 7 aufgedampfte Aluminiumschichten, 8 ein elektrisch leitender Träger, 9 Ansohlußdrähte aus Gold und 10 ein Stift zur Erzielung einer Verbindung durch Wärme und Druck.
Die lichtempfindliche Deckschicht 2 ist auf dem Siliaiumsubstrat 1 mit einer Stärke zwischen einigen 1000 Angström bis zu einigen Mikron aufgebracht und dann bis zur Erhärtung getrocknete Die getrocknete lichtempfindliche Deckschicht 2 wird durch die aufgesetzte Glasschablone '3 dem Licht ausgesetzt. In Fig. la sind die belichteten Bereiche der lichtempfindlichen Deckschicht 2 mit 2' und die nicht belichteten Bereiche mit 2W bezeichnet. Als lichtempfindliche Deckschichten sind beispielsweise Polyvinylalkohol, KPR (lichtempfindliche Deckschicht von Kodak) und KMER (Metallätzschicht von Kodak) ("Kodak" ist ein
909820/1082 bad original
• tr r < r.
« r · f r ·
" <■■ t r r rr. <·
-7 -
Warenzeichen) bekannt, von denen KFR für die Herstellung von Kalbleitern bevorzugt wird. Die lichtempfindliche Deckschicht wird entwickelt, Indem die »it dem lichtempfindlichen Material behandelte Probe in den KFR-Sntwlckler eingetaucht oder indem sie Trichlorltnylen-Dampf ausgesetzt wird, Nach Abspulen im fließenden Wasser werden die nicht belichteten Bereiche 2" der lichtempfindlichen Deckschicht entfernt» so daß das SiIitiumsubstrat eh defe Offnungen 5 freigelegt lit (Flg. Ib). Dann wird Aluminium euf die gesamte Oberfläche aufgedampft und bedeckt damit die verbleibenden Bereiche £' der lichtempfindlichen Deckschicht und die freigelegten Oberfläohenberelche des Siliziumsubstrats 1. Der Aufdampfvorgang erfolgt unter Vakuum, Das Aluminium wird zunächst mit einer stärke von 2000 - 20000 R bei einer Temperatur des. Substrats von 5500G aufgebracht (Flg.., te), De» fde von der Substratoberfläche verdampfte, karbonisierte lichtt*mpfiiidllehe Deckschicht sich wieder auf der Substratoberfläche niederschlägt und mit dem Aluminiumdampf vermischt» wird in diesem Verfahrensstadium die Aluminiums Glicht 6 eine schwärzliche Schicht, die ein Karbid enthält. Trotzdem 1st die Verbindung zwischen der Alumlnluasehicht 6 und. der Oberfläche des Siliziumsubstrates 1 hinreichend fest. Daraufhin wird die Temperatur des Substrats so weit verringert (beispielsweise auf 200°C), daß die lichtempfindliche Deckschicht nicht mehr karbonisiert wird und sich nicht mehr verflüchtigt. Der Niederschlag von Aluminium wird dann fortgesetzt und bildet die Aluminiumschicht 7 mit einer Stärke zwischen 1500 und 6000 8. Die Schicht 7 besteht aus reinem Aluminium und enthält kein Karbid. Die Verbindung zwischen
909820/108 2 ßPvD
1 Λ T
den Schichten 6 und 7 erfolgt einwandfrei bei etwa 2000C. Die Gesamtstärke der Aluminiumschichten 6 und 7 liegt vorzugsweise zwischen 4000 und 12000 R, Nach Beendigung dieses Aluminiumniederschlags wird das Substrat aus der Vakuumverdarapfungseinrichtung herausgenommen, und es werden die verschiedenen Bereiche der lichtempfindlichen Deckschicht mit den darauf liegenden Aluminiumschichten 6 und 7 entfernt. Diese Entfernung erfolgt mühelos durch leichtes Kratzen der Substretoberfläche mit einer Feuerzange oder einem feinen Stift, der an seiner Spitze mit einem Baumwollappen versehen ist. Auf diese V/eise werden eine Vielzahl von Kontakten hergestellt, die voneinander entfernt sind und aus den Aluminiumschichten 6 und 7 bestehen (vgl. Fig. Id). Schließlich wird dieses Substrat in die vorgegebeneii Abmessungen geschnitten und auf den leitenden Träger 8 aufgelötet. Mit jedem Kontakt wird ferner ein Anschlußdraht 9 nach dem bekannten Wärme-Druck«Verfahren verbunden. Da die Aluminium« schicht 7 völlig rein ist und kein Karbid enthält, ergibt sich eine recht gute Verbindung mit dem Anschlußdraht 9· Der Druckstift 10 (FIg» Ie) besteht beispielsweise aus Diamant. Als Anschlußdraht 9 ist ein dünner Draht mit einem Durchmesser von etwa 25 yu aus Gold oder Aluminium geeignet.
Die Fig. 2a bis 2e veranschaulichen die erflndungegemäße Herstellung von Planartransistoren. In diesem Fall dient die lichtempfindliche Deckschicht, die zur Herstellung der öffnungen in der das Siliziumsubstrat bedeckenden Isolierschicht benutzt wird» als Maskiermedium. In Fig. 2a ist eine Oberfläche des Siliziumsubstrats 13 oxydiert und bildet eine
909820/1082
BAD ORiGiNAL
Siliziumdioxydschicht 12 mit einer Stärke von einigen 1000 Ä, beispielsweise 6000 8« In dieser SiOg-Schicht 12 wird eine Öffnung 15, die bis auf die Oberfläche des Siliziumsubstrats 11 reicht, durch das bekannte Photogravierverfahren hergestellt. Durch diese öffnung 13 wird eine geeignete Verunreinigung, die den Leitfähigkeitstyp bestimmt, in das Siliziumsubstrat 11 diffundiert und bildet einen Bereich 14, dessen Leitfähig» keitstyp von dem des Substrats 11 verschieden ist., Die Diffusion der Verunreinigung erfolgt in einer oxydierenden Atmosphäreι in der öffnung 13 wird demgemäß noch eine zweite Siliziumdioxydschicht 15 aufgebracht, die den diffundierten Bereich 14 bedeckt. Dann wird - wie Fig. 2b zeigt - in der zweiten SiOg-Sehicht 15 eine öffnung 16 vorgesehen, die sich bis auf den Bereich 14 erstreckt. Durch diese öffnung 16 läßt man dann eine Verunreinigung des gleichen Leitfähigkeitstyps wie des Substrats 11 in den Bereich 14 hineindiffundieren, so daß sich ein weiterer diffundierter Bereich 17 des gleichen Leitfähigkeitstyps wie des Substrats 11 bildet. Während des Diffusionsprozesses bildet sich eine dritte SiOg-Schicht 18 über dem diffundierten Bereich 17 innerhalb der öffnung 16. Auf diese Weise werden die diffundierten Bereiche 14 und 17 hergestellt, wobei das Substrat 11 und der Bereich 14 sowie die Bereiche 14 und 17 durch p-n-Grenzschichten begrenzt werden, die sich bis zur Oberfläche erstrecken. Wenn das Substrat 11 beispielsweise vom η-Typ ist, so wird der Bereich 14 p-Typ und der Bereich 17 η-Typ. Es ergibt sich damit ein Transistor, bei dem das Substrat 11 den Kollektor, der Bereich
■ 909820/1082
I 1 J it I < t J It
' Jl * * Λ 4 J Ji
■I t t Ul, ν
- 10 -
14 die Basis und der Bereich 17 den Emitter bilden. Diejenigen Teile der Grenzschichten, die die Oberfläche berühren, sind durch die SiOg-Sohlchten 12 und 15 vollkommen geschützt.
Um in den SiOg-Schichten öffnungen herzustellen, die sich bis zu den Bereichen 14 bzw. 17 erstrecken, werden die SiOg-Schichten zunächst mit einer lichtempfindlichen Deck·» schicht 19 überzogen, die.dann durch eine Schablone (wie in Fig« la dargestellt) dem Licht ausgesetzt wird. Nach Entwicklung und Entfernung der nicht belichteten Bereiche ergeben sich damit öffnungen 20 und 21 in der lichtempfindlichen Deck schicht 19« Die Probe wird dann in ein geeignetes Ätzmittel für SlO0 getaucht, beispielsweise eine Mischung von HF und HNO,, so daß die nicht abgedecktem Teile der SiOg-Sehicht entfernt werden und öffnungen entstehen, die bis zu den Bereichen 14 bzw. 17 reichen. Die lichtempfindliche Deckschicht 19» die während der Ätzung als Maskiermittel diente, wird beibehalten und dient auch beim Aufdampfvorgang als Maskiermediumο In gleicher Weise, wie anhand von Fig. Ic erläutert, werden Aluminiumschichten 22 und 2? aufgebracht.
Die nicht benötigte Aluminiumschicht wird zusammen mit der lichtempfindlichen Deckschicht entfernt, so daß sich einzelne Kontakte ergeben, die mit den Bereichen 14 und 17 in
Berührung stehen (vgl. Figo 2e). Das Substrat 11 wird dann in einzelne Elemente geschnitten (obwohl in der Zeichnung und in der vorstehenden Beschreibung nur das Herstellungsverfahren eines Elementes behandelt ist, werden bei der praktischen Her-
909820/1082 6AD original
r r r r >
r r t , ,· ,
r - ' r rc- r r
•teilung viele gleiche Elemente in einen einzigen Halbleiter» grundkurper erseugt)« die alt eine» elektrisch leitenden Träger SA verldtet werden« der ale Kollektorelektrode dient. Mit jede» Kontakt, der die Bereiche 1% bzw. 17 berührt, wird ein Aneehlufldraht 23 aue QoId verbunden« Sa dieser AnachluB-draht 25 Mit der aus reinem Aluminium bestehenden Schicht 25 In Verbindung steht« ergibt sieh eine gute Haftung· Bei dfteiflftfc AÜsfUkrungsbelsplel «uä die-eiC^-8ohloht nicht unbedingt durch Oxydation des Substrats hergestellt werden. Es kann beispielsweise auch ein SiQg-Niederschlag durch Pyrolyse von or<i$Bnl8ch«B Qxysllan-das hergestellt werden.
909820/1082

Claims (1)

  1. - 12 -Patentansprüche
    lc Verfahren zur Herstellung von Halbleiteranordnungen, bei dem ein Halbleitersubstrat mit einer lichtempfindlichen Deckschicht versehen wird, von der anschließend Teile entfernt werden, bei dem ferner auf die freigelegten Oberflächenbereiche des Halbleitersubstrats und die verbliebenen Bereiche der lichtempfindlichen Deckschicht eine Metallschicht aufgedampft wird, wobei schließlich die verbliebenen Bereiche der lichtempfindlichen Deckschicht zusammen mit dem darauf niedergeschlagenen Teil der Metallschicht entfernt werden, dadurch gekennzeichnet, daß das Metall zunächst bei einer solchen Temperatur auf dem Halbleitersub» strat niedergeschlagen wird, bei der sich zwischen dieser ersten Metallteilschicht und dem Halbleiter eine einwandfreie Verbindung ergibt, und daß die lichtempfindliche Schicht beim weiteren Aufbringen des Metalles weder karbonisiert noch verflüchtigt wird, so daS sich über der ersten Metallteilschicht eine völlig reine zweite Metallteilschicht ergibt.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die lichtempfindliche Deckschicht unmittelbar auf das Halbleitersubstrat aufgebracht wird.
    3o Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf das Halbleitersubstrat zunächst eine Isolierschicht und erst auf diese die lichtempfindliche Deckschicht aufgebracht wird,
    Neue Unterlaß U Wda U L· a des
    v. 4.9.19„, BAD ORIGINAL
    • »•44 · 4 » ·
    daß anschließend Teile der liohtenpfindliehen Deoksohioht entfernt werden und daß hiernach die durch die lichtempfindliche Deckschicht zugänglichen Teile der Isolierschicht In einem Xtzvorgang entfernt werden.
    4. Verfahren nach Anspruch 1» dadurch gekennzeichnet, daß mit der völlig reinen Metallteilschicht ein Anschlußdraht, vorzugsweise aus QoId oder Aluminium, verbunden wird·
    5« Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiter Silizium und das Metall Aluminium
    6. Verfahren nach Anspruch I1 dadurch gekennzeichnet, daß das Aufdampfen des Metalles im Vakuum erfolgt.
    7· Verfahren nach den Ansprüchen 1 und 3, dadurch gekennzeich net, daß die Isolierschicht aus Siliziumdioxyd besteht.
    909820/1082
DE19651521287 1964-12-17 1965-12-15 Verfahren zur Herstellung von Halbleiteranordnungen Pending DE1521287A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7074064 1964-12-17

Publications (1)

Publication Number Publication Date
DE1521287A1 true DE1521287A1 (de) 1969-05-14

Family

ID=13440196

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651521287 Pending DE1521287A1 (de) 1964-12-17 1965-12-15 Verfahren zur Herstellung von Halbleiteranordnungen

Country Status (4)

Country Link
US (1) US3412456A (de)
DE (1) DE1521287A1 (de)
GB (1) GB1070303A (de)
NL (2) NL6516486A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3532540A (en) * 1967-10-26 1970-10-06 Ncr Co Differential adhesion process for making high resolution thin film patterns
US3623961A (en) * 1968-01-12 1971-11-30 Philips Corp Method of providing an electric connection to a surface of an electronic device and device obtained by said method
DE1932164B2 (de) * 1968-07-15 1972-04-06 International Business Machines Corp , Armonk, NY (V St A ) Verfahren zum einlegieren von metall in teilbereiche eines insbesondere aus halbleitermaterial bestehenden substrats
US3567508A (en) * 1968-10-31 1971-03-02 Gen Electric Low temperature-high vacuum contact formation process
US3767491A (en) * 1970-10-27 1973-10-23 Cogar Corp Process for etching metals employing ultrasonic vibration
US3784379A (en) * 1971-12-02 1974-01-08 Itt Method of laminating one or more materials with a base structure for use in a high vacuum electron tube and method of masking the base preparatory to lamination
JPS4960870A (de) * 1972-10-16 1974-06-13
US4451968A (en) * 1981-09-08 1984-06-05 Texas Instruments Incorporated Method and device for providing an ohmic contact of high resistance on a semiconductor at low temperatures
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US5478779A (en) 1994-03-07 1995-12-26 Micron Technology, Inc. Electrically conductive projections and semiconductor processing method of forming same
US6797586B2 (en) * 2001-06-28 2004-09-28 Koninklijke Philips Electronics N.V. Silicon carbide schottky barrier diode and method of making
FR2946462B1 (fr) * 2009-06-09 2011-07-01 Commissariat Energie Atomique Procede de realisation d'au moins un microcomposant avec un masque unique

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2849583A (en) * 1952-07-19 1958-08-26 Pritikin Nathan Electrical resistor and method and apparatus for producing resistors
US2879188A (en) * 1956-03-05 1959-03-24 Westinghouse Electric Corp Processes for making transistors
US2994621A (en) * 1956-03-29 1961-08-01 Baldwin Piano Co Semi-conductive films and methods of producing them
USB778836I5 (de) * 1958-12-08
US3087239A (en) * 1959-06-19 1963-04-30 Western Electric Co Methods of bonding leads to semiconductive devices
US3230109A (en) * 1961-12-18 1966-01-18 Bell Telephone Labor Inc Vapor deposition method and apparatus
US3170810A (en) * 1962-05-24 1965-02-23 Western Electric Co Methods of and apparatus for forming substances on preselected areas of substrates
US3281815A (en) * 1963-07-29 1966-10-25 Ford Motor Co Liquid level sensing system

Also Published As

Publication number Publication date
GB1070303A (en) 1967-06-01
NL132313C (de) 1900-01-01
NL6516486A (de) 1966-06-20
US3412456A (en) 1968-11-26

Similar Documents

Publication Publication Date Title
DE2547792C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2355567B2 (de) Verfahren zur herstellung metallischer leitungssysteme auf halbleiteranordnungen
DE3203898C2 (de)
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE1521287A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2326314A1 (de) Verfahren zur herstellung einer passivierenden schicht mit wenigstens einer kontaktoeffnung
DE2856147A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2333449A1 (de) Verfahren zur herstellung eines halbleitermoduls
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2315710B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2252832C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3226097C2 (de)
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2902303A1 (de) Duennfilmtransistor und verfahren zu seiner herstellung
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE1521287B (de) Verfahren zum Kontaktieren von Halbleiterunterlagen durch Aufdampfen von Metall unter Verwendung einer lichtempfindlichen Schicht als Maske
DE1927645A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE2634095C2 (de) Verfahren zur Abflachung und Einebnung von Stufen auf der Oberfläche einer integrierte Schaltungen aufweisenden Halbleiterscheibe
DE1803025A1 (de) Elektrisches Bauelement und Verfahren zu seiner Herstellung
DE1916036A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1589852A1 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung