DE1474062A1 - Datenverarbeitungsanlage - Google Patents

Description

Die vorliegende Erfindung betrifft eine Anordnung zum Austausch von rohen und verarbeiteten Daten zwischen einer Gruppe von peripheren Einrichtungen einerseits und einer Datenverarbeitungsanlage andererseits.

Bei der erfindungsgemäßen Anordnung.-k-ajah'die Datenverarbeitungsanlage während des größten 'Teils ihrer Betriebs-

Φ- ■■- ·■ ■'■ ^v *~ zeit nach Programmarbeiten. Gleichzeitig können rohe Daten von peripheren Einheiten in Pufferspeicheranlagen, die im folgenden kurz Puffer genannt werden sollen und den peripheren Einheiten zugeordnet sind, fließen. Andere Puffer können verfügbar sein, um die verarbeiteten Daten von der Datenverarbeitungsanlage zur Übertragung zu den peripheren Einheiten aufzunehmen. Die erfindungsgemäße Anordnung enthält eine Steuereinheit, die die Puffer kontinuierlich ab-

909832/1061

U7A062

fragt und wenn diese Daten von der Datenverarbeitungsanlage empfangen oder an diese abgeben können, diese Tatsache an die Datenverarbeitungsanlage weitermeldet. Die Datenverarbeitungsanlage unterbricht unter Steuerung solcher Signale in relativ kurzen beabstandeten Zeitintervallen automatisch das laufende Programm, ohne es jedoch zu stören, um die Daten von einem Puffer in das Speicherwerk der Datenverarbeitung3maschine und/oder gespeicherte Daten in einen Pufferspeicher zu übertragen.

Ein wichtiges Merkmal der vorliegenden Erfindung besteht darin, daß in Unterbereichen des Speicherwerkes der Datenverarbeitungsmaschine, die für die jeweiligen Pufferspeicher reserviert sind, Befehlszeichen gespeichert werden, die die mit den ankommenden oder abgehenden Daten der jeweiligen Pufferspeicher auszuführenden Operationen angeben, beispielsweise ob eine Paritätsprüfung stattfinden soll oder nicht. Die Befehlszeichen geben außerdem den Status dieser Operationen an, beispielsweise, ob die Parität geprüft und als richtig (oder unrichtig) festgestellt worden ist, oder um ein anderes Beispiel zu geben, ob eine vollständige Nachricht in einem Unterbereich des Speicherwerkes angesammelt worden ist oder nicht. Diese Befehlszeichen sind die indirekte Nachrichtenverbindung zwischen der oben erwähnten Steuereinheit und der Datenverarbeitungsmaschine. Die Steuereinheit ist in der Lage, die Bits der Befehlszeichen aus bestimmten Unterbereichen des Speicherwerkes der Datenverarbeitunge-

900832/1061

U74062

maschine herauszulesen, dieae Bita zu modifizieren und sie in dieselben Plätze dea Speicherwerkes rückzuspeichern. Während kurzer Intervalle in dem normal ablaufenden Programm der Datenverarbeitungamaschine kann dieae die jeweiligen Befehlszeichen abfragen und den Status der in den verschiedenen Speicherunterbereichen gespeicherten Daten bestimmen. Wenn ein Befehlszeilen angibt, daß die Daten aus irgendeinem Grunde nicht verarbeitungsbereit sind, weil beispielsweise die Nachricht noch nicht vollständig in einem Unterbereich angesammelt worden ist, setzt die Datenverarbeitungamaschine ihr normales Programm fort. Die Datenverarbeitungamaachine braucht daher während des Empfanges einer langsam oder sporadisch von einem Pufferspeicher übertragenen Nachricht nicht untätig zu bleiben. Wenn ein Befehlszeichen angibt, daß die Daten in einem Unterbereich des Speicherwerkes verarbeitungsbereit sind, kann die Verarbeitungsmaschine innerhalb des Hauptprogrammea ein Unterroutineprogramm beginnen, um die Daten zu verarbeiten.

Die Erfindung soll nun anhand von nicht einschränkend auszulegenden Ausführungsbeispielen in Verbindung mit der Zeichnung näher erläutert werden, es zeigen:

Figur 1 a bis 1 e¹· Symbole, die in den übrigen Figuren verwendet werden;

Figur 2 ein Blockschaltbild einer erfindungsgemäßen Anlage;

909832/1061

U74062

Figur 3 ein Strömungsdiagramm zur Erläuterung der Ar"beitawei8e der erfindungsgemäßen Anlage;

Figur 4 ein Blockschaltbild eines Eingangspufferspeichersystems, das sich bei der Erfindung verwenden läßt; Figur 5 eine graphische Darstellung des Verlaufes von Signalen der in Figur 4 dargestellten Anordnung;

Figur 6 ein Blockschaltbild eines Abtasters, der einen Teil der Steuereinheit der in Fig.2 dargestellten Anlage ist; Figur 7 ein Blockschaltbild verschiedener Stufen des Schnellspeichers 12 der Figur 2 und anderer Stufen der Steuereinheit der Figur 2;

Figur 8 eine Tabelle, in der verschiedene Anzeigebits I und die ihnen zugeordneten Operationen aufgeführt sind, und

Figur 9, die sich aus den Figuren 9 a bis 9 c zusammensetzt, ein mehr ins einzelne gehendes Blockschaltbild bestimmter Teile der Steuereinheit der Figur 2.

In Figur 1 sind die in den Zeichnungen verwendeten . Symbole dargestellt. Figur 1 a bedeutet ein UND-Gatter, Fig. 1 b ein ODER-Gatter, Fig. 1 c ein Flipflop, Fig. 1 d eine Verzögerungsleitung und Fig. 1 e ein mehradriges Kabel. Neben den Gattern sind die entsprechenden logischen Funktionen als Boole'sehe Gleichungen angegeben, neben dem Flipflop steht die zugehörige Funktionstabelle.

In den im folgenden zu beschreibenden Schaltungsanordnungen werden den verschiedenen Stufen elektrische Signale ■ .zugeführt,· die die Nährziffern oder Bits darstellen. Der Ein-

! 909832/10 61

fachheit halber wird häufig nur von den Bits gesprochen und nicht von den sie darstellenden elektrischen Signalen. Es kommen außerdem als Zeichen bekannte Informationseinheiten vor. Ein Zeichen besteht aus einer Anzahl, z.B. 6, geordneter Bits. Die verschiedenen Bits eines Zeichens werden manchmal als Großbuchstaben in Verbindung mit einer Zweierpotenz bezeichnet. So bedeutet beispielsweise I-j 2 das vorletzte Bit

5
des Zeichens I-; Ip 2 das Bit der höchsten Stelle des aus sechs Bits bestehenden Zeichens Ig.

Der Zweck der Anlage bzw. des Systems gemäß der Erfindung besteht darin, Rohdaten von einer Anzahl von Entstehungsorten an eine zentrale Datenverarbeitungsmaschine und Daten von der Maschine zurück zu einer oder mehreren Ursprungsorten oder anderen Stellen zu liefern. Die Erfindung ist nicht auf einen speziellen Datenverarbeitungsmaschinentyp beschränkt, sie wird jedoch im folgenden anhand eines Mehrzweckcomputersystems (z.B. RCA 301) beschrieben. Es wird angenommen, daß die von dem Computer verarbeiteten Zeichen sechs Informatiönsbits und ein Prüfbit enthalten, dies ist jedoch ebenfalls nicht wesentlich.

Bei dem oben erwähnten Computersystem RCA 301 handelt es sich um eine digitale Maschine mit gespeichertem Programm, die ein Speicherwerk hoher Arbeitsgeschwindigkeit, eine Programmsteuereinheit und andere zugehörige Einrichtungen umfaßt. Da3 Speicherwerk hoher Arbeitsgeschwindigkeit ist ein Magnetkernspeicher mit beliebigem Zugriff, dessen Arbeitsweise noch

909832/1061

erläutert wird. Die Speichercycluazeit soll 7/Us betragen.

Die Cycluszeit ist die Gesamtzeit, die zur Ausführung folgender Vorgänge erforderlich ist: a) Adressierung des Speichers;

b) Zugriff zu einem oder zwei Zeichen des Speichers; und

c) Ruckspeicherung oder Regenerierung des oder der Zeichen in den oder die ursprünglichen Speicherplätze, entweder in der ursprünglichen Form oder in modifizierter Form, wenn dies nötig ist.

Das erfindungsgemäße System ist in Fig.2 in Blockform dargestellt. Es enthält eine Anzahl von peripheren Einrichtungen, die von 1 "bis η durchnumeriert sind. In der Praxis liegt η zwischen etwa 10 und ungefähr 80, diese Grenzen können jedoch unter- und überschritten werden. Jeder peripheren Einrichtung ist ein eigener Pufferspeicher zugeordnet, die mit den gleichen Zahlen wie die zugehörigen peripheren Einrichtungen durchnumeriert sind. Entsprechend der Art der peripheren Einrichtung kann es sich bei dem Pufferspeicher um einen ausschließlichen Eingangspufferspeicher, einen ausschließlichen Ausgangspufferspeicher oder einen Eingangs-Ausgangspufferspeicher handeln. Als "Ausgangspufferspeicher" soll hier eine Einrichtung verstanden werden, die Daten von der Datenverarbeitungsmaschine aufnehmen kann. In entsprechender Weise wird mit "Eingangspufferspeicher" eine Einrichtung bezeichnet, die in der Lage ist, Daten von einer peripheren Einrichtung an die Datenverarbeitungsmaschine weiter zu geben.

909832/ 1 0S1

Der Block 10 zwischen den verschiedenen Pufferspeichern und der Datenverarbeitungsmaschine 12 stellt die Steuereinheit für die Übertragung der Information in beiden Richtungen zwischen den Pufferspeichern und der Datenverarbeitungsmaschine dar. Auf diese-Einheit kommt es hier besonders an und sie wird weiter unten noch genauer beschrieben werden.

Im Betrieb der in Figur 2 dargestellten Anlage werden die Pufferspeicher durch einen in der Steuereinheit enthaltenen Abtaster nacheinander abgefragt. Während dieser Abfragung kann die Datenverarbeitungsmaschine 12 verschiedene Operationen ausführen, die durch ein von der Abfragung der Pufferspeicher unabhängiges Programm gefordert werden. Diese verschiedenen Operationen, die in der Datenverarbeitungsmaschine selbst ablaufen, erfordern für jeden Zugriff zum Speicherwerk 7/us.

Die Steuereinheit 10 der Figur 2 kann ein lAufendes Programm unterbrechen, um mit Unterbereichen im Speicher 12a der Datenverarbeitungsmaschine zu verkehren (Einspeichern oder Abfragen von Zeichen), indem sie der Datenverarbeitungsmaschine entsprechende Signale zuführt. Das Leitwerk 12b der Datenverarbeitungsmaschine unterbricht nach Eingang eines solchen "Unterbrechungsaufforderungssignals" von der Steuereinheit 10 zeitweilig seinen eigenen Zugriff zum Speicher und gewährt der Steuereinheit 10 statt dessen Zugang zum Speicher. Hierdurch wird das gerade in der Datenverarbeitungsmaschine laufende Programm nicht unterbrochen sondern nur kurzzeitig ausgesetzt. Wenn das Aussetzintervall vorüber ist, fährt das

909832/1061

Leitwerk 12 der Datenverarbeitungsmaschine mit seiner normalen Arbeit fort, wobei es mit dem Speicher in Wechselwirkung tritt und das kurzzeitig ausgesetzte Programm fortsetzt, bis die nächste Aussetzungsanforderung eintrifft.

Bei der vorliegenden Anlage können die durch das Programm gesteuerten Operationen für höchstens einen Speichercyclus (eine Speicherzugriffszeit) pro χ Speichercyolen unterbrochen werden. Der Wert für χ hängt in der Praxis von der Anzahl der peripheren Einrichtungen, ihrer Arbeitsgeschwindigkeit, des Verkehrsvolumens, das durch die peripheren Einrichtungen im Vergleich zu der Datenmenge, deren Verarbeitung durch andere Programme gefordert wird, und anderen Faktoren ab. Bei praktischen Anlagen kann χ irgendeine Zahl zwischen etwa 4 und 24 sein. Für die folgende Beschreibung soll angenommen werden, daß χ - 4 ist, d.h. die Steuereinheit 10 kann höohetena alle 4 Speicheroyolen einen Cyclus für den Verkehr mit den peripheren Einrichtungen beanspruchen.

Bei der Abtastung oder Abfragung der Pufferspeicher kann der Abtastkreis duroh Uhrimpulse gesteuert werden, die im zentralen Taktgebersystem der Datenverarbeitungsmaschine erzeugt werden. Im vorliegenden Fall soll angenommen werden, daß die Takt- oder Schrittzeit des Abtasters 7/us pro Pufferspeicher beträgt. Es wird ferner angenommen, daß der Datenfluß von den peripheren Einrichtungen zu ihren Pufferspeichern im Vergleich zu der Geschwindigkeit, mit der die Daten verarbeitet werden können, verhältnismäßig langsam verläuft;

909832/1061

dies ist in der Praxis auch normalerweise der Pail. Eine periphere Einrichtung, z.B. die Einrichtung Nr.1, möge beispielsweise Bits serienmäßig an den Pufferspeicher 1 liefern, dies kann synchron oder asynchron geschehen. Es soll hier angenommen werden, daß die periphere Einrichtung Nr.1 eine asynchrone Einrichtung ist. Es wird ferner angenommen, daß der mittlere Abstand zwischen den Bits etwa 1000/us (1 ms) betrage. Dies bedeutet, daß im Mittel mindestens 7 ms nötig sind, um die ein Zeichen bildenden 7 Bits von einer peripheren Einrichtung zu einem Pufferspeicher zu übertragen. Es kann sich bei der peripheren Einrichtung auch um eine intermittierend arbeitende (im Gegensatz zu kontinuierlich arbeitende) Einrichtung handeln.

Immer wenn ein Eingangspufferspeicher die 7 Bits eines Zeichens gespeichert hat und damit in der Lage ist, dieses Zeichen an die Datenverarbeitungsmaschine weiterzugeben, erzeugt er ein Signal, das im folgenden als "Bereitsignal" bezeichnet werden soll. In entsprechender Weise liefert auch ein Ausgangspufferspeicher ein Bereitsignal, wenn von der Datenverarbeitungsmaschine Daten zu der peripheren Einrichtung übertragen werden soll. Nachdem die Steuereinheit 10 ein Bereit-Signal von einem Pufferspeicher erhalten hat, hält der Abtaster der Steuereinheit praktisch an diesem Pufferspeicher an. Das Zeichen wird dann in einer noch zu beschreibenden V/eise vom Pufferspeicher durch die Steuereinheit zu einem bestimmten Platz im Speicherwerk 12a der Daten-

909832/1001

Verarbeitungsmaschine oder von dem Speicherwerk zu dem Pufferspeicher übertragen.

Bei der hier besprochenen Datenverarbeitungsmaschine werden zur Adressierung eines Speicherplatzes vier Dezimalzeichen benutzt. Für diese Zeichen würden eigentlich 4 Bits genügen, in der Praxis werden jedoch 6 Bits verwendet, wobei die beiden höchsten Stellen gleich 0 sind. Diese Zeichen werden im folgenden mit A_Q, A₁, A₂» A, bezeichnet, sie bilden zusammen die Speicheradresse zweier aufeinanderfolgender und aus 6 Bits bestehender Zeichen. In dem Schnellspeicher der Datenmaschine ist ein relativ großer Bereich abgeteilt, der zur Speicherung von Daten- und Befehlswörtern dienen kann, welche zur Durchführung der verschiedenen Programme erforderlich sind, welche in der Maschine gewöhnlich ablaufen. Außerdem ist bei dem erfindungsgemäßen System ein anderer Teil des Speichers in η Unter-Bereit ·„ unterteilt und jeder Unter-Bereich ist für einen verschiedenen Pufferspeicher reserviert. Die einzelnen Unter-Bereiche können beispielsweise so gewählt sein, daß sie, um einen Wert zu nennen, 100 6-stellige Zeichen aufnehmen können. Der erste Teil, Aq, A₁ der Speicheradresse der einzelnen Unter-Bereiche bezieht sich auf die Abtasterstellung.

Der Abtaster des vorliegenden Systems besteht aus einem binären oder andersartigen Zähler und einem Decoder. Der decodierte oder entschlüsselte Zählwert wird nicht nur zur Auswahl eines abzufragenden Pufferspeichers, sondern auch als

909832/ 1 061:

147*062

die Zeichen Aq und A₁ der vier zur Adressierung des Speichers dienenden Zeichen verwendet. In der Praxis wird der Code, der durch den Abtaster der Steuereinheit erzeugt wird, durch einen Binär-Dezimal-Konverter in zwei Dezimaleeichen Aq, A₁ umgesetzt, wie noch genauer erläutert werden wird.

Wenn der Abtaster in der Steuereinheit 10 ein Bereit-Signal eines Pufferspeichers wahrgenommen hat, hält er an der Abtaststellung des betreffenden Pufferspeichers an. Der vom Abtaster erzeugte Code wird durch den Binär_Dezimal-Decoder in die Zeichen A_Q, A₁ umgesetzt. Der Rest der Adresse im Speicher ist die feste Adresse 00, 01. 00 und 01 sind die ersten zwei Plätze in den einzelnen Unterbereichen des Speichers. Angenommen, der Abtaster halte am Pufferspeicher 38 an, und der Speicher-Unterbereich 3800, d.h. die Speicherplätze 3800 bis 3899, seien für den Pufferspeicher 38 reserviert. Die Adresse, die dann erzeugt wird, lautet: Aq=3» A₁=S, A₂=OO, A₅=OL

In den Plätzen 00, 01 der einzelnen Speicher-Unterbereiche sind die Adressen innerhalb des betreffenden Unterbereiches gespeichert, in denen das nächste Zeichen zu speichern oder aus denen das nächste Zeichen zu entnehmen ist. So kann beispielsweise im Speicherplatz 3800 das Zeichen 6 (000110) und im Speicherplatz 3801 das Zeichen 2 (000010) gespeichert sein. Dies bedeutet für den Fall, daß der Pufferspeicher 38 ein Eingangspufferspeicher ist und ein Zeichen in den Schnellspeicher übertragen werden soll, daß das

909832/106*

Zeichen in den Speicherplatz 62 des Speicherunterbereiches 3800 übertragen wird, also in den Speicherplatz 3862.

Bei dem vorliegenden System sind außerdem in festen Plätzen (02 und 03) innerhalb jedes einzelnen Speicherunterbereiohes zwei aus 6 Bits bestehende Befehlszeichen I-,, I₂ gespeichert. Diese Zeichen geben an, welche Operationen mit dem Pufferspeicher ausgeführt werden sollen, also etwa, ob ein Zeichen von einem Pufferspeicher in das Speicherwerk oder umgekehrt übertragen werden soll. Die Anzahl der Befehle kann im allgemeinen so groß wie die Anzahl der Binär-Kombinationen aein, die bei den Befehlsbits möglich sind. Zur Feststellung der speziellen Kombination kann eine Decodiereinrichtung verwendet werden. Aus Gründen der Zweckmäßigkeit und der Vereinfachung der Beschreibung werden jedoch ein Teil der I-Bits individuell als Kommandos (Operationen, die mit einem Datenzeichen auszuführen sind) und ein anderer Teil individuell als Anzeige, also Angabe des Status (z.B. ob fertig oder nicht) der verschiedenen Operationen bezeichnet. Da es sechs I₁-BItS und sechs Ig-Bits gibt, beträgt die Gesamtzahl der Kommandos und Anzeigen bei dem vorliegenden Beispiel zwölf. Die I-Bits werden während des ablaufenden Maschinenprogramms wahrgenommen. Eines der I₁-Bits kann beispielsweise ein Kommando sein, in der Steuereinheit 10 die Parität eines in den Speicher der verarbeitenden Maschine zu übertragenden Zeichens zu prüfen, bevor das betreffende Zeichen übertragen wird. Wenn das Zeichen nioht die richtige Parität hat, zeigen dies die Steuer-

909832/1061

U74062

kreise in der Steuereinheit 10 der Datenverarbeitungsmaschine auf irgendeine Weise an. Eine praktische Möglichkeit besteht beispielsweise darin, daß das Zeichen, wenn seine Parität falsch ist, nicht im Schnellspeicher gespeichert wird, sondern daß statt dessen ein Octalzeichen 5Y₈ (101111) gespeichert wird und daß eine "1" für das entsprechende Bit der I₂-Bits gespeichert wird, um diese Tatsache anzuzeigen.

TJm ein anderes Beispiel zu geben, können auch gewisse Bits des !..-Zeichens der Steuereinheit befehlen, zu bestimmen, ob ein in den Speicher der Datenverarbeitungsmaschine zu übertragendes Zeichen das "K-te"-Zeichen ist. Bei dem K-ten-Zeichen kann es sich um ein Zeichen handeln, das das letzte Zeichen einer in einem Speicherunterbereich zu speichernden Nachricht sein soll. Wie erwähnt, sollen die einzelnen Unterbereiche des Speichers bei dem vorliegenden praktischen Beispiel jeweils einhundert Speicherplätze umfassen. Diese Plätze gehen von 00 bis 99· In den Plätzen 00 und 01 sind die Adressenzeichen Ap- bzw. A* gespeichert. Die Plätze 02 und 03 nehmen die Befehls- und Anzeigezeichen (im folgenden Instruktionszeichen) I₁ bzw. I₂ auf. Ein oder mehrere andere Speicherplätze können für Programmzwecke reserviert sein. Der Rest steht für Daten zur Verfügung. Es kann also gewünschtenfalls etwa der 83· Speicherplatz als K-ter-Speicherplatz gewählt werden, wenn eine Nachricht aus 80 Zeichen vorliegt. Wenn die Steuereinheit 10 feststellt, daß ein gerade in einen bestimmten Unterbereich des Speichers übertragenes

909832/1061

-H-

Zeichen im K-ten oder 83· Zeichenplatz des betreffenden Unterbereiches gespeichert wird, setzt die Steuereinheit eine" 1 "in die Adresse, im selben Unterbereich, die für das entsprechende I-Bit (hier das Bit I₂ 2 ) reserviert ist. Zu gegebener Zeit nimmt die Datenverarbeitungsmaschine dieses Bit wahr und leitet ein Unterprogramm ein, durch das der gesamte Inhalt des betreffenden Speicherbereiches in einen anderen Teil des Speichers übertragen wird. Durch das Unterprogramm können außerdem die gespeicherten Zeichen A₂, A, von 83 in 04- geändert werden, dabei ist 04 der erste Speicherplatz in dem betreffenden Unterbereich des Speichere, der für Daten zur Verfugung steht. Das Unterprogramm kann auch den Wert des Anzeigebits I₂ 2 wieder auf "0" ändern, sodaß der betreffende Unterbereich mit der Aufnahme weiterer Zeichen beginnen kann. Auf die Vorgänge beim Unterbrechen eines laufenden Programms zur Einleitung eines Unterprogramms wird später noch etwas näher eingegangen.

Wieder zwei andere Bits des I₁-Zeichens können eine Prüfung veranlassen, ob ein Datenzeichen den Beginn oder das Ende einer Nachricht angibt. Hierfür werden spezielle Zeichen, die als "Harkierungszeichen" bezeichnet werden sollen, verwendet. Beim Eintreffen eines entsprechenden Markierungszeichens speichert die Steuereinheit 10 in dem Platz für das entsprechende Bit des Ir>-Zeichens im Speicher eine "1". Die Datenverarbeitungsmaschine nimmt diese Bits in geeigneten kurzen Intervallen innerhalb eines Programms wahr

909832/ 1061

und leitet, wie beim Empfang des K-ten-Zeichens ein Unterprogramm ein, das dem betreffenden Zustand Rechnung trägt. Eine Anzahl von speziellen Beispielen für Operationen, die durch I-Bits veranlaßt werden, wird in Verbindung mit Fig.9 noch näher erläutert.

Die Arbeitsweise des vorliegenden Systems ist in Figur 3 anhand eines Funktions- oder Strömungsdiagramms dargestellt. Der Abtaster soll von einem Pufferspeicher zum nächsten schalten, wie durch den Block 14 dargestellt ist. Wenn der abgefragte Pufferspeicher nicht bereit ist, Daten in den Schnellspeicher zu übertragen oder aus diesem aufzunehmen, schaltet der Abtaster auf den nächsten Pufferspeicher weiter. Wenn der abgetastete Pufferspeicher bereit ist, hält der Abtaster an diesem Pufferspeicher an. Auf das Anhalten des Abtasters folgt ein Speicherunterbrechungeintervall und der Speicher wird durch die vier Zeichen Aq, A₁, 02, 03 adressiert, wobei sich Aq, A₁ auf den Speicherunterbereich, der dem Pufferspeicher, an dem der Abtaster angehalten hatte, und 02, 03 sich auf die festen Plätze in dem Unterbereich, in dem die Instruktionszeichen I₁, I₂ gespeichert sind, beziehen. Während dieses Speicherunterbrechungsintervalls werden die Zeichen I₁, I₂ aus den angegebenen Plätzen herausgelesen. Diese Zeichen geben entweder an, daß bestimmte Operationen auszuführen sind oder daß der Speicher zu dem betreffenden Zeitpunkt keine Information von dem Pufferspeicher annehmen oder an diesen abgeben kann.

909832/1061

H74062

Der letzterwähnte Zustand ist durch die Linien 16, 20 angegeben. Die Bezeichnung I₁, I₂ .OK gilt für die Linie 16. Im letztgenannten Falle können die Zeichen I₁, I« eine Modifikation erfordern, was dann in der Steuereinheit 10 geschieht, wie durch den Block 18 angedeutet ist. Wenn diese Zeichen andererseits keine Modifikation erfordern, wird der Steuereinheit ein Signal zum Weiterschalten des Abtasters zugeführt, dieser Zustand ist durch die Linie 20 angedeutet. Im letztgenannten Falle werden die Zeichen I₁, Ip selbstverständlich vor dem Weiterschalten des Abtasters, d.h. während desselben 7/us dauernden Speicherunterbrechungeintervalls in den Speicher rückgespeichert oder regeneriert.

Nachdem die Zeichen I₁, I₂ aus dem Speicher herausgelesen worden sind, kann der nächste Schritt für die Steuereinheit darin bestehen, bestimmte durch I₁, I₂ angegebene Operationen durchzuführen. Dieser Schritt ist durch den Block 22 dargestellt. Nachdem diese Operationen beendet sind, kann eine Modifikation der Zeichen 1^₁ I₂ erforderlich sein, was durch den Block 18 angedeutet ist, oder die I-Zeichen können angeben, daß die Adressenzeichen A₂, A* aus dem Speicher herausgelesen werden können. Im letztgenannten Falle wird der Speicher durch Aq, A₁, 00, 01 adressiert. 00, 01 ist der Platz im Speicherunterbereich Aq, A₁, in dem sich die wirkliche Adresse A₂) A? befindet. Die Zeichen A₂, A, werden herausgelesen und im Adressenregister des Speichers gespeichert, wie durch den Block 24 angedeutet ist. Das

909832/1061

Herauslesen der Adresse A₂, A, erfolgt während eines Speicherunterbrechungscyclus, der auf den folgt, während dessen die Zeichen I., , Ip herausgelesen wurden. Wenn beispielsweise der Speicherunterbrechungscyclus 1 pro 4 beträgt und wenn , beginnend zum Zeitpunkt 0, das Abfragen von I₁, I₂ während des Intervalles von 0 bis 7/US durchgeführt wird, werden also A₂, A, während des Intervalles von 28 bis 35/us herausgelesen.

Nachdem A₂ und A, herausgelesen und im Speicheradressenregister gespeichert worden sind, wird das Datenzeichen während des nächsten Speicherunterbrechungszyklus, also der 7/U3 dauernden Zeitspanne zwischen 56 und 63/us, vom Schnellspeicher in den Pufferspeicher (wenn dieser ein Auagangspufferspeicher ist) oder vom Pufferspeicher in den Schnellspeicher (wenn der Pufferspeicher ein Eingangspufferspeicher ist) übertragen. Diese Vorgänge sind durch den Block 26 angedeutet.

Unter gewissen Umständen kann es zu diesem Zeitpunkt erforderlich sein, I₁ und Ip zu modifizieren, wie durch die Linie 28 angegeben ist. Gewöhnlich wird es jedoch notwendig sein, A₂, A-z zu modifizieren, beispielsweise indem die durch diese Zeichen dargestellte Dezimalzahl um eine Einheit vergrößert wird, außerdem kann noch eine Modifikation von I₁ und Ip erforderlich sein. Dies ist durch die Blöcke 30 und 18 versinnbildlicht. Beim nächsten Programmunterbrechungsintervall werden die modifizierten Zeichen Ap, A, in den Schnellspeicher

909832/1081

rückgeapeichert, wie durch den Block 32 angegeben iat. Anschließend werden I.. , I₂ in den Schnellapeicher zurückgespeichert, gegebenenfalls nachdem sie vorher modifiziert werden, was durch 18, 34, 36 dargestellt ist. Anschließend wird ein Signal erzeugt und dem Abtaster zugeführt, das diesen wieder in Betrieb setzt und von Pufferspeicher zu Pufferspeicher weiterschalten läßt.

In Figur 4 ist ein Eingangspufferspeicher dargestellt. Ausgangspufferspeicher und Eingangs-Ausgangs-Pufferspeicher sind ähnlich aufgebaut und arbeiten entsprechend, sodaß sie nicht besonders erläutert werden. Dem Pufferspeicher werden Eingangssignale serienmäßig Bit-weise an den Klemmen 50, 51 einer Eingangseinheit zugeführt. Diese Eingangseinheit ist irgendeine Anordnung, die die auf irgendeine Weise codierten Eingangssignale in binäre Signale umsetzt, die auf einer Ausgangsleitung 53 auftreten. An die Leitung 53 ist ein Inverter 55 angeschlossen, der an eine Leitung 54 die Komplemente der ihm zugeführten Signale liefert.-Die binären Signale ) aus den Leitungen 53, 54 werden den Dateneingängen eines 7-stufigen Schieberegisters 70 zugeführt, das in der Lage ist, die 7 ein Zeichen bildenden Bits zu speichern. Das Schieberegister ist anfänglich zurückgestellt und speichert dann nur Null.

Die Leitung 53 ist außerdem mit einem Spannungssprung- oder Flankendetektorkreis 56 verbunden, der aus einem monostabilen Multivibrator oder einem' Schmidt-Triggerkreis

909832/1061

U7A062

bestehen kann. Wenn das erste Signal eines aus 7 Bits bestehenden Zeichens wahrgenommen wird, (Figur 5 sseigt, daß dieses Startsignal immer eine "1" ist und den Bit-Zeiohen vorangeht) löst das auf einer Leitung 57 auftretende Detektorausgangssignal einen Rechteckschwingungsgenerator 58 aus. Auf einer Leitung 59 tritt dann eine Rechteckschwingung auf, aus der der Taktimpulsgenerator 60 Impulspaare T₁ und T₂ erzeugt. Bei jedem Zyklus der Rechteckschwingung entsteht dabei ein Impulspaar T₁, Tg.

Der Impuls T₁ wird einer Vorschubklemme des Schieberegisters, das die über die Leitungen 53, 54 zugeführten Dateneingangssignale speichert, zugeführt. Der Impuls T₂ wird einer Triggerklemme einer ersten Stufe 61 eines aus drei Stufen 61, 62, 63 bestehenden Zählers zugeführt; die Stufen sollen anfänglich alle auf Null stehen. Die Zählerstufen können durch Flipflop gebildet werden und mit einer ¹¹1 "-Ausgangsklemme aller drei Flipflop des Zählers ist ein UND-Gatter 64 verbunden, das auf den Binärzahlwert 111 anspricht. Dieser Zählwert tritt auf, nachdem 7 Taktimpulspaare erzeugt worden sind. Das UND-Gatter 64 löst dann einen zweiten Taktimpulsgenerator 65 aus. Der Taktimpulsgenerator erzeugt, wenn er ausgelöst worden ist, eine Folge von drei Taktimpulsen R₁, S und R₂. Der Impuls R₁ stellt ein 7-stufiges Speicherregister 79 zurück. Der Impuls S macht UND-Gatter bis 77 anspreohbereit, diese Gatter verbinden die 1-Ausgangsklemmen des Schieberegisters 70 mit den Setz-Eingangsklemmen

909832/1061

U74062

des Speicherregisters. Die im Schieberegister 70 gespeicherten Daten werden also in das Speicherregister 69 übertragen. Der Impuls S setzt außerdem ein "Bereit"-PIipflop 87. Der Impuls R₂ wird a) der Rückstellklemme des Schieberegisters zugeführt, um dessen sämtliche Stufen auf Null zurückzustellen; außerdem b) der Rückstellklemme des»dreistufigen Zählers 61, 62, 63, wodurch dieser auf Null zurückgestellt wird, und c) der Rückstellklemme des Rechteck-Schwingungsgenerators 58. Hierdurch werden diese Teile des Eingangspufferspeichers in die Lage versetzt, das nächste aus 7 Bits bestehende Zeichen aufzunehmen.

Figur 5 zeigt den zeitlichen Ablauf der Vorgänge bei einem aus 7 Bits bestehenden Zeichen. Die Zeichen können jeweils synchron oder' asynchron auftreten. Bei dem dargestellten, aus 7 Bits bestehenden Zeichen, treten die Eingangssignale an den Klemmen 50, 51 in 8 serienmäßig folgenden Bit-Perioden auf. Das Signal in der ersten Bitperiode ist immer eine "1" und bezeichnet den Beginn eines Zeichens. Die Wahrnehmung und die Inbetriebsetzung des Rechteck-Schwingungsgenerators 58 erfordert eine Bitdauer. Die Frequenz der Rechteckschwingung (zweite Kurve in Fig.5 von-oben) auf der Leitung 59 entspricht der Bitperiode, die positiven Teile der Rechteckschwingung treten jedoch im mittleren Teil der einzelnen aufeinanderfolgenden Bitperioden auf. Die Polarität der Eingangssignale auf den Leitungen 50, 51 wird durch die Impulse T₁ in den folgenden 7 Bit-Perioden abgetastet,

909832/1Q·*

U74062

um die Einsen und Nullen des Zeichens festzustellen. In Fig.5 ist die Bitfolge 0100110 dargestellt, diese Folge wird im Schieberegister 70 gespeichert. Wenn die 7-Bits gezählt und durch das UND-Gatter 64 wahrgenommen worden sind, wird eine Folge von Rp S- und Rg-Impulsen erzeugt. Die "1"-Ausgangsklemmen des Speicherregisters 79 der Figur 4 sind über UND-Gatter 80 bis 86 mit einer Datensammelleitung 93 verbunden, die ihrerseits an die Steuereinheit 10 (Figur 2) angeschlossen ist. Der zweite Eingang der UND-Gatter 80-86 ist ein TCU-Lesesignal, das durch die Steuereinheit 10 an eine Klemme geliefert wird. Das TCU-Lesesignal wird außerdem der Rückatellklemme R des Bereit-Flipflops 87 zugeführt. Die 1-Ausgangsklemme des Bereit-Flipflops ist mit einer Bereitklemme 102 verbunden. Ein Bereitsignal zeigt der Steuereinheit 10 an, daß ein Zeichen bereit ist, in den Speicher der Datenverarbeitungsmaschine übertragen zu werden, und daß die Steuereinheit ein TCU-Lesesignal erzeugen muß, bevor das nächste Zeichen angesammelt worden ist. Das UND-Gatter 88, das mit dem 1-Auegang des Bereit-Flipflops verbunden und durch den Impuls R₁ getastet wird, liefert ein Alarmsignal. Dieses Signal wird einer Alarmklemme 100 zugeführt und zeigt an, daß das im Speicherregister. 79 gespeicherte Zeichen von der Steuereinheit noch nicht herausgelesen worden ist, obwohl schon das nächste Zeichen vom Schieberegister 70 in das Speicherregister geleitet wurde.

Wenn die Steuereinheit 10 der Figur 2 bereit ist, das Zeichen aufzunehmen, liefert sie das TCU-Ieseaignal an die

909032/1Ot)

Eingangsklemme 94. Wie Fig.7 zeigt, kann das Zeichen der Steuereinheit 10 über die Datenleitung 93 als statisches Signal zugeführt werden. Während eines bestimmten Speicherunterbrechungssignals gelangt dieses Zeichen, wie Pig.7 zeigt, über Austauschgatter 163 in das Speicherregister und in das Schnellspeicherwerk des 301-Computers.

Figur 6 zeigt einen 16-stelligen Abtaster in der Steuereinheit 10. Der Abtaster enthält ein Eingangs-Flipflop 110. Der Setzklemme des Flipflops kann ein Abtaststopsignal SS und der Rückstellklemme ein Abtaststartsignal SC zugeführt werden. Die O-Ausgangsklemme des Flipflops 110 liefert ein Vorbereitiingssignal an ein UND-Gatter 112 und 16 zusätzliche UND-Gatter, von denen jedoch nur die drei Gatter 1H, 116, 118 dargestellt sind. Das Ausgangssignal des UND-Gatters 112 Wird der Triggerklemme eines Ringzählers 120, 122, 124, 126 zugeführt. In der Praxis muß der Ringzähler mindestens so viel Stufen enthalten, daß alle Stellungen abgetastet werden können. Im vorliegenden Falle, für den 16 Stellungen angenommen wurden, ist ein Ringzähler mit 4 Stufen dargestellt. Die 1- und 0-Ausgänge der den Ringzähler bildenden Flipflops sind in den 16 verschiedenen Permutationen (16 verschiedenen

die
Coden)/bei 4 Binärzeichen möglich sind, mit den Eingängen der 16 UND-Gatter 114-118 verbunden. Die 1- und 0-Ausgänge der Flipflops sind außerdem an eine Codierstufe 128 angeeohlossen.

Die Ausgänge der 16 UND-Gatter 114-118 sind jeweils

808832/1011

mit einem verschiedenen von 16 anderen UND-Gattern verbunden, von denen nur die Gatter 130, 132, 134 dargeatellt sind. Der zweite Eingang der jeweiligen UND-Gatter 130-134 ist, wie angegeben, daa Bereitsignal von den verschiedenen Pufferspeichern. Die Ausgänge der UND-Gatter 130-134 sind mit einem ODER-Gatter 138 verbunden.

Zur Erläuterung des Betriebes des in Figur 6 dargestellten Abtasters soll zuerst angenommen werden, daß kein einziger Pufferspeicher bereit ist. In diesem Falle liegt an den Bereit-Auagangsleitungen der einzelnen Pufferspeicher jeweila eine Null, sodaß keines der UND-Gatter 130-134 anspreohbereit iat. Ea aei außerdem angenommen, daß der Rucksteilklemme dee Flipflops 110 ein Abtaststartsignal SC zugeführt worden ist, das von einem Kommandoimpuls von der Datenverarbeitungsmaschine abgeleitet sein oder aus Operationen, wie sie durch die Linien 20, 34 oder 38 in Figur 3 versinnbildlicht sind, resultieren kann. Hierdurch tritt an der O-Ausgangsklemme des Flipflops eine 1 auf und das UND-Gatter 112 ist ansprechbereit. Der zweite Eingang des UND-Gattera besteht aus Uhrimpulaen von der Datenverarbeitungamaachine, die der Klemme 140 zugeführt werden. Die Folgefrequenz dieser Impulse ist nicht richtig, für die vorliegende Beschreibung soll jedoch angenommen werden, daß ihr Abstand 7/US beträgt. Das UND-Gatter 112 liefert dann alle 7/US einen Ausgangsimpuls, wobei der Ringzähler 120, 122, 124, 126 um einen Zählschritt weitergeschaltet wird. Die UND-Gatter 114-118

909832/1081

U7A062

werden alle durch die auf der Leitung 141 auftretende 1 anspreohbereit gemacht. Das UND-Gatter 114 ist mit den O-Ausgangsklemmen aller Flipflops angeschlossen, es spricht auf die Code-Kombination 0000 an. Während der ersten 7/us ist also das UND-Gatter 114 aufgetastet und auf der Leitung erscheint ein'1-Wahlsignal. Der Pufferspeicher 1 ist jedoch nicht bereit, sodaß auf der 1-Bereit-Leitung kein Signal ersaheint. Das UND-Gatter 130 ist daher gesperrt und das ODER-Gatter 138 liefert kein Abtaststop-Ausgangssignql SS.

Der ersteUhrimpula an der Klemme 140 schaltet den Zähler auf 0001. Bei diesem Zählwert spricht das UND-Gatter 116 an und liefert ein 2-Wahlsignal auf der Leitung 142. Der Pufferspeicher 2 ist jedooh nicht bereit, sodaß das UND-Gatter 132 kein Ausgangssignal liefert. Dies geht so weiter, wobei die folgenden UND-Gatter 114» 116 usw< und schließlich das letzte UND-Gatter 118 ansprechen. Der Zähler schaltet dann zurück auf das UND-Gatter 114, sodaß dieses wieder anspricht, und dies geht so weiter, so lange kein Pufferspeicher bereit ist.

Es sei nun angenommen, daß der Pufferspeicher 2 in seinem 7-stufigen Speicherregister 79 (Figur 4) ein Zeichen gespeichert hat. Wenn dies der Fall ist, erscheint ein "Bereit-2-Signal" auf der Ausgangsleitung 102, das das UND-Gatter 132 ansprechbereit maoht. Wenn der Ringzähler auf den Zählwert 0001 weitergeschaltet wird, erzeugt das UND-Gatter auf der Ausgangsleitung 142 eine 1. Hierdurch spricht das

909832/1081

U7A062

UND-Gatter 132 an und liefert eine 1 an das ODER-Gatter 138, das seinerseits ein Abtaststopsignal SS liefert, das zurück zur Setzklemme des Flipflops 110 geleitet wird. Das Vorbereitungssignal auf der Leitung 141 wird dadurch 0 und das UND-Gatter 112 sowie die 16 UND-Gatter 114...118 werden gesperrt. Der Ringzähler bleibt dann stehen und liefert dauernd die Code-Kombination 0001, die den Pufferspeicher 2 kennzeichnet.

Die vom Ringzähler erzeugte Gode-Kombination entspricht dem Teil Aq, A₁ der Adresse im Schnellspeicher. Mit anderen Worten gesagt, entspricht der Zählwert dem Speicherbereich, also den 100 Zeichenspeicherplätzen, die für den Pufferspeicher 2 reserviert sind. Bei dem hier vorausgesetzten Computer besteht eine Speicheradresse jedoch aus 4 Dezimalzeichen. Es ist daher erforderlich, die am Ausgang des Ringzählers liegende Binärzahl in zwei Dezimalzahlen umzusetzen. Dies geschieht duroh die Binär-Dezimal-Codieratufe 128.

Zur Vereinfachung der Erläuterung ist der Ringzähler in Figur 6 mit nur 4 Stufen dargestellt. In der Praxis hat der Ringzähler mindestens 7 Stufen, da 2' = 128 ist. Mit anderen Worten gesagt, muß die Stufenzahl des Ringzählers so groß sein, daß er Binärzahlen bis mindestens (dezimal) 100 erzeugen kann. Bei der Binär-Dezimal-Codierstufe 128 handelt es sich um eine bekannte Schaltungsanordnung und ihr spezieller Aufbau ist hier ohne Bedeutung..Sie dient zur Umsetzung einer Binär-Code-Kombination, z.B. der Code-Kombination 0110110 (was dezimal 54 entspricht) in die binär-oodierten Dezimal-

909832/10·*

H74062

zeiohen entsprechenden Wertes, nämlich 0101, 0100, was dezimal 54 ist. Es soll auch darauf hingewiesen werden, daß die binär«, codierte Adresse der hier vorausgesetzten speziellen Datenverarbeitungsmaschine 6 Bits für A_Q und 6 Bits für A₁ enthält. Die beiden höchsten Stellen der Dezimalzeichen A₀ und A₁ sind daher immer 0.

Figur 7 zeigt einen Teil dea Sohnellspeichers oder Speicherwerkes, der Datenverarbeitungsmasohine mit den zugehörigen Kreisen. Viele dieser Kreise sind konventionell und erfordern daher keine nähere Erläuterung. Die Uhr- oder Taktkreise und unwesentliche Einzelheiten, die für das Verständnis der vorliegenden Erfindung nicht wichtig sind, wurden daher weggelassen.

Das Speicherwerk enthält ein A-Adressenregister 150 zur zeitweiligen Aufnahme der Speicheradresse. Es ist mit einer Adressenleitung 152 verbunden, die an ein Speicheradressenregister 154 und einem Ag-» A^-Inorementkreis 176 verbunden ist. Das Speicheradressenregister ist mit einem Speicheradressendeooder 156 verbunden, der seinerseits an einen Schnellspeicher 158 angeschlossen ist. Der Schnellspeicher ist mit einem Speicherregister 160 und dieses mit einer Datenleitung 162, bei der es sich um eine Zweizeiohen-Leitung handelt, verbunden. Die Datenleitung 162 ist außerdem an die I₁-und Ig-Register 164 bzw. 166 angeschlossen. Die I-Register sind ihrerseits mit verschiedenen Erkennungskreisen 168, I₁- und Ig-Modifikationskreisen 170 und Prüfkreisen

909832/1011

U74062

verbunden. Die Erkennungs- und Prüfkreise sind an Operationssteuerkreiae 174 angeschlossen. Die Adressenleitung 152 ist über einen Austauschkreis 182 mit der Datenleitung verbunden. Der Austauschkreis besteht aus einem Satz von UND-Gattern, die die eine Leitung mit der anderen in einer oder beiden Richtungen verbinden. Das Durchschalten der Gatten wird duroh Signale auf in Fig. 7 nicht dargestellten Wahlleitungen bewirkt und eeitlioh gesteuert. Die Austauschweise sind in Figur 9 genauer dargeetellt und werden später noch näher erläutert .

Wenn im Betrieb der in Figur 7 dargestellten Anlage der Abtasteähler der Steuereinheit an einem speziellen Pufferspeicher anhält, wird die von der Codierstufe 128 (Figur 6) erzeugte Dezimaladresse dem A-Adressenregister 150 zugeführt. Gleichzeitig wird im A-Adressenregiater eine Code-Kombination gespeichert, die die Adressensätze 02, 0? angibt. Wenn der Schnellspeicher 158 beim nächsten Speioherunterbrechungsintervall für einen Zugriff bereit ist, wird die im A-Adressenregister 150 gespeicherte Adresse über die Adressenleitung 152 in das Speicheradressenregister 154 übertragen. Der Speicheradreasendeooder entschlüsselt diese Adresse und gibt sie an den Schnellspeicher 158 weiter. Das Speicherregister 160 liest darauf die I-Zeichen I₁ und I₂ aus den Plätzen Aq, A₁, 02, 03 heraus und speichert diese I-Bits in den I₁- und Io-Registern 164, 166. Die Kreise 168, 170, 172 führen darauf bestimmte, durch die I-Bits angegebene Operationen aus. Einige spezielle

909832/1061

dieser Operationen, die typisch sind, werden weiter unten in Verbindung mit Figur 8 und 9 näher diskutiert.

Wenn die verschiedenen Steuerkreise aufgrund der oben erwähnten Operationen anzeigen, daß der Sohnellspeioher in der Lage ist, ein Zeichen von dem.Pufferapeioher aufzunehmen oder an diesen abzugeben, liefert der Kreis 180 während dee nächsten Unterbrechungsintervalles die Adresse 00, 01 an das A-Adreaeenregister. Sie Adresse Aq, A₁, 00, 01 wird anschließend vom A-Adressenregiater über die Adressenleitung in das Speioheradreaaenregiater 154 tibertragen. Sie wird dann durch den Speioheradreaeendeooder 156 entschlüsselt und daa Speioherregister liest den Inhalt der Adresse A_Q, A₁, 00, 01 aus dem Speicher heraus. Die herausgelesene Information iat der wirkliche. Wert von A₂I A», d.h. der Plate im Speicherbereich Aq, A₁, in dem daa näohate Zeichen gespeichert oder von dem daa nächste Zeichen herausgelesen werden soll. Ag» A, kann beispielsweise irgendeine Zahl, wie 49% sein, die angibt, daß daa nächste Zeiohen im Speicherplatz 49 de« betreffenden Unterbereiches Aq, A₁ gespeichert oder von diesem Platz herausgelesen werden soll. Das k.^% AyZeiohen wird über den Austausohkreis wieder zum A-Adreesenregister 150 und später zum Speicheradresaenregiater 154 zurückgeleitet, sodaß im Speicheradressenregister nun die Adresse Aq, A₁, A₂, A, gespeichert ist.

Während des nächsten Speicherunterbreehungsintervalles liefert der Speicheradreaaendecoder die obige Adresse an den

909832/1061

_ 29 -

Schnellapeioher. Angenommen, ea aei ein Zeichen im Speicher zu apeichern. Dieaea Zeichen eracheint auf der Datenleitung und gelangt über den Auatauachkreia 163 zu einem der beiden Zeichenleitungen 162, je nachdem ob die Adrease Aq, A-,, Ap» A, gerade oder ungerade iat. Von der Leitung 162 gelangt daa Zeichen dann zum Speicherregiater 160 und von dort zur Adreaae Aq, A-], Ap» A-2, die durch den Speicheradreaaendecoder 156 angegeben wird.

Der A₂-* Α,-Modifikationakreia kann beiapielaweiae einen Incrementkreia 176 enthalten. Wenn daa zu apeichernde Zeichen im Platz 49 geapeichert iat, ändert der Kreia 176 die Adreaae Ap» A,in 50, ao daß daa nächate Zeichen, daa ankommt, im Platz 50 dea Speicherunterbereichea A_Q, A-, geapeichert wird.

Tlenn. von der Möglichkeit einer Modifizierung von Ap, A~ Gebrauch gemacht wird, werden Adreaaenzeichen 04 von dem 04-Generatorkreia 179 auf die Datenleitung 162 anatatt zum Auatauach 182 geliefert. Dieae Operation bewirkt, daß der laufende A₂, Α,-Wept wieder auf aeinen uraprünglichen Wert geändert wird. Dieaer Kreia iat in Figur 9 genauer dargeatellt.

Während dea nächaten Speicherunterbrechungaintervalla liefert daa A-Adreaaenregiater 150 nochmala die Adreaae A_QI A-,, 00, 01 an daa Speicheradreaaenregiater 154. Zu dieaem Zeitpunkt liefert der Modifizierungakreia 176 die modifizierten Ap-> A^-Zeiohen an den Speicher, aodaß dieae modifizierte Adreaae in den Plätzen 00, 01 geapeiohert wird.

909832/1061

Während des nächsten Speicherunterbrechungsintervalles adressiert das A-Adressenregister wieder das Speicherregister mit der Adresse A_Q, A₁, 02, 03. Zu diesem Zeitpunkt liefert der I₁, I₂-Modifizierungskreis 170 die Zeichen I₁ und Ig über die Datenleitung 162 und das Speicherregister 160 an den Platz Aq, A₁, 02, 03 im Schnellspeioher. Eine typische Modifikation von I₁, I₂ wird in Kürze in Verbindung mit Figur 9 erläutert. * ·

Mit der Rückspeicherung von I₁ und I« in den Schnellspeicher sind die fünf Unterbreohungszyklen beendet, die erforderlioh sind, um ein Zeichen von einem Pufferspeicher in den Schnellepeicher zu übertragen oder umgekehrt. Anschließend liefert ein in Kürze erläuterter Kreis ein Abtaststartsignal SC, das der Rucks Seilklemme des Flipflope 110 (Figur 6) zugeführt wird. Dies bewirkt, daß der Abtaster in der Steuereinheit wieder fortfährt, in Intervallen von 7/US von Pufferspeicher zu Pufferspeicher weiterzueehalten.

In der Tabelle der Figur 8 sind typische Operationen aufgeführt, wie sie den I₁- und Ip-Zeichen zugeordnet sein können. Für diese Darstellung sind die 6 Bits des !..-Zeichens und die letzte zählende Stelle 2 des Ig-Zeichens Kommandos oder Befehle und die restlichen 5 Bits des ^-Zeichens sind Anzeigen oder Meldungen. Es war erwähnt worden, daß die I₁, In-Bits aus den Speicherplätzen 02, 03 im Maschinenspeicher herausgelesen und den I₁- und Ig-Registem in der Steuereinheit 10 der Figur 2 gespeichert werden, wenn der Abtaster

909832/1081

U74062

- 51 -

bei einem Pufferspeicher anhält. Die Werte dieser Bits, kombiniert mit den Zustandesignalen (interface signals), wie "Alarm", "Bereit" usw. (siehe unten rechts in Figur 4) zwischen der Steuereinheit und den Pufferspeichern, bestimmen die für den betreffenden Puffer auszuführenden Operationen und ihre Folge. Ee war bereite erwähnt worden, daß das Programm in der Datenverarbeitungemasohine Zugang zu diesen Bits duroh interne Rang- oder Reihenfolge-Code hat und damit die I-Bit-Kombinationen jederzeit ändern kann.

Wie aus Figur θ ereichtlioh ist» befiehlt das I₁, 2 -Bit, wenn ·β "Ο" let, der Steuereinheit, Daten von den Pufferspeichern in die Datenverarbeitungsmaschine zu übertragen und, wenn es "1ⁿ ist, Daten, die in einem Unterbereich des Speichers der Datenverarbeitungemasohine gespeichert sind, in den Pufferspeicher au übertragen. Dieses Bit ist besondere nützlioh, wenn ein Pufferspether ein Zweiweg-Puffer ist, d.h. ein Pufferspeicher, der sowohl in die Datenverarbeitungsmasohine ■enden alt auch von ihr empfangen kann. Bei Einweg-Pufferspeichern, d.h. einem reinen Eingangspufferspeioher oder einem reinen Ausgangepufferspeicher, soll der Wert dieses Bits immer gleioh bleiben, d.h. es soll für einen reinen Eingangspuff er spei eher den Wert ¹¹O" und für einen reinen Ausgangspuff erspeioher den Wert "1" haben. Das Bit I₂, 2 zeigt, wenn es "0" ist an, daß der Unterbereich für den betreffenden Pufferspeicher arbeitsbereit ist, während der Wert "1" angibt, daß der Unterbereich nicht bereit ist, irgendeine

909832/1011

■- 32 -

Operation auszuführen. Dieses Bit kann durch die Steuereinheit 10 zu "1" gemaoht werden, wenn ein Alarmzuatand eintritt und verhindert dann ein Weiterarbeiten des betreffenden * Pufferspeicherβ. Dieses Bit kann außerdem auch durch das Programm der Datenverarbeitungsmasohine zu ^W1^M gemaoht werden, um aus irgendeinem Grunde den Verkehr zwischen der Datenverarbeitungsmaschinis und dem Pufferspeicher zu beenden.

15 · '

Die Bits 2 bis 2 der Zeichen I^ und I₂ stehen miteinander in Beziehung« Im allgemeinen stellt das I₁-BIt ein Kommando für die Steuereinheit dar, eine bestimmte Funktion durchzuführen, z.B. einen Prüfvorgang oder einen Erkennungsvorgang, und das entsprechende I₂-Bit zeigt das Ergebnis der betreffenden Operation an. Wenn das I^-Bit den Wert ⁿ0^N hat, wird der Steuereinheit befohlen, die betreffende Funktion nicht durchzuführen. Der Wert "0" des I₂-Bite zeigt an, daß der Zustand oder die Operation, die durch das entsprechende I.-Bit angegeben wurden, nooh nicht aufgetreten sind, also daß beispielsweise das K-te Zeichen nooh nicht da ist.

Zur Erläuterung des Obenstehenden soll angenommen werden, daß das Bit I₁, 2 den Wert "1" hat, sodaß der Steuereinheit befohlen wird, den Wert der Zeichen A₂, A, wieder auf 04, ihren Anfangswert, zu ändern, bevor diese Zeichen wieder in die Speicherplätze 00, 01 ihres Unterbereiches rückgespeichert werden. In Figur 3 ist die Operation, Zeiohen in den Speicherplätzen 00, 01 zu speichern, durch den Block 32 dargestellt, sie wird in diesem Falle nicht durch die Register A₂, A», sondern durch den 04-ßenerator in

909832/1011 bad

Figur 4 gesteuert. Zusätzlich werden in der folgenden Operation, wie der Block 18 der Figur 3 zeigt, sowohl das Bit I. als auch das Bit I₂ 2 auf "0" zurückgestellt, bevor I₁, I₂ in den Speicherplatz 02, 03 rückgespeichert werden (siehe Block 36 der Figur 3). Das Bit I₂ 2¹ wird durch die Steuereinheit 10 immer dann zu "1" gemacht, wenn die Zählerkapazität überschritten worden ist, diese Operation ist durch den Block 24 in Figur 3 dargestellt. I₂ 2¹ = 1 zeigt einen Überflußalarm an. In'der Praxis wird das Bit I₂ 2 beim Auftreten dieses Zustandes gleichzeitig zu "1" gemacht und mit dem betreffenden Pufferspeicher wird keine weitere Operation durchgeführt, bis der für den Alarm verantwortliche Zustand durch das Programm der Datenverarbeitungsmaechine korrigiert worden

ρ
I^ 2 =1 stellt das Kommando für die Steuereinheit

ρ dar, die Parität der Eingangsdaten zu überprüfen. I₁ 2 =0 zeigt an, daß keine Paritätsprüfung erforderlich ist. Wenn ein Paritätsfehler festgestellt wird, wird das Bit I₂, 2 zu 1, was die Feststellung dieses Fehlers anzeigt.. Wie oben erwähnt, kann das Zeichen, bei dem eine unrichtige Parität festgestellt worden ist, außerdem durch ein spezielles Code- · zeichen ersetzt werden.

Die Funktion der Bits 2⁵, 2⁴ und 2⁵ entspricht der

des Bits 2 , mit der Ausnahme, daß sie verschiedene Operationen steuern, wie in Figur 8 angegeben ist.

Figur 9 dient zur Beschreibung typischer Operationen, die in Verbindung mit den Zeichen I₁, I₂ mit einem Eingangs-

909832/1061

U74062

pufferspeicher durchgeführt werden können. Wie oben b$i der,, Erläuterung der Arbeitsweise eines Eingangspufferspeichera In, Verbindung mit Figur" 3 und 7 erwähnt worden war, werden die Zeichen I₁, Ip vom Speicherregiater 160 (Figur 9 b) über die Datensammelleitung 162 (Figur 9c) in das I.,-Register 164 (Figur 9b) und das I₂-Register 166 (Figur 9c) übertragen. Die I₁, Ig-Bits auf der Datenleitung 162 treten über Einganga-UND-Gatter 212 bis 217 in die Stufen 200 bis 205 des I.,-Registers und über Eingangs-Gatter 218bis 223 in die Stufen 206 bis 211 des Ip-Registers ein. Der andere Eingang der UND-Gatter 212 bis 223 ist ein Steuersignal D, das durch den Steuerimpuls- , generator 239 erzeugt und durch das Verzögerungsglied 236 verzögert wird, (siehe Block 15 in Figur 3). Die durch den Block 15 in Figur 3 dargestellte Operation hängt nur von dem Bereit-Signal ab, nämlich dem Signal SS (Figur 6), es ist jedoch unabhängig von dem Inhalt der I₁ Ig-Bit-Kombination.

In der Zwischenzeit hat das ankommende Zeichen nun die Datenleitung 93 (Figur 9a) erreicht, es wird jedoch bis zum richtigen Moment durch die UND-Gatter 240 bis 245 und die Austausch-Gatter 163 an einem Übertritt in die Datenleitung 162 gehindert.

Der "O"-Ausgang des Flipflops 205 (Figur 9b) des ^-Registers (dieser Ausgang führt eine "1", wenn das Bit I₁ 2=0 ist) wird dem Impulsgenerator 239 für die Eingangspufferspeicher zugeführt. Wenn an diesem Ausgang eine "1"

909832/1061

.liegt, wae anzeigt, daß ein Verkehr mit einem Eingangepufferspeicher stattfinden soll, wird der Impulegenerator 239 (Figur 9c) in den Zustand versetzt, Steuerimpulse zu erzeugen. Der O-Ausgang des Flipflops 205 ist ebenfalls an die TCU-Leseleitung 94 angeeohlossen. Eine ⁿ1ⁿ auf dieser Leitung macht die Ausgangs-UHD-Gatter der Puffer ansprechbereit, sodafl sie Daten an die Leitung 93 liefern, wie in Figur 4 dargestellt ist. Der 1-Ausgang des Flipflope 205 ist mit dem Impulsgenerator 238 für die Auegangepufferspeioher verbunden. Wenn I₁ 2*0 let, «it bei dem eben erläuterten Beispiel, liegt am 1 «Ausgang dee Flipflope 205 eine ¹¹O¹¹ und der Impulsgenerator 858 wird aufler Betrieb gesetzt. Wenn andererseits I₁ 2 » 1 let, kann der Impulsgenerator 238 Impulse erzeugen, wohingegen der Impulsgenerator 239 außer Betrieb gesetzt wird.

Si· 1- und O-Ausgänge des Flipflops 211 (Figur 9c) des Ig-Registers, dl· den Wert dee Bits I₂ 2 angeben, sind ebenfalls mit den beiden Impulsgeneratoren 238, 239 verbunden

und steuern diese Generatoren ebenfalls. Wenn das Bit I₂ 2 « ist, was bedeutet, dafl keine Operation ausgeführt werden soll, ersoheint «ine ¹¹O" am O-Ausgang des Flipflope 211 und der Impulsgenerator 239 wird hierdurch veranlaßt, ein Abtast-Startsignal SO zu erzeugen.Der Abtaster beginnt hierauf wieder eu arbeitin und der Verkehr zwischen der Steuereinheit und dem

betreffenden Pufferspeicher wird beendet. Dies ist durch die Linie 20 in Figur 3 dargestellt. Wenn das Bit I₂ 2° eine ¹¹O" ist, ersoheint am 0-Ausgang des Flipflops 22 eine"1" und es

909832/10*1 BAD ORIGINAL

U74062

findet dann die in Figur 3 durch den Block 22 dargestellte Operation statt.

Wenn das Bit I₁ 27 den Wert "1" hat, also wenn das Flipflop 201 einen 1-Ausgang liefert, wird das UND-Gatter (Mitte der Figur 9a) ansprechbereit. Einem anderen Eingang dieses UND-öatters 252 wird ein Steuersignal A zugeführt, das während der durch den Block 22 in Figur 3 dargestellten Operation durch den Impulsgenerator 239 erzeugt wird. Die übrigen Eingänge des Gatters 252 sind Leitungen von der Datensammelleitung 93 und vom Inverter 2531 die ao gewählt sind, daß sie die Bit-Kombination 111110 bilden, also das Markierungscodezeichen Nr.2, das auch in Figur 8 aufgeführt let. Wenn an allen diesen Eingängen des Gatters 252 eine "1" liegt, entsteht am Ausgang dieses Gatters, der mit der Setzeingangsklemme eines Flipflops 207 verbunden 1st, für die Dauer des Steuersignals A eine "1". Dies bewirkt, daß das Bit I_g 2* den Wert "1" annimmt, was anzeigt, daß das Markierungszeichen Nr.2 erkannt worden ist.

In entsprechender Weise ist der das Bit I₁ 2^ angebende 1-Ausgang des Flipflopsß&5 an ein UND-Gatter 250 ange-

schlossen, dessen anderen Eingängen das Steuersignal A und bestimmte Signale von der Datensammelleitung 93 und dem Inverter 151 derart zugeführt sind, daß es beim Auftreten der Bit-Kombination 111101 anspricht. Wenn I₁ 2⁵, das Steuersignal A und alle anderen Eingangssignale des Gatters 250 den Wert.'M" haben, tritt am Ausgang dieses Gatters, der

909832/106 1

U74062

•ζ

mit der Setzklemme eines Flipflops 208 (Bit I₂ 2 ) verbunden ist, eine "1" auf, die das Flipflop setzt (I₂ 2^= 1). Um kurz zusammenzufassen, wenn L 2 = 1 der Steuereinheit befiehlt, nach dem Markierungszeichen Nr.1 zu suchen, wird, sobald dieses Zeichen auf der Datenleitung erscheint, I₂ 2^ von 0 auf 1 geändert, was anzeigt, daß das betreffende Zeichen festgestellt worden ist.

Zusätzlich ist ein Paritätsprüfkreis 254 (Figur 9a) an die Datenleitung 93 angeschlossen. Es handelt sich hier um einen bekannten Kreis, der nicht näher erläutert zu werden braucht. Der Paritätskreis erzeugt das Ausgangssignal 1, wenn die Anzahl der "Einsen" auf der Datenleitung 93 nicht richtig ist. Mit dem Paritätskreis 254 ist außerdem die I-Ausgangsklemme des Flipflops 203 (Figur 9"b), die den Wert

des Bits I₁ 2 angibt, verbunden. Der Ausgang des Paritätskreises 254 wird dem einen von zwei Eingängen eines ODER-Gatters 255 zugeführt, welches an ein UND-Gatter 258 angeschlossen ist. Die anderen beiden Eingänge des UND-Gatters 258 sind "das Steuersignal A und der 1-Ausgang des I₁-Regiater-Flipflops 203 (Bit I₁ 2²). Wenn also der Paritätskreis 254 ein Ausgangssignal erzeugt, das anzeigt, daß die Parität des Zeichens auf der Datenleitung 93 falsch ist,

und wenn das I₁ 2 -Bit den Wert "1" hat und der Steuereinheit befiehlt, die Parität des ankommenden Zeichens zu prüfen, durchläuft eine "1" das ODEH-Gatter 255 und macht das UND-Gatter 258 ansprechbereit. Wenn das Steuersignal A

909832/1061

den "ort 1 annimmt, liefert das UND-Gatter 25'¹> dao Ausgangord£nal 1. Hleoes wird der "etcklemne deo I,, 2 -BIt-I¹IIpflopa 209 zugeführt und das Bit I₂ 2 wird 1. Dies iet dae

l und seiet an, daß die ^TaritUt dee "ortea auf der Datenlejtnns 93 falsch int.

Dae Auoßan^soicnal des ODE^.-Gatters 255 wird auch dem Inverter 256 nugeführt, der nit einen geneineamen Ein«- Cftnß von UTTT>-Gattern 240 bis 245 verbunden ist. '"eim also dae OTOT.-C-atter ?55 das Auegancoeignal "O" abgibt, macht ά·τ Inverter die Gatter 240 bis 245 anoprechbereit, wenn andererf;eito ein Alarm oder ein Paritfitefehler auftreten, worden flie OTTD-Gatter 240-245 durch dan Anncansaoicnal ° ^vt>m Inserter gesperrt.

^ie zweiten liinsange der üinvrratter 240 biß 245 oind die einzelnen Bits auf der leitung 93. enn diece Gatter c>nni»rechbereit nind, gelangen die ¹PItG von der ratenleituag entweder direkt oder über oyn:-Gatter 246b, 247, 240b b»w. 249b zu den Gnttcrn den Auotauachkreinea 163. Der zweite flinßnng der Gatter des Auatauechkreloeo 163 lot das nteuerni^nal B, das von Inpulogenerator 230 erzeugt wird, diea ithnelt der Art und eiee, trie dae Steueraiijnal A suseführt wird und duroh den Tilook 26 der l^?±f^jr 3 dargeatellt ist. Der dritte Eingonß der Austauechgatter 16? a, b, c, d, e, f lot der 1-Auö»ang eine« nicht dargeeteilten JPlipflope im Aflreeeenrecieter 150 (Figur 7), der dao Adresaen-Bit A^ 2 der niedrigoten stelle des Adreesenseichena A-. speichert.

BAD OR/G/NAL 909832/1081

Bar entaprechende dritte Eingang g, h, i, j, k, 1 dar Auatauaohgatter 163 tat dar O~Auegang deaaelban Flipflops la Adreaaanregleter 150. wann alao dia Adraaaa A₂ A, ungerade let, alnd dia Gatter a bla f anepreohbereit. wann daa Steuersignal B ebenfalle "1" iat, werden dia Gatter 240 bla 245 eufgetaetet und llafern ihren Auagang an dia ungeradaahllgan Leitungen dar Dateneawaelleitung 162. wmm dia Adraaaa A₂ A, geredaahllg let, warden dia flatter 163 g bla 1 anepreohbereit und mm daa Signal B-1 auftritt, liefern dia OTTD-Oattar 240-245 leva Atiagfinga über dia Gatter 163 g bla 1 an dia geradsahllgen Laitungan dar Dateneaanelleittmg.

Bar Attagang daa raritÄta-ODIH-Oattare 255 lat auBer« dan direkt an dia OTO-Qmtter 246a, 247a, 246a, 249a anga« aohloeaan. Ia aadaran Ringang dlaaar Gatter wird ganelnaaa daa Stauaralgnal B augeftlhrt. Z)Ia AnagaBnga dar UHD-Oatter 246a, bla 249« warden ODBR-öattern 246b, 247b, 248b baw. 249b augafQhrt· Ma OTD-Oatter 246a>249a liefern alao bala Anapraohen Auagangaeignale über dia ODEfMJatter 246b-249b und dia Auetaueohßatter 163 an dia Batanlaltimg 162 tthnliob. «la in Verbindung alt dan UHD-Oattern 240-245 ·τ-wfihnt wurde. DIa UITD-Oatter 246a bla 249a sind so gaaohaltet, dafl aia balm Anapraohan dia Dit-Konbination 101110 an dia Datenleitunken 162 liefern. Ba dia Bit-Koabination entweder von dan UHIMJattern 240 bla 245 oder dan UWD-Gattera 246a bla 249a atamt und alt dem Steuersignal B auftritt· läuft dia Bit-Kombination in das Spelcherregieter und von

909832/ 1061

BAD ORIGINAL

. U7A062

2 dort in den Speicher. Wenn also das I₁ 2 -Bit den Wert 1 hat, die Parität richtig ist (der Kreis 254 liefert dann eine Null), läuft die Bit-Kombination von der Datenleitung 93 in den Speicher. Veiw. jedoch die Parität unrichtig ist (der Kreis 254 liefert dann eine 1) wird die Bit-Kombination 101110 im Speicher gespeichert. Der Speicherplatz (Adresse) in dem Unterbereich, an dem diese Bit-Kombination gespeichert wird, ist selbstverständlich derjenige, welcher durch die Zeichen A₂ A, adressiert wird.

Der 1-Ausgang des Flipflops 200 (Bit I₁ 2⁵) ist mit einem Adressenvergleichskreis 262 verbunden. Eine Hälfte der Vergleichskreiseingänge kommt von der Datenleitung 162, die andere Hälfte vom K.-Wahlkreis 260. Der Adressenvergleichskreis 262 ist ein bekannter Binärzeichen-Vergleichskreis. Der K.-Wahlkreis 260 kann eine Bank oder Gruppe aus 8 von Hand einstellbaren Schaltern enthalten, mit denen jeder beliebige Binärwert für A₂* A, einstellbar ist. Während der durch den Block 24 in Figur 3 versinnbildlichten Operation erzeugt der Steuerimpulagenerator (Figur 9) ein Steuersignal F. Wenn das Bit I₁ 2 , das vom Flipflop 205 (Figur 9b) kommt, den Wert "1" hat und daa Steuersignal F, das einem anderen Eingang im Adressenvergleichskreis 262 zugeführt wird, den Wert 1 hat, und wenn die Bit-Kombination Ap A% auf der Datenleitung 162 der des K.-Wahlkreis 260 entspricht, liefert der Vergleichekreie 262 eine "1". Der Setzklemme des Flipflopa 206,

909832/1061

(Figur 9b) des Ig-Registers wird dann eine 1 zugeführt

5 und dieses Flipflop liefert dann den Auagang I₂ 2 = 1. Dies zeigt an, daß das K-te Zeiohen aufgetreten iat (siehe Figur 8).

Das Steuersignal F wird außerdem einen Eingang eines anderen Adressenvergleichskreisea 264 (Figur 9b) zugeführt. Die Hälfte der anderen Eingänge dieses Vergleichskreises kommen von der Datenleitung 162 und die andere Hälfte von dem Überflußwahlkreis 266. Der Überflußwahlkreis 266 kann wieder eine Gruppe aus 8 von Hand einstellbaren Schaltern enthalten. Der Ausgang des Vergleichskreises ist mit der Setzklemme des Flipflops 210 (Figur 9c) verbunden, welcher das Bit I₂ 2 speiohert. Wenn das Steuersignal F den Wert "1" hat und die Bit-Kombination auf der Datenleitung 162 der Einstellung des Überflußwahlkreises 266 entspricht, nimmt das Ausgangssignal des Kreises 264 den Wert "1" an und setzt das Flipflop 210, I₂ 2¹ wird a^so =

Der 0-Ausgang. des Flipflops 204, das das Bit I₁ speichert, ist mit einem Eingang eines UND-Gatters 269 (Figur 9a) verbunden. Der zweite Eingang dieses Gatters iat ein Steuersignal E, das vom Impulsgenerator 239 während der durch den Block 32 in Figur 3 dargestellten Operation erzeugt wird. Der Ausgang des UND-Gatters 269 wird einem gemeinsamen Eingang der Austauschgatter 182 zugeführt. Wenn das Bit I₁ 2¹ den Wert 0 hat (der O-Ausgang des Flipflops 204 ist dann ^W1") und das Steuersignal E gleichzeitig "1"

909832/1011

let, liefert das UND-Gatter 269 ein Ausgange signal, (las die Austausohgatter 182 anspreohbereit macht. Biese lassen dann die auf der AdresseivLeitung 152 wartenden Zeichen A₂ A« zur Datenleitung 162 durch, von wo sie in den Speicherplatz rüokgespeiohert werden, der durch A₀, A₁, 00*, 01 adressiert ist. Wenn I₁ 2 a 1 ist, d.h. wenn der 0-Ausgang des Flipflops 204· gleioh ¹¹O" ist, wird das UND-Gatter 269 gesperrt und des von ihm erzeugte Ausgangssignal "0" sperrt die Austausch- UND-Gatter 182. Hierdurch wird verhindert, daß die Zeichen von der Adressenleitung 152 zur Datenleitung 162 gelangen.

Der 1-Ausgang des Flipflops 204· ist an ein UND-Gatter 268 (Figur 9b) angeschlossen. Wenn während der Zeitepanne, in der das Steuersignal B = 1 ist, das Bit I₁ 2 =1 ist, wird das UND-Gatter 268 aufgetastet und liefert eine "1"

an die ungeradzahlige 2 -Leitung der Datensammelleitung 162.

Dies bewirkt wiederum, daß die BI!-Kombination 04 (000100) auf der Datenleitung 162 erscheint und von dieser in den durch 00,01 adressierten Speicherplatz gelangt.

Als Steuerimpulsgenerator können eine Anzahl versohiedener bekannter Schaltungen verwendet werden, die aus EingangsSignalen eine folge von Ausgangsimpulsen erzeugen. Auf eine nähere Beschreibung kann daher verziohtet werden.

Wenn das Bit I₁ 2° den Wert ¹M" hat, spricht der Impulsgenerator 238 an und erzeugt Steuerimpulse, die die Operation der reinen Ausgangspufferspeioher ähnlich, wie

909832/1011

oben für die EingangBpufferspeicher beschrieben wurde, steuert.

Eine Alarmsignalleitung 100 von den Pufferspeichern kann an das Paritäts-ODER-Gatter 255 (Figur 9a) angeschlossen sein. Wenn das Alarmsignal den Wert "1" annimmt, spricht das ODER-Gatter 255 an und die Wirkung ist praktisch die gleiche wie bei Peststellung einer unrichtigen Parität durch den Paritätsprüfkreis 254.

Kurz zusammenfassend kann also festgestellt werden, daß die Operation des erfindungsgamäßen Systems anhand einer Anzahl spezieller Beispiele erläutert wurde. Die Steuereinheit 10 dient als Verbindungsglied zwischen einer Anzahl von peripheren Geräten oder Einrichtungen und einer Datenverarbeitungsmaschine. Der Schnellapeicher der Datenverarbeitungemaschine enthält Unterbereiche, die für die jeweiligen peripheren Einheiten reserviert sind. Diese Unterbereiche speichern sowohl die von den verschiedenen peripheren Einheiten kommenden oder für diese bestimmten Daten als auch die Instruktionezeichen I₁, Ig· Bin Teil der I-Bits sind Befehle zur Ausführung von Operationen, während andere I-Bits den Status dieser Operationen anzeigen, z.B. ob sie vollständig durchgeführt worden sind oder nicht.

Die Steuereinheit 10 ist in der Lage, die verschiedenen Bits der I-Zeichen aus einem speziellen Speicherunterbereich herauszulesen» zu modifizieren und dann in dieselben Plätze rüokzuspeiohern. Die I₁- und Ig-Zeichen können außerdem, da sie im Speicher der Datenverarbeitung-

909832/1011

U74062

maschine gespeichert sind, durch Programmbefehle verarbeitet werden. Die Bit-Kombination der Ip-Zeichen kann beispielsweise durch das normale Programm, das in der Datenverarbeitungsmaschine läuft, während relativ kurzer .Zeitintervalle innerhalb des Programms wahrgenommen werden, sodaß das Programm Kenntnis von dem Betriebszustand des Speicherunterbereiches, in dem das betreffende !^-Zeichen gespeichert ist, erlangt. Die I.- und Ip-Zeichen sind also die indirekte Nachrichtenverbindung zwischen der Steuereinheit und dem gerade in der Datenverarbeitungsmaschine ablaufenden Programm und es wird keine "Hartware¹¹, also keine wirklichen Programmunterbrechungsleitungen zwischen der Datenverarbeitungsmaschine und der Steuereinheit 10 benötigt. Während irgendein Programm in der Datenverarbeitungsmaschine läuft, kann die Steuereinheit Daten empfangen, verarbeiten und in den Speicher der Datenverarfoeitungsmaschine einspeichern. Das laufende Programm in der Datenverarbeitungsmaschine gewährleistet gelegentlichen Zutritt zu einer Programm-Subroutine, in der die Ig-Zeichen, die in den verschiedenen Unterbereichen gespeichert sind, abgetastet werden, um zu bestimmen, ob Daten in einem Speicherunterbereich (Daten von einem Pufferspeicher, die durch die Steuereinheit in den Speicher gebracht wurden) verarbeitet werden sollen oder ob das laufende Programm statt dessen fortgesetzt werden soll.

909832/tO6

U7A062

Die I-Zeichen, die in dem Unterbereich des Speichers gespeichert Bind, unterscheiden eich nicht von den anderen Datenzeichen in den anderen Teilen des Speichers. Sie können durch alle beliebigen Maschinenbefehlscode verarbeitet werden. Der Indicator- oder Anzeige-Abtastprozess ist ein festgelegtes Unterprogramm unter Verwendung eines genormten Repertoires von Befehlscoden, wie sie z.B. in dem 301-Programmierhandbuch aufgeführt sind. Da sich die I-Zeichen in bestimmten Plätzen (02, 03) der einzelnen Speicherunterbereiohe befinden, kann das Unterprogramm entsprechende Bits der Zeichen durch eine Reihe von logischen Operationen für diese Speicherplätze, auf die eine bedingte Steuerübertragung folgt, bearbeitet werden. Wenn keine der logischen Operationen zu einem positiven Ergebnis führt, ändert das Unterprogramm die I-Zeichenadresse in die des nächsten Unterbereiches und wiederholt dieselben logischen Operationen und bedingten Steuerfolgeübergänge. Wenn alle Unterbereiche so abgetastet worden sind und kein positives Ergebnis ermittelt wurde, also wenn kein Bit eines I-Zeichens « 1 ist, überträgt das Unterprogramm die Steuerung wieder zurück an das normale Datenverarbeitungsprogramm für den nächsten Programmsohritt. Wenn bei einem Unterbereich ein positives Ergebnis ermittelt wurde, geht das Unterprogramm auf einen geeigneten Programmschritt über, der die dem festgestellten Zustand entsprechenden Schritte veranlaßt. Ee kann sich dabei um eine Übertragung

909832/1011

der Daten von dem Unterbereich auf ein Magnetband und um eine Rückstellung der entsprechenden Anzeige-Bits des I-Zeichens handeln. Wenn dies durchgeführt ist, gibt das Programm die Steuerung wieder ab, um den Rest der Unterbereiche abzutasten« bis alle Unterbereiche abgetastet worden sind und kein positives Ergebnis für die logische Operation ermittelt wurde. In diesem Falle gibt das Unterprogramm die Steuerung dann wieder an das normale"Datenverarbeitungsprogramm für den nächsten Programmschritt ab.

Es soll erwähnt werden, daß das Abtasten und Verarbeiten von Unterprogrammen des Speichers nur Teile des normal laufenden Programms in der Datenverarbeitungs-

: maschine sind, soweit es die Steuereinheit 10 betrifft.

Während des Ablaufs dieser Unterprogramme kann die Steuereinheit, wenn nötig, unterbrechen, und einen Zugriff in den selben Speicherunterbereioh, mit dem das Unterprogramm durchgeführt wird, oder in irgendeinen anderen Speicher-

. Unterbereich durchführen.

Wenn die Datenflußgesohwindigkeit von der Steuereinheit 10 sehr langsam oder sehr sporadisch ist, kann die Datenverarbeitungsanlage andere Operationen ausführen und kann nur ganz gelegentlich wieder die Daten, die in ihrem Speicher durch die Steuereinheit gespeichert worden sind, verarbeiten, wenn eine auereichende Datenmenge dort

. eingespeichert worden ist. Wenn beispielsweise eine peri-

,. phere Eingangseinheit eine Telegrafeneingangsleitung ist,

909832/1001

, Η74062

- die Daten in Form einzelner nachrichten liefert, und wenn diese Baten nacheinander auf einem Magnetband gespeichert werden sollen, kann es eine beträchtliche Zeit dauern, bis eine vollständige Nachricht in einem Unterbereich des Datenverarbeitungsmasohinenspeichera angesammelt worden ist, da die Nachricht Zeichen für Zeichen gesendet wird. Die Datenverarbeitungsmaschine kann, während sie wartet, zur Verarbeitung von Information von einem Kartenlesegerät programmiert sein und die verarbeitete Information an ein Druckwerk liefern. Das Programm kann so aufgebaut sein, daß nach Ablesen von jeweils 10 Karten ein unterprogramm eingeleitet wird, während-dessen die Unterbereiche im Speicher der Datenverarbeitungsmasohine überprüft werden, um festzustellen, ob in Irgendeinem Unterbereich inzwischen eine volletändige Nachricht angesammelt worden ist. Dies geschieht in der Datenverarbeitungsmasohine durch Wahrnehmen der in den jeweiligen Unterbereichen des Speichers der Datenverarbeitungsmasohine gespeicherten I-Zeichen. Das Unterprogramm kann beispielsweise die Prüfung umfassen, ob das Bit I₂ 2 den Wert 1 hat, was anzeigt, daß das Markierungszeiohen Nr.2 aufgetreten ist, wobei angenommen wird, daß das Markierungsζeichen Nr.2 das Ende einer Nachricht bezeichnet. Wenn nooh in keinem Unterbereich des Speichers eine vollständige Nachricht angesammelt worden ist, setzt die Datenverarbeitungsmasohine ihr ursprüngliches Programm, Karten zu lesen und die gelesene Information

909832/10·)

147*082

auszudrucken, fort. Wenn jedoch in einem bestimmten Unterbereich eine vollständige Nachricht angesammelt worden ist, liest die Datenverarbeitungemaschine die Nachricht aus dem betreffenden Speicherunterbereioh .heraus und■überträgt eie während eines Unterprogramms im Hauptprogramm auf ein Magnetband, worauf sie dann wieder fortfährt, Karten zu lesen und auszudrucken. Die Verwendung der I-Zeichen ermöglicht der Datenverarbeitungsmaschine, andere nützliche Arbeit zu leisten, während die Steuereinheit 10 Daten in den Speicher der Datenverarbeitungsmaschine einspeichert, ohne daß die Datenverarbeitungsmaschine dauernd von der Steuereinheit 10 abhängen muß.

Die Steuereinheit 10 tiberträgt Daten von der Datenverarbeitungsmaschine zu den peripheren Einrichtungen und umgekehrt und ist außerdem in der Anlage, Steuerbefehle (Instruktionen) zu übertragen. Eine oder mehrere der peripheren Einrichtungen können also sogar auch andere Datenverarbeitungssysteme sein, wenn man den Erfindungsgedanken konsequent weiter verfolgt.

909832/10$1

Claims (1)

-49- U7A062 Patentansprüche

1. Datenverarbeitung ay a tem, gekennzeichnet durch eine Anaahl von Pufferspeichern but Speicherung von Daten-Bita, einen Speicher Bit einer Ansahl von Unterbereiohen, und awar jeweils «inen für Jeden Pufferepeicher, wobei in Jeden Unterbereich in einem bestimmten Plats Instruktiona-Bits opeicherbar sind, die die Operationen angeben, die mit den Daten-Bits, die «wischen dem Unterbereieh und des zugehörigen Pufferspeicher Übertragen «erden, auasufUhren sind, und andere Informations-Bits, die den Status der Daten angeben,und eins Steuereinheit, die auf einen bereiten Zuotaiid eines Puffere anspricht, um die von den Instructions-Mta, die in dem entsprechenden Unterbereieh des Speichers gespeichert sind, gefordert «erden, auasufuhren, und die Daten-Bits, mit denen die Operationen ausgeführt «orden ainü, zwischen dem Speicherunterbareich und dem eugehörigen Pufferspeicher zu übertragen·

2« üystem nach Anspruch I₉ daduroh gekennseichnet, dafi jeder Unterbereich eine Ansahl weiterer Speioherplatse enthalt, in denen Daten-Bit β gespeichert «erden können.

3· System nach Anspruch 1 oder 2, daduroh gekennzeichnet, daft die Steuereinheit ansprloht, wenn ein Pufferepeicher bereit ist, und, wenn nOtig, den wert beetiasiter Instruktions-Bits ändert, die in dem Unterbereich gespeichert sind, um den Zustand der übertragenen Daten aneueeigen.

909832/1001

BAD ORIGINAL

U74Ö62

4· System naoh Anspruch 1,2 oder 3» dadurch gakennselohnet, daft daa 3y*tem «la· Betoretans enthält, von der dar Speicher einen Teil bildet» um amnrand beabetandeter Intervalle wahrend ihre« ArIwItMM di· den Zustand angabenden Inatruktione-Bite absutasten «ad al· folge hiervon eine Verarbeitung der Daten la dem Unterbereichen aueaufUhren und naoh Beendigung dieeer Verareeitong den rfert oindeetene ein·· der Inetmktiona-Blta «u andern·

5· Verfahren «or Abwicklung des Verkehre «vlechen einer Ansahl von Pufferepeiohern und einer Datenrerarbeitunganaeoaine gea&fi Anepruoh 4, gekennselenaet durch die Yerfahreneechritte, in eines Hats jedes Unterbereiohee Xnetroktionseite eu epelohem» die Operationen engeben, welche nlt »wieohen den Unterbereich und de« sugehtirlgen Puffer Übertragenen Datenwurtern auesufUhren «ind, farner ander· InatntktionsbitSt kontinuierlich au prUfen, ob irgendeiner der PufferBpeionar bereit 1st» Daten abzugeben oder anfounehaen; und wfihrend beabatandeter Interralle während des Betriebe der I)atenv^rarbeitungsaasohine eine Übertragung von Daten svieonan einen Pufferepeioher, der verkehreeereit iet, und salaam Unterbereich anasufUhren und die Satan so «u verarbeiten, wie durch die in dam Unterbereich geapeioher> tan Inatruktionsbita gefordert wird.

6· Verfahren naoh Anaproah 5, gekennseiohaet durch dia Verfahrenaeohritte, wllhrend im Asstand aufeinander-

909832/1061 ^{BAD 0RIGINAL}

U74062

folceaAeor Perioden «thread Am Arbeiten» der tung—aeh1ne_t Al· la Am Untereerelon A·· 3p«loaere geapeioherten uaA den Statue aafebenden Xnetrukrtloneelte sit prüfen and bei eine· »eetiawten vert Aleeer la elm·« Unt«reeepeleherten Instruktloneelt«, die la des tetref-Unterbereloh eeapeloHerten Daten au verarWiten.

909832/1081 BADORiGIMAL

Leerseite