DE1464244C3 - Semiconductor device and method of manufacture - Google Patents

Description

Die Erfindung betrifft ein Halbleiterbauelement mit einem scheibenförmigen Halbleiterkörper aus drei oder mehr schichtförmig aufeinanderfolgenden Zonen abwechselnd entgegengesetzten Leitfähigkeitstyps mit einer niedriger dotierten Zone zwischen zwei höher dotierten Zonen, bei dem der Halbleiterkörper an der Randfläche, in die die pn-Übergänge münden, derart gleichmäßig abgeschrägt ist, daß für einen pn-Übergang die Sperrschichtausdehnung an der Oberfläche allein auf Grund der Abschrägung größer als im Volumen ist.The invention relates to a semiconductor component with a disk-shaped semiconductor body made of three or more layered, successive zones alternating with opposite conductivity types a lower doped zone between two more highly doped zones, in which the semiconductor body on the Edge area into which the pn junctions open is beveled so evenly that for a pn junction the expansion of the barrier layer on the surface is greater than in volume due to the bevel alone.

Ein Halbleiterbauelement mit Sperrschichten ist im wesentlichen in seiner Wirkungsweise und Güte durch seine Sperrfähigkeit gekennzeichnet. Diese Sperrfähigkeit eines Halbleiterbauelementes mit mehreren Zonen wird unter anderem vor allem durch die Ausdehnung der Sperrschicht bei Anliegen einer Sperrspannung und durch die kritische, an der Sperrschicht auftretende Feldstärke bestimmt. Dabei ist besonders zu beachten, daß ein Anwachsen der Feldstärke sowohl an der Oberfläche als auch im Volumen bei Erreichen eines bestimmten Wertes zum Feldstärkedurchbruch führt. Während der Feldstärkedurchbruch im Volumen einen reversiblen Vorgang darstellt, ist der Feldstärkedurchbruch an der Oberfläche meistens ein irreversibler Vorgang, der unweigerlich die Zerstörung des betroffenen pn-Übergangs und damit des Halbleiterbauelementes mit sich bringt. Demnach ergibt sich die Forderung, Halbleiterbauelemente mit pn-Übergängen herzustellen, die im Volumen bereits bei einem Spannungswert einen Feldstärkedurchbruch, den sogenannten reversiblen Volumendurchbruch aufweisen, der unter dem Spannungswert liegt, welcher die Auslösung des irreversiblen Feldstärkedurchbruchs an der Oberfläche, den sogenannten Oberflächendurchbruch, bewirkt.A semiconductor component with barrier layers is essentially through in its mode of operation and quality marked its blocking ability. This blocking capability of a semiconductor component with several zones is mainly due to the expansion of the barrier layer when a reverse voltage is applied and determined by the critical field strength occurring at the barrier layer. Particular attention should be paid to that an increase in the field strength both on the surface and in the volume when reaching a certain value leads to the field strength breakthrough. During the field strength breakthrough in the volume one represents a reversible process, the field strength breakthrough on the surface is usually an irreversible one Process that inevitably destroys the affected pn junction and thus the semiconductor component brings with it. Accordingly, the requirement arises to manufacture semiconductor components with pn junctions, which already have a field strength breakthrough in the volume at a voltage value, the so-called reversible Have volume breakthrough that is below the voltage value that triggers the causes irreversible field strength breakthrough on the surface, the so-called surface breakthrough.

Unter Einwirkung einer angelegten Spannung dehntStretches under the action of applied tension

to sich die Sperrschicht eines pn-Übergangs bekannterweise aus, und zwar vor allem in die Zone, die von den beiden, den betreffenden pn-Übergang bildenden Zonen verschiedener Leitfähigkeit die niedrigere Dotierung aufweist. Die zum Feldstärkedurchbruch an dem an die Oberfläche grenzenden Rand der Sperrschicht notwen-to the junction of a pn junction is known to be, and above all in the zone that is from the the two zones of different conductivity forming the relevant pn junction have the lower doping having. The necessary for field strength breakthrough at the edge of the barrier layer bordering the surface

• dige Feldstärke kann nur dadurch erhöht werden, daß die Sperrschichtausdehnung an der Oberfläche gegenüber der im Volumen vergrößert wird. Dadurch ist es , möglich, den zum Feldstärkedurchbruch an der Oberfläche notwendigen Spannungswert so zu erhöhen, daß er größer ist als der zum Volumendurchbruch notwendige Spannungswert und somit der Volumendurchbruch zuerst stattfindet, ί Problematisch wird eine Vermeidung des Feldstärkedurchbruchs an der Oberfläche insbesondere dann, wenn zwei benachbarte pn-Übergänge vorliegen, die je nach Anliegen der Polarität beide in Sperrichtung belastet werden. Für den von der Grundplatte des Halbleiterbauelementes aus gesehen unteren pn-Übergang kann der Oberflächendurchbruch durch eine einfache und relativ steile Abschrägung am Rand der Halbleiterscheibe vermieden werden. Zur Erhöhung der Sperrfähigkeit für den oberen pn-Übergang ist es auch bekannt, den ihm zugeordneten Oberflächenbereich unter einem sehr flachen Winkel von etwa 175" anzuschrägen (FR-PS 13 28 179). Durch diese Maßnahme wird jedoch die aktive Stromführungsfläche des Bauelementes in hohem Maße herabgesetzt. Weiterhin ist es bekannt, die Sperrschichtausdehnung für zwei benachbarte pn-Übergänge dadurch gleichzeitig zu erhöhen, daß die Seitenfläche der Halbleiterscheibe mit einer schwalbenschwanzförmigen Einbuchtung versehen wird (BE-PS 6 28 619). Diese Ausführungsform ist jedoch bei der geringen Dicke der üblichen Halbleiter-• The field strength can only be increased by increasing the expansion of the barrier layer on the surface compared to that in the volume. This makes it possible to increase the voltage value necessary for the field strength breakthrough on the surface so that it is greater than the voltage value necessary for the volume breakthrough and thus the volume breakthrough takes place first, ί Avoiding the field strength breakthrough on the surface becomes particularly problematic if two There are adjacent pn junctions, which, depending on the polarity, are both loaded in the reverse direction. For the lower pn junction as seen from the base plate of the semiconductor component, the surface breakthrough can be avoided by a simple and relatively steep bevel at the edge of the semiconductor wafer. To increase the blocking capability for the upper pn junction, it is also known to bevel the surface area assigned to it at a very flat angle of approximately 175 "(FR-PS 13 28 179). However, this measure increases the active current-carrying area of the component It is also known to increase the barrier layer expansion for two adjacent pn junctions simultaneously by providing the side surface of the semiconductor wafer with a dovetail-shaped indentation (BE-PS 6 28 619) common semiconductor

scheiben praktisch nicht durchführbar. Aus den beiden '■' vorgenannten Druckschriften ist es auch bekannt, die Abschrägung derart zu gestalten, daß die Randfläche mit den pn-Übergangsflächen einen Winkel kleiner als 90° einschließt.disks practically not feasible. From the two '■' aforementioned publications it is also known that Make bevel so that the edge surface with the pn transition surfaces an angle smaller than 90 ° includes.

Ferner ist es aus der DT-AS 10 90 330 bekannt, die Randgebiete einzelner Zonen eines Halbleiterkörpers über dessen Umfang niedriger als die im Inneren des Halbleiterkörpers gelegenen Zonenteile zu dotieren, um in dem mitleren Bereich bei entsprechender Spannung gezielt einen Lawinendruchbruch hervorzurufen. Eine ähnliche Konfiguration im Bereich des pn-Übergangs ist zur Vermeidung von Oberflächeneffekten der DT-AS 10 00 115 zu entnehmen. Aus dieser Entgegenhaltung ist es auch bekannt, das Störstellenprofil in der Nähe eines pn-Übergangs an der Oberfläche eines Halbleiterkörpers durch Wärmebehandlung abzuflachen.It is also known from DT-AS 10 90 330, the edge areas of individual zones of a semiconductor body over its circumference lower than the zone parts located in the interior of the semiconductor body in order to to cause an avalanche breakthrough in the middle area with the appropriate voltage. One Similar configuration in the area of the pn junction is to avoid surface effects of the DT-AS 10 00 115. From this citation is it is also known, the impurity profile in the vicinity of a pn junction on the surface of a semiconductor body to be flattened by heat treatment.

Der Erfindung liegt die Aufgabe zugrunde, die Durchbruchspannung an der Oberfläche beider benachbarter pn-Übergänge bei einem Halbleiterbauelement mit mindestens drei Zonen abwechselnd entgegengesetzten Leitungstyps zu erhöhen.The invention is based on the object, the breakdown voltage on the surface of both adjacent pn junctions in a semiconductor component with at least three zones alternately opposite one another To increase line type.

Diese Aufgabe wird bei einem Halbleiterbauelement der eingangs genannten Art gemäß der ErfindungThis object is achieved in the case of a semiconductor component of the type mentioned at the outset according to the invention

dadurch gelöst, daß diejenige höher dotierte Zone einen niedriger dotierten Randbereich über den ganzen Umfang des Halbleiterkörpers aufweist, in der die Ausdehnung der Sperrschicht allein auf Grund der Abschrägung nicht wesentlich größer als im Inneren des Halbleiterkörpers ist. Durch die Erfindung wird außerdem eine möglichst große Stromzuführungsfläche erhalten.solved in that that more highly doped zone has a lower doped edge area over the whole Has circumference of the semiconductor body in which the expansion of the barrier layer solely due to the Bevel is not significantly larger than in the interior of the semiconductor body. Through the invention also get the largest possible power supply surface.

Ein vorteilhaftes Verfahren zum Herstellen eines Halbleiterkörpers aus drei aufeinanderfolgenden Zonen abwechselnd entgegengesetzten Leitfähigkeitstyps bei einem Halbleiterbauelement nach der Erfindung besteht darin, daß durch allseitige Diffusion in dem Halbleiterkörper ein geschlossener pn-übergang erzeugt wird, daß die Halbleiterscheibe auf einer Hauptseite am Rand abgetragen wird, daß auf dieser Hauptseite eine gegenüber der diffundierten Zone niedriger dotierte Schicht epitaktisch erzeugt und außerhalb des Randbereichs wieder entfernt wird und daß anschließend die Randfläche abgeschrägt wird.An advantageous method for producing a semiconductor body from three successive zones alternately opposite conductivity type in a semiconductor component according to the invention in that a closed pn junction is generated by diffusion on all sides in the semiconductor body, that the semiconductor wafer is removed on a main side at the edge, that on this main side a with respect to the diffused zone, the lower doped layer is produced epitaxially and outside the edge region is removed again and that the edge surface is then beveled.

Bei einem weiteren Verfahren wird in einer höher dotierten Zone am Rand des Halbleiterkörpers durch lokale Erhitzung eine Störstellenverarmung erzeugt.In a further method, in a more highly doped zone at the edge of the semiconductor body through local heating produces an impurity depletion.

Das Wesen der Erfindung soll an Hand einiger' Figuren erläutert werden. Es zeigtThe essence of the invention will be explained on the basis of a few 'figures. It shows

Fig. 1 den bekannten Aufbau eines Halbleiterkörpers mit drei Zonen abwechselnd entgegengesetzten Leitungstyps, 1 shows the known structure of a semiconductor body with three zones of alternately opposite conduction types,

F i g. 2 einen Halbleiterkörper mit drei Zonen abwechselnd entgegengesetzten Leitungstyps gemäß der Erfindung;F i g. FIG. 2 shows a semiconductor body with three zones of alternately opposite conduction types according to FIG the invention;

F i g. 3 dient zur Erläuterung eines Verfahrens zur Herstellung eines Halbleiterkörpers mit drei Zonen abwechselnd entgegengesetzten Leitungstyps gemäß der Erfindung.F i g. 3 serves to explain a method for producing a semiconductor body with three zones alternately opposite conduction type according to the invention.

Der in F i g. 1 dargestellte Halbleiterkörper mit zwei sperrenden pn-Übergängen zeigt eine bekannte Ausführungsform zur Erzielung einer erhöhten Sperrschichtausdehnung an der Oberfläche des einen pn-Übergangs 2 durch eine geeignete Oberflächengeometrie. Die Oberfläche ist an der Stelle, an der sie die von den pn-Übergängen gebildete Ebene schneidet, gleichmäßig abgeschrägt. Die Ausdehnung einer Sperrschicht erstreckt sich vor allem in die niedriger dotierte, beispielsweise η-leitende Zone, während die Ausdehnung der Sperrrschicht in der hoch dotierten, beispielsweise diffundierten p+-Zone, durch das exponentiell Störstellenprofil einer solchen Zone vergleichsweise klein bleibt.The in F i g. 1 shown semiconductor body with two blocking pn junctions shows a known embodiment to achieve an increased expansion of the barrier layer on the surface of the one pn junction 2 by means of a suitable surface geometry. The surface is at the point where it intersects the plane formed by the pn junctions, evenly beveled. The expansion of a barrier layer extends mainly into the lower doped, for example η-conductive zone, while the expansion of the barrier layer in the highly doped, for example diffused p + -zone, by the exponential impurity profile of such a zone comparatively remains small.

Bei dem in der Fig. 1 dargestellten Halbleiterkörper wird jedoch die Ausdehnung der Sperrschicht des pn-Übergangs 1 an der Oberfläche nicht wesentlicht größer als im Volumen. Die Sperrschichtausdehnung am pn-Übergang 2 zeigt dagegen auf Grund der vorteilhaften Oberflächengeometrie eine günstige Sperrschichtausdehnung in dem niedriger dotierten η-Bereich, so daß an diesem pn-Übergang bei einer anliegenden Spannung die Oberflächenfeldstärke kleiner ist als die Volumenfeldstärke.In the case of the semiconductor body shown in FIG. 1 however, the expansion of the barrier layer of the pn junction 1 on the surface is not essential larger than in volume. The expansion of the barrier layer at the pn junction 2, however, shows because of the advantageous Surface geometry a favorable barrier layer expansion in the lower doped η-range, see above that at this pn junction, when a voltage is applied, the surface field strength is smaller than that Volume field strength.

An Hand eines Ausführungsbeispiels in F i g. 2 wird ein Halbleiterbauelement beschrieben, das nach einem speziellen Verfahren hergestellt wurde. An Hand der F i g. 3a bis 3d werden die einzelnen Verfahrensschritte ausführlich dargestellt und erläutert. In den F i g. 1 bis 3 ist nur eine Hälfte des Halbleiterkörpers dargestellt. In F i g. 2 sind die beiden pn-Übergänge 1 und 2 durch eine Zonenfolge p + np+ gebildet, wobei die Zone 3 einen niedriger dotierten Rand 4 aufweist. Die strichlierte Linie zeigt schematisch den Verlauf der Sperrschichtausdehnung des pn-Übergangs 1. Auf Grund der niedrigeren Dotierung des Randes 4 ist in der Zone 3 die Ausdehnung der Sperrschicht in dem niedriger dotierten Randbereich wesentlich größer als in der höher dotierten inneren Schicht.On the basis of an exemplary embodiment in FIG. 2, a semiconductor component is described, which according to a special process was produced. On the basis of FIG. 3a to 3d are the individual process steps presented and explained in detail. In the F i g. 1 to 3 only one half of the semiconductor body is shown. In F i g. 2, the two pn junctions 1 and 2 are formed by a zone sequence p + np +, with zone 3 being one has lower doped edge 4. The dashed line shows schematically the course of the barrier layer expansion of the pn junction 1. Due to the lower doping of the edge 4, the zone 3 is the Expansion of the barrier layer in the lower doped edge area is much greater than in the higher doped inner layer.

In Fig.3 sind die vier Verfahrensschritte zur Herstellung eines solchen erfindungsgemäßen Halbleiterbauelementes aufgezeigt.FIG. 3 shows the four method steps for producing such a semiconductor component according to the invention shown.

Die η-leitende Silizium-Scheibe wird einem Diffusionsverfahren unterworfen, so daß eine p + np + -Zonenfolge entsteht. Von dieser mit einem geschlossenen pn-Übergang versehenen Silizium-Scheibe wird nun auf einer Hauptseite mittels eines der bekannten chemischen, mechanischen oder elektrochemischen Verfahren der Randbereich abgetragen (Fig. 3b). Nach der Entfernung dieses Teiles der oberen p⁺-dotierten Diffusionschicht am Rande der Silizium-Scheibe wird dieselbe einem Epitaxieprozeß unterworfen, indem sie bei einer Temperatur von beispielsweise 1100⁰C einem Gemisch aus Silizium-Tetrachlorid, Wasserstoff und einem kleinen Teil Bortrichlorid als Dotierungssubstanz ausgesetzt wird. Dabei wächst in bekannter Weise eine p-dotierte Zone auf der Siliziumscheibe einkristallin auf. Die Dotierungskonzentration der epitaktisch erzeugten Zone wird niedriger gewählt als die Dotierungskonzentration der diffundierten Zonen und soll etwa der Konzentration des η-leitenden Materials entsprechen. Ein Halbleiterbauelement, wie es nach dem epitaktischen Wachstumprozeß vorliegt, ist in Fig.3c dargestellt. Der mittlere Teil der epitaktisch aufgewachsenen Schicht wird nun mechanisch-chemisch entfernt. Der Halbleiterkörper wird dann, wie Fig.3d zeigt, am Rande mit einem Schrägschliff versehen, so daß für beide pn-Übergänge Vergrößerung der Sperrschichtausdehnung an der Oberfläche erzielt wird. Die äußere Zone, die im Randbereich gegenüber dem inneren Bereich eine niedrigere Dotierung aufweist, kann auch durch eine lokale Erwärmung des Randbereichs erzeugt werden, wobei eine Ausdiffusion des Dotierungsstoffes stattfindet.The η-conducting silicon wafer is subjected to a diffusion process so that a p + np + zone sequence is created. From this silicon wafer, which is provided with a closed pn junction, the edge area is then removed on a main side by means of one of the known chemical, mechanical or electrochemical processes (FIG. 3b). After removing this part of the upper p ⁺ -doped diffusion layer at the edge of the silicon wafer, it is subjected to an epitaxial process by exposing it to a mixture of silicon tetrachloride, hydrogen and a small part of boron trichloride as a doping ^{substance at a temperature of, for example, 1100 ° C.} will. In this case, a p-doped zone grows monocrystalline on the silicon wafer in a known manner. The doping concentration of the epitaxially generated zone is selected to be lower than the doping concentration of the diffused zones and should correspond approximately to the concentration of the η-conductive material. A semiconductor component as it exists after the epitaxial growth process is shown in FIG. 3c. The middle part of the epitaxially grown layer is now removed mechanically and chemically. As shown in FIG. The outer zone, which has a lower doping in the edge region than in the inner region, can also be produced by local heating of the edge region, with outdiffusion of the dopant taking place.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (3)

Patentansprüche:Patent claims: 1. Halbleiterbauelement mit einem scheibenförmigen Halbleiterkörper aus drei oder mehr schichtenförmig aufeinanderfolgenden Zonen abwechselnd entgegengesetzten Leitfähigkeitstyps mit einer niedriger dotierten Zone zwischen zwei höher dotierten Zonen, bei dem der Halbleiterkörper an der Randfläche, in welche die pn-Übergänge münden, derart gleichmäßig abgeschrägt ist, daß für einen pn-Übergang die Sperrschichtausdehnung an der Oberfläche allein auf Grund der Abschrägung größer als im Volumen ist, dadurch gekennzeichnet, daß diejenige höher dotierte Zone (3) einen niedriger dotierten Randbereich (4) über den ganzen Umfang des Halbleiterkörpers aufweist, in der die Ausdehnung der Sperrschicht allein auf Grund der Abschrägung nicht wesentlich größer als im Inneren des Halbleiterkörpers ist.1. Semiconductor component with a disk-shaped semiconductor body made of three or more layers successive zones alternately of opposite conductivity type with one lower doped zone between two more highly doped zones, in which the semiconductor body at the edge surface into which the pn junctions open is beveled so evenly that for a pn junction, the expansion of the barrier layer on the surface solely due to the bevel is larger than in volume, characterized in that that more highly doped zone (3) has a lower doped edge region (4) over the entire circumference of the semiconductor body, in which the expansion of the barrier layer solely due to the bevel is not significantly greater than is inside the semiconductor body. 2. Verfahren zur Herstellung eines scheibenförmigen Halbleiterkörpers aus drei aufeinanderfolgenden Zonen abwechselnd entgegengesetzten Leitfähigkeitstyps für ein Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß durch allseitige Diffusion in dem Halbleiterkörper ein geschlossener pn-Übergang erzeugt wird, daß die Halbleiterscheibe auf einer Hauptseite am Rand abgetragen wird, daß auf dieser Hauptseite eine gegenüber der diffundierten Zone niedriger dotierte Schicht epitaktisch erzeugt und außerhalb des Randbereichs wieder entfernt wird und daß anschließend die Randfläche abgeschrägt wird.2. Process for the production of a disk-shaped semiconductor body from three successive ones Zones alternately of opposite conductivity type for a semiconductor component Claim 1, characterized in that a diffusion on all sides in the semiconductor body closed pn junction is generated that the semiconductor wafer on a main side at the edge it is removed that on this main side a less doped than the diffused zone Layer is epitaxially generated and removed again outside of the edge area and that then the edge surface is beveled. 3. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 1, dadurch gekennzeichnet, daß in einer höher dotierten Zone am Rande des Halbleiterkörpers durch lokale Erhitzung eine Störstellenverarmung erzeugt wird.3. A method for producing a semiconductor component according to claim 1, characterized in that that in a more highly doped zone at the edge of the semiconductor body by local heating an impurity depletion is generated.