DE1449564B2 - Recheneinrichtung zur Subtraktion mehrerer Operanden oder zu deren Addition durch Verwendung von Komplementärwerten eines der Operanden - Google Patents

Recheneinrichtung zur Subtraktion mehrerer Operanden oder zu deren Addition durch Verwendung von Komplementärwerten eines der Operanden

Info

Publication number
DE1449564B2
DE1449564B2 DE1449564A DE1449564A DE1449564B2 DE 1449564 B2 DE1449564 B2 DE 1449564B2 DE 1449564 A DE1449564 A DE 1449564A DE 1449564 A DE1449564 A DE 1449564A DE 1449564 B2 DE1449564 B2 DE 1449564B2
Authority
DE
Germany
Prior art keywords
circuit
signal
signals
wire
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1449564A
Other languages
English (en)
Other versions
DE1449564A1 (de
DE1449564C3 (de
Inventor
Gerald James St. Paul Minn. Erickson (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sperry Corp
Original Assignee
Sperry Rand Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Rand Corp filed Critical Sperry Rand Corp
Publication of DE1449564A1 publication Critical patent/DE1449564A1/de
Publication of DE1449564B2 publication Critical patent/DE1449564B2/de
Application granted granted Critical
Publication of DE1449564C3 publication Critical patent/DE1449564C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50Adding; Subtracting
    • G06F7/505Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804Details
    • G06F2207/3808Details concerning the type of numbers or the way they are handled
    • G06F2207/3812Devices capable of handling different types of numbers
    • G06F2207/382Reconfigurable for different fixed word lengths
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804Details
    • G06F2207/3808Details concerning the type of numbers or the way they are handled
    • G06F2207/3832Less usual number representations
    • G06F2207/3836One's complement

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)

Description

3 4
fern hintereinander angeordnet werden und als Koef- zelleitung (Kabel) dargestellt, um anzuzeigen, daß fizienten von nachfolgenden Potenzen des zur An- alle Übertragungen parallel durchgeführt werden, wendung gelangenden Zahlensystems bilden. Die Das heißt, sämtliche Informationseinheiten eines geaufeinanderfolgenden Ziffernpositionen sind von gebenen Registers werden der nächsten logischen 0 bis 35 numeriert, wobei die Zahlen von rechts 5 Schaltung zur gleichen Zeit zugeführt. Die Mittel nach links zunehmen. zum wahlweisen Übertragen der Bits zwischen auf-
Bei den Rechenvorgängen des Ausführungsbei- einanderfolgenden logischen Schaltungen sind als
spiels wird mit dem bekannten Ein-Komplement- Einzelleitungen dargestellt; diese Einzelleitungen
System gearbeitet, bei denen eine negative Zahl sollen jedoch andeuten, daß in Wirklichkeit sämt-
durch das Komplement der entsprechenden positi- io liehe in den Stufen eines Registers befindlichen Bits
ven Zahl dargestellt wird. Der Komplementwert gleichzeitig übertragen werden. Die Richtung des
wird dadurch ermittelt, daß jede Ziffer von 1 sub- Informationsflusses ist durch die Pfeile bezeichnet:
trahiert wird. Es sei angenommen, daß im XO-Register 20
Der Digitalrechner des Ausführungsbeispiels ar- 36 Informationseinheiten gespeichert sind. Diese Bitbeitet nach dem bekannten Subtraktionsverfahren, 15 gruppe stellt entweder den oder mehrere Addenden bei dem zum Addieren oder Subtrahieren von zwei dar, sofern eine oder mehrere Additionen durchge-Zahlen zwei sogenannte Halbsubtrahierer verwendet führt werden, oder den oder mehrere Subtrahenden, werden. Der erste Subtrahierer wird zur Erzeugung falls eine oder mehrere Subtraktionen erfolgen. Des von Ausgangssignalen benutzt, die gegenüber den weiteren soll angenommen werden, daß auch im normalerweise zu erwartenden Ausgangssignalen 20 A O-Register 22 36 Bits eingespeichert sind. Diese negiert sind, dies ermöglicht es, die charakteristische Bitgruppe stellt entweder den oder die Augenden Arbeitsweise einer NOR-Schaltungsanordnung voll dar, oder die Minuenden, falls eine Subtraktion erauszunutzen und dadurch den erforderlichen Schal- folgen soll. Sobald diese beiden Register 20 und 22 tungsaufwand zu verringern. die Information aufgenommen haben, wird von
Die Recheneinrichtung des Ausführungsbeispiels 25 einem Leitwerk 10 ein Steuerimpuls T1 erzeugt, um
ist für Parallelbetrieb gedacht, wobei alle Ziffern- ein X 1-Register 24 über die Steuerleitung 11 zu räu-
positionen gleichzeitig bearbeitet werden. Sollen men. Dadurch werden alle Stellen des X 1-Registers
arithmetische Operationen mittels Subtraktionen 24 auf 0 zurückgestellt. Diese Rückstellung bildet
durchgeführt werden, so muß von sogenannten »ne- eine Vorbedingung für den Betrieb. Sollen Zahlen
gativen Überträgen« Gebrauch gemacht werden. Der- 30 addiert werden, so gilt die arithmetische Beziehung:
artige Überträge treten dann auf, wenn eine Zahl
von einer anderen subtrahiert wird und die den γ*' + W ~Λ*"™11 e
Minuenden darstellende Zahl durch das Ergebnis (Augend) + (Addend) = Summe
kleiner als 0 wird, so daß die in der nächsthöheren Sollen Zahlen subtrahiert werden, so wird das-
Stelle stehende Ziffer des Minuenden um 1 verrin- 35 selbe Rechenwerk benutzt, wobei dann folgende
gert werden muß. Da mit dem Ein-Komplement- arithmetische Beziehung gilt:
System gearbeitet wird, ist zur Darstellung des rieh- /,\ , r__y\ = niffereriz
tigen Ergebnisses ein sogenannter »Endübertrag« er- ^(Minuend) + (-Subtrahend) = Differenz
forderlich, wenn das Ergebnis einer arithmetischen v ' v '
Operation negativ wird. 40 Da im Ein-Komplement-System das Komplement
Zu diesem Zweck muß von der Ziffer mit dem zu einer Zahl der negativen Darstellung dieser Zahl höchsten Stellenwert ein direkter Übertrag für die entspricht, ergibt sich durch die Wahl des Ausdrucks niedrigstwertige Ziffer bereitgestellt werden, der hier »X« in den oben aufgeführten Gleichungen somit sodann für die erforderliche Korrektur benutzt wird. entweder die arithmetische Funktion der Addition Dies läßt sich an folgendem Beispiel verdeutlichen: 45 oder der Subtraktion. Diese Charakteristik ist pro-Λ,. , η ι ι ι λ ι το grammierbar und wird durch das vom Leitwerk 10 cH£Ueir a ( \ λ η π ι η ι / «λ entschlüsselte Befehlswort ausgewählt. Der dabei erSubtrahend (-) 10 0 10 1 (-26) zeugte Steuerimpuls wird über eine Steuerleitung 12 Zwischenergebnis 1110 0 0 zu einer Auswahleinrichtung 25 übertragen, um zu Endübertrag (—) 1 50 bestimmen, ob der Inhalt Χϋ oder dessen Komple- I j 0 1 1 1 55 ment XO eines Registers 20 in ein Register 24 ausgeblendet werden soll.
Wesentlich ist nun die Bereitstellung der Übertra- Die Information wird über die Informationsleitun-
gungswege für die Endüberträge, die für die einzel- gen 26 parallel übertragen. Durch das gleichzeitige
nen wählbaren Operandenlängen erforderlich sind. 55 Auftreten des Steuerimpulses auf Leitung 12, eines
F i g. 1 zeigt ein Blockschaltbild einer Wort- Taktimpulses 01 auf Leitung 27 und der Informasegmente verarbeitenden Recheneinrichtung, mit tionssignale auf den Informationsleitungen 26 wird einem Leitwerk 10, dessen Arbeitsweise nicht im die Auswahl »addiere« oder »subtrahiere« dadurch einzelnen beschrieben wird, da sie zum Verständnis getroffen, daß die Übertragungsleitungen 28 oder 30 der Arbeitsweise der Erfindung nicht beiträgt. 60 benutzt werden. Bei der Addition wird die dem Ein-Die in Fig.l gezeigten Register 20, 22, 24, 34, stellzustand der einzelnen Stellen des Registers 20 36 sind von einem in der Technik bekannten Typ entsprechende Information an den Einstelleingang und bestehen im allgemeinen aus einer Anzahl von der entsprechenden Kippschaltungen des Registers Kippschaltungen, die zur vorübergehenden Speiche- 24 ausgeblendet. Bei der Subtraktion wird dagegen rung einer Informationseinheit in den entsprechen- 65 der Komplementwert der einzelnen Stellen des Reden Ziffernstellen dienen. Die Übertragungswege für gisters 20 an den Einstelleingang der entsprechendie Datensignale zwischen den Registern sind in den Kippschaltungen des Registers 24 übertragen. F i g. 1 entsprechend bezeichnet und jeweils als Ein- Ist diese Auswahl einmal getroffen, so ist die Arbeits-
weise des übrigen Teils der Schaltungsanordnung bei Addition und Subtraktion gleich.
Vor Durchführung einer negierten Halbsubtraktion werden ein Register 34 sowie ein Register 36, die als arithmetische Hilfsregister dienen, durch auf den Adern 14 und 13 auftretende Steuersignale des Leitwerks 10 geräumt, d. h. in den Zustand 0 rückgestellt. Die im Register 24 enthaltenen Informationssignale, d. h. Addend(en) oder Subtrahend(en), werden auf Informationsleitungen 41 in einen HaIbsubtrahierer 32 übertragen, während die im Register 22 enthaltenen Informationssignale, d. h. Augend(en) oder Minuend(en) zum gleichen Zweck über Informationsleitungen 43 übertragen werden. Zur Durchführung der negierten Halbsubtraktion werden sowohl der Ausgang 0 als auch der Ausgang 1 eines jeden Registers verwendet. Sobald das Register 34 und das Register 36 geräumt sind, wird vom Leitwerk 10 ein Steuerimpuls auf die Steuerleitung 15 gegeben, der zusammen mit dem Taktimpuls 03 auf Leitung 45 die Resultate der in dem Halbsubtrahierer32 durchgeführten negierten Halbsubtraktion in ein Register 34 und ein Register 36 ausblendet. Die negierten Bit-Differenzen werden dabei über die Informationsleitungen 38 in das A 1-Register 34 und die Überträge über die Informationsleitungen 40 in das B 1-Register 36 übertragen. Die logischen Gleichungen der negierten Halbsubtraktionen lassen sich wie folgt darstellen
Negierte Bit-Differenz = XlAO + Xl AO
Ubertragebit = ΆΌΧΙ
Zu beachten ist, daß der mit einem Querstrich ("^) versehene Ausdruck den Ausgang 0 der betreffenden Kippschaltung und der Ausdruck ohne Querstrich den Ausgang 1 bezeichnet. In der Beschreibung wird also die Negation (Komplement) des gespeicherten Signals durch ein Symbol ohne Querstrich dargestellt. Die UND-Funktion wird dagegen durch das NichtVorhandensein eines logischen Verknüpfungssymbols dargestellt. Die Funktionstabelle für diese Ausdrücke lautet wie folgt:
ZO ZT Negierte Bitdifferenz Übertragebit
0 0 1 1
0 1 0 0
1 0 0 0
1 1
Wie ersichtlich ist, erscheinen die in den Resultaten normalerweise zu erwartenden Signale in negierter Form. Wird z.B. die Subtraktion »1 — 1« ausgeführt, so ergibt sich als Differenz dieser Subtraktion »0«, die in negierter Form als 1 dargestellt ist. Der Grund hierfür liegt in der für die NOR-Schaltung charakteristischen Arbeitsweise, mit der negative Steuerungsaspekte zum Ausdruck gebracht werden können. Der zwischen den gestrichelten Linien liegende Teil der Funktionstabelle, in dem die negierte Bitdifferenz sowie der Übertrag beide Null sind, wird die anfängliche Räumung des Registers 34 und des Registers 36 überwacht.
Das in dem Ausführungsbeispiel verwendete Maschinenwort aus 36 Informationseinheiten ist in sechs Gruppen zu jeweils sechs Bits unterteilt, daher sind sechs Gruppenübertragsignale erforderlich. Die Gruppenübertragsignale werden unter dem Einfluß der Signale der Einstell-Ausgänge des Registers 34, welche über Steuerleitungen 46 übertragen werden, und der Signale der Räumausgänge des Registers 36, in dem die Ubertragbits enthalten sind, erzeugt. Die Gruppenübertragsignale zeigen an, daß ein innerhalb einer Gruppe weitergegebener Übertrag in dieser betreffenden Gruppe nicht erfüllt werden kann und dieser Übertrag an die nächste, jeweils aus sechs Bits bestehende Gruppe weitergeleitet oder aber als Endübertrag übertragen werden muß. Kann der
ίο Übertrag innerhalb einer Gruppe erfüllt werden, so wird für diese Gruppe kein Gruppenübertragsignal erzeugt. Die Weiterleitung der Gruppenübertragsignale wird durch ein Steuersignal auf Leitung 16 synchronisiert. Die Gruppenübertragsignale werden Verknüpfungseinrichtungen 50, 52 und 54 für die Bereitstellen der verschiedenen Operandenlängen R, Q bzw. P entsprechenden Endübertragsignale über Sicuci leitungen 56, 58 bzw. 60 gleichzeitig zugeführt.
Die an den Einsteii-Ausgüngen (Ä) der Kippschaltungen des Registers 34 auftretenden Signale werden über Steuerleitungen 62 einer für die Gruppenübertrag-Steuersignale vorgesehenen Prüfeinrichtung 44 zugeführt, in der sie in Gruppen zu jeweils sechs Bits unterteilt werden und jede Gruppe geprüft wird, ob ihre Eingangssignale gleichzeitig »0« sind. Enthält eine Gruppe nur Nullen, so wird ein Signal erzeugt und damit in einer nachgeschalteten Logik angezeigt, daß ein von einer vorhergehenden Stufe weitergegebener Gruppenübertrag in der nur aus Nullen bestehenden Gruppe nicht erfüllt werden kann. Unter diesen Umständen muß daher ein von einer vorhergehenden Gruppe weitergegebener Übertrag an eine nachfolgende Gruppe weitergeleitet werden. Durch den Einsatz dieser Prüfeinrichtung 44 wird die zur Weiterleitung eines Übertrages erforderliche Gesamtzeit heabgesetzt, da die Übertragsanfrage diejenigen Gruppen, in denen keine Möglichkeit zur Bildung eines Übertrags besteht, nicht zu durchlaufen braucht.
Die Anwendung der Endübertragfunktion ergibt praktisch ein kreisförmiges Register, das zur Durchführung von Rechenoperationen nach dem EinKomplement-Verfahren erforderlich ist. Das Aufteilen des kreisförmigen Registers in gleiche Abschnitte erfolgt wie bei der Teilung eines Kreises in gleich große Abschnitte. Das Register ist so unterteilt, daß sämtliche Bitstellen verwendet werden, also kein Rest (nicht benutzte Bitstellen) übrig bleibt. Dies ist eine Bedingung mathematischer Kongruenz, die der Gleichung
X = α (mod. d)
entspricht, wobei X — α genau durch m teilbar ist.
Die Signale der Gruppenübertrag-Prüfeinrichtung 44 werden für die Bereitstellung der den verschiedenen Operandenlängen entsprechenden Endübertragsignale vorgesehenen Verknüpiungseinrichtungen 50, 52, 54 über Steuerleitungen 64, 66, 68 gleichzeitig zugeführt. Durch die gleichzeitige Übertragung der Gruppenübertragsignale über die Steuerleitungen 56 und der Signale der Gruppenübertrag-Prüfeinrichtung 44 über die Steuerleitungen 64 zur Verknüpfungseinrichtung 50 ergibt sich eine logische Kombination, durch welche die Arbeitsbedingungen für drei 12-Bit-Operanden bereitgestellt werden, d. h., durch diese Kombination werden die Stromwege für die Endüberträge von drei parallel arbeitenden Operanden? zu 12 Bit bereitgestellt. Durch die gleichzei-
tige Übertragung der Gruppenübertragsignale über die Steuerleitungen 58 und der Signale der Gruppenübertrag-Prüfeinrichtung 44 über die Steuerleitungen 66 zur Verknüpfungseinrichtung 52 werden die Arbeitsbedingungen für zwei 18-Bit-Operanden Q bereitgestellt und die entsprechenden Ubertragsleitungen für die Endüberträge der beiden parallelen Operanden Q bestimmt. Durch eine gleichzeitige Übertragung der Gruppenübertragsignale über die Steuer-
knüpfungseinrichtung 54 wird die dem vollständigen Maschinenwort entsprechende Arbeitsweise ausgewählt, d. h., für das Rechenwerk wird ein einziger aus 36 Bit bestehender Operand bereitgestellt.
Die Ausgangsignale der für die Bereitstellung der Operandenlängen P, Q und R vorgesehenen Verknüpfungseinrichtungen 50, 52, 54 werden über Steuerleitungen 70, 72, 74 an eine Steuereinrichtung
schiedenen möglichen Operandenlängen wird durch einen Steuerbefehl des Leitwerkes 10 über Steuerleitungen 17 gesteuert. Über eine der Steuerleitun-
des Registers zugeleitet. Die Einstellung sämtlicher Kippschaltungen des Registers 22 und die anschließende Ankopplung der Resultatsignale an die Räumeingänge der Kippschaltungen dieses Registers hat 5 den Vorteil, daß eine Negationsstufe wegfällt, weil bei der Halbsubtraktion das gewünschte Endresultat in negierter Form erscheint.
Fig. 2a und 2b zeigen in detaillierterer Form einen Teil des Rechenwerks 32, in dem die negierte
leitungen 60 und der Signale der Gruppenübertrag- io Halbsubtraktion durchgeführt wird. Prüfeinrichtung über die Steuerleitungen 68 zur Ver- Für die nachstehende Beschreibung soll angenom
men werden, daß im Z O-Register 20 entweder der oder die Addend(en) oder der oder die Subtrahend(en) eingespeichert sind und für Rechenoperationen zur is Verfügung stehen. Des weiteren soll angenommen werden, daß im A O-Register 22 Informationseinheiten eingespeichert sind, die entweder den oder die Augenden oder den oder die Minuenden darstellen. Als weitere Vorbedingung muß sich das Xl-Register
76 übertragen, in der die gewünschte Operanden- 20 im geräumten Zustand befinden, d.h., jede Kipplänge festgelegt wird. Die Auswahl unter den ver- schaltung dieses Registers muß sich im Räumzustand
befinden. Dies geschieht durch Anlegen des Steuerimpulses T1 über eine Steuerleitung 11 an den Räumeingang (0) sämtlicher Kippschaltungen des Zl-Regen 78, 80, 82 wird sodann ein Signal an eine Sam- 25 gisters 24. meleinrichtung zur Vereinigung mit den Gruppen- Das Rechenwerk 32 kann sowohl Additionen als
Übertragsignalen des Resultatwortes übertragen. Für auch Subtraktionen ausführen. Dieses Charakteristidie Unterdrückung der nicht gewünschten Operan- kum ist programmierbar und wird bei der Entschlüsdenlängen ist in der Steuereinrichtung 76 nur ein seiung eines gegebenen Befehls ausgewählt. Die minimaler Aufwand an Steuerschaltungen erf order- 30 Auswahl erfolgt durch die Steuerimpulse T 2, die lieh, so daß sich gegenüber einer Auswahl der Ope- über Steuerleitungen 12 a und 12 b an sämtliche Sturandenlänge an irgendeinem anderen vorhergehenden fen der Auswahleinrichtung 25 gleichzeitig übertragen Punkt der Schaltung Einsparungen ergeben. werden. Für die Addition wird der normale Inhalt
Die an den Null-Ausgängen der Kippschaltungen (Xü) des Z0-Registers 20 direkt in das Zl-Register des Registers 36 auftretenden Signale werden der 35 24 überführt; dagegen wird bei der Subtraktion der Sammeleinrichtung 84 über Steuerleitungen 86 züge- Komplementwert (ZO) des Inhalts des Z0-Registers führt. Diese Signale entsprechen Übertragen, die 20 in das Zl-Register 24 übertragen. Durch entwährend der ersten negierten Halbsubtraktion In dem sprechende Auswahl der mit dem 0- oder 1-Ausgang Halbsubtrahierer 32 erzeugt wurden und die nach der Kippschaltungen des Z O-Registers 20 verbundeihrer Kombination mit den Signalen der ausgewähl- 40 nen Übertragungsleitungen wird also bestimmt, ob ten Operandenlänge in der Sammeleinrichtung 84 die eine Addition oder Subtraktion durchgeführt werden endgültigen Ubertragsbedingungen für die Rechen- soll. Da sowohl das Signal des 0-Ausgangs als auch operation festsetzen. Die sich ergebenden Übertrag- das Signal des 1-Ausgangs der Kippschaltungen des signale werden einem zweiten Halbsubtrahierer 90 Z 0-Registers 20 im statischen Zustand über Inforüber Steuerleitungen 88 zugeleitet. Die Sammel- 45 mationsleitungen 26 an die Auswahleinrichtung 25 einrichtung 84 hat die Aufgabe, die weitergegebenen übertragen werden, erfolgt die Auswahl der Rechen-Überträge innerhalb der betreffenden Gruppe zu ord- operation durch das gleichzeitige Auftreten des Taktnen und für die Übertragung von erforderlich wer- impulses 01 auf Leitung 27 und des über die Steuerdenden Endüberträgen Sorge zu tragen. leitungen 12a bzw. 12 b übertragenen Steuerimpul-
Sämtliche Stellen des Registers 22, in welchem das 50 sesT2.
Endergebnis abgespeichert wird, werden durch einen Es sei angenommen, daß in der mit 100 bezeich-
Steuerimpuls des Leitwerks 10 auf Steuerleitung 18 neten Kippschaltung FF ZOOO eine »1« gespeichert in den Einstellzustand eingestellt. Nach dem Anlegen ist, so daß auf der Ausgangsader 26 & eine »1« und des Steuerimpulses T 8 an das Register 22 wird eine auf der Ausgangsader 26a eine »0« auftritt. Bei der Halbsubtraktion in dem Halbsubtrahierer 90 durch- 55 Addition werden die Steuerimpulse Γ 2 über die geführt. Diese letzte Halbsubtraktion bildet das Er- Steuerleitung 12 a als Ausblendimpulse (»0«) an die gebnis einer Kombination der Sammeleinrichtung 84, mit 102 bezeichnete NOR-Schaltung Z 0300 angeder Signale der Einstellausgänge der Kippschaltun- koppelt. Durch die Ankopplung eines solchen Ausgen des Registers 36 und der Signale der Einstell- blendimpulses »0« an den Eingang der NOR-Schalausgänge der Kippschaltungen des Registers 34, die 60 tungZ0300 erzeugt diese Schaltung auf der Ader 28 über die Leitungen 88, 86 und 92 übertragen werden. ein Ausgangssignal. Die Aussage dieses Signals wird Die sich ergebende Zahlengröße wird von einem einzig und allein von dem Eingangssignal bestimmt, Taktimpuls 02 des Haupttaktgebers auf Leitung 94 welches der NOR-Schaltung Z 0300 vom 1-Ausgang mit einem auf einer Steuerleitung 19 auftretenden der Kippschaltung FF ZOOO über die Ader 26 a zuSteuerimpuls synchronisiert. Dieser Steuerimpuls be- 65 geführt wird. Da der NOR-Schaltung Z 0300 im vorwirkt die Ausgabe des Endresultats über Leitungen 96 liegenden Beispiel eine. »0« über die Ader 26 α zuin das A O-Register 22, d.h., die Ziffern des Resul- geführt wird, wird durch das gleichzeitige Anlegen tats werden den Räumeingängen der Kippschaltungen dieses Informationssignals, der Taktimpulse 01 und
9 10
des Steuersignals Γ2 eine »1« als Ausgangssignal auf Der Steuerimpuls TA ist eine »1« und wird über die der Ader 28 erzeugt. Das an die Ader 28 angekop- Ader 14 dem Räumeingang (»0«) sämtlicher Kipppelte Ausgangssignal ist gleich dem am Einstellaus- schaltungen des A 1-Registers 34 zugeführt, wodurch gang der Kippschaltung FFATOOO auftretenden auch dieses Register in den Zustand »0« rückgestellt Signal (»0«); im Endeffekt wird die Stufe FF X100 5 wird. Die Räumung der beiden Register 34 und 36 des Z1-Registers 24 in den gleichen Zustand wie die ist eine Vorbedingung für die Ausführung der negierentsprechende Stufe des ZO-Registers 20 geschaltet ten Halbsubtraktion 32.
und damit die für das Addieren erforderliche Voraus- Das zur Durchführung der negierten Halbsubtraksetzung erfüllt. Ein Sperrsignal, welches der mit 104 tion vorgesehene Rechenwerk 32 arbeitet als Parallelbezeichneten NOR-Schaltung X 0200 über die Steuer- io einrichtung, wobei die einzelnen Binärstellen der sich leitung 12 b zugeleitet wird, verhindert die weitere aus dem Inhalt der Zl -Register 24 und y4 0-Register Übertragung eines über die Ader 26 b übertragenen 22 zusammensetzenden Information parallel behan-Einstellsignals der Kippschaltung FFZOOO, so daß delt werden.
dieses Signal nicht am Eingang zur Kippschaltung Die zur Erfüllung aller möglichen Ausdrücke er-FFZlOO erscheinen kann. Das Sperrsignal bewirkt 15 forderlichen Signale kommen sowohl von den 0- als also, daß im vorliegenden Fall stets nur eine »0« auch von den 1-Ausgängen der Kippschaltungen des über die Ader 30 übertragen wird. Da zur Einstel- Zl-Registers 24 und des A O-Registers 22. Das lung der Kippschaltung bekanntlich eine »1« erfor- Signal des O-Ausgangs der Kippschaltung FF ZlOO derlich ist, hat die Ankopplung der von der gesperr- wird über die Informationsleitung 41 α als Eingangsten NOR-Schaltung Z0200 übertragenen »0« keine 20 signal an die mit 110 bezeichnete NOR-Schaltung Wirkung auf die folgende Stufe. D 2500 angekoppelt; außerdem wird an dieselbe
Bei der Subtraktion werden die über die Steuer- NOR-Schaltung D 2500 das Signal des 0-Ausgangs leitungen 12 α und 12 b übertragenen Steuerimpulse der mit 108 bezeichneten Kippschaltung FF A 000 Γ 2 genau umgekehrt angekoppelt. In diesem Falle über die Informationsleitung 43 a angeschaltet. Dawird also die NOR-Schaltung Z 0200 geöffnet, wäh- 25 mit wird die logische Signalkombination (ZlOO AWSQ) rend die NOR-Schaltung Z 0300 gesperrt wird, so bereitgestellt, die für einen Teil der negierten Bitdaß auf der Ader 30 das Komplement des gegen- differenz-Gleichung (2) und für die Erzeugung des wältigen logischen Signalzustands der Kippschaltung Übertragsbits erforderlich ist. Das Übertragsbit-FFZOOO als ein Eingangssignal zur Kippschaltung Signal erscheint am Ausgang der NOR-Schaltung ZlOO erscheint. Auch in diesem Falle sei wiederum 30 D 2500 und wird über die Ader 40 als Eingangsangenommen, daß sich in der Kippschaltung FF Z 000 signal an den Einstelleingang (1) der mit 126 beeine »1« befindet, so daß am 0-Ausgang dieser Kipp- zeichneten Kippschaltung FF B100 angelegt. Gleichschaltung eine »1« auftritt, die über die Ader 26 b zeitig werden das Signal des 1-Ausgangs der Kippais ein Eingangssignal zur NOR-Schaltung Z 0200 schaltung FFZlOO über die Ader 41 b und das übertragen wird. Dieses Eingangssignal an der NOR- 35 Signal des 1-Ausgangs der Kippschaltung FF A 000 Schaltung Z 0200 bewirkt in Verbindung mit dem über die Ader 43 ft als Eingangssignal an die mit 112 Ausblendimpuls Γ 2 und dem Taktimpuls 01, daß auf bezeichnete NOR-Schaltung D 3500 angekoppelt. Der der Ader 30 eine »0« als Ausgangssignal erscheint. Ablauf der negierten Halbsubtraktion wird durch Diese »0« verändert den Zustand der Kippschaltung die Anschaltung des Taktimpulses 0 3 auf Leitung 45 FFZlOO nicht, so daß die als Ergebnis der ur- 40 mit dem gleichzeitigen Auftreten des Ausblendsprünglichen Räumung des Zl-Registers 24 durch impulses T 5 synchronisiert. Durch die richtige Anden Steuerimpuls Tl eingespeicherte »0« erhalten kopplung dieser Ausblendsignale (»0«) werden die bleibt. An der Stelle, an der sich in der Kippschal- Resultate in das A 1-Register 34 und in das B 1-Retung FF ZOOO eine »1« befand, wird also in die ent- gister 36 überführt. Das Ergebnis dieser logischen sprechende Stufe FF Z100 des Z1-Registers 34 der 45 Signalkombination ist die negierte Bitdifferenz, die Komplementwert, nämlich eine »0«, eingespeichert. dem Einstelleingang (1) der mit 114 bezeichneten Der über die Steuerleitung 12 a übertragene Sperr- Kippschaltung FF A 100 über die Ader 38 zugeleitet impuls »1« bewirkt, daß die NOR-Schaltung Z 0300 wird.
auf der Ader 28 eine »0« erzeugt, und zwar unabhän- Zur Erläuterung der Arbeitsweise des für die gig von dem Signal, welches der NOR-Schaltung 50 negierte Halbsubtraktion vorgesehenen Rechenwerks Z 0300 von der Kippschaltung FFZOOO über die 32 sei angenommen, daß in der Kippschaltung Ader 26 α zugeführt wird. Da zur Einstellung einer FF X100 eine »1« und in der Kippschaltung FF A 000 Kippschaltung eine »1« erforderlich ist, und da am eine »1« gespeichert ist; die NOR-Schaltung D 2500 Eingang zur Kippschaltung ZlOO nur Nullen an- erhält also vom 0-Ausgang der Kippschaltung Z100 liegen, bleibt der Zustand dieser Kippschaltung so- 55 sowie vom 0-Ausgang der Kippschaltung A 000 jemit unverändert. Diese Operation stimmt also mit weils eine »1« über die Ader 41α bzw. 43 α. Diese der vom Rechenwerk nach dem Ein-Komplement- Signalkombination ergibt eine »0« auf der Ausgangs-System durchgeführten Rechenoperation überein. Die ader 40, wodurch weder die Kippschaltung B100 in Signale der übrigen Stufen des Z 0-Registers 20 wer- den Ubertragszustand eingestellt noch die Kippschalden durch die Auswahleinrichtung 25 in der gleichen 60 tung A100 in den eine Bitdifferenz anzeigenden Zu-Weise in das Zl-Register 24 überführt. Sobald die stand eingestellt wird. Das am 1-Ausgang der Kipp-Auswahl bezüglich Addition oder Subtraktion ge- schaltung ZlOO auftretende Signal sowie das am troffen ist, laufen die übrigen Rechenoperationen für 1-Ausgang der Kippschaltung A 000 erscheinende Addition und Subtraktion in der gleichen Weise ab. Signal werden über die Ader 41 b bzw. 43 b als Ein-
Der Steuerimpuls T 3 ist eine »1« und wird über 65 gangssignale an die NOR-Schaltung D 3500 angekop-
die Ader 13 dem Räumeingang (0) sämtlicher Kipp- pelt. Da im vorliegenden Falle beide Signale Nullen
Schaltungen des B 1-Registers 36 zugeführt, wodurch sind, ist somit die Bedingung für die Erzeugung einer
dieses Register in den Zustand »0« rückgestellt wird. »1« am Ausgang der NOR-Schaltung D 3500 erfüllt.
Über die Ader 38 wird also eine »1« an den Einstelleingang der Kippschaltung A 100 angelegt, wodurch die Bedingung für die negierte Bitdifferenz erfüllt ist. Dieses Beispiel entspricht also dem Fall, wo ein negiertes Bitdifferenz-Signal, jedoch kein Übertragsbit-Signal erzeugt wird.
Enthalten die Kippschaltungen ZlOO und AOQO Nullen, so treten bei der Erzeugung eines negierten Bitdifferenz-Signals die gleichen Operationen auf; in diesem Falle wird jedoch außerdem noch ein Übertragsbit-Signal erzeugt. An den 0-Ausgangen der KippschaltungenX100 und AOOO treten Nullen auf, die über die Adern 41a bzw. 43 a als Eingangssignale an die NOR-Schaltung D 3500 angelegt werden. Durch das gleichzeitige Auftreten dieser beiden »0«-Signale wird von der NOR-Schaltung D 2500 eine »1« erzeugt, die über die Ader 40 als ein Eingangssignal für den Einstelleingang der Kippschaltung B100 und über die Ader 38 als Eingangssignal für den Einstelleingang der Kippschaltung AlOO übertragen wird. Diese Operation entspricht dem Fall, bei dem ein negiertes Bitdifferenz-Signal und außerdem ein Übertragsbit-Signal erzeugt wird.
Der von der gestrichelten Linie umgebene Teil der Funktionstabelle entspricht dem Fall, bei dem das negierte Bitdifferenz-Signal und das Übertragsbit-Signal beide »0« sind. Dieser Fall fällt unter die anfängliche Räumung des A 1 -Registers 34 und des Bl -Registers 36, die vor der Durchführung der negierten Halbsubtraktion erfolgt. Der Grund für die hier erfolgte Anwendung des die negierte Halbsubtraktion durchführende Rechenwerk 32 ergibt sich aus der für die NODER-Logik charakteristischen Arbeitsweise. Durch die Anwendung dieser logischen Verknüpfung wird nämlich eine Negatorstufe zwisehen einer sogenannten »normalen« Halbsubtraktion und den Eingängen zu den Registern 34 und 36 gespart. Diese zusätzliche Negatorstufe würde erforderlich sein, wenn ein- »normaler« Subtrahierer eingesetzt würde. Die bei der negierten Halbsubtraktion auftretenden logischen Operationen werden in sämtlichen Stufen des Rechenwerks 32 gleichzeitig ausgeführt, wobei die Bitdifferenzen in das A 1-Register 34 und die Übertragsbits in das Bl -Register 36 parallel überführt werden.
Fig. 3 zeigt ein Ausführungsbeispiel der Schaltungsanordnung 42 zur Erzeugung der Gruppenübertrags-Signale und der Gruppenübertrags-Prüfeinrichtung 44. Eine aus sechs nebeneinanderliegenden Ziffernstellen bestehende Gruppe wird bei der Ubertragung von Übertrags-Signalen als eine Einheit angesehen. Gruppen, in denen der gewünschte Übertrag nicht erfüllt werden kann, können umgangen werden, und es können statt dessen die Übertragssignale einer Gruppe zugeführt werden, in welcher der Übertrag gebildet werden kann.
Die Gruppenübertrags-Prüfeinrichtung44 hat die Aufgabe, für die in Gruppen jeweils zu sechs Bits zusammengefaßten Stufen des A 1-Registers 34 festzustellen, ob sich in den Stufen einer bestimmten Gruppe eine »1« befindet oder nicht. Die Gruppenübertrags-Prüfeinrichtung 44 besteht aus sechs parallelen NOR-Schaltungsgruppen. Zum Verständnis der Arbeitsweise dieser sechs Schaltungsgruppen braucht lediglich eine Gruppe an Hand eines Beispiels beschrieben zu werden. Die mit 138 bezeichnete NOR-Schaltung D 0300 stellt das Hauptelement für das Gruppenübertrags-Ausblendsignal 0 (EO) dar. Die Signale, welche am O-Ausgang (Al) der Kippschaltungen der sechs niedrigstwertigen Stufen des A 1-Registers 34 auftreten, werden der NOR-Schaltung D 0300 als Eingangssignale über die Adern 142, 144, 146, 148, 150 und 152 zugeführt. Da die am 0-Ausgang der Kippschaltungen auftretenden Signale verwendet werden, stellt die nachstehende logische Gleichung die Verknüpfungsfunktion der NOR-Schaltung D 0300 dar:
EQ =
Diese Art der Aussage zeigt, in welcher Weise sechs nebeneinanderliegende Stufen kombiniert werden, um ein Ausgangssignal zu erzeugen, welches die Anwesenheit bzw. das NichtVorhandensein einer »1« in einer dieser Stufen anzeigt und damit andeutet, ob ein an diese sechsstufige Gruppe weitergegebener Übertrag in dieser logischen Kombination von Eingangssignalen erzeugt die NOR-Schaltung D 0300 ein mit EO bezeichnetes Signal, das nur dann einer »1« entspricht, wenn sämtliche Eingangssignale zur NOR-Schaltung Nullen sind. Das EO-Signal wird über die Ader 154 als Eingangssignal an die mit 140 bezeichnete NOR-Schaltung D1300 angelegt. Die einzige logische Funktion der NOR-Schaltung D1300 besteht in der Negation des ihr zugeführten Eingangssignals; auf der Ader 220 erscheint daher als Ausgangssignal das Signal EU. Sind in sämtlichen sechs Stufen Nullen als Informationssignale gespeichert, so erzeugt die NOR-Schaltung D1300 eine »0«, die als Ausblendsignal benutzt wird, um die auf BiI-dung eines Übertrags überprüfte Gruppe zu umgehen. Die Arbeitsweise der die Signale ET bis Έ5 erzeugenden Schaltungsanordnung entspricht im wesentlichen der Arbeitsweise der das Signal Eö erzeugenden Schaltung, so daß sich eine detaillierte Beschreibung erübrigen dürfte. Die logischen Gleichungen, durch welche sich die Arbeitsweise dieser Schaltungen ausdrücken läßt, sind in ihrem Aufbau der für das Signal EO aufgestellten Gleichung ähn-Hch und lassen sich ohne weiteres von den entsprechenden 6-Bit-Gruppen des A 1-Registers 34 ableiten.
Die für die Erzeugung der Gruppenübertragssignale vorgesehene Schaltungsanordnung 42 hat die Aufgabe, ein Übertragssignal von einer Gruppe, in welcher der gewünschte Übertrag nicht erfüllt werden kann, an die nächste Gruppe weiterzuleiten, in der die Möglichkeit zur Erfüllung eines solchen weitergegebenen Übertrags besteht. Durch das gemeinsame Auftreten der Gruppenübertragssignale und der Gruppenübertrags-Ausblendsignale wird bestimmt, in welche Gruppe ein weitergegebener Übertrag fällt. Der Endübertrag wird durch die Auswahl der gewünschten Operandenlänge bestimmt, wodurch die für die betreffende Operandenlänge vorgesehene Auswahleinrichtung ausgewählt wird. Auch hier braucht wiederum nur ein für sechs Bits vorgesehenes Netzwerk zum Verständnis der Arbeitsweise sämtlicher für die Gruppenübertragssignale vorgesehenen Netzwerke beschrieben zu werden. Bei der Bestimmung, ob ein Übertragssignal von einer Gruppe an eine andere Gruppe weitergegeben werden muß, müssen sowohl die in einer Stufe des A 1-Registers 34 enthaltene Bitdifferenz als auch das entsprechende Übertragsbit, das sich in der entsprechenden Stufe des Bl-Registers 36 befindet, geprüft werden. Sobald innerhalb einer Gruppe festgestellt
wird, daß eine Übertragsbedingung vorliegt, müssen sämtliche höherwertigen Stellen dieser Gruppe überprüft werden, um festzustellen, ob ein Gruppenübertragssignal erzeugt wird oder nicht, d. h., ob der Übertrag innerhalb der betreffenden Gruppe erfüllt werden kann. Wird z. B. von der Stufe 00, in der die Kippschaltung B 100 eine »1« speichert, ein Übertrag weitergegeben, und befinden sich in den nächsten fünf höherwertigen Stufen des A 1-Registers 34 keine »1«-Bits, so ist damit die Bedingung für die Weiterleitung eines Gruppenübertragssignals erfüllt. Irgendeine von sechs möglichen Bitkombinationen der Stufen des B1-Registers 36 und des A 1-Registers 34 führt zur Erzeugung eines Gruppenübertragssignals. Den mit 156, 158, 160, 162, 164 und 166 bezeichneten NOR-Schaltungen £0305, Β 0304, B 0303, B 0302, B 0301 bzw. B0300 werden über Steuerleitungen 168, 170, 172, 174, 176 und 178 Eingangssignale von den Einstellausgängen »1« der Kippschaltungen B105, B104, B103, B 102, BlOl bzw. .B100 des B1 -Registers 36 zugeführt. Der Steuerimpuls T 6 wird über die Ader 16 übertragen und als Ausblendsignal sämtlichen zu dieser Stufe gehörenden NOR-Schaltungen der Schaltungsanordnung 42 zugeleitet. Dieser Steuerimpuls wird zur Synchronisierung der Übertragung der Gruppenübertragssignale verwendet. Neben den Signalen des B1-Registers 36 werden den NOR-Schaltungen der Schaltungsanordnung 42 noch Signale vom 0-Ausgang der entsprechenden Kippschaltungen des A 1-Registers 34 in verschiedenen Kombinationen zugeführt. Durch ein Ubertragssignal, welches von der eine »1« speichernden Kippschaltung B 105 an die NOR-Schaltung D 0305 weitergegeben wird, wird die Bedingung für einen Gruppenübertrag erfüllt. Das Ausgangssignal der NOR-Schaltung B 0305 wird über die Ader 180 als Eingangssignal an die mit 194 bezeichnete NOR-Schaltung B 1300 angelegt. Da die 1-Ausgänge der Kippschaltungen des B1-Registers 36 benutzt werden, wird beim Auftreten eines Ubertragssignals eine »0« als Eingangssignal an die NOR-Schaltung B 0305 angeschaltet, wodurch dieses Signal invertiert wird. Die sich ergebende »1« gelangt als Eingangssignal zur NOR-Schaltung B 1300. Da eine am Eingang einer NOR-Schaltung anliegende »1« zu einer »0« wird, tritt somit am Ausgang der NOR-Schaltung B1300 eine »0« als Ausblendsignal auf der Ader 196 auf. Das am 0-Ausgang (Al) der Kippschaltung A 105 auftretende Signal wird der NOR-Schaltung B 0304 zusammen mit dem am 1-Ausgang (Bl) der Kippschaltung B104 auftretenden Signal zugeleitet. Durch das gleichzeitige Auftreten einer in der Kippschaltung B104 gespeicherten »1« (Übertrag) und einer in der Kippschaltung A 105 enthaltenen »0«, wodurch keine Möglichkeit zur Erfüllung des Übertrags gegeben ist, wird somit die Erzeugung eines Gruppenübertragssignals bewirkt. Die beiden »0«-Signale ergeben eine »1«, die über die Ader 182 als Eingangssignal an die NOR-Schaltung B1300 angelegt wird. Das Auftreten einer »1« als Eingangssignal an der NOR-Schaltung B1300 führt auch diesmal wieder zur Erzeugung einer »0« als Ausgangssignal auf der Ader 196, und zwar unabhängig von der Aussage der anderen Eingangssignale. Dies ergibt sich aus der Tatsache, daß der weitergeleitete Übertrag in der nächsten Stufe (A 105) des A 1-Registers 34 nicht erfüllt werden kann, sondern statt dessen zur Erfüllung an die nächste Gruppe weitergegeben werden muß. Neben dem am 1-Ausgang der Kippschaltung B103 auftretenden Signal erhält die NOR-Schaltung B 0303 außerdem noch Signale von den 0-Ausgängen der Kippschaltungen A 104 und A 105. Wenn also die Kippschaltung B103 eine »1« speichert und damit einen Übertrag andeutet und gleichzeitig in den Kippschaltungen A 105 und A 104 Nullen enthalten sind, so sind damit die Voraussetzungen für die Erzeugung eines Gruppen-Übertragssignals gegeben. Dies ergibt sich aus der Tatsache, daß die nächsthöheren Stufen des A 1-Registers 34 den innerhalb der Gruppe weitergegebenen Übertrag nicht erfüllen können. In ähnlicher Weise erhält die NOR-Schaltung B 0302 Signale von den 0-Ausgängen der Kippschaltungen A 105, A 104 und A 103. Die NOR-Schaltung B 0301 erhält Signale von den 0-Ausgängen der Kippschaltungen A 105, A 104, A 103 und A 102, und der NOR-Schaltung B 0300 werden schließlich die Signale der 0-Ausgänge der
so Kippschaltungen Λ105, A 104, ,4103, ,4102 und A 101 zugeleitet. Diese Eingangssignale werden zusätzlich zu den Signalen der entsprechenden Stufen • des B 1-Registers 36 angekoppelt. Voraussetzung für * die Übertragung eines Gruppenübertragssignals von einer dieser Stufen ist, daß sich in der entsprechenden Stufe des B1-Registers 36 eine »1« befindet und in sämtlichen höherwertigen Stufen des A 1-Registers 34 Nullen gespeichert sind. Das Ergebnis der den NOR-Schaltungen B 0305, B 0304, B 0303, B 0302, B 0301 und B 0300 zugeführten Eingangssignalkombinationen wird der NOR-Schaltung B1300 über die Adern 180, 182, 184, 186, 188 bzw. 190 zugeleitet. Die nachstehende Gleichung für diese NOR-Schaltung gibt die Verknüpfungsbedingungen an, die zur Übertragung des Gruppenübertragssignals (GO) erfüllt werden müssen:
GO = B105 + B104ZTÜ5
+ B103,4104,4105
+ BlOl AlJTZ A~W3A1MÄTÜ5
+ BlOO,4101,4102,4103 ,4104,4105
Der Steuerimpuls T 6 wird jeder Stufe der Schaltungsanordnung 42 zur Erzeugung von Gruppenübertragssignalen als Synchronisierungsimpuls zugeleitet, ist jedoch in der obenstehenden logischen Gleichung nicht mitenthalten, da es sich bei diesem Impuls um einen konstanten Ausblendimpuls handelt, der in allen Ausdrücken der Gleichung wiederkehren muß. Die übrigen fünf Gruppen der Schaltungsanordnung 42 verarbeiten die entsprechenden Eingangssignalkombinationen des B1-Registers 36 und des A 1-Registers 34 in der gleichen Weise.
Die Signale der Schaltungsanordnung 42 sowie die Signale der Prüfeinrichtung 44 werden gemeinsam den für 12-, 18- und 36-Bit-Operanden vorgesehenen Verknüpfungseinrichtungen 50, 52 und 54 zugeleitet, um die für die Endüberträge erforderliche Steuereinrichtung bereitzustellen. Fig. 4a bis 4d zeigen die hierfür erforderliche Schaltungsanordnung.
Soll die 12-Bit-Operandenlänge ausgewählt werden, so wird ein Steuerimpuls Tl a über die Ader 17 α übertragen. Durch diesen an alle sechs Stufen der Verknüpfungseinrichtung 50 gleichzeitig übertragenen Steuerimpuls wird die Auswahl von drei Endübertragswegen ermöglicht. Die Gruppenübertragssignale 42 GO bis G 5 werden den mit 208, 210, 212, 214,
über die Ader 258 als Eingangssignal zugeführt. Dieses Eingangssignal sowie das über die Ader 260 übertragene U3-Signal werden in der NOR-Schaltung Z? 5312 miteinander verknüpft, um auf der Ader 284 5 das Signal R 2 bereitzustellen. Durch dieses Signal der Verknüpfungseinrichtung R wird der zweite der drei für die 12-Bit-Operanden-Auswahl vorgesehenen Wege zum Übertragen der Endüberträge gebildet. Das Signal, welches die NOR-Schältung 5 4318 unter dem
zeichnete NOR-Schaltung 4300, Έ2 über die Ader
224 an die mit 238 bezeichnete NOR-Schaltung-
54318, E3~ über die Ader 226 an die mit 236 bezeichnete NOR-Schaltung B 4312, E? über die Ader
216 und 218 bezeichneten NOR-Schaltungen 52300 52306, 52312, 52318, 52324 bzw. 52330 über die
Adern 196,198, 200, 202, 204 und 206 als Eingangssignale zugeführt (Fig. 4c). Die von der Schaltungsanordnung 42 erzeugte »0«, die dann erzeugt wird,
wenn die Bedingung für ein Gruppenübertragssignal
erfüllt ist, entspricht im wesentlichen einem Ausblendsignal. In den zuletztgenannten NOR-Schaltungen wird dieses Ausblendsignal invertiert und als
Sperrsignal an untergeordnete logische Elemente die- io Einfluß der an ihrem Eingang anliegenden Signalser NOR-Schaltungen übertragen. Die Ausgangsignale kombination (G3 ΈΤ) erzeugt, wird der mit 262 beder Gruppenübertrags-Prüfeinrichtung 44 werden wie zeichneten NOR-Schaltung 55318 über die Ader 264 folgt übertragen (Fig. 4 bund 4 c): Eö über die Ader als Eingangssignal zugeführt/Dieses Signal wird in 220 an die mit 234 bezeichnete NOR-Schaltung der NOR-Schaltung 55318 mit dem üZ-Signal ver-5 4306, ET über die Ader 222 an die mit 232 be- 15 knüpft, wodurch auf der Ader 286 das i?3-Signal erscheint. Das Signal, welches die NOR-Schaltung 52301 unter dem Einfluß der an ihrem Eingang anliegenden Signalkombinatiori (G4 E5) erzeugt, wird der mit 268 bezeichneten NOR-Schaltung 55324
228 an die mit 240 bezeichnete NOR-Schaltung 20 über die Ader 272 als Eingangssignal zugeleitet. Das 5 4330 und E5 über die Ader 230 an die mit 242 be- logische Ergebnis der von der NOR-Schaltung zeichnete NOR-Schaltung 52301. Neben den Signa- 52301 durchgeführten Operation wird auch der len der Gruppenübertrags-Prüf einrichtung 44, die an Stufe 0 der Auswahleinrichtung P zugeführt. Durch die zuletztgenannten NOR-Schaltungen angeschaltet die Verknüpfung dieses Eingangssignals mit dem G5-werden, werden außerdem auch die Signale der Grup- 25 Signal in der NOR-Schaltung 5 5324 wird an die penübertragseinordnung 42 selektiv angelegt. Das Ader 288 das R 4-Signal angelegt, wodurch der dritte G0-Signal wird also der NOR-Schaltung 54300 als für die 12-Bit-Operandenauswahl vorgesehene Weg Eingangssignal über die Ader 196 zugeführt; das G1- zum Übertragen der Endüberträge gebildet wird. Das Signal gelangt über die Ader 198 an den Eingang zur Signal, welches die NOR-Schaltung 5 4330 unter dem NOR-Schaltung 54306, das G 2-Signal über die Ader 3° Einfluß der an ihrem Eingang anliegenden Signal- 200 an die NOR-Schaltung 54312, das G3-Signal kombination (G5 E4) erzeugt, wird schließlich der über die Ader 202 an Schaltung 54318, das G 4-Si- mit 274 bezeichneten NOR-Schaltung 5 5330 als Eingnal über die Ader 204 an die NOR-Schaltung gangssignal zugeführt. Dieses Signal wird mit dem 52301 und das G5-Signal über die Ader 206 an die G4~-Signal in der NOR-Schältung 55330 logisch ver-NOR-Schaltung 5 4330. Zusammen mit den soeben 35 knüpft, um an die Ader 290 das R 5-Signal anzukoperwähnten Gruppenübertragssignalen werden außer- pein. Aus der vorstehenden Beschreibung ist ersichtdem auch die Ausblendsignale der Prüfeinrichtung 44 lieh, in welcher Weise die Endübertragswege für die an diese Schaltungen angelegt. Dies geschieht wie 12-Bit-Operandenlänge ausgewählt werden. Außerfolgt: Das EÖ-Signal wird über die Ader 220 an den dem ergibt sich aus dieser Beschreibung die Grup-Eingang zur NOR-Schaltung 54306 angelegt, das 40 penanordnung, die im Falle der Erzeugung von Grup-ET-Signal gelangt über die Ader 222 an die NOR- penübertragssignalen vorliegen muß. In der unten-Schaltung 5 4300, das E2~-Signal über die Ader 224 stehenden Tabelle sind die Gleichungen für die höhean die NOR-Schaltung 54318, das E3"-Signal über ren logischen Stufen aufgeführt, aus denen die Ardie Ader 226 an die NOR-Schaltung 5 4312, das E4~- beitsweise der Verknüpfungseinrichtung für die 12-Bit-Signal über die Ader 228 an die NOR-Schaltung 45 Operandenauswahl ersichtlich ist. 54330 und das E5-Signal über die Ader 230 an die R(\ _ Γλ < nc\ χ-τ CFnA\\hprtrao\
NOR-Schaltung 52301. Das Signal, welches die KO - Gl +GO £1 (tndubertrag)
NOR-Schaltung 54300 unter dem Einfluß der an
ihrem Eingang anliegenden Signalkombination (El
GO) erzeugt, wird der mit 224 bezeichneten NOR- 50
Schaltung 55300 über die Ader 246 zugeleitet. Dieses Signal sowie das über die Ader 248 übertragene
G1-Signal werden in der NOR-Schaltung 55300 miteinander verknüpft, so daß auf der Ader 280 das Signal RQ der Verknüpfungseinrichtung R entsteht. 55
Durch dieses Signal wird die Übertragung des Endübertrags ermöglicht. Das Signal, welches die NOR-Schaltung 54306 unter dem Einfluß der an ihrem
Eingang anliegenden Signalkombination (Gl EO) erzeugt, wird der mit 250 bezeichneten NOR-Schaltung 60 sprechender Ausdruck enthalten. Dieser als Synchro- 55306 über die Ader 252 zugeleitet. Dieses Signal nisierungsimpuls wirkende Impuls wird bei der Aussowie das über die Ader 254 übertragene G0-Signal wahl der 12-Bit-Operanden als Ausblendimpuls bewerden in der NOR-Schaltung 5 5306 miteinander nötigt, so daß er sämtlichen Stufen der Auswahleinverknüpft, um auf der Ader 282 das Signal R 1 be- richtung R als konstanter Eingangsimpuls zugeleitet reitzustellen. Das Signal, welches die NOR-Schaltung 65 wird. Wird mit anderen Operandenlängen gearbeitet, 54312 unter dem Einfluß der an ihrem Eingang an- so wird der Steuerimpuls 17a als Sperrimpuls einliegenden Signalkombination (G2 E3) erzeugt, wird gesetzt, so daß auf den Adern 280, 282, 284, 286, der mit 256 bezeichneten NOR-Schaltung 55312 288 und 290 nur »0«-Signale erscheinen.
Rl = GO + Gl Eö
R3 = G2 + G3 EZ
(Endübertrag)
(Endübertrag)
R5 = G4 + G5 E?
Aus der obenstehenden Tabelle ist ersichtlich, in welcher Weise die drei einzelnen Operanden behandelt werden, um die notwendigen Endüberträge bereitzustellen. Wie die Tabelle zeigt, ist in den logischen Gleichungen kein dem Steuerimpuls 17 a ent-
F i g. 4 d zeigt die Verknüpfungseinrichtung 52 für einen 18-Bit-Operanden. Da die .R-Signale für den 12-Bit-Operanden bereits für alle drei Operanden beschrieben wurden, würde die Beschreibung der Auswahleinrichtung 52 für beide 18-Bit-Operanden nur eine unnötige Wiederholung darstellen. Es werden daher lediglich die Operationen für einen Operanden beschrieben.
Der Steuerimpuls 17 b wird über die Ader 17 b als Eingangsimpuls an die mit 292, 294 und 296 bezeichneten NOR-Schaltungen B 5301, B 5307 bzw. #5313 angelegt. Derselbe Steuerimpuls wird auch den für den zweiten 18-Bit-Operanden vorgesehenen Schaltungen der Verknüpfungseinrichtung 52 zugeführt, ist jedoch in der Zeichnung nicht dargestellt. Wie bei der Verknüpfungseinrichtung 50 bewirkt dieser Steuerimpuls die Auswahl der für die Rechenoperation gewünschten Länge der Operanden. Wird ein Operand mit einer anderen Länge als 18 Bits gewünscht, so wird der Impuls 17 b als Sperrimpuls an die Ausgangsschaltungen der Verknüpfungseinrichtung 52 angekoppelt, wodurch auf den Adern 318, 320 und 322 »O«-Signale auftreten. Die Eingangssignale Gl und EZ werden der mit 298 bezeichneten NOR-Schaltung B 4301 über die Ader 198 bzw. 224 zugeleitet. Als Ergebnis der Verknüpfung dieser Eingangssignale erzeugt die NOR-Schaltung 134301 ein Signal auf der Ader 308, welches an den Eingang zur NOR-Schaltung B 5301 angelegt wird. Die mit 300 bezeichnete NOR-Schaltung B 4302 erhält die Eingangssignale GO, ET und EZ über die Adern 196, 222 bzw. 224. Als Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung B 4302 ein Signal erzeugt, welches über die Ader 310 gleichfalls der NOR-Schaltung £5301 zugeführt wird. Neben diesen beiden Eingangssignalen erhält die NOR-Schaltung B 5301 außerdem noch das üZ-Signal über die Ader 266. Als Ergebnis der Verknüpfung dieser Eingangssignale tritt auf der Ader 318 das Ausgangssignal 00 der Verknüpfungseinrichtung β auf. An die mit 302 bezeichnete NOR-Schaltung B 4307 werden die Eingangssignale G 2 und EO über die Ader 200 bzw. 220 angekoppelt. Das Ausgangssignal der NOR-Schaltung B 4307 wird dem Eingang zur NOR-Schaltung B 5307 über die Ader 312 zugeführt. Die mit 304 bezeichnete NOR-Schaltung 54308 erhält ihre Eingangssignale Gl, EU und Έ2 über die Adern 198, 220 bzw. 224. Durch die Verknüpfung dieser Signale entsteht am Ausgang der NOR-Schaltung B 4308 ein Signal auf der Ader 314, welches als Eingangssignal an die NOR-Schaltung B 5307 angelegt wird. Neben diesen beiden Eingangssignalen erhält die NOR-Schaltung B 5307 außerdem noch das Gü-Signal über die Ader 254. Durch die von der NOR-Schaltung B 5307 vorgenommene Verknüpfung dieser Signale ergibt sich das Signal Q1 der Auswahleinrichtung 52. Dieses Signal erscheint auf der Ader 320. Die mit 306 bezeichnete NOR-Schaltung B 4314 erhält ihre Eingangssignale G2, ED und ET über die Adern 200 bzw. 222. Als Ergebnis der Kombination dieser Signale wird von der NOR-Schaltung B 4314 ein Eingangssignal für die NOR-Schaltung B 5313 über die Ader 316 übertragen. Das GT-Signal erhält die NOR-Schaltung B 5313 über die Ader 316 übertragen. Das GT-Signal erhält die NOR-Schaltung B 5313 über die Ader 248. Außerdem erhält diese Schaltung noch das Ausgangssignal der NOR-Schaltung B 4300 über die Ader 246, wobei zu beachten ist, daß dieses Signal auch der Stufe O der Verknüpfungseinrichtung 50 zugeführt wird, da für dieses logische Netzwerk eine ähnliche Verknüpfung der Signale der Schaltanordnung 42 und der Gruppenübertragungs-Prüfeinrichtung 44 erforderlich ist. Außerdem verringert sich hierdurch der Schaltungsaufwand. Als Ergebnis der von der NOR-Schaltung B 5313 vorgenommenen Verknüpfung dieser Eingangssignale tritt auf der Ader 322 das Signal β 2 der Auswahleinrichtung 52 auf. ίο Die Übertragung der ß-Auswahlsignale ergibt sich aus folgenden logischen Gleichungen:
ßO = G2 + Gl EZ + GO EZET (Endübertrag)
ßl = GO + G2EÖ + Gl EZEU
ß2 = Gl+G0ET + G2EÖET
. ß3 = G5 + G4 Έ5 + G3 E5E4" (Endübertrag)
ß4 = G3 + G5E5 + G4E5E3"
Die Auswahlsignale β 3, β4 und β 5 werden ähnlich wie die in F i g. 4 d gezeigten Signale erzeugt, wobei die entsprechenden Gruppenübertragssignale sowie Signale der Gruppenübertrags-Prüfeinrichtung 44 benutzt werden.
F i g. 4 a und 4 b zeigen charakteristische Stufen der Verknüpfungseinrichtung 54. Zur Vermeidung von Wiederholungen sind in der Zeichnung lediglich zwei Stufen dargestellt. Die übrigen Stufen ergeben sich aus den am Ende dieser Beschreibung aufgeführten logischen Gleichungen. Von der NOR-Schaltung B 2301 wird über die Ader 272 ein Signal an die mit 328 bezeichnete NOR-Schaltung B 3300 übertragen. Dieses Signal liegt auch an der Stufe RA der Verknüpfungseinrichtung 50 an, da hier die gleiche logische Kombination der Signale G 4 und Έ5 erforderlich ist. Die mit 324 bezeichnete NOR-Schaltung B 2302 erhält ihre Eingangssignale G3, E? und Έ5 über die Adern 202, 228 bzw. 230. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung B 2302 über die Ader 326 an die NOR-Schaltung B 2303 übertragen. Die mit 330 bezeichnete NOR-Schaltung B 2303 erhält ihre Eingangssignale G 2, Έ3 Έ4 und E5 über die Adern 200, 226, 228 bzw. 230. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung B 2303 über die Ader 332 an die NOR-Schaltung B 3300 weitergeleitet. Die mit 334 bezeichnete NOR-Schaltung B2304 erhält ihre Eingangssignale Gl, EZ, E3~, E4 und Έ5 über die Adern 198, 224, 226, 228 bzw. 230. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung B 2304 über die Ader 336 als Eingangssignale zur NOR-Schaltung B 3300 übertragen. Die mit 338 bezeichnete NOR-Schaltung B 2305 erhält ihre Eingangssignale GO, ET, EZ, E3", E4" und Έ5 über die Adern 196, 222, 224, 226, 228 bzw. 230. Das Ergebnis der von der NOR-Schaltung B 2305 vorgenommenen Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung B 3300 über die Ader 340 zugeführt. Außerdem erhält die NOR-Schaltung B 3300 noch das G3-Signal über die Ader 270. Durch dieses letzte Eingangssignal wird die Möglichkeit für die Übertragung des Endübertrags des 36-Bit-Operanden geschaffen.
Als Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung B 3300 das Signal PO der Verknüpfungseinrichtung 54 an die Ader
342 angekoppelt. Die mit 344 bezeichnete NOR-Schaltung 52307 erhält ihre Eingangssignale EÖ und G 5 über die Adern 220 bzw. 206. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung B 2307 über die Ader 346 an die mit 348 bezeichnete NOR-Schaltung B 3306 angelegt. Die mit 350 bezeichnete NOR-Schaltung 52308 erhält ihre Eingangssignale EU, Έ5 und G 4 über die Adern 220, 230 bzw. 204. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung 52308 über die Ader 352 an den Eingang zur NOR-Schaltung 53306 angelegt. Die mit 354 bezeichnete NOR-Schaltung 52309 erhält ihre Eingangssignale G 3, EU, Ei, Έ5 über die Adern 202, 220, 228 bzw. 230. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung 5 2309 über die Ader 356 an den Eingang zur NOR-Schaltung 53306 angelegt. Die mit 358 bezeichnete NOR-Schaltung 5 2310 erhält ihre Eingangssignale G 2, EU, Έ3, E? und Έ5 über die Adern 200, 220, 226, 228 bzw. 230. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung 52310 über die Ader 360 als Eingangssignal an die NOR-Schaltung 52306 übertragen. Die mit 362 bezeichnete NOR-Schaltung 52311 erhält ihre Eingangssignale Gl, Eu, EZ, E3, E? und Έ5 über die Adern 198, 220, 224, 226, 228 bzw. 230. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der. NOR-Schaltung 52311 über die Ader 264 an die NOR-Schaltung 53306 angelegt. Neben diesen Signalen erhält die NOR-Schaltung 53306 außerdem noch das Gü-Signal über die Ader 254. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung 53306 an die Ader 366 angekoppelt und stellt das Auswahlsignal 51 dar, welches der Einrichtung 84 zur Bestimmung des Endübertrages zugeführt wird.
Die Signale der Verknüpfungseinrichtung 54 werden durch den Steuerimpuls TIc ähnlich wie die Signale der Verknüpfungseinrichtungen 50 und 52 ausgeblendet. Dieser Steuerimpuls wird über die Ader 17 c an sämtliche Ausgangsstufen der Auswahleinrichtung 54 als Synchronisierungsimpuls angekoppelt. Auch hier übernimmt dieser Steuerimpuls wieder die Ausblend- oder Sperrfunktion, die durch die programmierbare Auswahl der Operandenlänge getroffen wird. Wird also anstatt der 36-Bit-Operandenlänge eine andere Länge gewünscht, so arbeitet der Steuerimpuls TIc als Sperrimpuls und bewirkt damit, daß von der Verknüpfungseinrichtung 54 nur Ausblendimpulse an die Einrichtung 84 zur Bestimmung des Endübertrages übertragen werden. Dadurch wird die von der Verknüpfungseinrichtung 54 vorgenommene Steuerung des Endübertrages wirksam unterbunden.
Sämtliche Operationen der Verknüpfungseinrichtung P 54 können aus den nachstehenden logischen Gleichungen entnommen werden. Bei diesen Gleichungen handelt es sich um eine höherwertige Gruppe von Verknüpfungen, aus denen die Arbeitsweise der Verknüpfungseinrichtung 54 vollständig entnommen werden kann.
PO = GS + G4 E?
+ ΘΖΈΑΈ5 + G2E3E3E5
+ Gl EZ Έ3 Έ4 Έ5 ■ + GO ET EZ E3" E? Έ5 (Endübertrag) Pl = GO + G5 EÖ
G3EÖE5E?
G2EÖE5E4E3
G1EÖE5E?E3EZ
P2 = Gl + GO ET
+ G5EÖET
G3E?E5EÖET
Gl + Gl EZ
+ GOETEZ
P3 =
+ G4E5EÖETEZ
+ G3E4"E5EÜEIEZ
P4 = G3 + G2 E3~
+ Gl EZmE3"
+ GOETEZE3"
+ G5EümEIEZE3~
+ G4E5EÜETEZE3"
P5 = G4 + G3 E?
+ G2E3E4"
+ GlEZEJE?
+ GOETEZEJE?
+ G5 Eu EI EZEJ^E?
F i g. 5 zeigt die Sammeleinrichtung 84 und die Einrichtung 90 der endgültigen Halbsubtraktion. Vor der Übertragspyramide 84 wurden folgende Operationen durchgeführt: Erzeugung der Bitdifferenzen, die im A 1-Register 34 gespeichert werden; Erzeugung der erforderlichen Übertragsbits, die im 5 1-Register 36 gespeichert werden; außerdem wurden die Vorkehrungen für die außerhalb der 6-Bit-Gruppen durchzuführende Weitergabe der Überträge in Verbindung mit den dabei erforderlich werdenden Endübertragen getroffen. Diese zuletztgenannte Aufgabe wurde durch die von den Auswahleinrichtungen getroffene Auswahl erfüllt.
Die nachstehende Beschreibung befaßt sich nur mit der Weitergabe der Überträge innerhalb einer einzigen 6-Bit-Gruppe, da die Arbeitsweise für die übrigen fünf Gruppen gleich ist.
Die Ausgangssignale der Verknüpfungseinrichtungen 50, 52, 54 werden in Form von Steuersignalen an die Ubertragspyramide übertragen, so daß die Signale der Verknüpfungseinrichtung, deren Operandenlänge ausgewählt wurde, die Operationen der Übertragspyramide steuern können. Die mit 370,372, 374, 376, 378 und 380 bezeichneten NOR-Schaltungen Ö0400, 51400, 51402, 51403, 51404 und 51405 erhalten ihre Eingangssignale von den Auswahlstufen RO, QO und PO über die Adern 280, 318 bzw. 342. Die Stufen des letzten Halbsubtrahierers 90 haben die Aufgabe, die bei der negierten Halbsubtraktion gebildete Bitdifferenz mit den in der Uber- tragspyramide 84 erzeugten Ubertragsbits zu verknüpfen. Die Übertragsbit-Signale werden daher zweckmäßig durch ein gemeinsames Bezugszeichen, und zwar durch den Buchstaben »W«, bezeichnet. Die hinter dem Buchstaben »W« stehende Zahl bezeichnet die entsprechende Stufe des A O-Registers 22. Die NOR-Schaltung 50400 erzeugt das JPÖ-Übertragsbit-Signal, die mit 382 bezeichnete NOR-Schaltung B 0401 das W 1-Übertragsbit-Signal, die mit 384
21 22
bezeichnete NOR-Schaltung B 0402 das W2-Über- Schaltung B 0404 über die Adern 456, 458, 460 bzw.
tragsbit-Signal, die mit 386 bezeichnete NOR-Schal- 462 zugeführt. Die gleichen Signale werden außerdem
tung B 0403 das W 3-Übertragsbit-Signal, die mit 388 über dieselben Adern an die mit 464 bezeichnete
bezeichnete NOR-Schaltung .B 0404 das TP3-Über- NOR-Schaltung D1404 angekoppelt. Das Signal vom
tragsbit-Signal und die mit 400 bezeichnete NOR- 5 0-Ausgang der Kippschaltung Z? 103 wird an die
Schaltung B 0405 das W 5-Übertragsbit-Signal. Das NOR-Schaltungen B 0404 und D1404 über die Ader
Ergebnis der Verknüpfung dieser Eingangssignale ist 466 übertragen. Als Ergebnis der Verknüpfung der
das W2-Signal, welches über die Ader 416 der mit Eingangssignale wird von der NOR-Schaltung B 0404
418 bezeichneten NOR-Schaltung D 0402 zugeleitet das FF4-Signal erzeugt, welches über die Ader 468
wird. Die Eingangssignale zur NOR-Schaltung io an die mit 470 bezeichnete NOR-Schaltung D 0404
B 0402, die zur Erzeugung des W2-Signals führen, angekoppelt wird. Neben den zuvor beschriebenen
werden an den Eingang zu der mit 420 bezeichneten Auswahlsignalen erhält die NOR-Schaltung B1405
NOR-Schaltung D1402 angekoppelt und können außerdem noch Signale vom 0-Ausgang der Kipp-
— gemeinsam betrachtet — als das TFZ-Signal an- schaltungen A104, A103, A102, A101 und \A 100
gesehen werden. Neben den Auswahlsignalen erhält 15 über die Adern 150, 148, 146,144 bzw. 142. Die mit
die NOR-Schaltung B1403 außerdem noch das am 474 bezeichnete NOR-Schaltung B 2405 erhält ihre
0-Ausgang der Kippschaltung A102 auftretende Si- Eingangssignale vom 0-Ausgang der Kippschaltungen
gnal über die Ader 146. Das Signal des 0-Ausgangs A104, A103, A102, A101 über die Adern
der Kippschaltung A102 wird außerdem über die 150, 148, 146 bzw. 144 und vom 1-Ausgang der
Ader 146 an die mit 426 und 422 bezeichneten NOR- 20 Kippschaltung B100 über die Ader 178. Die mit 476
Schaltungen B 3403 und B 2403 übertragen. Das Si- bezeichnete NOR-Schaltung B 3405 erhält ihre Ein-
gnal des 0-Ausgangs der Kippschaltung A101 wird gangssignale vom 0-Ausgang der Kippschaltungen
über die Ader 144 an die NOR-Schaltungen B1403 Λ104, Λ103, A102 über die Adern 150, 148 bzw.
und B 2403 übertragen. Die NOR-Schaltung B 2403 146 und vom 1-Ausgang der Kippschaltung BlOl
erhält außerdem noch das Signal des 1-Ausgangs der 25 über die Ader 176. Die mit 478 bezeichnete NOR-
Kippschaltung BlOO über die Ader 178. Das andere Schaltung B 4405 erhält ihre Eingangssignale vom
Eingangssignal für die NOR-Schaltung B 3403 kommt 0-Ausgang der Kippschaltungen A104 und A103
vom 1-Ausgang der Kippschaltung BlOl über die über die Adern 150 bzw. 148 und vom 1-Ausgang
Ader 176. Als Ergebnis der von den NOR-Schaltun- der Kippschaltung B102 über die Ader 174. Die mit
gen B1403, B 2403 und B 3403 durchgeführten Ver- 30 480 bezeichnete NOR-Schaltung B 5405 erhält ihre
knüpfungen erscheinen auf den Adern 432, 434, 436 Eingangssignale vom 0-Ausgang der Kippschaltung
Signale, die der NOR-Schaltung B 0403 zugeführt .«4104 über die Ader 150 und vom 1-Ausgang der
werden. Die gleichen Signale werden über dieselben Kippschaltung B103 über die Ader 172. Das Ergeb-
Adern auch der mit 438 bezeichneten NOR-Schal- nis der von den NOR-Schaltungen B1405, B 2405,
tung Z>1403 zugeleitet. Neben diesen Eingangssigna- 35 B 3405, B 4405 und B 5405 durchgeführten Verknüp-
len erhalten die NOR-Schaltungen B 0403 und D1403 fung der Eingangssignale wird über die Adern 484,
außerdem noch Signale vom 0-Ausgang der Kipp- 486, 488, 490 und 492 an die mit 400 bezeichnete
schaltung B102 über die Ader 440. Diese Eingangs- NOR-Schaltung B 0405 übertragen. Die gleichen Si-
signale zur NOR-Schaltung D1403 stellen gemeinsam gnale werden außerdem über dieselben Adern an die
das JF3~-Signal dar, während als Ergebnis der von der 40 mit 496 bezeichnete NOR-Schaltung D1405 über-
NOR-Schaltung B 0403 durchgeführten Verknüpfung tragen, die außerdem noch ein Signal vom 0-Ausgang
das W3-Signal auf der Ader 442 erzeugt wird. Dieses der Kippschaltung B104 über die Ader 494 erhält.
Signal wird an die mit 444 bezeichnete NOR-Schal- Diese Eingangssignale stellen gemeinsam das Signal
tung D 0403 übertragen. Neben den Signalen von der W5 dar. Die NOR-Schaltung B 0405 erhält außerdem
Auswahleinrichtung erhält die NOR-Schaltung B1404 45 ein Signal vom 0-Ausgang der Kippschaltung B104
außerdem noch Signale vom 0-Ausgang der Kipp- über die Ader 494. Als Ergebnis der Verknüpfung
schaltung A103 über die Ader 148, vom 0-Ausgang dieser Eingangssignale wird von der NOR-Schaltung
der Kippschaltung A102 über die Ader 146, vom B 0405 das W 5-Signal erzeugt, welches über die Ader
0-Ausgang der Kippschaltung A101 über die Ader 500 an die mit 502 bezeichnete NOR-Schaltung über-
144 und vom 0-Ausgang der Kippschaltung A100 5° tragen wird.
über die Ader 142. Die mit 448 bezeichnete NOR- In den nachstehenden Gleichungen sind die Einschaltung B 2404 erhält Eingangssignale vom 0-Aus- gangssignale für diese aus sechs Übertragsbits begang der Kippschaltungen A103, A102 und A101 stehende Gruppe aufgeführt. Diese Eingangssignale über die Adern 148, 146 bzw. 144. Außerdem erhält sind zur Übertragung der einzelnen Übertragsbits erdie NOR-Schaltung B 2404 noch ein Signal vom 55 forderlich.
1-Ausgang der Kippschaltung BlOO über die Ader
178. Neben den Signalen, die vom 0-Ausgang der JpQ — rq qq pq
Kippschaltungen A103 und A 102 über die Adern ψ^ _ ι ^rjQU RQ OO PO
148 bzw. 146 übertragen werden, erhält die mit 450 _ _^ ~
bezeichnete NOR-Schaltung B 3404 noch ein Signal 60 W2 ~ *]L01 + A
bezeichnete NORSchaltung B 3404 noch ein Signal 60
vom 1-Ausgang der Kippschaltung BlOl über die Z^ ZJZZ. Q
Ader 176. Die mit 452 bezeichnete NOR-Schaltung W3 = £102+ ZTÜZ BlOl
B4404 erhält Eingangssignale vom 0-Ausgang der +/4102.4101BlOO
Kippschaltung Λ103 über die Ader 148 und vom + ATM TTSJTi ZTÜÖ RO QO PO
1-Ausgang der Kippschaltung B102 über die Ader 65 WA = BToZ + /11Ü3B102
174. Das Ergebnis der von den NOR-Schaltungen + ZTÖ5 ZTOZ BlOl
B1404, B2404, B3404 und B4404 durchgeführten + ZTÖ3"ZTDZZTDTBlOO
Verknüpfungen wird der mit 388 bezeichneten NOR- + ZTÖ3" ΑΤΟΊ ZTOT ZTÜÖ RO QO PO
W5 = BTD? +
'5103
ZTD?ZTD3ßlO2
+ ZTDiZTDgZTDIZTDTgIOO +ZTD? BTDg ZTD2 ZTÜT ZTDD RO QO PO
Für die übrigen Übertragsbit-Stufen der Sammeleinrichtung 84 lassen sich ähnliche Gleichungen ohne weiteres aufstellen. Es müssen jetzt noch die Ergebnisse der zu Beginn durchgeführten negierten Halbsubtraktion mit den soeben durch die Sammeleinrichtung 84 ermittelten und vollständig übertragenen Ubertragsbits vereinigt werden. Dies geschieht in den entsprechenden Stufen der für die letzte Halbsubtraktion Subtrahier-Einrichtung 90. Die Verknüpfung dieser Signale erfolgt, indem von den einzelnen entsprechenden Stufen, in denen sich das erzeugte Übertragsbit-Signal und das im A 1-Register 34 aufbewahrte Informationssignal befinden, die Exklusiv-ODER-Funktion realisiert wird. An Hand der folgenden Verknüpfungsgleichung läßt sich der Zustand einer beliebigen Stufe »z« ermitteln:
Di = JiWi +AiWi
'■' In der nachstehenden Funktionstabelle ist das Bit aufgeführt, das sich als Ergebnis der letzten Halbsubtraktion schließlich im A 0-Register 22 befindet.
Wi Bitdifferenz
Ai 0 D
0 1 0
0 0 1
1 1 1
1 0
Vor Durchführung der letzten Halbsubtraktion wird der Steuerimpuls Γ 8 über die Ader 18 an den 1-Ausgang sämtlicher Kippschaltungsstufen des ZO-Registers 22 angeschaltet, wodurch in jede dieser Stufen eine »1« eingespeichert wird. Diese Voreinstellung ist erforderlich, um infolge der für die NOR-Schaltung charakteristischen Arbeitsweise nicht noch eine zusätzliche Negatorstufe zwischen der für die Halbsubtraktion vorgesehenen Subtrahiereinrichtung 90 und dem A O-Register 22 vorsehen zu müssen. Durch die Voreinstellung des A O-Registers 22 in den Zustand »1« kann vom Ausgang der für die Halbsubtraktion vorgesehenen Subtrahiereinrichtung 90 ein Raumsignal an die entsprechende Kippschaltung im A O-Register 22 übertragen werden. Das Ausgangssignal muß also nicht negiert und dem Einstelleingang zugeführt werden. Soll eine Stelle des Resultates eine »1« enthalten, so wird von der entsprechenden Stufe der Subtrahiereinrichtung 90 eine »0« an den Räumeingang der entsprechenden Stufe des A 0-Registers 22 angekoppelt, so daß sich diese Stufe im Einstellzustand (»1«) befindet. Soll dagegen eine Stelle des in das A O-Register 22 einzuspeichernden Resultates eine »1« enthalten, so wird von der entsprechenden Stufe der Subtrahiereinrichtung 90 eine »1« an den Räumeingang der entsprechenden Stufe des A O-Registers 22 angelegt. Durch das Anlegen eines solchen Signals wird die betreffende Stufe dann in den Zustand »0« rückgestellt.
Neben dem MJ-Eingangssignal erhält die NOR-Schaltung D 0400 außerdem noch ein Signal vom 1-Ausgang der Kippschaltung ZlOO über die Ader
504. Das Ergebnis der logischen Verknüpfung dieser beiden Signale wird über die Ader 506 an einen der Eingänge zu der mit 508 bezeichneten NOR-Schaltung 1Z 0200 angelegt und entspricht der einen Hälfte der für die oben aufgeführten Funktion der Halbsubtraktion erforderlichen Eingangsaussage. Neben der das PFO-Signal darstellenden Signalkombination erhält die NOR-Schaltung D1400 außerdem noch ein Signal vom 0-Ausgang der Kippschaltung A100 über
ίο die Ader 142. Das Ausgangssignal der NOR-Schaltung D1400 wird als Übertragssignal an die nächste Stufe und außerdem über die Ader 375 an die NOR-Schaltung Z 0200 übertragen, wodurch die zweite Hälfte der für die Halbsubtraktionsfunktion erforderliehen Eingangsaussage bereitgestellt wird. Das Ergebnis dieser Verknüpfung wird dann über die Ader 510 an den 0-Eingang der Kippschaltung A 000 übertragen, wodurch in die Stufe 00 das entsprechende Resultatsbit eingespeichert wird. Die NOR-Schaltung
so D 0401 erhält ein Signal vom 0-Ausgang der Kippschaltung Z101 über die Ader 144 und erzeugt dadurch auf der Ader 512 ein Signal für die mit 514 bezeichnete NOR-Schaltung Z 0201. Neben der dem Η-Ί-Signal entsprechenden Signalkombination erhält die NOR-Schaltung D1401 außerdem noch ein Signal vom 1-Ausgang der Kippschaltung A101 über die Ader 516 und erzeugt dadurch ein Signal auf der Ader 518, welches an die NOR-Schaltung A 0201 angelegt wird. Als Ergebnis der Verknüpfung dieser beiden Eingangssignale erzeugt die NOR-Schaltung A 0201 ein Signal auf der Ader 520, welches dem 0-Eingang der Kippschaltung ZOOl zugeleitet wird, wodurch in die Stufe 01 des A O-Registers 22 das entsprechende Resultatsbit eingespeichert wird. Die NOR-Schaltung D 0402 erhält neben dem W2-Signal noch ein Signal vom 0-Ausgang der Kippschaltung Z102 und erzeugt dadurch auf der Ader 522 eines der Eingangssignale für die mit 524 bezeichnete NOR-Schaltung Z 0202. Die NOR-Schaltung D1402 erhält neben der das TF2-Signal darstellenden Signalkombination noch ein Signal vom 1-Ausgang der Kippschaltung A102 über die Ader 526. Das Ergebnis der Verknüpfung dieser Eingangssignale wird gleichfalls an die NOR-Schaltung 1Z 0202 über die Ader 528 übertragen. Diese beiden Eingangssignale werden in der NOR-Schaltung A 0202 miteinander verknüpft, und das Ergebnis wird über die Ader 530 an den 0-Eingang der Kippschaltung A 002 angelegt, wodurch in die Stufe 02 des Z O-Registers 22 das entsprechende Resultatsbit eingespeichert wird. Die NOR-Schaltung D 0403 erhält neben dem über die Ader 442 übertragenen fF3-Signal noch ein Signal vom 0-Ausgang der Kippschaltung A 103 über die Ader 148. Als Ergebnis der Verknüpfung dieser beiden Eingangssignale wird von der NOR-Schaltung D 0403 ein Signal an die mit 534 bezeichnete NOR-Schaltung Z 0203 über die Ader 532 übertragen. Neben der das TFJ-Signal darstellenden Signalkombination erhält die NOR-Schaltung D1403 noch ein Signal vom 1-Ausgang der Kippschaltung A103 über die Ader 144. Als Ergebnis der Verknüpfung dieser Eingangssignale erzeugt die NOR-Schaltung D1403 ein Signal auf der Ader 538, das an die NOR-Schaltung A 0203 angekoppelt wird. Das Ergebnis der von der NOR-Schaltung Z 0203 vorgenommenen Verknüpfung dieser Eingangssignale wird über die Ader 540 an den 0-Eingang der Kippschaltung A 003 des A O-Registers 22 angelegt, wo-
durch in die Stufe 03 dieses Registers das entsprechende Resultatsbit abgespeichert wird. Die NOR-Schaltung D 0404 erhält neben dem über die Ader 468 übertragenen W4-Signal noch ein Signal vom O-Ausgang der Kippschaltung A 104 über die Ader 150. Das Ergebnis der Verknüpfung dieser Eingangssignale wird über die Ader 542 an die mit 544 bezeichnete NOR-Schaltung A 0204 übertragen. Neben der das TP3-Signal darstellenden Signalkombination erhält die NOR-Schaltung D 1404 noch ein Signal vom 1-Ausgang der Kippschaltung A 104 über die Ader 546. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung D 1404 über die Ader 548 als weiteres Eingangssignal an die NOR-Schaltung /10204 übertragen. Als Ergebnis dieser Eingangssignale erzeugt diese NOR-Schaltung ein Signal auf der Ader 550, das an den 0-Eingang der Kippschaltung A 004 des A O-Registers 22 gelangt. Die NOR-Schaltung D 0405 erhält neben dem über die Ader 500 übertragenen W5-Signal noch ein Signal vom 0-Ausgang der Kippschaltung A 105 über die Ader 152. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung D 0405 über die Ader 552 an die mit 554 bezeichnete NOR-Schaltung A 0205 übertragen. Neben den gemeinsam das TF5-Signal darstellenden Signalen erhält die NOR-Schaltung D 1405 noch ein Signal vom 1-Ausgang der Kippschaltung A 105 über die Ader 556. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung D 1405 über die Ader 558 an die NOR-Schaltung A 0205 übertragen. Diese beiden Eingänge zur NOR-Schaltung A 0205 entsprechen der Aussage der oben aufgeführten Halbsubtraktionsfunktion und bewirken die Ankopplung eines Signals an die Ader 560, das dem 0-Eingang der Kippschaltung .4 005 des ^4 0-Registers 22 zugeführt wird.
Der Taktimpuls 02 auf Leitung 94 sowie der Steuerimpuls Γ 9 des Leitwerks 10 werden sämtlichen Stufen der letzten Halbsubtrahiereinrichtung 90, in der die Signale für das A O-Register 22 erzeugt werden, zugeführt. Zur einwandfreien Steuerung der als Grundelement verwendeten NOR-Schaltung und der damit verbundenen Ausblendung der Ergebnisbits in das A O-Register 22 ist erforderlich, daß die Resultate der Rechenoperation sowie ein Taktimpuls 02 und der Steuerimpuls T 9 mindestens nahezu gleichzeitig auftreten.
Die übrigen fünf jeweils aus sechs Stufen bestehenden Gruppen der Sammeleinrichtung 84 und ( der für die Halbsubtraktion vorgesehenen Schaltutigsanordnung 90 sind ähnlich aufgebaut wie die erste Gruppe. Eine weitere Beschreibung dieser Gruppen erübrigt sich daher.
Hierzu 11 Blatt Zeichnungen

Claims (2)

1 2 zu Großgruppen mit je einem geradzahligen Bruch-Patentansprüche: teil der Bitstellen des Resultatwortes nachgeordnet sind. Zur Beschleunigung von Addition ist es be-
1. Recheneinrichtung zur Subtraktion mehre- kannt (USA.-Patent 2 954 168, O. L. M a c S ο r 1 e y: rer Operanden oder zu deren Addition durch 5 High Speed Arithmetic in Binary Computers in ProVerwendung von Komplementärwerten eines der ceedings of the IRE, 1961, S. 67 bis 71), den Zeit-Operanden mit Speichereinrichtungen zur Auf- aufwand für Überträge dadurch zu verringern, daß nähme von zwei Maschinenwörtern und Mitteln die beiden Operanden.in unter sich gleiche Gruppen zum gleichzeitigen Subtrahieren von mehreren von Bits unterteilt und einander entsprechende Grup-Teilen zweier Maschinenwörter, bei welcher io pen beider Operanden gleichzeitig addiert werden, einem Rechenwerk für Halbsubtraktion eine Hierbei werden jeweils ganze Maschinenwörter ver-Schaltungsanordnung zur Bildung von Gruppen- arbeitet.
Übertragsignalen zwischen unter sich gleich gro- Sollen wahlweise Operanden geringerer Länge
ßen Gruppen mit je einem geradzahligen Bruch- — auch als Wortsegmente bezeichnet — verarbeitet teil von Bitstellen des Resultatwortes und Ver- 15 werden, dann ist bei bekannten Digitalrechnern knüpfungseinrichtungen zum Zusammenfassen (56 IRE 8.51 Standard on Electronic Computers von aufeinanderfolgenden Gruppen zu Groß- Definition of Terms 1956) die Durchführung logigruppen mit je einem geradzahligen Bruchteil der scher Funktionen zum Abdecken einzelner Teile Bitstellen des Resultatwortes nachgeordnet sind, eines Maschinenwortes zwecks Vorbereitung der dadurch gekennzeichnet, daß mehreren 20 Operanden erforderlich. Bei diesen Abdecktechniken Verknüpfungseinrichtungen (50, 52, 54) zur Be- werden die nicht gewünschten Signale aus den Sireitstellung von unterschiedlich großen Operan- gnalkombinationen gelöscht, die von einem Speicherdenlängen (P, Q, R) entsprechenden Endüberträ- register in das Rechenwerk übertragen werden, jegen von aus jeweils einer anderen Anzahl (2, doch für weitere Verarbeitung aufbewahrt. Nach 3, 6) Bitgruppen gebildeten Großgruppen eine 25 Entnahme der Ziffern und ihrer entsprechenden Po-Steuereinrichtung (76) nachgeschaltet ist, welche sitionierung kann dann die arithmetische Operation unter dem Einfluß eines von einem Leitwerk (10) ausgeführt werden. Danach ist es erforderlich, den gegebenen Auswahlbefehls die von der, der ge- veränderten Operanden mit dem in einem Register wählten Operandenlänge zugeordneten Verknüp- aufbewahrten, nicht gewünschten Teil der Signalfungseinrichtung (50, 52, 54) abgegebenen End- 30 kombination wieder zu vereinigen. Durch die erforübertragsignale an eine Sammeleinrichtung (84) derlichen verschiedenen Abfragen von Registern erweiterleitet, in der sie mit den Gruppenübertrag- fordert dieses bekannte Verfahren beträchtliche Zeit. Signalen des Resultatwortes vereinigt werden und Der Erfindung liegt die Aufgabe zugrunde, den
der ein weiterer Halbsubtrahierer (90) nachge- Zeitaufwand für die Verarbeitung mehrerer Opeordnet ist, welcher die Ausgangssignale der Sam- 35 randen geringerer Länge als ein Maschinenwort zu meleinrichtung (84) mit den Gruppenübertrag- verkürzen, wobei die Operandenlänge wählbar sein Signalen und den Bitstellen des Resultatwortes soll. Die Lösung dieser Aufgabe ist in dem Anvereinigt, spruch 1 gekennzeichnet. Durch die Recheneinrich-
2. Recheneinrichtung nach Anspruch 1, da- tung der Erfindung werden Abdecktechniken verdurch gekennzeichnet, daß einer Schaltungs- 40 mieden. Jegliche Notwendigkeit einer logischen Veranordnung zur Bildung von Gruppenübertrag- änderung oder eines Verschiebens von Operanden Signalen (42) zwischen den Gruppen eine Ein- zur Anpassung an ein starres arithmetisches System richtung (44) zur Prüfung zugeordnet ist, ob die entfällt. Es können gleichzeitig Operanden wählnachgeordnete Gruppe den anliegenden Übertrag barer Länge verarbeitet werden, deren Gesamtlänge aufnehmen kann oder nicht, und daß von dem 45 der Länge der eingespeicherten Maschinenwörter Ergebnis dieser Prüfung die Weitergabe von entspricht.
Gruppenübertragsignalen an die Verknüpfungs- Eine Weiterbildung der Erfindung ist in dem An-
einrichtungen (50, 52, 54) zum Bereitstellen von spruch 2 gekennzeichnet.
unterschiedlich großen Operandenlängen ent- Ein Ausführungsbeispiel der Erfindung ist in der
sprechenden Endüberträgen abhängig ist. 50 Zeichnung dargestellt. Es zeigt
F i g. 1 ein Blockschaltbild der Recheneinrichtung,
Fig. 2a, 2b ein Blockschaltbild eines Rechenwerkes für Halbsubtraktion,
55 F i g. 3 eine Schaltungsanordnung zur Erzeugung
Die Erfindung betrifft eine Recheneinrichtung zur von Gruppenübertragsignalen,
Subtraktion mehrerer Operanden oder zu deren Ad- F i g. 4 eine Schaltungsanordnung zur Erzeugung
dition durch Verwendung von Komplementärwer- von Übertragsignalen für Großgruppen von 12, 18
ten eines der Operanden mit Speichereinrichtungen oder 36 Bits,
zur Aufnahme von zwei Maschinenwörtern und Mit- 60 F i g. 5 eine Schaltungsanordnung einer Sammel-
teln zum gleichzeitigen Subtrahieren von mehreren einrichtung nebst einem weiteren Rechenwerk für
Teilen zweier Maschinenwörter, bei welcher einem Halbsubtraktion.
Rechenwerk für Halbsubtraktion eine Schaltungs- Bei der Beschreibung der Erfindung wird die An-
anordnung zur Bildung von Gruppenübertragsigna- Wesenheit eines Impulses mit dem Zustand »0« und
len zwischen unter sich gleich großen Gruppen mit 65 das Nichtvorhandensein eines Impulses mit dem Zu-
je einem geradzahligen Bruchteil von Bitstellen des stand »1« bezeichnet.
Resultatwortes und Verknüpfungseinrichtungen zum Zur Darstellung numerischer Größen wird ein
Zusammenfassen von aufeinanderfolgenden Gruppen Stellenwertsystem benutzt, bei dem die einzelnen Zif-
DE1449564A 1962-03-29 1963-03-15 Recheneinrichtung zur Subtraktion mehrerer Operanden oder zu deren Addition durch Verwendung von Komplementärwerten eines der Operanden Expired DE1449564C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US183462A US3234370A (en) 1962-03-29 1962-03-29 Segmented arithmetic device

Publications (3)

Publication Number Publication Date
DE1449564A1 DE1449564A1 (de) 1969-06-26
DE1449564B2 true DE1449564B2 (de) 1974-09-26
DE1449564C3 DE1449564C3 (de) 1975-05-07

Family

ID=22672891

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1449564A Expired DE1449564C3 (de) 1962-03-29 1963-03-15 Recheneinrichtung zur Subtraktion mehrerer Operanden oder zu deren Addition durch Verwendung von Komplementärwerten eines der Operanden

Country Status (5)

Country Link
US (1) US3234370A (de)
BE (1) BE629725A (de)
DE (1) DE1449564C3 (de)
GB (1) GB967045A (de)
NL (1) NL290823A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1053146A (de) * 1963-06-04
US3364472A (en) * 1964-03-06 1968-01-16 Westinghouse Electric Corp Computation unit
GB1426273A (en) * 1973-04-13 1976-02-25 Int Computers Ltd Data processing
US4161784A (en) * 1978-01-05 1979-07-17 Honeywell Information Systems, Inc. Microprogrammable floating point arithmetic unit capable of performing arithmetic operations on long and short operands
US4293907A (en) * 1978-12-29 1981-10-06 Bell Telephone Laboratories, Incorporated Data processing apparatus having op-code extension register
US4519077A (en) * 1982-08-30 1985-05-21 Amin Pravin T Digital processing system with self-test capability
US6643765B1 (en) 1995-08-16 2003-11-04 Microunity Systems Engineering, Inc. Programmable processor with group floating point operations

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB738269A (en) * 1952-04-16 1955-10-12 British Tabulating Mach Co Ltd Improvements in or relating to electronic calculating apparatus
US2936116A (en) * 1952-11-12 1960-05-10 Hnghes Aircraft Company Electronic digital computer
US2913593A (en) * 1954-04-15 1959-11-17 Sperry Rand Corp Half-adder for computers
GB840545A (en) * 1955-06-02 1960-07-06 Kokusai Denshin Denwa Co Ltd Electric borrowing circuit suitable for use in a binary subtractive circuit
US2954178A (en) * 1956-08-10 1960-09-27 Reiners Walter Winding machine with yarn-end finding and tying devices

Also Published As

Publication number Publication date
GB967045A (en) 1964-08-19
DE1449564A1 (de) 1969-06-26
BE629725A (de)
NL290823A (de)
DE1449564C3 (de) 1975-05-07
US3234370A (en) 1966-02-08

Similar Documents

Publication Publication Date Title
EP0123921B1 (de) Parallelverknüpfungsschaltung mit verkürztem Übertragsdurchlauf
DE2321112C2 (de) Signalverarbeitungsanlage
DE1956209C3 (de) Multipliziervorrichtung
DE2018452A1 (de) Arithmetische Einrichtung
DE1162111B (de) Gleitkomma-Recheneinrichtung
DE2803425A1 (de) Digitaleinrichtung zur ermittlung des wertes von komplexen arithmetischen ausdruecken
DE1549477B1 (de) Einrichtung zur schnellen akkumulation einer anzahl mehr stelliger binaerer operanden
DE1197650B (de) Parallel-Addierer
DE1549508C3 (de) Anordnung zur Übertragsberechnung mit kurzer Signallaufzeit
DE2405858A1 (de) Normalisierendes verschiebezaehlernetzwerk
DE1449564B2 (de) Recheneinrichtung zur Subtraktion mehrerer Operanden oder zu deren Addition durch Verwendung von Komplementärwerten eines der Operanden
DE3303269C2 (de)
DE3447634A1 (de) Dividiervorrichtung
DE2039228C3 (de) Schaltungsanordnung in einer Datenverarbeitungsanlage zum Verschieben einer binär kodierten Oktalzahl um eine Anzahl von Dezimalstellen nach rechts
EP0265555B1 (de) Verfahren und Schaltungsanordnung zur Addition von Gleitkommazahlen
EP0130397B1 (de) Digitales Rechenwerk
DE19635114A1 (de) Multiplizierer
DE1193279B (de) Elektronen-Ziffernrechner mit eingespeichertem Programm
EP0489952B1 (de) Schaltungsanordnung zur digitalen Bit-seriellen Signalverarbeitung
DE1774771A1 (de) Anordnung,um wechselweise eine Addition oder eine aus einer Anzahl logischer Funktionen zwischen den Inhalten einer Stelle zweier Binaerworte durchzufuehren
DE1184122B (de) Addiervorrichtung
DE3221819A1 (de) Vorrichtung zur simulation eines schaltwerks mit hilfe eines rechners
EP0416153B1 (de) Verfahren für Datenverarbeitungsanlagen zur Division von, zu Beginn jeweils normalisierten, beliebig langen Operanden und Divisionswerk zur Durchführung des Verfahrens
DE602004002554T2 (de) Block Modus Aufteilung eines Multiplizier-Akkumulators
DE10206830B4 (de) Verfahren und Anordnung zur Zusammenführung von Daten aus parallelen Datenpfaden

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee