DE1449538A1 - Buffer circuit for number calculators - Google Patents

Description

Pufferschaltung für Ziffernrechenmaschinen. Die Erfindung betrifft elektronische Ziffernrechenmaschinen u. dgl. und insbesondere ein verbessertes Puffersystem für den Eingangs-/Ausgangstei-1 einer Ziffernrechenmaschine.Buffer circuit for number calculators. The invention relates to electronic number calculators and the like, and particularly an improved buffer system for the input / output part of a number calculator.

Eine erst kürzlich entwickelte elektronische Ziffernrechenmaschine enthält ein Rechenwerkg in dem die gesamte Information durch ein einziges Register der Reihe nach miteinander verknüpft hindurchgeführt wird. Bei dieser Neuentwid#Iung wird also anstelle der im Rechenwerk der bisherigen Maschinen erforderlichen mehreren Register ein einziges Register verwendet.A recently developed electronic number calculator contains an arithmetic unit in which the entire information is stored in a single register linked one after the other. In this redevelopment So instead of the more necessary in the arithmetic unit of the previous machines Register uses a single register.

, In dem einzigen Zirkulationsregister des Rechenteils dieser neuentwickelten Zi:#fernrechenmaschine verwendet man eine Ultraschallverzögerungsstrecke. Erst kürzlich hat es sich nämlich herauggestellt, dass digitale Information unmittelbar in aus Glas oder geschmolzenem Quarz bestehenden Verzögerungsstrecken gespeichert werden kann. Derartige Verzögerungsstrecken sind z.Z. für Verzögerungen von 20 bis 150 Mikrosekunden und für Betriebsgeschwindigkeiten von bis zu ungefähr 30 Megabit pro Sekunde erhältlich. Durch Verwendung einer solchen Verzögerungsstrecke im Zirkulationsregister des Rechenteils lassen sich ausserordentlich hohe Betriebsgeschwindigkeiten erzielen. , In the only circulation register of the computing part of this newly developed Zi: #fernrechenmaschine using an ultrasonic delay line. Only recently has it been established that digital information can be stored directly in delay lines made of glass or fused quartz. Such delay lines are currently available for delays of 20 to 150 microseconds and for operating speeds of up to approximately 30 megabits per second. By using such a delay line in the circulation register of the computing part, extremely high operating speeds can be achieved.

Das verbesserte Eingangs-/Ausgangspuffersystem nach der vorliegenden Erfindung enthält auch ein Zirkulationsregister, in dem eine Ultraschallverzögerungsstrecke der vorgenannten Art verwendet werden kann. Im Puffersystem nach der vorliegenden Erfindung werden gleich lange mehrziffrige Binärworte gespeichert und zwar sind dabei die einzelnen binären Ziffern der Worte miteinander verknüpft.The improved input / output buffer system of the present invention Invention also includes a circulation register in which an ultrasonic delay path of the aforementioned type can be used. In the buffer system according to the present Invention, multi-digit binary words are stored for the same length, namely are the individual binary digits of the words are linked to one another.

Die im Puffersystem nach der vorliegenden Erfindung.gespeicherten Worte sind für die Rechenmaschine vorgesehen. Bei der beschriebenen Ausführungsform wird jedoch ein Bit jedes Wortes zu Adressier- und Steuerzwecken verwendet. Die zu diesem Zweck verwendeten Bits der Worte bilden beispielsweise ein mehrziffriges Befehlswort. Das Befehlswort kann beispielsweise zur Wahl einer Eingangs- öder Ausgangseinrichtung verwendet werden oder als Gruppenadresse für alle im'Puffer vorhandenen Informationsworte dienen. Diese Selbstadressierung der im .Puffer vorhandenen Informationswortgruppe ermöglicht eine starke Vereinfachung der zugeordneten logischen Schaltung und erhöht.die Vielseitigkeit des Systems. . Das Puffersystem nach der vorliegenden Erfindung enthält Übertragungsmittel zum Überführen von Bits von binären Daten in eine Reihe von aufeinanderfolgenden Bitstellen, wobei die binären Daten aus mehrziffrigen binären Informationsworten bestehen, deren tits untereinander in Beziehung stehen und durch die Übertragungsmittel geführt werden und bei denen wenigstens ein Bit pro Informationswort zur Bildung eines Befehlswortes verwendet wird, und ist gekennzeichnet durch eine mit den Übertragungsmitteln gekoppelte Zirkulationsschaltung, mit deren Hilfe die miteinander verknttften binären Worte in aufeinanderfolgenden Bitzeiten durch die Übertragungsmittel zurückgeführt werden, und durch eine Wählschaltung, die mit den Übertragungsmitteln gekoppelt ist, um ein binäres Bit von jedem binären Informationswort auszuwählen und dadurch ein Befehlswort abzuleiten, Die Erfindung wird nun näher anhand von Zeichnungen beschrieben, in denen zeigen: Fig. 1 ein schematisches Blockschaltbild des Eingangs-/Ausgangspuffers nach der vorliegenden Erfindungg Fig. 2 eine schematische Darstellung der verschiedenen n!ehi-z#iffrigen Worte, die im Puffer nach Fig. 1 gespeichert werden können, und Fig. 3 eine schematische Darstellung zur Erläuterung wie die verschiedenen Worte von Fig. 2 im luffer nach Fig. 1 gespeichert,sind. Das Puffersystem nach Fig. 1 enthält eine Verzögerungsstrecke 10. Die Verzögerungsstrecke 10 kann aus geschmolzenem Quarz oder Siliciumdioxyd bestehen und besitzt die Form eines länglichen Stabes. Zwei an den Enden des Stabes angeordnete Quarzkristalle (nicht gezeigt) dienen als elektroakustische Lese- bzw. Schreibübertrager, Der an einem Ende der Verzögerungsstrecke 10 angeordnete Schreibübertrager ist mit einer geeigneten Schreibschaltung 12 verbunden, während der am anderen Ende der Verzögerungsstrecke angeordnete Leseübertrager mit einer Iieseschaltung 14 in Verbindung steht.The words stored in the buffer system according to the present invention are intended for the calculating machine. In the embodiment described, however, one bit of each word is used for addressing and control purposes. The bits of the words used for this purpose form a multi-digit command word. The command word can be used, for example, to select an input or output device or serve as a group address for all information words present in the buffer. This self-addressing of the information word group present in the buffer enables the associated logic circuit to be greatly simplified and increases the versatility of the system. . The buffer system according to the present invention contains transmission means for converting bits of binary data into a series of successive bit positions, the binary data consisting of multi-digit binary information words whose tits are related to one another and are passed through the transmission means and in which at least one bit is used per information word to form a command word, and is characterized by a circulation circuit coupled to the transmission means, with the aid of which the linked binary words are fed back through the transmission means in successive bit times, and by a selection circuit which is coupled to the transmission means to select a binary bit from each binary information word and thereby derive a command word. The invention will now be described in more detail with reference to drawings, in which: FIG. 1 shows a schematic block diagram of the input - / output buffer according to the present Erfindungg Figure 2 is a schematic representation of the various n ehi-z # iffrigen words which can be stored in the buffer of Figure 1, and Figure 3 is a schematic diagram for explaining how the various words of Fig.!.. stored in Luffer of FIG. 1. 2,. The buffer system of FIG. 1 includes a delay line 10. The delay line 10 can be made of fused quartz or silicon dioxide and is in the form of an elongated rod. Two quartz crystals (not shown) arranged at the ends of the rod serve as electroacoustic read and write transmitters.The write transmitter arranged at one end of the delay section 10 is connected to a suitable write circuit 12, while the read transmitter arranged at the other end of the delay section is connected to a read circuit 14 communicates.

Ein lloderlt-Gatter 16,an das "und"-Gatter 18, 209 229 249 26 und 28 angeschloss.en-,s-ind, ist mit der Schreibschaltung 12 verbunden. Das System enthält einen Taktgenerator 30, der in irgendeiner bekannten Weise aufgebaut-ist und Taktimpulse C mit einer vorgegebenen Wiederhölungsfrequenz erzeugt. Der Taktgenerator 30 ist vorzugsweise so aufgebaut, dass die Wiederholungsfrequenz der erzeugten Taktimpulse sehr konstant ist." Die Taktimpulse 0 werden der Schreibschaltung 12 und der Leseschaltung-14 zugeführt, um die Hindurchführung der Information durch die Verzögerungsleitung 10 zu synchronisieren.A lloderlt gate 16, to which "and" gates 18, 209 229 249 26 and 28 are connected, s-ind, is connected to the write circuit 12. The system includes a clock generator 30 which is constructed in any known manner and which generates clock pulses C at a predetermined repetition frequency. The clock generator 30 is preferably constructed so that the repetition frequency of clock pulses generated is very constant. "The clock pulses 0 of the write circuit 12 and the read circuit 14 are fed to the passage of the information to be synchronized by the delay line 10.

Zur Untersetzung der Taktimpulse 0 im Verhältnis 6-01 werden die Taktimpulse C einem Frequenzunteroetzer 32 zugeführtt der eine Folge von Untersetzungsimpulsen C/6 erzeugt. Die Unter-. setzungsimpulse C/6 werden durch eine Reihe von Verzögerungs-. einheiten 34, 369 389 40 und 42 hindurchge'führtp*von denen Jeweils eine mit einem der Itundtv-Gatter 20, 22, 24t 26 und 28 in Verbindung ateht. Auch werden die Untersetzungsimpulse C/6 unmittelbar dem "und"-Gatter 18 zugeführt.To reduce the clock pulses 0 in the ratio 6-01, the clock pulses C are fed to a frequency sub-converter 32 which generates a sequence of reduction pulses C / 6. The sub. Setting pulses C / 6 are passed through a series of delay. units 34, 369, 389 40 and 42, each of which is connected to one of the Itundtv gates 20, 22, 24, 26 and 28 . The reduction pulses C / 6 are also fed directly to the “and” gate 18.

Die "und"-Gatter 18, 209 22, 249 26 und 28 werden also in aufeinanderfolgenden Taktimpulsperioden mit einer zyklischen Wiederholungsfrequenz von 0/6 angesprochen. Bei jedem Zyklus wird das "und"-Gatter 18 zunächst angesprochen und anschliessend dann während der folgenden Taktimpuleperioden der Reihe nach die "und"-Gatter 20, 229 242 26 und 28. Weiterhin ist ein Leseflipflop Ql vorgesehen, dessen zum Einstellen in den 0-Zustand dienende Eingangsleitung mit der Leseschaltung 14 in Verbindung steht. Die den 1-Zustand anzeigende Ausgangsleitung des Flipflops Ql ist mit den "und"-Gattern 20, 229 249 26 und 28 verbunden. Die "und"-Gatter 20, 229 24t 26 und 28 werden also nur dann angesprochen, wenn sich der Flipflop Ql im 1-Zustand befindet.The "and" gates 18, 209 22, 249 26 and 28 are thus addressed in successive clock pulse periods with a cyclical repetition frequency of 0/6. In each cycle, the "and" gate 18 is first addressed and then the "and" gates 20, 229, 242, 26 and 28 in sequence during the following clock pulse periods -State serving input line with the reading circuit 14 is in connection. The output line of the flip-flop Q1 indicating the 1 state is connected to the “and” gates 20, 229, 249, 26 and 28 . The “and” gates 20, 229, 24t, 26 and 28 are only addressed when the flip-flop Ql is in the 1 state.

Mit jedem der "und"-Gatter 20, 22, 24p 26 und 28 ist jeweils eine Eingangsleitung A"B, C, D bzw. B verbunden, Diese Eingangsleitungen können beispielsweise mit einer entsprechenden Schaltung in einer zugeordneten Rechenmaschine in Verbindung stehen, sodase ausgewählte Information dem Puffer zugeführt wird, wobei die Auswahl durch ein Adressenbefehlawort festgelegt ist, das in der im Puffer vorhandenen Information enthalten ist, Die Eingangsleitungen A, Bg Cq D und B können aber auch über Wählmatrizen, die durch das Befehlawort der im Puffer vorhandenen Information gesteuert werden, mit geeigneten Eingangseinricht'Ungen in Verbindung stehen.Each of the "and" gates 20, 22, 24p 26 and 28 has an input line A "B, C, D or B connected to it information to the buffer is supplied, wherein the selection is determined by a Adressenbefehlawort contained in the present in the buffer information, but the input lines a, Bg Cq D and B may also Wählmatrizen, which controlled by the Befehlawort existing in the buffer information be in connection with suitable input facilities.

Weiterhin ist ein Startschalter 50 vorhanden, dessen eine Klemme mit der positiven Klemme einer Gleichspannungsquelle in Verbindung steht. Die negative Klemme der Gleichspannungsquelle ist geerdet. Die andere Kle-ir!me des Schalters 50 steht mit einem Kondensator 52 in Verbindung, der wiederum mit einem geerdeten Wjfderstand 54 verbunden ist. Der Kondensator 52 steht aber auch noch mit dem "und"-Gatter 18 und einem "u.#,idli-Gatter 56 in Verbindung. Das "uncll#-Gatter 56 ist mit der zur Einstellung des 1-Zustandes dienenden Eingangsleitung des Flipflops Ql verbunden. Die Untersetzuhgsimpulse C/6 werden auch dem "und"-Gatter 56 zugeführt.There is also a start switch 50 , one terminal of which is connected to the positive terminal of a DC voltage source. The negative terminal of the DC voltage source is grounded. The other branch of switch 50 is connected to a capacitor 52 , which in turn is connected to a grounded resistor 54. The capacitor 52 is also connected to the "and" gate 18 and a "u. #, Idli gate 56. The" uncll # gate 56 is connected to the input line of the flip-flop Ql tied together. The reduction pulses C / 6 are also applied to the "and" gate 56 .

Die Leseschaltung 14 ist auch noch mit dem "oder"-Gatter 16 C2 zur Zurückführung von Information verbunden. Darüberhinaus steht die Leseschaltung 14 auch noch mit einer Verzögerungseinrichtung 60 in Verbindung. Die VerMeerungseinheiten 342 369 38t 40 und 42 sind.als getrennte Einheiten dargestellt von denen jede die hindurchgeführten Taktimpulse um eine Bitzeit C verzögert.The reading circuit 14 is also connected to the “or” gate 16 C2 for feeding back information. In addition, the reading circuit 14 is also connected to a delay device 60 . The scaling units 342 369 38t 40 and 42 are shown as separate units, each of which delays the clock pulses passed through by a bit time C.

Die voneinander getrennten Verzögerungseinheiten und auch die Verzögerungseinrichtung 60 kann aus Flipflops aufgebaut sein, Die bei4en Einheiten können jedoch-auch von Verzögerungsstrecken gebildet sein, die mit geeigneten, einer Verzögerung um eine Bitzeit C entsprechenden Abgriffen versehen soirj#Die Verzögerüngseinrichtung 60 besitzt Abgriffe D, C, Bg A und F, von denen jede einer Verzögerung um eine Bitzeit C entspricht. Die Eingangsleitung der Verzögerungseinrichtung 60 ist über eine Zuleitung E mit einem "und"-Gatter 62 verbunden. Der Ab- griff D ist mit einem "und"-Gatter 64, der Abgriff C mi,t einem "und"-Gatter 66, der Abgriff B mit einem "und"-Gatter 68, der Abgriff A mit einem "und"-Gatter 70 und der Abgriff F mit einem "und"-Gatter 72 verbunden. Den "und"-Gattern 62, 649 66, 689 70 und 72 werden auch noch die Untersetzungstaktimpulse C/6 zugeführt, Das "und"-Gatter 62 steht also auch noch mit der zur Einstellung in den 0-Zustand dienenden Eingangsleitung des Laoeflipflope Ql in Verbindung, Die Iluiid"-Gatter 62, 64, 66, 68 und 70 sind jeweils mit weiteren "und"-Gattern 74,76,78,80 und 82 verbunden. Die 11und11-Gatter 74.76,78,80 und 82 stehen weiterhin mit einem Register 90 in Verbindung, das beispielsweise ein statisches Flipflopregioter sein kann, Weiterhin ist noch ein Flipflop Q2 vorgesehen. Das "und"-Gatter 72 ist mit der zur Einstellung des 1-Zustandes dienenden Eingangsleitung des Flipflops Q2 und über ein Umkehrnetzwerk 1 mit der zur Einstellung des 0-Zustandes dienenden Eingangsleitung des Flipflops Q2 verbunden. Die den 1-Zustand des Flipflopß Q2 anzeigende Aungangsleitung steht mit den ffund11-Gattern 74, 769 781 80 und 82 in Verbindung, Die "und Gatter 70, 789 669 64 und 62 sind jeweils mit einer der Aus, gangeleitungen A, B, C,_D und B verbunden. Diese Ausgangslei-:'. tungen können beispielsweise mit Ausgangewählmatrizen in Verbindung stehen, beispielsweise mit der Wählmatrix 92.The delay units, which are separated from one another, and also the delay device 60 can be constructed from flip-flops by a bit time C corresponding taps are provided soirj # Die Delay device 60 has taps D, C, Bg A and F, each of which corresponds to a delay of one bit time C. The input line of the delay device 60 is connected to an “and” gate 62 via a feed line E. The tap D is a "and" gate 64, the tap C mi, t a 'and' gate 66, the tap B with an "and" gate 68, the tap A with an "and" - Gate 70 and tap F connected to an "and" gate 72 . The "and" gates 62, 649 66, 689 70 and 72 are also supplied with the reduction clock pulses C / 6. The "and" gate 62 is also connected to the input line of the Laoeflip flop Q1 which is used for setting to the 0 state In connection, the Iluiid "gates 62, 64, 66, 68 and 70 are connected to further" and "gates 74, 76, 78, 80 and 82 , respectively. The 11 and 11 gates 74, 76, 78, 80 and 82 are still standing with a register 90 in conjunction, which may be for example a static Flipflopregioter, Furthermore, it is still a flip-flop Q2 provided the "and" gate 72 is connected to the serving for setting the 1-state input lead of flip-flop Q2 and a reverse network 1. connected to the input line of flip-flop Q2 which is used to set the 0 state. The output line indicating the 1 state of flip-flop Q2 is connected to ffund11 gates 74, 769 781 80 and 82 , Die "and gates 70, 789 669 64 and 62 are each with one of the starting points A, B, C, _D and B connected. This exit line: '. For example, lines can be associated with output selection matrices, for example with the selection matrix 92.

Jede Wählmatrix kann durch das statische Register 90 gesteuert werden, wie dies bei der Matrix 92 gezeigt ist. Jede Wählmatrix kann mit verschiedenen Ausgangseinrichtungen in Verbindung stehen und das im statischen Register 90 vorhandene Befehlswort wird verwendet, um die Wählmatrix 92 so zu steuern, dass die Ausgangseinrichtung ausgewählt wird, welcher die auf einer Leitung, beispielsweise auf der Leitung A, vorhandene Information zugeführt werden soll. Die Ausgangsleitungen A, B, Cp D und E können auch mit der logischen Schaltung in der Rechenmaschine verbunden sein, die auf der im statischen Register 90 vorhandene Information anspricht, um die Bestimmung der verschiedenen auf diesen Leitungen erscheinenden Informationsworte festzulegen.Each selection matrix can be controlled by the static register 90 , as shown in the matrix 92. Each selection matrix can be connected to different output devices and the command word present in the static register 90 is used to control the selection matrix 92 in such a way that the output device is selected to which the information present on a line, for example on line A, is fed target. The output lines A, B, Cp D and E can also be connected to the logic circuit in the calculating machine which is responsive to the information present in the static register 90 in order to determine the determination of the various information words appearing on these lines.

Die im System nach Fig. 1 gespeicherte Information kann die in Fig. 2 gezeigte Form von mehrziffrigen binären Informationsworten haben. Bei der Darstellung nach Fig. 2 ist angenommen, dass fÜnf verschiedene Informationsworte A-E und ein eingene-s erstes Befehlswort F im Puffer gespeichert sind.The information stored in the system of FIG. 1 can take the form of multi-digit binary information words shown in FIG. In the illustration according to FIG. 2, it is assumed that five different information words AE and a separate first command word F are stored in the buffer.

Jed es Informationswort besteht aus n binären Bits, die als A 0 _A n' B 0 _B n', C 0 _C n usw. bezeichnet sind. Die Informationaworte sind in der in Fig. 3 gezeigten verknüpften Form Im System gespeichert. Die Bits der fünf Informationsworte A-B und des ersten Befehlswortes F sind mit-.einander.verknüpft. Nach"der vorliegenden Erfindung wird ein aus jedem Wort ausgewähltes Bit zur Bildung eines eigenen zweiten Befehlawortes verwendet, das beispielsweise aus den Bite AOI Bot 009 D, und Bo bestehen und zur Durchführung von Steuer- und Wählfunktionen verwendet werden. Das zweite Befehlswort kann weiterhin auch als Adressenwort für die im Puffer vorhandene Informationawortgruppe oder für die nächste Wortgruppe verwendet werden, die dem Puffer zugeführt wird.Each word of information consists of n binary bits, which are designated as A 0 _A n 'B 0 _B n', C 0 _C n, and so on. The Informationaworte stored in the position shown in Fig. 3 linked form in the system. The bits of the five information words AB and the first command word F are linked with one another. According to "the present invention, a bit selected from each word is used to form its own second command word, which consists for example of the bits AOI Bot 009 D and Bo and is used to carry out control and selection functions. The second command word can also be used can be used as an address word for the information word group present in the buffer or for the next word group which is fed to the buffer.

Die 13itstelle F 0 des ersten Befehlowortes F ist mit einer Eins besetzt und alle anderen Ziffern dieses Wortes sind Null. Diese Funktion kann von einer äusseren Einrichtung geliefert werden. Es kann auch eine geringere Zahl von Registern mit einer dementsprechenden Verringerung des Untersetzungsverhältnisses verwendet werden. Das Befehlswort F wird zu Taktgebungezwecken verwendet und legt jede Informationszirkulation durch das System nach Fig, 1 fest.The 13itstelle F 0 of the first command word F is occupied with a one and all other digits of this word are zero. This function can be provided by an external facility. A smaller number of registers can also be used with a corresponding reduction in the reduction ratio. The command word F is used to Taktgebungezwecken and stores each piece of information circulating through the system of Figure 1 fixed.

Zur in Betriebnahme des Puffersysteme wird der Startschalter 50 für einen Augenblick geschlossen und dann geeffnet. Die dabei dem Kondensator 52 zufliessende Ladung erzeugt ein-scharfes Signal an den "und"-Gattern 18 und 56. Der nächste Unterteilungstaktimpu la C/6 vom Frequenzuntersetzer 32 wird durch diese "und"-Gatter hindurchgeführt, wodurch der F.-Bitstelle in der Verzögerufflotrecke 10 eine Zins zugeführt wird und der leseflipflop Ql in den 1-Zustand eingestellt wird, Die "und"-Gatter 20, 229 249 26 und 28 sind nun alle durch den Flipflop Ql zur Stromführung vorbereitet. Es wird angenommen, daas die Bite Aop Bog Cog Do und Bo der verschiedenen mehrziffrigen Informationsworte auf den entsprechenden Eingangeleitungen A, Bp Cp D ünd 3 zur Verfügung-stehen. Da die "und"-Gatter 20, 22, 249 26 und 28 nun nacheinander angesprochen werden, werden diese Bite in die_Verzögerungsstrecke 10 an den entsprechenden Bitstellen eingespeist, wobei die in Fig. 3 dargestellte Be2Lehung entsteht, Mit Hilfe der aufeinanderfolgenden Untersetzungstaktimpulse C/6 vom Frequenzuntersetzer 32 werden dann die folgenden Ziffern der Informationsworte in die Verzöger-L#ngsleitung 10 eingespeist. Jedes folgende bit des Befehlswortes F'ist eine binäre Null, Die Speisung des Systems dauert so lange, bis die Ziffer F 0 an der leseschaltung 14 erscheint. Zu diesem Zeitpunkt wird der Flipflop Ql in den ursprünglichen Zustand zurückgestellt. Die in die Verzögerungsstrecke 10 eingespeiste Informahon zirkuliert nun durch das Puffersystem, da ja die Iieseschaltung 14 mit dem "oder"-Gatter 16 in Verbindung steht, Die durch das :Puffersys*tem zirkulierende Information wird auch der Verzögerungseinrichtung 60 und deii "und"-Gattern 629 649 66, 68, 70 und 72 zugeführt. Die Abtastung diesee -11und11-Gatter durch die Untersetzungstaktimpulse 0/6 vom Frequenzunter##--setzer 32 hat zur Folge, dass die verschiedenen mehrziffrigen binären Informationsworte auf den verschiedenen Ausgangsleitungen Ag Bp Cq D und F erscheinen. Das Befehlswort F erscheint auf der Ausgangsleitung des "und"-Gatters 72. Wenn ,das Bit F 0 mit dem Wert Eins auf der Ausgangsleitung erscheint" .wird der Flipflop Q2 ausgelöst und in den 1-Zustand übergeführt, wodurch die "und"-Gatter 74, 769 789 80 und 82 angesprochen werden. Diese Gatter führen gleichzeitig die Bits Aop Bot Cot D , und E, dem statischen Register 90 zu, worauf der Flipflop Q2 in den 0-Zustand durch Zuführung des nächsten Nullimpulses über das Umkehrnetzwerk I zurückgestellt wird, Im statischdn Register 90 werden also die Bits Aol Bog Coy D, und E, gespeichert. Diese Bits werden zur Bildung eines zweiten Befehlswortes verwendet und das statische Register 90 wird entsprechend dem Befehl, der durch dieses Wort dargestellt werden soll, eingestellt. Wie bereits angeführt wurde, kann das Befehlswort im statischen Register zur Betätigung einer Wählmatrix, beispielsweise der Wählmatrix 92, verwendet werden, um eine bestimmte Ausgangsei-nrichtung auszuwählen, welcher das Informationswort A zugeführt werden soll. Das Befehlswort im statischen Register 90 kann auch verwendet werden, um andere Wählmatrizen zu betätigen, sodass dann die Informationsworte Bt Ct D und E ausgewählten Ausgangseinrichtungen zugeführt werden können, Wie bereits oben angeführt, kann das Befehlswort im statischen Register auch zu Adressierungszwecken verwendet werden und es kann auch mit anderen Adressenworten in der zugeordneten Rechenmaschine verglichen werdeng um die Bestimmung der Infor- . mation im Puff er festzulegen oder die Information zu bestimmen,-' die anschliessend dem Puffer zugeführt wird.To put the buffer system into operation, the start switch 50 is closed for a moment and then opened. The charge flowing to the capacitor 52 generates a sharp signal at the "and" gates 18 and 56. The next subdivision clock pulse C / 6 from the frequency divider 32 is passed through these "and" gates, whereby the F. bit position in an interest rate is fed to the delay air line 10 and the read flip-flop Ql is set to the 1 state. The "and" gates 20, 229, 249, 26 and 28 are now all prepared for current conduction by the flip-flop Ql. It is assumed that the bits Aop Bog Cog Do and Bo of the various multi-digit information words are available on the corresponding input lines A, Bp Cp D and 3 . Since the "and" gate 20, 22, 249 26 and 28 now sequentially addressed, this Bite are fed to the corresponding bit positions in die_Verzögerungsstrecke 10, wherein the Be2Lehung shown in Fig. 3 is formed by means of the successive reduction clock pulses C / 6 The frequency divider 32 then feeds the following digits of the information words into the delay line 10 . Each subsequent bit of the command word F 'is a binary zero. The system is fed until the digit F 0 appears on the reading circuit 14. At this point in time, the flip-flop Ql is reset to its original state. The information fed into the delay line 10 now circulates through the buffer system, since the reading circuit 14 is connected to the "or" gate 16. The information circulating through the buffer system is also transmitted to the delay device 60 and the "and" - Gates 629 649 66, 68, 70 and 72 are supplied. The sampling of these -11 and 11-gates by the reduction clock pulses 0/6 from the frequency sub ## - setter 32 has the consequence that the various multi-digit binary information words appear on the various output lines Ag Bp Cq D and F. The command word F appears on the output line of the "and" gate 72. If the bit F 0 with the value one appears on the output line, ". The flip-flop Q2 is triggered and changed to the 1 state, whereby the" and "- Gates 74, 769, 789 80 and 82. These gates simultaneously supply the bits Aop Bot Cot D, and E, to the static register 90 , whereupon the flip-flop Q2 is reset to the 0 state by supplying the next zero pulse via the reverse network I. is In statischdn register 90. thus, the bits Aol Bog Coy D, and e are stored. These bits are used to form a second instruction word, and the static register 90 is set according to the instruction which is to be represented by that word. As has already been mentioned, the command word in the static register can be used to actuate a selection matrix, for example the selection matrix 92, in order to select a specific output device to which the info rmationwort A is to be supplied. The command word in the static register 90 can also be used to activate other selection matrices so that the information words Bt Ct D and E can then be fed to selected output devices can also be compared with other address words in the assigned computing machine to determine the information . mation in the buffer or to determine the information - 'which is then fed to the buffer.

Die Erfindung liefert also ein vereinfachtes Eingangs- lusgangspuffersystem, welche eine Selbstadressierung ermöglichi,-die sich besonders in einfacher Weise zur Durchführung verschiedener Befehle ohne übermässig komplizierte Befehlsschaltungen eignet.The invention thus provides a simplified input / output buffer system, which enable self-addressing, -that is particularly easy for executing various commands without overly complicated command circuits suitable.

Die gezeigte Ausführungsform kann natürlich im Rahmen der Erfindung in vielerlei Hinsicht abgeändert werden.The embodiment shown can of course be within the scope of the invention can be modified in many ways.

Claims (2)

P a t e n t a n a p r U c h e : 1. Pufferschaltung mit Übertragungsmitteln zum überführen der Bits von binären Daten in eine Reihe von aufeinanderfolgenden Bitstellen, wobei die binären Daten eine Reihe von mehrziffrigen binären Informationsworten umfassen, die miteinander verknüpft In den Übertragungsmitteln geführt werden und von denen wenigstens ein Bit pro Informationswort zur Bildung eines Befehlowortes verwendet wird, gekennzeichnet durch eine an die Übertragungsmittel gekoppelte Zirkulationsschaltung, durch welche die miteinander verknüpften binären Worte In aufeinanderfolgenden Bitzeiten durch die Übertragungsmittel hindurchgeführt werden, und durch Wählkreismittelg die an die Übertragungsmittel gekoppelt sind, um zur Ableitung des Befehlawortes ein binäres Bit von jedem binären Informationswort auszuwählen. P atentan ap r U c he : 1. Buffer circuit with transmission means for transferring the bits of binary data into a series of successive bit positions, the binary data comprising a series of multi-digit binary information words which are linked to one another in the transmission means and from which at least one bit per information word is used to form a command word, characterized by a circulation circuit coupled to the transmission means, through which the linked binary words are passed through the transmission means in successive bit times, and by selector circuit means which are coupled to the transmission means in order to derive of the command word to select a binary bit from each binary information word. 2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Übertragungsmittel Verzögerungsmittel enthalten und Regietermittel vorgesehen sind, die zur Speicherung des Befehlswortes an die Wählkreismittel gekoppelt sind. 3. Schaltung nach Anspruch 2, dadurch gekennzeichnety daßdie Wählkreismittel eine logische Schaltung enthalten, die an die Verzögerungsmittel gekoppelt Ist, um zur Ableitung des Befehlswortes gleichzeitig das eine binäre Bit von jedem Informationswort abzuleiten, und die mit den Registermitteln gekoppelt sind, um die ausgewählten Bits parallel den Registermitteln zuzuführen. 4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die logische Schaltung eine Verzögerung um eine Einheit bewirkende Verzögerungsmittel mit Abgriffen enthält, von denen entsprechende das Befehlswort bildende Bits abgeleitet werden können. 2. A circuit according to claim 1, characterized in that the transmission means contain delay means and control means are provided which are coupled to the selection circuit means for storing the command word. 3. A circuit according to claim 2, characterized in thatthe selector circuit means comprise a logic circuit which is coupled to the delay means for deriving at the same time the one binary bit from each information word for deriving the command word, and which are coupled to the register means for the selected bits to be added to the register resources in parallel. 4. A circuit according to claim 3, characterized in that the logic circuit contains a delay by a unit causing delay means with taps, from which corresponding bits forming the command word can be derived.