DE1437720B2 - Verfahren und schaltungsanordnung zur uebertragung binaerer daten - Google Patents
Verfahren und schaltungsanordnung zur uebertragung binaerer datenInfo
- Publication number
- DE1437720B2 DE1437720B2 DE1965I0029159 DEI0029159A DE1437720B2 DE 1437720 B2 DE1437720 B2 DE 1437720B2 DE 1965I0029159 DE1965I0029159 DE 1965I0029159 DE I0029159 A DEI0029159 A DE I0029159A DE 1437720 B2 DE1437720 B2 DE 1437720B2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- signals
- signal
- output
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000003121 nonmonotonic effect Effects 0.000 claims description 4
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 2
- 239000000654 additive Substances 0.000 claims description 2
- 101100161935 Caenorhabditis elegans act-4 gene Proteins 0.000 claims 2
- 230000010363 phase shift Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 101150079344 ACT4 gene Proteins 0.000 description 1
- 101000908384 Bos taurus Dipeptidyl peptidase 4 Proteins 0.000 description 1
- HEFNNWSXXWATRW-UHFFFAOYSA-N Ibuprofen Chemical compound CC(C)CC1=CC=C(C(C)C(O)=O)C=C1 HEFNNWSXXWATRW-UHFFFAOYSA-N 0.000 description 1
- 101100056774 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ARP3 gene Proteins 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009304 pastoral farming Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4919—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using balanced multilevel codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
1 2
Diese Zusatzerfindung betrifft ein Verfahren und Ein zweckmäßiges Decodierverfahren läßt sich da-
eine Schaltungsanordnung zur Übertragung binärer durch verwirklichen, daß auf der Empfängerseite zur
Daten nach Patent 1293 186, gemäß dem die zur Wiedergewinnung der Daten das inverse Verfahren
Übertragung bestimmte Datenfolge oder eine aus die- angewendet wird.
ser gebildete Signalfolge als spiegelbildliche Folge 5 Die weiteren Unteransprüche nennen vorteilhafte
wiederholt wird und jedem aus der zu übertragenden Ausgestaltungen zur Durchführung des beschriebenen
Folge gebildeten Doppelimpuls ein diskreter Wert Verfahrens auf der Sendeseite,
eines zusätzlichen Signalparameters zugeordnet wird, Im folgenden ist ein Ausführungsbeispiel der Erfinderart, daß als zusätzliche Signalparameter Span- dung mit Hilfe der nachstehend aufgeführten Zeichnungspegel gewählt werden und die zu übertragende io nungen näher erläutert. Es zeigt
binäre Bitfolge in eine quaternäre Folge umgewan- Fig. 1 ein Ausführungsbeispiel,
delt wird. F i g. 2 den Signalverlauf an verschiedenen Punk-Gegenstand des Hauptpatents ist ein Verfahren zur ten der Schaltung gemäß F i g. 1 und
Übertragung binärer Daten unter Ermöglichung einer F i g. 3 ein besonderes Ausführungsbeispiel eines erhöhten Bitfolgefrequenz, die über die durch die 15 Teiles der Schaltungsanordnung gemäß F i g. 1.
Höhe der Trägerfrequenz normalerweise ohne zusatz- Die folgende Beschreibung behandelt ein Beispiel liehe Vorkehrungen gegebene Grenze hinausgeht. der Schaltungsanordnung unter der Voraussetzung, Häufig ist es ohnehin vorteilhaft, binäre Daten in daß die Daten in binärer Form seriell zugeführt wereinem sogenannten NRZ-Code (NON-RETURN to den und daß die Übertragung im NRZ-Code erfolgt. ZERO-CODE) zu übertragen, wobei gegebenenfalls 20 Fig. 1 zeigt ein Blockdiagramm der Schaltungsdie Frequenzumtastung oder angewandte Modula- anordnung. Die Daten werden über den Eingang 4 tionsarten erleichtert werden. NRZ-Codes sind in der zugeführt und Impulse eines nicht dargestellten Taktdeutschen Literatur als Richtungsschrift oder Wech- gebers über den Eingang 1. Die Anordnung der selschrift bekannt geworden (s. dazu Steinbuchs Fig. 1 umfaßt die folgenden Hauptelemente:
»Taschenbuch der Nachrichtenverarbeitung«, 1962, a5 } Sdhaltkrei die von den ursprünglich empfan. Springer-Verlag S. 599 bis 602). Bei solchen NRZ- > Taktimpulsen gesteuert weiden und die Codes sind die Informationen nicht m Pegelzustands- ^ Ausgangssignale Taktimpulse zur Steuerung werten enthalten, sondern im Wechsel von einem Zu- der verfcllfede^en Schaltelemente abgeben. In stand in den anderen Eine binare >>1« ist dabei z.B. pj χ sind diese SchaItkreise mit /CT4 und durch einen Pegelzustandswechsel darzustellen, eine 30 Ac\5 bezeichnet sie'arbeiten mit Invertern/ binare »0« dagegen durch eine Beibehaltung des
gerade herrschenden Zustande. ν „ , .,. „ ....
eines zusätzlichen Signalparameters zugeordnet wird, Im folgenden ist ein Ausführungsbeispiel der Erfinderart, daß als zusätzliche Signalparameter Span- dung mit Hilfe der nachstehend aufgeführten Zeichnungspegel gewählt werden und die zu übertragende io nungen näher erläutert. Es zeigt
binäre Bitfolge in eine quaternäre Folge umgewan- Fig. 1 ein Ausführungsbeispiel,
delt wird. F i g. 2 den Signalverlauf an verschiedenen Punk-Gegenstand des Hauptpatents ist ein Verfahren zur ten der Schaltung gemäß F i g. 1 und
Übertragung binärer Daten unter Ermöglichung einer F i g. 3 ein besonderes Ausführungsbeispiel eines erhöhten Bitfolgefrequenz, die über die durch die 15 Teiles der Schaltungsanordnung gemäß F i g. 1.
Höhe der Trägerfrequenz normalerweise ohne zusatz- Die folgende Beschreibung behandelt ein Beispiel liehe Vorkehrungen gegebene Grenze hinausgeht. der Schaltungsanordnung unter der Voraussetzung, Häufig ist es ohnehin vorteilhaft, binäre Daten in daß die Daten in binärer Form seriell zugeführt wereinem sogenannten NRZ-Code (NON-RETURN to den und daß die Übertragung im NRZ-Code erfolgt. ZERO-CODE) zu übertragen, wobei gegebenenfalls 20 Fig. 1 zeigt ein Blockdiagramm der Schaltungsdie Frequenzumtastung oder angewandte Modula- anordnung. Die Daten werden über den Eingang 4 tionsarten erleichtert werden. NRZ-Codes sind in der zugeführt und Impulse eines nicht dargestellten Taktdeutschen Literatur als Richtungsschrift oder Wech- gebers über den Eingang 1. Die Anordnung der selschrift bekannt geworden (s. dazu Steinbuchs Fig. 1 umfaßt die folgenden Hauptelemente:
»Taschenbuch der Nachrichtenverarbeitung«, 1962, a5 } Sdhaltkrei die von den ursprünglich empfan. Springer-Verlag S. 599 bis 602). Bei solchen NRZ- > Taktimpulsen gesteuert weiden und die Codes sind die Informationen nicht m Pegelzustands- ^ Ausgangssignale Taktimpulse zur Steuerung werten enthalten, sondern im Wechsel von einem Zu- der verfcllfede^en Schaltelemente abgeben. In stand in den anderen Eine binare >>1« ist dabei z.B. pj χ sind diese SchaItkreise mit /CT4 und durch einen Pegelzustandswechsel darzustellen, eine 30 Ac\5 bezeichnet sie'arbeiten mit Invertern/ binare »0« dagegen durch eine Beibehaltung des
gerade herrschenden Zustande. ν „ , .,. „ ....
Die Aufgabe der vorliegenden Zusatzerfindung ist b) Schaltkreise, die in Abhängigkeit der über die
ein Verfahren zur Schaffung eines Codes, der den Leitung 1 kommenden Taktimpulse die Daten
Eigenarten des Hauptpatents entsprechend Mehr- 35 verarbeiten, die über den Eingang 4 zugeführt
pegel-Datensignale aufweist, die zumindest zum Teil werden.
Pegelzustandswechsel enthalten, auch wenn eine Die Schaltkreise CJl und CT 2 formen binäre
völlig binärmonotone originäre Datenelementfolge Elemente in den NRZ-Code um. Einzelheiten dieser
zur Übertragung kommen soll. Schaltgruppen sind nicht dargestellt, da sie der her-Die
Lösung der genannten Aufgabe ist durch die 40 kömmlichen Bauweise entsprechen. Die Schaltkreise
Kombination der folgenden Merkmale gekenn- ACT4 und ACTS halbieren die Frequenz der anzeichnet:
kommenden Taktsignale. Die Schaltung ΛCJl stellt
a) Die zu übertragenden Datenelemente werden in die über die Leitung 4 empfangenen Daten mit Hilfe
untereinander gleich große Gruppen unterteilt. der über die Leitung ankommenden Taktimpulse wie-
b) Die binärwertigen Spannungspegel eines oder 45 der her. Die Schaltkreise ^CT2 und ^tcr3 verschiemdhrerer
Elemente aller dieser Gruppen werden ben u die empfangenen Daten um ein Zeitintervall Θ,
für alle Gruppen in gleicher Weiset zumindest ™*ει ® die ^™^^* 6^f ]^en ^nts
einmal unter Anwendung der Regeln der be- bedeutet Die Schaltkreise ^Cri,^Cr2 und ACT3
kannten NRZ-Technik, zu einer Zwischenfolge tonnen beispielsweise in der bekannten Form der
umgeformt 5° Schieberegister aufgebaut sein. Es sei erwähnt, daß
ν _^. „ .' , , .,,, . in einem Ausführungsbeispiel der Erfindung die
c) Diese Zwischenfolge wird durch gruppenweises Sdhaltkreise ACT1 bis ACTS aus einer gemeinsamen
Einfügen ihrer invertierten Folgeelemente zu Grundzelie entwickelt sein können, beispielsweise
einer nichtmonotonen Binarelementfolge ge- einer VOQ logiscnen Schaltungen beeinflußten bistabimiscnt-55
len Kippschaltung.
d) Die Elemente dieser nichtmonotonen gemischten Fig. 3 zeigt das Blockschaltbild dieser bistabilen
Folge werden pro gebildete Gruppe den nicht Kippschaltung. ,Über die Anschlüsse ρ und c werden
NRZ-umgeformten Elementen gegebenenfalls Vorbereitungssignale zugeführt, während die Ausmonoton
verbliebener Folge pegeladditiv zu löseimpulse auf der Leitung? erscheinen, α und b
einer nichtmonotonen quaternären Folge nach 60 sind die Leitungen für die beiden möglichen Zu-Art
des Hauptpatents 1 293 186 überlagert und stände. Die verschiedenen Kombinationsmöglichkeiten
übertragen. durch Vorbereitungsimpulse erlauben die Schaltung
e) Die nicht NRZ-umgeformten Elemente werden als Frequenzteiler, Schieberegister usw. einzusetzen,
gruppenweise bei der Pegelüberlagerung, zumin- Im folgenden sei die Wirkungsweise der als Beidest
zum Teil, wiederholt, so daß jede über- 65 spiel ausgeführten Schaltung näher erläutert. Zeile 1
lagert übertragene Gruppe die gleiche zeitliche in F i g. 2 zeigt das auf der Leitung ankommende
Länge aufweist, mit der sie der Unterteilung Taktsignal, Zeile 2 das am Ausgang 2 der Schaltung
gemäß a) unterworfen wird. ACTA erscheinende Signal und Zeile 3 schließlich
Claims (9)
- 3 4das am Ausgang 3 der Schaltung ACT5 liegende Die UND-Schaltung 5 wird gesteuert von den Si-Signal. Zeile 4 zeigt die am Eingang 4 auftretenden gnalen 5 und dem Taktsignal 3 und gibt die SignaleDaten mit willkürlich gewählten Werten. Wie aus der 13 ab. Die UND-Schaltung 6 wird gesteuert von demZeile 4 zu erkennen ist, treten die Signale in Grup- Signal 6 α und dem invertierten Taktsignal 3. Ampen von je vier Daten L, M, N, O auf. Die erste 5 Ausgang entsteht das Signal der Zeile 14 in F i g. 2.Gruppe ist mit L0, M0, N0,O0 bezeichnet. Diese Daten Beide Signale 13 und 14 passieren eine ODER-Schal-bereiten die Schaltung ACTl vor, an deren Ausgang tung 3, an deren Ausgang ein Signal 15 entsteht. Indie von den Taktsignalen gesteuerten Signale, wie sie diesem Signal erscheint jeweils der zweite Teil einerin Zeile 5 dargestellt sind, auftreten. Die Signale ent- Signalgruppe sowie dessen Wiederholung. Zunächstsprechen voll und ganz den Signalen der Zeile 4, sind io erscheinen also zweimal ./V0, O0. Dann folgen N1, O1jedoch gegenüber diesen phasenverschoben. Der Aus- der Gruppe 2 sowie ihre Wiederholung,gang 5 der Schaltung ACTl bereitet die Schaltung Die Signale 12 und 15 erscheinen zu gleichen Zei-ACTI vor, an deren Ausgang die von den Taktsigna- ten auf den Ausgängen 12 bzw. 15. Die zweiten Teil-len gesteuerten, wiederum gleichen, aber phasenver- elemente einer Gruppe in dem Signal 15 fallen mit denschobenen Signale erscheinen, wie es Zeile 6 der 15 Elementen X und Y des Signals 12 zusammen. IhreF i g. 2 zeigt. Wiederholung fällt mit den Elementen Ύ und Y zu-Der Ausgang der Schaltung ACT2 bereitet die sammen, welche die Umkehrung der Werte X bzw. YSchaltung .4 CT 3 vor, an deren Ausgang die vom des Signals 12 darstellen. Die zwei möglichen WerteTaktsignal gesteuerten Daten mit einer weiteren der Elemente des Signals 15 werden durch zweiPhasenverschiebung und außerdem invertiert er- 20 Werte Rl und R2 bzw. durch ihre negativenscheinen, wie es Zeile 6a zeigt. Der UND-Schaltung 1 Werte R Γ und R2' in bezug auf den Nullpegel R0wird das invertierte Ausgangssignal 5' der Schaltung dargestellt. R1 bzw. R 2 kommen als Werte in Be-ACTl zugeführt sowie das invertierte Taktsignal der tracht, wenn der Wert der Elemente X oder Y bzw.Schaltung ACT5. Am Ausgang α der UND-Schal- der entsprechenden Elemente Z oder Y relativ hochtung 1 erscheint das in Zeile α der Fig. 2 dargestellte 25 ist. RV bzw. R2' kommen in Betracht, wenn dieSignal. Die Ausgangssignale der Schaltung ACT2 Werte von X oder Y bzw. ~X oder Y relativ niedrigsind über einen Inverter/2 dem Eingang der UND- Sind. Man erhält Signale derForml6inFig. 2, wobeiSchaltung 2 zugeführt. Die UND-Schaltung 2 erhält zunächst die Werte der Gruppe 1, dann diejenigenihre Taktsignale unmittelbar von der Schaltung der Gruppe 2 usw. übertragen werden und wobei dieACTS, wie sie in Zeile 3 der Fig. 2 dargestellt sind. 30 Periodenlänge einer aus vier binären Elementen be-Die Signale am Ausgang β der UND-Schaltung 2 ent- stehenden Gruppe 4 Θ ist.sprechen der Zeile β in F i g. 2. Am Ausgang 7 des Die Schaltung COM kombiniert die Signale 12 undsiner ODER-Schaltung 1 nachgeschalteten Inverters 15 in bekannter Weise. Das entstehende Signal 16 ist/3 liegen Signale, wie sie in Zeile 7 der F i g. 2 dar- derart, daß jeweils auf ein Signal dessen inverses folgt,gestellt sind. Diese Signale werden der Schaltung 35 so daß die Anforderungen des Verfahrens des Haupt-ACTl zugeführt, die dadurch vorbereitet wird. Der patentes voll erfüllt sind. Für den Fall des Ausfüh-Schaltung ACTl werden Taktsignale vom Ausgang 2 rungsbeispiels der Erfindung sei erwähnt, daß dasder Schaltung ACT 4 zugeführt. Am Ausgang 8 der Signal 16 auch dann am Empfänger eindeutig erkanntSchaltung ACTl entstehen Signale, wie sie in Zeile 8 wird, wenn es die entgegengesetzte Form 16' inder F i g. 2 gezeigt sind. Diese Signale sind nur Funk- 40 F i g. 2 annimmt. Daraus folgt, daß die Werte dertionen der ElementeL0, M0, L1, M1. Jedes dieser Si- Elemente des Signals 15, die durch die Pegel Algnalelemente hat eine Zeitdauer von 2 Θ. und R 2 oder durch die negativen Werte R1' und R 2'Diese Signale, die also die Daten L und M aus repräsentiert werden in eindeutiger Weise rückjeder Gruppe repräsentieren, werden in der Schal- gewonnen werden. Das Signal 12 wird aus dem tung CTl in einen NRZ-Code umgewandelt. Am 45 Signal 16' rückgewonnen, das zwar die entgegenAusgang 9 der Schaltung CTl entstehen Signale, wie gesetzte Form hat aber ebenso wie die übertragene sie in Zeile9 der Fig. 2 dargestellt sind. Es tritt ein Information durch das Auftreten bzw. das Ausblei-Sprung auf bei der Darstellung des Wertes L0, der ben eines Pegelsprungs dargestellt ist. Diese Sprünge den Wert»l« darstellt, kein Sprung dagegen für die werden durch eine Signalumkehr nicht geändert, so Darstellung der Werte M0, L1, M1, die den Wert »0« 50 daß die Information in ihrer ursprünglichen Form haben. Ein Sprung tritt dagegen wieder auf für die rückgewonnen werden kann. Daher kann auch das Werte L2 und M2, die den Wert»l« haben. In dem Signal 9 identifiziert werden und damit die in ihm vorliegenden Ausführungsbeispiel werden die Signale enthaltenen Daten L und M der aufeinanderfolgender Zeile 9 in der gleichen Weise ein zweites Mal um- den Gruppen.geformt, so daß Signale der Zeile 10 in F i g. 2 ent- 55 Es erübrigt sich, die Schaltungen zum Entschlüs-stehen. In der Schaltung RETI werden die Signale sein der Signale 16 bzw. 16' zu beschreiben, dieinvertiert und um 2 Θ phasenverschoben. Es entstehen lediglich- nach dem Gesetz der Inversion arbeiten. Signale der Form 11 in F i g. 2. Die UND-Schaltung 3bildet Signale 10 a in Abhängigkeit der Steuersignale Patentansprüche:10 und der Täktsignale 3. In ähnlicher Weise bildet 60 1. Verfahren zur Übertragung binärer Datendie UND-Schaltung 4 Signale 11a in Abhängigkeit nach Patent 1293 186, gemäß dem die zur Über-der Steuersignale 11 und der invertierten Takt- tragung bestimmte Datenfolge oder eine aus die-signale 3. Die Signale 11a und 10 a passieren eine ser gebildete Signalfolge als spiegelbildliche FolgeODER-Schaltung 2 mit dem Ausgang 12 (Zeile 12 in wiederholt wird und jedem aus der zu übertragen-F i g. 2) mit den Elementen X, Y, X, Y mit einer 65 den Folge gebildeten Doppelimpuls ein diskreterPeriodenlänge von jeweils Θ und mit Pegelwerten, Wert eines zusätzlichen Signalparameters zugeord-die denen der Signale 10 und dem entgegengesetzten net wird, derart, daß als zusätzliche Signalpara-Wert von 11 entsprechen. meter Spannungspegel gewählt werden und die zuübertragende binäre Bitfolge in eine quaternäre Folge umgewandelt wird, gekennzeichnet durch die Kombination der folgenden Merkmale:a) Die zu übertragenden Datenelemente (L0, , M0, N0, O0, ...) werden in untereinander gleich große Gruppen (L0, M0, N0, O0; L1, M1, N1, O1; ...) unterteilt.b) Die binärwertigen Spannungspegel eines oder mehrerer Elemente (L0, M0; L1, M1; ...) aller dieser Gruppen werden für alle Gruppen in gleicher Weise, zumindest einmal unter Anwendung der Regeln der bekannten NRZ-Tedhnik, zu einer Zwischenfolge (X0, Y0; X1, Y1; ...) umgeformt.c) Diese Zwischenfolge (X0, Y0; X1, Y1; ...) wird durch gruppenweises Einfügen ihrer invertierten Folgeelemente(Y0, Y0; Y1, Tj;...) zu einer nicht monotonen Binärelementfolge (*o, Yq, T0, Y0; X1, Y1, Y1, Tj;.-.) gemischt.d) Die Elemente dieser nicht monotonen gemischten Folge (X0, Y0, Y0, Y0; X1, X1, X1, Y1; ...) werden pro gebildete Gruppe (L0, M0, N0, O0; ...) den nicht NRZ-umgeformten Elementen (N0, O0; N1, O1; ...) gegebenenfalls monoton verbliebener Folge pegeladditiv zu einer nicht monotonen quaternären Folge nadi Art des Patentes 1 293 186 überlagert und übertragen.e) Die nicht NRZ-umgeformten Elemente (N0, O0; N1, O1; ...) werden gruppenweise bei der Pegelüberlagerung, zumindest zum Teil, wiederholt, so daß jede überlagert übertragene Gruppe (Zeile 16 in Fi g. 2) die gleiche zeitliche Länge (4Θ) aufweist, mit der sie der Unterteilung gemäß a) unterworfen wird.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der Empfängerseite zur Wiedergewinnung der Daten das inverse Verfahren angewendet wird.
- 3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß der Eingang einer von Taktsignalen gesteuerten logischen Schaltung (^4CTl) mit einer Datenquelle verbunden ist und daß eine Kombinationsschaltung (COM), deren Ausgang (16) mit dem Übertragungskanal verbunden ist, einmal über einen Zweig für die im NRZ-Code vorlie- ■ genden Daten, zum anderen über einen Kanal für die restlichen Datenelemente mit dem Schaltungseingang verbunden ist.
- 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Zweig für die im ·■ NRZ-Code vorliegenden Daten aus einer ersten über einen ersten Inverter (71) mit den Daten gespeisten und über einen achten Inverter (78) von einem ersten Taktgeber (ACTS) gesteuerten ersten UND-Schaltung (1) besteht, daß in dem gleichen Zweig eine zweite UND-Schaltung über einen zweiten Inverter (72) und eine zweite Verzögerungsschaltung (ACT2) mit der gleichen Leitung (5) verbunden ist, daß der zweite Eingang der zweiten UND-Schaltung mit dem zweiten Taktgeber (ACTS) verbunden ist, daß der Ausgang (α) der ersten UND-Schaltung und der Aus- j gang (ß) der zweiten UND-Schaltung über eine gemeinsame erste ODER-Schaltung und einen nachgeschalteten dritten Inverter (73) mit dem Eingang (10) einer dritten UND-Schaltung verbunden sind, deren zweiter Eingang mit dem Ausgang des zweiten Taktgebers (ACTS) verbunden ist, daß der Eingang (10) über eine Inversionsund Verzögerungsschaltung (RETI) mit dem Eingang (11) einer vierten UND-Schaltung verbunden ist, deren zweiter Eingang über einen achten Inverter (78) an den Ausgang des zweiten Taktgebers (ACTS) angeschlossen ist und daß der Ausgang der dritten UND-Schaltung und der Ausgang der vierten UND-Schaltung über eine gemeinsame zweite ODER-Schaltung mit dem Eingang (12) der Kombinationsschaltung (COM) verbunden sind.
- 5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Datenleitung (5) über eine von einer Taktleitung (1) gesteuerte zweite Verzögerungsschaltung (ACT2), eine von der gleichen Taktleitung gesteuerte dritte Ver- | zögerungsschaltung (A CT 3), einen vierten Inverter (74) mit einer sechsten UND-Schaltung verbunden ist, deren zweiter Eingang über den achten Inverter (78) an den zweiten Taktgeber (ACTS) angeschlossen ist, daß die Datenleitung (5) über einen fünften Inverter (75) mit dem Eingang einer fünften UND-Schaltung verbunden ist, deren zweiter Eingang mit dem zweiten Taktgeber (ACT5) verbunden ist und daß der Ausgang (13) der fünften UND-Schaltung und der Ausgang (14) der sechsten UND-Schaltung über eine gemeinsame dritte ODER-Schaltung und einen nachgeschalteten sechsten Inverter (/6) mit dem zweiten Eingang der Kombinationsschaltung (COM) verbunden sind.
- 6. Schaltungsanordnung nach den Ansprüchen 3 bis 5, dadurch gekennzeichnet, daß an die Taktleitung (1) ein als erster Frequenzteiler geschalteter erster Taktgeber (A CT 4) angeschlossen ist, dem über einen siebenten Inverter (77) ein als zweiter Frequenzteiler arbeitender zweiter Taktgeber (ACTS) nachgeschaltet ist.1
- 7. Schaltungsanordnung nach den Ansprüchen 4 bis 6, dadurch gekennzeichnet, daß zwischen dem dritten Inverter (73) und dem Eingang (10) der dritten UND-Schaltung ' eine Kippschaltung (ÄCT7) und ein ■ nachgeschalteter Codewandler (CTl) zur Herstellung des NRZ-Codes angeordnet sind, daß an den Wandler (CTl) gegebenenfalls ein weiterer Codewandler (CT2) angeschlossen ist und daß diese Schaltungen (ACT 7, CTl, CT2) gemeinsam an' den 'ersten Taktgeber (ACT 4) angeschlossen sind. ': ' ';: ■'■■'■''■'■■··
- 8. Schaltungsanordnung nach den Ansprüchen4 bis 7, dadurch gekennzeichnet, daß zwischen dem Dateneingang (4) und der Datenleitung (5) ein von der Taktleitung (1) gesteuerter erster Verzögerer (ACTt) angeordnet ist.;■■■■
- 9. Schaltungsanordnung nach den Ansprüchen 3 bis 8, dadurch gekennzeichnet, daß die Schaltgruppen (ACTl bis ACTS) aus einer gemeinsamen Zelle aufgebaut sind, die aus einer von : logischen Schaltungen ■ beeinflußten ' bistabilen• Kippschaltung besteht. '■ ' ; '·■ ■-;:-■-/>■:;: ;·.-Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR6007451 | 1964-08-24 | ||
FR6007485 | 1964-10-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1437720A1 DE1437720A1 (de) | 1968-10-24 |
DE1437720B2 true DE1437720B2 (de) | 1971-03-04 |
Family
ID=26214714
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1965I0028842 Withdrawn DE1437713B2 (de) | 1964-08-24 | 1965-08-23 | Empfangsschaltungsanordnung fuer binaere daten |
DE1965I0029159 Withdrawn DE1437720B2 (de) | 1964-08-24 | 1965-10-12 | Verfahren und schaltungsanordnung zur uebertragung binaerer daten |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1965I0028842 Withdrawn DE1437713B2 (de) | 1964-08-24 | 1965-08-23 | Empfangsschaltungsanordnung fuer binaere daten |
Country Status (7)
Country | Link |
---|---|
US (1) | US3395391A (de) |
BE (2) | BE668899A (de) |
CH (1) | CH449078A (de) |
DE (2) | DE1437713B2 (de) |
FR (1) | FR86907E (de) |
NL (1) | NL148469B (de) |
SE (1) | SE328023B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL6700438A (de) * | 1966-02-21 | 1967-08-22 | ||
GB1211857A (en) * | 1967-07-28 | 1970-11-11 | Int Computers Ltd | Digital data storage apparatus |
US3898373A (en) * | 1971-09-09 | 1975-08-05 | Leo F Walsh | Data communication system |
FR2418584A1 (fr) * | 1978-02-28 | 1979-09-21 | Ibm France | Procede et dispositif d'acquisition de la phase initiale de l'horloge dans un recepteur de donnees synchrone |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3080487A (en) * | 1959-07-06 | 1963-03-05 | Thompson Ramo Wooldridge Inc | Timing signal generator |
US3247491A (en) * | 1962-09-27 | 1966-04-19 | Electrada Corp | Synchronizing pulse generator |
US3319229A (en) * | 1964-05-04 | 1967-05-09 | Melpar Inc | Signal recognition device |
US3331057A (en) * | 1964-09-04 | 1967-07-11 | Gen Electric | Data processing system employing logic for distinguishing between information and extraneous signals |
-
1964
- 1964-08-24 FR FR7451A patent/FR86907E/fr not_active Expired
-
1965
- 1965-08-23 DE DE1965I0028842 patent/DE1437713B2/de not_active Withdrawn
- 1965-08-23 US US481628A patent/US3395391A/en not_active Expired - Lifetime
- 1965-08-27 BE BE668899A patent/BE668899A/xx unknown
- 1965-10-12 DE DE1965I0029159 patent/DE1437720B2/de not_active Withdrawn
- 1965-10-13 BE BE670875D patent/BE670875A/xx unknown
- 1965-10-15 NL NL656513420A patent/NL148469B/xx unknown
- 1965-10-15 SE SE13386/65A patent/SE328023B/xx unknown
- 1965-10-18 CH CH1432465A patent/CH449078A/de unknown
Also Published As
Publication number | Publication date |
---|---|
DE1437713B2 (de) | 1971-02-18 |
NL6513420A (de) | 1966-04-18 |
NL148469B (nl) | 1976-01-15 |
SE328023B (de) | 1970-09-07 |
FR86907E (fr) | 1966-05-06 |
DE1437720A1 (de) | 1968-10-24 |
US3395391A (en) | 1968-07-30 |
BE668899A (de) | 1965-12-16 |
CH449078A (de) | 1967-12-31 |
DE1437713A1 (de) | 1968-10-24 |
BE670875A (de) | 1966-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2510278C2 (de) | Pseudozufalls-Wortgenerator | |
DE1281194B (de) | Verknuepfungsnetzwerk mit einer Lernmatrix | |
DE2717163A1 (de) | Verfahren und vorrichtungen zum hinzufuegen und abnehmen eines zusaetzlichen digitalen informationssignals bei einer mehrpegeligen digitaluebertragung | |
DE3725821C2 (de) | ||
DE2924922A1 (de) | Verfahren und schaltungsanordnung zur taktsynchronisierung bei der uebertragung von digitalen nachrichtensignalen | |
DE3212453C2 (de) | ||
CH645224A5 (de) | Testanordnung fuer eine datenuebertragungsstrecke. | |
DE2638521A1 (de) | Schaltungsanordnung zum ansteuern eines schrittmotors | |
DE1437720B2 (de) | Verfahren und schaltungsanordnung zur uebertragung binaerer daten | |
DE2157515C3 (de) | Digitale Datenverarbeitungs-Einrichtung | |
DE1257843B (de) | Einrichtung zur Erzeugung von Schluesselimpulsfolgen | |
DE2556486C3 (de) | Abstimmschaltung für Hochfrequenzempfangsgeräte | |
DE2605919B2 (de) | Verfahren und einrichtung zur bildung eines bipolaren signals mit dem tastverhaeltnis einhalb | |
DE4433512A1 (de) | Wellenform-Formatierungseinrichtung | |
DE1437720C (de) | Verfahren und Schaltungsanordnung zur Übertragung binärer Daten | |
DE2133729C3 (de) | Anordnung mit einer Kaskadenschaltung einer Anzahl von Speicherelementen | |
DE4431791C2 (de) | Signalauswahlvorrichtung | |
DE2030991B2 (de) | ||
DE2724110C2 (de) | Quasi-Zufallsgenerator | |
DE3720628A1 (de) | Parallel-serien-umsetzer | |
EP0035674A1 (de) | Umschaltbare freilaufende Verwürfler- und Entwürfleranordnung (Scrambler und Descrambler) | |
DE1424747C (de) | Erweiterbare digitale Datenverarbeitungsanlage | |
DE2419566A1 (de) | Verfahren zur durchschaltung binaerer daten ueber eine zeitmultiplexvermittlung in einem synchronen datennetz | |
DE3142167A1 (de) | "teilerschaltung mit einstellbarem teilerverhaeltnis" | |
CH647366A5 (de) | Kodiereinrichtung fuer binaere datensignale und dekodiereinrichtung fuer diese datensignale. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8340 | Patent of addition ceased/non-payment of fee of main patent |