DE1299338B - Circuit arrangement for the connection of connection devices in a time division multiplex message switching system - Google Patents

Description

1 21 2

Die Erfindung betrifft eine Schaltungsanordnung zur gekennzeichnet, daß einer Verbindung zwischen einer Verbindung von Anschlußeinrichtungen in einer Zeit- ersten Teilnehmerstelle und einer zweiten Teilnehmermultiplex-Nachrichtenvermittlungsanlage, insbeson- stelle eine Zeitlage nur dann zugeordnet ist, wenn ein dere Fernsprechvermittlungsanlage, mit einer Viel- NachrichtensignalübertragenwirdiaktiveVerbindung), zahl von Teilnehmerstellen, einem jeder Teilnehmer- 5 so daß die Anzahl von Zeitlagen in jedem Zyklus von stelle zugeordneten, einen Delta-Modulator auf- Zweitlagen der Anzahl aktiver Verbindungen entweisenden Codierer und einem einen Delta-Demodu- spricht, und daß die Nachrichtenübertragung dadurch lator aufweisenden Decodierer, einem Speicher, der erfolgt, daß die Decodiereradresse der zweiten Teil-Codierer- und Decodiereradressen für jedes Paar von nehmerstelle, die aus dem Speicher gleichzeitig mit dem miteinander in Verbindung stehenden Teilnehmer- io Empfang eines abgehenden Nachrichtensignals aus stellen enthält, und Schaltungen zur Decodierung der dem der ersten Teilnehmerstelle zugeordneten Co-Adressen aus dem Speicher. dierer gewonnen wird, zur Erzeugung eines dem ab-In einer typischen Zeitmultiplex-Vermittlungsanlage gehenden Nachrichtensignal entsprechenden ankomkönnen Delta-Modulationsverfahren zur Codierung menden Nachrichtensignals in dem der zweiten Teil- und Decodierung von über die Anlage übertragenen 15 nehmerstelle zugeordneten Decodierer benutzt wird. Signalen benutzt werden. Eine bekannte Anlage unter Dadurch wird erreicht, daß gegenüber dem bekannten Verwendung der Delta-Modulation enthält einen synchronen Betrieb eine größere Zahl von Verbindun-Codierer, der analoge Nachrichtensignale in binär gen über die Vermittlungsanlage laufen kann. Im Vercodierte »1«- und »O«-Werte umwandelt. Die Ampli- gleich zu einer ebenfalls bekannten Zeitmultiplextude des Nachrichtensignals bestimmt die Folge von ao Vermittlungsanlage mit einem allen Teilnehmer- »1«- und »O«-Werten, die am Ausgang des Codierers leitungen gemeinsamen, zentralen Codierer wird die geliefert werden. Mit Hilfe einer Rückkopplungs- Zuverlässigkeit des Betriebs erhöht, denn bei Ausfall schaltung wird jede Abtastung des abgehenden Signals eines Codierers wird nur die jeweilige Teilnehmerstelle mit einer Darstellung der vorhergehenden Abtastung in Mitleidenschaft gezogen. Außerdem ist kein zenverglichen, die durch einen Integrationskondensator 35 traler Speicher für die Nachrichtensignale erforderlich, in der Rückkopplungsschaltung demoduliert worden Die Erfindung wird nachfolgend in Verbindung mit ist. Wenn die abgehende Signalabtasrung größer als die den Zeichnungen noch näher beschrieben. Es zeigt rückgekoppelte Signalabtastung ist, liefert der Co- F i g. 1 die Elemente einer Nachrichtenübertradierer am Ausgang eine »0«. gungsanlage, die im Hinblick auf ein Ausführungsbei-The invention relates to a circuit arrangement for characterized in that a connection between a Connection of connection devices in a time-first subscriber station and a second subscriber multiplex message switching system, In particular, a time slot is only assigned if another telephone exchange is transmitted with a high-volume message signal (active connection), number of subscriber locations, one each subscriber- 5 so that the number of time slots in each cycle of place assigned, a delta modulator on-second layers having the number of active connections Encoder and a delta demodule speaks, and that the message transmission thereby lator having decoder, a memory that takes place that the decoder address of the second part encoder and decoder addresses for each pair of subscribers extracted from memory at the same time as the interconnected subscribers io receiving an outgoing message signal places contains, and circuits for decoding the co-addresses assigned to the first subscriber station from memory. which is obtained, to generate a message signal corresponding to the outgoing in a typical time division multiplex switching system Delta modulation method for coding the message signal in the second part and decoding is used by decoders assigned to the subscriber station transmitted via the system. Signals are used. A known system under This is achieved that compared to the known Using delta modulation, synchronous operation includes a larger number of link coders, the analog message signals can run in binary gene over the switching system. In the coded Converts "1" and "O" values. The amplification equates to a well-known time division multiplexing technique of the message signal determines the sequence of ao switching system with all subscriber "1" and "O" values, the central encoder common to the output of the encoder becomes the to be delivered. With the help of a feedback, the reliability of the operation is increased, because in the event of a failure circuit is each sampling of the outgoing signal of an encoder is only the respective subscriber station affected with a representation of the previous scan. Besides, there is no zen compared, the tral memory for the message signals required by an integration capacitor 35, has been demodulated in the feedback circuit. The invention is described below in connection with is. If the outgoing signal sample is greater than that described in the drawings. It shows is feedback signal sampling, supplies the Co-F i g. 1 the elements of a news transferor a "0" at the output. system, which with a view to an implementation

Jeder aktiven Leistung wird eine Zeitlage züge- 30 spiel der Erfindung von Interesse sind,Each active service will have a time slot characteristic of the invention that is of interest,

ordnet, und es wird eine Delta-Signalabtastung F i g. 2 eine genauere Darstellung der Anlage nachand a delta signal sample F i g. 2 shows a more detailed representation of the system

(entweder eine »1« oder eine »0«) direkt zwischen dem F i g. 1 entsprechend einem Ausführungsbeispiel,(either a "1" or a "0") directly between the F i g. 1 according to an embodiment,

in Verbindung stehenden Leitungspaar in der züge- F i g. 3 das Schaltbild einer Codierschaltung, dieconnected pair of lines in the trains- F i g. 3 shows the circuit diagram of a coding circuit which

ordneten Zeitlage während jedes sich wiederholenden bei dem Ausführungsbeispiel nach F i g. 1 benutztarranged timing during each repetitive in the embodiment of FIG. 1 used

Zyklus von Zeitlagen übertragen. Dazu ist es natürlich 35 werden kann,Transfer cycle of time slots. For this it can of course be 35

erforderlich, daß unabhängig davon, ob ein Nach- F i g. 4 das Schaltbild einer Codierschaltung, dierequired that regardless of whether a post-F i g. 4 is the circuit diagram of a coding circuit which

richtensignal für die Übertragung verfügbar ist oder bei dem Ausführungsbeispiel nach F i g. 1 verwendetdirection signal is available for transmission or in the embodiment of FIG. 1 used

nicht, in jedem Operationszyklus ein endliches Zeit- werden kann,not, there can be a finite time in every cycle of operation,

Intervall jedem in Verbindung stehenden Leitungspaar F i g. 5 eine Nachrichtenübertragungsanlage, die zugeordnet wird. Die Abtastfrequenz der Anlage be- 40 eine Anzahl von Anlagen gemäß F i g. 1 zusammenstimmt das maximale Signal-Quantisierungsrausch- faßt,Interval of each connected pair of lines F i g. 5 a communication system that is assigned. The sampling frequency of the system is a number of systems according to FIG. 1 matches contains the maximum signal quantization noise,

verhältnis; die erforderliche Abtastfrequenz hängt F i g. 6 und 7 gemeinsam eine genauere Darstellungrelationship; the required sampling frequency depends on F i g. 6 and 7 together show a more precise representation

sowohl von der Signalfrequenz als auch der Ampli- der Anlage nach F i g. 1 entsprechend einem weiterenboth the signal frequency and the amplification of the system according to FIG. 1 corresponding to another

tude ab. Ausführungsbeispiel.dude. Embodiment.

Eine solche Anlage muß notwendigerweise synchro- 45 Erfindungsgemäß ist eine asynchrone Steuerannisiert sein, damit z. B. die Leitung eines rufenden Ordnung vorgesehen, die sicherstellt, daß jede Zeitlage Teilnehmers eines miteinander in Verbindung stehen- durch eine Nachrichtensignalübertragung belegt ist. den Leitungspaares in einer bestimmten Zeitlage Dies wird durch eine Signalübertragung erleichtert, die abgetastet werden kann und die andere Leitung des völlig von der bisher verwendeten verschieden ist. Paares, z. B. die des gerufenen Teilnehmers, die 50 Tatsächlich werden keine Nachrichtensignale in co-Signalabtastung in einer vorbestimmten Zeitlage des dierter Form oder auf andere "Weise zwischen Leitungen gleichen oder eines späteren Zyklus (Rahmens) von übertragen, die miteinander in Verbindung stehen. Zeitlagen abhängig von der Übertragungsverzögerung Statt dessen speichert eine Speichereinheit die Adressen in der Anlage empfangen kann. Die Zeitlagen werden aller in Verbindung stehenden Leitungen in der Anden in Verbindung stehenden Leitungen nacheinander 55 lage, und die Adressen werden wiederholt nacheinin jedem Rahmen zugeordnet. Es ergibt sich also eine ander abgetastet. Abgehende Nachrichtensignale werobere Grenze für die Zahl von gleichzeitig bearbeit- den auch hier durch einen Delta-Modulator, der den baren Verbindungen, und zwar trotz der Tatsache, daß Codierer in jeder Leitungsschaltung umfaßt, in die während eines großen Teils jedes Rahmens keine üblichen binären »1«- und »O«-Impulse umgewandelt. Nachrichtensignale übertragen werden. 60 Statt einer direkten Umwandlung der binär codierten Die Erfindung hat sich die Aufgabe gestellt, eine Ausgangsimpulse in analoge Form in dem Integra-Zeitmultiplex-Vermittlungsanlage zu schaffen, die tionskondensator des Rückkopplungsnetzwerkes entgrößere Kapazität als bekannte Vermittlungsanlagen sprechend dem üblichen Delta-Modulationsverfahren aufweist, und bei der Zeitlagen zur Übertragung von speichert jedoch die Rückkopplungsschaltung eine Informationen nur dann zugeordnet werden, wenn sie 65 vorbestimmte Ladung, die wesentlich größer als der tatsächlich erforderlich sind. Zur Lösung dieser Auf- »1 «-Ausgangsimpuls ist. Der den Decodierer in jeder gäbe geht die Erfindung von einer Schaltungsanord- Leitungsschaltung umfassende Delta-Modulator speinung der eingangs genannten Art aus und ist dadurch chert ebenfalls diese vorbestimmte Ladung.Such a system must necessarily be synchronized be so z. B. the line of a calling order is provided, which ensures that every time slot Participants of a communicating with each other is occupied by a message signal transmission. the pair of lines in a certain time slot This is facilitated by a signal transmission that can be scanned and the other line of the is completely different from the one previously used. Pair, e.g. B. that of the called party, the 50 Actually no message signals are in co-signal sampling in a predetermined timing of the dated form or otherwise "between lines same or a later cycle (frame) of transmitted that are related to each other. Time slots dependent on the transmission delay Instead, a memory unit stores the addresses can receive in the system. The time slots are all of the connecting lines in the Andes connected lines one after the other and the addresses are repeated one after the other assigned to each frame. So there is a different scanned. Advertise outgoing message signals Limit for the number of simultaneous processing by a delta modulator, the possible connections, despite the fact that encoders in each line circuit comprises in the no conventional binary "1" and "O" pulses converted during a large portion of each frame. Message signals are transmitted. 60 Instead of a direct conversion of the binary coded The invention has set itself the task of an output pulse in analog form in the Integra time division multiplex switching system to create the tion capacitor of the feedback network ent larger capacity than known switching systems speaking the usual delta modulation method has, and at the time slots for transmission of, however, the feedback circuit stores a Information can only be assigned if it has a predetermined charge that is substantially greater than the 65 are actually required. To solve this on- "1" output pulse is. The decoder in everyone if the invention were to speinung a circuit arrangement line circuit comprising delta modulator of the type mentioned at the beginning and is thereby also chert this predetermined charge.

3 43 4

Gemäß einem Ausführungsbeispiel wird beim Emp- Die für die Erfindung wesentliche SteuerschaltungAccording to one exemplary embodiment, the control circuit which is essential for the invention is used when receiving

fang eines abgehenden »1 «-Impulses von einer senden- der Anlage besteht aus einem Speicher 15 und einerThe catch of an outgoing »1« pulse from a sending system consists of a memory 15 and a

den Leitung die Speicherabtastung angehalten und ein Steuerungseinrichtung, die im folgenden mit Ab-the line stopped the memory scanning and a control device, which is referred to in the following with Ab-

erstes Steuersignal an den Codierer der sendenden taster 16 bezeichnet wird. Der Speicher 15 enthält die Leitung und den Decodierer der empfangenden 5 Adresse jeder »aktiven« Teilnehmerstelle, d. h. einerfirst control signal to the encoder of the sending button 16 is referred to. The memory 15 contains the Line and the decoder of the receiving 5 address of each "active" subscriber station, i. H. one

Leitung angelegt, um die gespeicherte vorbestimmte Teilnehmerstelle, die im Augenblick mit einer weiterenLine applied to the stored predetermined subscriber station, which is currently with another

Ladung zum Integrationskondensator in dem jeweili- Teilnehmerstelle in Verbindung steht. Die AdressenCharge to the integration capacitor in the respective subscriber station is in connection. The addresses

gen Codierer und Decodierer zu übertragen. Bei Be- jedes Paares aktiver Teilnehmerstellen werden in be-gen encoders and decoders. In the case of every pair of active participant positions,

endigung der Speicherabtastung wird ein zweites stimmten Speicherstellen gespeichert, die in einem sich Steuersignal zum Codierer und Decodierer aller in Ver- io wiederholenden Zvklus abgetastet werden. In jederAt the end of the memory scan, a second correct memory location is stored in a Control signal to the encoder and decoder of all cycles that are repeated in Ver io are sampled. In each

bindung stehenden Leitungen gegeben. Dieses zweite Stelle wird die Adresse einer Teilnehmerstelle in einemconnection with standing lines. This second digit becomes the address of a subscriber station in one

Steuersignal dient zur Verringerung der vorbestimmten Codierer-Adressenabschnitt gespeichert, und dieControl signal is used to reduce the predetermined encoder address section stored, and the

Ladung des Integrationskondensators im Codierer Adresse der anderen Teilnehmerstelle wird in einemCharge of the integration capacitor in the encoder address of the other subscriber station is in one

der sendenden Leitung und im Decodierer der emp- Decodierer-Adressenabschnitt gespeichert. Die Posifangenden Leitung auf einen Wert, der dem Ursprung- 15 tionen werden in einer anderen Speicherstelle umge-of the sending line and in the decoder the emp decoder address section is stored. The Posifangenden Line to a value that corresponds to the origin.

lichen abgehenden Signal entspricht. In denjenigen kehrt, um eine Übertragung in der entgegengesetztenoutgoing signal. In those turns to a transfer in the opposite

Fällen, in denen kein »1 «-Impuls von einer sendenden Richtung zu ermöglichen.Cases that do not allow a "1" pulse from a sending direction.

Leitung während des Zyklus empfangen wird, dient das Der Abtaster 16 enthält Schaltungen, die automatisch am Ende des Zyklus angelegte Steuersignal dazu, eine ein Paar von Bezeichnungen aktiver Teilnehmerdem »O«-Impuls entsprechende Ladung im Integra- 20 stellen aus dem Speicher 15 während eines bestimmten tionskondensator des Codierers der sendenden Leitung Zeitintervalls wiedergewinnen, das im folgenden mit und des Decodierers der empfangenden Leitung zu Zeitlage bezeichnet wird. Die nachfolgenden ■Wiederspeichern. Das gleiche Ergebnis kann auch unter Ver- gewinnungsoperationen werden verzögert, wenn zum Wendung eines Belastungswiderstandes in Verbindung Zeitpunkt der Wiedergewinnung des Paares von Bemit jedem Integrationskondensator erreicht werden. 25 zeichnungen aktiver Teilnehmerstellen ein codiertes Entsprechend einem weiteren Ausführungsbeispiel Nachrichtensignal einer bestimmten Art von dem wird die erforderliche Zeitsteuerung merklich dadurch einer der aktiven Teilnehmerstellen entsprechenden verringert, daß eine Signalübertragung zwischen in Codierer empfangen wird. Während der sich ergeben-Verbindung stehenden Stationen nur dann züge- den Verzögerung wird ein Steuerimpuls an denjenigen lassen wird, wenn eine Folge von identischen binär 30 Codierer gegeben, von dem das codierte Signal empcodierten Signalen in der sendenden Station zur Ver- fangen worden ist. Der gleiche Steuerimpuls wird an fügung steht. Dabei wird die Tatsache ausgenutzt, daß den Codierer der anderen aktiven Teilnehmerstelle des jeder binäre »!.«-Impuls angibt, daß keine Änderung Paares angelegt. Die sequentielle Abtastung des in dem abgehenden Nachrichtensignalmuster auf- Speichers 15 durch den Abtaster 16 wird dann erneut getreten ist. Beispielsweise erzeugt der Delta-Modu- 35 eingeleitet.Line is received during the cycle, the purpose of which is The sampler 16 contains circuitry that automatically control signal applied at the end of the cycle to one of a pair of active participant names "O" pulse corresponding charge in the integra- 20 put out of the memory 15 during a certain recovery capacitor of the encoder of the sending line time interval, which will be used in the following and the decoder of the receiving line is designated at the time slot. The following ■ restores. The same result can also be delayed under mining operations if to Turning a load resistance in connection with the time of recovery of the pair of Bemit each integration capacitor can be achieved. 25 drawings of active participant positions one coded According to a further embodiment, message signal of a certain type of the the required time control is noticeably corresponding to one of the active subscriber stations reduces signal transmission being received between encoders. During the surrender connection Stationary stations only then, with the delay, a control pulse is sent to those if a sequence of identical binary 30 encoders is given from which the encoded signal is received Signals in the sending station has been intercepted. The same control pulse is on fortune stands. This takes advantage of the fact that the encoder of the other active subscriber station of the every binary "!." impulse indicates that no change is applied to the pair. The sequential scanning of the in the outgoing message signal pattern on-memory 15 by the scanner 16 is then again stepped. For example, the delta module generates 35 initiated.

lator in Ruheintervallen ein Muster 101010. Die über- Wenn ein Paar von Bezeichnungen aktiver Teiltragung von »1 «-Impulsen eines solchen Musters nehmerstellen wiedergewonnen wird, ohne daß gleichzwischen in Verbindung stehenden Stationen ist un- zeitig ein codiertes Nachrichtensignal der bestimmten nötig und vergeudet wertvolle Abtastzeit. Dadurch, daß Art von einer der Teilnehmerstellen des Paares emp-Signale nur dann übertragen werden, wenn ein Über- 40 fangen wird, so wird die Abtastung ohne Verzögerung gang zwischen aufeinanderfolgenden binär codierten fortgesetzt. Es wird also eine Zeitlage nur für diejenigen abgehenden Nachrichtensignalabtastungen aufgetreten Teilnehmerleitungen benutzt, zwischen denen das beist, werden solche Operationen vermieden. stimmte codierte Signal übertragen wird.lator in rest intervals a pattern 101010. The over- If a pair of designations active partial carrying of "1" pulses of such a pattern is recovered without an intervening connected stations is untimely a coded message signal of the specific necessary and wastes valuable sampling time. By having kind of one of the subscriber stations of the pair emp signals are only transmitted if an overshoot is 40, the scanning is carried out without delay gang continued between successive binary coded. So it will be a time slot just for those outgoing message signal samples occurred subscriber lines used between which this is such operations are avoided. correct coded signal is transmitted.

Die verbesserte dynamische Signalübertragungs- Am Ende der Abtastung des Speichers 15 wird ein operation wird unter Verwendung eines Paares von 45 zweiter Steuerimpuls an alle Codierer 11 bis 11« und Codierer-Speichergeräten verwirklicht, in welchen an alle Decodierer 12 bis 12« angelegt. Nach dieser aufeinanderfolgende abgehende Nachrichtensignalab- Operation werden alle Bezeichnungen im Speicher 15 tastungen in binärer Form registriert werden. Zusatz- erneut nacheinander durch den Abtaster 16 abgetastet, liehe logische Schaltungen ermöglichen dann einen Dies sind die Hauptoperationen, die zur übertragung Vergleich der gespeicherten Binärziffern und über- 50 von Nachrichtensignalen über die Nachrichtenübertragen Steuersignale nur dann an den Abtaster, wenn tragungsanlage erforderlich sind, eine Ziffernübereinstimmung festgestellt wird. Die in F i g. 1 dargestellten Elemente sind diejenigen, In F i g. 1 ist eine Nachrichtenanlage dargestellt, die die für die soeben beschriebenen Übertragungsoperaeine Vielzahl von Fernsprechteilnehmerstellen 10 bis tionen wesentlich sind, und diese Elemente sind genauer 10« enthält. Jede Teilnehmerstelle ist mit einer gemein- 55 in den F i g. 2 bis 4 dargestellt. Natürlich enthält eine samen Steuerschaltung über Teilnehmerschaltungen Nachrichtenübertragungsanlage wesentlich mehr Einverbunden, die aus entsprechenden Codierern 11 bis richtungen und Schaltungen als hier gezeigt. Solche 11« und Decodierern 12 bis 12« bestehen. Von einer Schaltungen, die zur Herstellung und Überwachungvon der Teilnehmerstellen 10 bis 10« übertragene Nach- Verbindungen erforderlich sind, sind jedoch bekannt richtensignale werden also vor dem Empfang in der 60 und leicht verfügbar. Eine Fernsprechanlage, in welcher Steuerschaltung auf geeignete Weise in dem ent- die hier vorliegende Signalübertragungsanordnung versprechenden Codierer 11 bis 11« codiert. Auf ent- wendet werden kann, ist beispielsweise in der USA.-sprechende Weise werden von einer anderen Teil- Patentschrift 3 223 784 (14.12.1965) beschrieben, nehmerstelle ankommende Nachrichtensignale in den In F i g. 2 sind wiederum die Teilnehmerstellen 10 Teilnehmerstellen 10 bis 10« nach einer Decodierung 65 bis 10« mit den zugehörigen Codierern 11 bis 11« und in dem entsprechenden Decodierer 12 bis 12« empfan- Decodierern 12 bis 12« dargestellt. Der Speicher 15 gen, um sie in ihre ursprüngliche analoge Form zu und der Abtaster 16 sind jedoch genauer gezeigt, um bringen. die grundsätzlichen logischen Operationen zu verdeut-The improved dynamic signal transmission at the end of the scan of the memory 15 becomes a operation is performed using a pair of 45 second control pulses to all encoders 11 to 11 ″ and Realized encoder storage devices in which applied to all decoders 12 to 12 ″. After this successive outgoing message signaling operations are all designations in memory 15 samples can be registered in binary form. Additional scanned again one after the other by the scanner 16, Borrowed logic circuits then allow a These are the main operations that are used for transmission Comparison of the stored binary digits and over 50 of message signals transmitted via the message Control signals to the scanner only when a support system is required, a digit match is found. The in F i g. Items shown in 1 are those In Fig. 1 shows a communication system which is used for the transmission operations just described A variety of subscriber stations 10 are essential, and these elements are more specific 10 «contains. Each subscriber station is shared with one 55 in FIGS. 2 to 4 shown. Of course includes one control circuit via subscriber circuits communication system much more connected, the corresponding encoders 11 to 11 to directions and circuits as shown here. Such 11 "and decoders 12 to 12" exist. Of a circuit used to manufacture and monitor of the subscriber stations 10 to 10 «transmitted post connections are required, however, are known Directional signals are thus readily available before reception in the 60 and. A telephone system in which Control circuit in a suitable manner in the manner promising the signal transmission arrangement present here Coders 11 to 11 ″ coded. Can be used on, for example, in the USA. -Speaking Manner are described by another partial patent specification 3 223 784 (14.12.1965), receiving station incoming message signals in the In F i g. 2 are again the subscriber stations 10 Subscriber stations 10 to 10 "after decoding 65 to 10" with the associated coders 11 to 11 "and in the corresponding decoder 12 to 12 "received decoders 12 to 12" shown. The memory 15 genes to restore them to their original analog form and the sampler 16 are however shown in more detail bring. to clarify the basic logical operations

5 65 6

lichen, die bei der Übertragung von Signalen zwischen die größer ist als das analoge Äquivalent des »1«- jedem Paar von miteinander in Verbindung stehenden Signals, einen Speicher 113, der eine vorbestimmte Teilnehmerleitungen durchgeführt werden. Der Spei- Ladung aufweist, die dem »O«-Signal entspricht und eher 15 kann ein herkömmliches Ring-Schieberegister zur Verringerung der Ladung im Speicher 12 auf einen aufweisen, das die Adresse des einer der Teilnehmer- 5 Wert dient, der dem »1 «-Signal entspricht, sowie einen leitungen eines aktiven Paares entsprechenden Codierers Integrationskondensator 114 gemäß Fig. 3. Diese gefolgt von der Adresse des der anderen aktiven Teil- Elemente bilden zusammen eine Delta-Modulatorannehmerleitung des Paares entsprechenden Decodierers Ordnung, die entsprechend diesem Ausführungsbeienthält. Dann wird in einer gegebenen Zeitlage die spiel der Erfindung arbeitet.that is greater than the analog equivalent of the "1" when transmitting signals between the each pair of related signals, a memory 113 having a predetermined Participant lines are carried out. The storage charge corresponds to the "O" signal and rather 15, a conventional ring shift register can reduce the charge in memory 12 to one have that the address of one of the subscriber values 5 is used, which corresponds to the "1" signal, as well as a lines of an active pair corresponding encoder integration capacitor 114 of FIG followed by the address of the other active sub-elements together form a delta modulator acceptor line of the pair corresponding decoders order which according to this embodiment includes. Then in a given time slot the game of the invention will work.

Codiereradresse für eine aktive Teilnehmerleitung an io Das vom UND-Gatter 164 beim Codierer 11 empdie zugeordneten UND-Gatter 160 bis 160n und die fangene Steuersignal wird an das UND-Gatter 111 an-Decodiereradresse der anderen aktiven Teilnehmer- gelegt, das in Verbindung mit dem »1«-Signal vom leitung des Paares an die zugeordneten UND-Gatter Differentialverstärker 110 betätigt wird. Das Aus-161 bis 161« im Abtaster 16 angelegt. gangssignal des UND-Gatters 111 ermöglicht dieEncoder address for an active subscriber line to io Das received from AND gate 164 at encoder 11 associated AND gates 160 to 160n and the captured control signal is sent to AND gate 111 to decoder address of the other active subscriber, which in connection with the »1« signal from Line of the pair to the associated AND gate differential amplifier 110 is actuated. The out-161 to 161 ″ in the scanner 16. output signal of the AND gate 111 enables the

Es sei beispielsweise angenommen, daß die Teil- 15 Speicherung der vorbestimmten, im Speicher 112 entnehmerstelle 10 mit der Teilnehmerstelle 1On in Ver- haltenen Ladung im Integrationskondensator 114. bindung steht und daß am Abtaster 16 gerade die Diese Ladung des Kondensators 114 wird am Ende Adressen des Codierers 11 und des Decodierers 12n aus des Zyklus durch die vorbestimmte, im Speicher 113 dem Speicher 15 während einer sequentiellen Abtastung enthaltene Ladung geändert, die beim Empfang des aller im Speicher 15 gespeicherten Adressen anstehen. 20 Ausgangssignals der monostabilen Kippstufe 167 an Die Adresse des Codierers 11 wird in Verbindung mit den Kondensator 114 angelegt wird. Das führt dazu, einem bestimmten Signal vom Codierer 11, das im daß an den Differentialverstärker 110 im Codierer 11 folgenden mit »1« bezeichnet wird, an das UND- eine Ladung des Kondensators 114 angelegt wird, die Gatter 160 zu dessen Betätigung angelegt. Das Aus- dem »1«-Ausgangssignal des Differentialverstärkers gangssignal des UND-Gatters 160 beaufschlagt die 25 110 entspricht.It is assumed, for example, that the partial storage of the predetermined withdrawal point in the memory 112 10 with the subscriber station 1On in cautious charging in the integration capacitor 114. bond is and that at the scanner 16 just this charge of the capacitor 114 is at the end Addresses of the encoder 11 and the decoder 12n from the cycle through the predetermined ones in the memory 113 the memory 15 changed during a sequential scan charge that is received upon receipt of the of all addresses stored in memory 15 are pending. 20 output signal of the monostable multivibrator 167 The address of the encoder 11 is applied in conjunction with the capacitor 114. This leads to, a certain signal from the encoder 11, which is that to the differential amplifier 110 in the encoder 11 is denoted below with "1", to which AND- a charge of the capacitor 114 is applied, the Gate 160 applied for its actuation. The out of the "1" output signal of the differential amplifier output signal of AND gate 160 is applied, which corresponds to 25 110.

monostabile Kippstufe 163, die wiederum das UND- Natürlich muß außerdem das »1 «-Signal vom Codie-monostable flip-flop 163, which in turn has the AND- Of course, the "1" signal from the coding

Gatter 164 veranlaßt, ein Steuersignal an den Codie- rer 11 an den Decodierer 12 k zur nachfolgenden Überrer 11 anzulegen. Auf entsprechende Weise wird die tragung zur Teilnehmerstelle 1On gegeben werden. Adresse des Decodierers 12n in Verbindung mit dem Die Decodierer 12 bis 12n enthalten jeweils die für den Ausgangssignal der monostabilen Kippstufe 163 an das 30 Decodierer 12r dargestellten Elemente, nämlich einen UND-Gatter 161 η zu dessen Betätigung angelegt. Das Verstärker 124, ein UND-Gatter 120, einen Speicher Ausgangssignal des UND-Gatters 161« wird zur 121, der eine der Ladung im Speicher 112 entsprechende gleichen Zeit an den Decodierer 12n angelegt, wie das Ladung enthält, einen Speicher 123, der eine der Ladung Ausgangssignal des UND-Gatters 164 an den Codie- im Speicher 113 entsprechende Ladung enthält, sowie rer 11. In der augenblicklichen Zeitlage wird also 35 einen Integrationskondensator 122. gleichzeitig ein Steuersignal an den Codierer der Teil- Das vom UND-Gatter 161 η im Abtaster 16 an denGate 164 causes a control signal to be sent to the encoder 11 to the decoder 12 k to the subsequent overrider 11 to apply. In a corresponding manner, the transmission will be given to the subscriber station 1On. Address of the decoder 12n in connection with the. The decoders 12 to 12n each contain the for the Output signal of the monostable multivibrator 163 to the 30 decoder 12r shown elements, namely one AND gate 161 η applied to operate it. The amplifier 124, an AND gate 120, a memory The output signal of the AND gate 161 «becomes 121, the one corresponding to the charge in the memory 112 at the same time applied to the decoder 12n as the charge contains, a memory 123, the one of the charge Output of the AND gate 164 to the code in the memory 113 contains the corresponding charge, as well rer 11. In the current time slot, 35 becomes an integration capacitor 122. at the same time a control signal to the encoder of the part of the AND gate 161 η in the scanner 16 to the

nehmerstelle 10, die das als »1« codierte Nachrichten- Decodierer 12n gelieferte Signal wird demgemäß über signal liefert, und an den Decodierer 12n der Teil- das UND-Gatter 120 zum Speicher 121 gegeben, der nehmerstelle 1On gegeben, mit der die Teilnehmerstelle dann seine vorbestimmte Ladung zum Kondensator 10 in Verbindung steht. 4° 122 überträgt. Am Ende des Zyklus veranlaßt wiederumSubscriber station 10, which is supplied with the message decoder 12n coded as "1", is accordingly transferred signal supplies, and given to the decoder 12n of the part-the AND gate 120 to the memory 121, the given subscriber station 1On, with which the subscriber station then its predetermined charge to the capacitor 10 communicates. 4 ° 122 transmits. At the end of the cycle, cause again

Die monostabile Kippstufe 163 gibt außerdem über das Ausgangssignal der monostabilen Kippstufe 167 das ODER-Gatter 169 ein Signal an die Schiebe- den Speicher 123, seine Ladung zum Kondensator 122 steuerlogik 170, derart, daß am Ende der Zeitlage, in zu geben. Das führt dazu, daß das analoge Äquivalent welcher diese Steueroperationen durchgeführt werden, des gewünschten »!«-Signals an den Eingang des Verder Ringzähler im Speicher 15 auf das nächste Paar von 45 stärkers 124 gegeben wird. Wenn zu diesem Zeitpunkt Adressen fortschaltet, die aktiven, miteinander in Ver- ein geeignetes Taktsignal empfangen wird, kann der bindung stehenden Teilnehmerleitungen entsprechen. Verstärker 124 das sich ergebende, verstärkte Analog-Wenn in diesem Fall der Codierer, der der aus dem signal zur Teilnehmerstelle 1On übertragen. Speicher 15 wiedergewonnenen Codiereradresse ent- Es sei nun im Rahmen des obigen Beispiels ange-The monostable multivibrator 163 also outputs the output signal of the monostable multivibrator 167 the OR gate 169 sends a signal to the shifting memory 123, its charge to the capacitor 122 control logic 170 such that at the end of the time slot to give in. That leads to the analog equivalent which these control operations are carried out, the desired "!" signal to the input of the Verder Ring counter in memory 15 is given to the next pair of 45 amplifiers 124. If at that time Advances addresses, the active, with each other in association with a suitable clock signal is received, the corresponding subscriber lines. Amplifier 124 the resulting amplified analog if in this case the encoder that transmits the signal to the subscriber station 1On. Memory 15 recovered encoder address.

spricht, kein Signal »1« gleichzeitig liefert, wird das 5° nommen, daß die Teilnehmerstelle 1On ein Nachentsprechende UND-Gatter 160 bis 16On kein Aus- richtensignal liefert, das zu einem Ausgangssignal »0« gangssignal abgeben. Ein Inverter 162 erregt bei nicht des Codierers Hn führt. Zu diesem Zeitpunkt, zu vorhandenem Signal die Schiebesteuerlogik 170 über dem der Abtaster 16 die Adresse des Codierers Hn und das ODER-Gatter 169, damit ein sofortiger Übergang die Adresse des Decodierers 12 aus dem Speicher 15 auf das nachfolgende Adressenpaar im Speicher 15 55 wiedergewinnt, führt das Vorhandensein dieses »0«- statrfindet. Signals zu einem unmittelbaren Schiebevorgang imspeaks, does not deliver a signal "1" at the same time, it is assumed that the subscriber station 1On has a subsequent corresponding AND gate 160 to 16On does not supply an alignment signal that would result in an output signal »0« output signal. An inverter 162 is energized when the encoder Hn does not lead. At this point, too existing signal the shift control logic 170 via which the scanner 16 the address of the encoder Hn and the OR gate 169, so that an immediate transition to the address of the decoder 12 from the memory 15 to the following address pair in memory 15 55, the presence of this "0" - takes place. Signal to an immediate sliding process in the

Bei Beendigung eines Zyklus im Speicher 15, in Speicher 15, da das UND-Gatter 16On kein Ausgangsweichem Zeitlagen nur solchen Paaren von Teilnehmer- signal liefert. Der Codierer Hn und der Decodierer 12 leitungen zugeordnet worden sind, auf welchen ein empfangen dann das erste Steuersignal nicht. Am Ende »1 «-Signal festgestellt worden ist, erregt eine letzte 60 des Zyklus wird jedoch auf üblicheWeise das Ausgangs-Adresse aus dem Speicher 15 das UND-Gatter 166. signal der monostabilen Kippstufe 167 an alle Codierer Dieses betätigt die monostabile Kippstufe 167, die und Decodierer angelegt. In diesem Fall wird der Intedann ein weiteres Steuersignal an alle Codierer 11 bis grationskondensator im Codierer Hn auf den Wert des Hn und an alle Decodierer 12 bis 12n liefert. »0«-Signals aufgeladen. Auf entsprechende Weise lädtAt the end of a cycle in memory 15, in memory 15, since AND gate 16On does not have an output switch Time slots only supplies such pairs of subscriber signal. The encoder Hn and the decoder 12 Lines have been assigned on which one then does not receive the first control signal. At the end A "1" signal has been asserted, a last 60 of the cycle is energized, however, the output address is normally used from the memory 15 the AND gate 166. signal of the monostable multivibrator 167 to all encoders This actuates the monostable multivibrator 167, which is applied and the decoder. In this case the intend then another control signal to all encoder 11 to gration capacitor in encoder Hn to the value of des Hn and to all decoders 12 to 12n. "0" signal charged. Loads in an appropriate manner

Die Codierer 11 bis 11 η enthalten jeweils die für den 65 der Decodierer 12, der nur das Ausgangssignal der Codierer H gezeigten Elemente, nämlich einen monostabilen Kippstufe 167 empfängt, den ent-Differentialverstärker HO₃ ein UND-Gatter Hl, einen sprechenden Integrationskondensator auf einen Wert Speicher 112, der eine vorbestimmte Ladung aufweist, auf, der den Decodiererverstärker in die Lage versetzt,The encoders 11 to 11 η each contain the elements shown for the 65 of the decoder 12, which only receives the output signal of the encoder H, namely a monostable multivibrator 167, the ent-differential amplifier HO _3, an AND gate Hl, a speaking integration capacitor Value memory 112, which has a predetermined charge, which enables the decoder amplifier to

7 87 8

an die Teilnehmerstelle 10 ein Analogsignal zu über- des Abtastzyklus nur bei Vorhandensein eines »1«-Si-an analog signal to subscriber station 10 to over- the sampling cycle only if there is a "1" -Si-

tragen, das dem vom Codierer 11« gelieferten »O«-Sig- gnals von einer der Teilnehmerleitungen an. Es ist nichtcarry the “O” signal supplied by the encoder 11 from one of the subscriber lines. It is not

nal entspricht. mehr erforderlich, am Ende jeder Abtastung anzu-nal corresponds to. more necessary to stop at the end of each scan

Die spezielle Codiereroperation unter Verwendung halten, um das Ausgangssignal der monostabilen Kippeiner Ausführung einer Integrationsschaltung ist in 5 stufe für jede Teilnehmerleitung zu liefern. Auf diese F i g. 3 erläutert. Ein an einem Eingang des Differen- Weise läßt sich eine weitere Zeiteinsparung verwirktialverstärkers 110 empfangenes Analogsignal wird liehen. Außerdem wird die Schaltung dadurch vereinmit dem Ausgangssignal einer Schaltung verglichen, facht, daß in jedem Codierer und Decodierer eine der die den Integrationskondensator 114 und das UND- Speicherschaltungen wegfällt und daß weiterhin die zur Gatter 111 sowie die in F i g. 2 gezeigten Elemente der io Feststellung des Endes einer Speicherabtastung erSpeicher 112 und 113 enthält. Das Ausgangssignal des forderliche Abtasterschaltung und die monostabile Differentialverstärkers 110 betätigt zusammen mit Kippstufe 167 überflüssig sind,
einer im Takt gelieferten Adresse das UND-Gatter 302, In herkömmlichen Zeitmultiplex-Nachrichtenüberum das jeweilige digitale Ausgangssignal »1« oder »0« tragungsanlagen der hier beschriebenen Art treten bezu liefern. Ein »1 «-Signal betätigt zusammen mit einem 15 trächtliche Schwierigkeiten hinsichtlich einer guten Steuersignal von dem entsprechenden UND-Gatter Wiedergabe auf, und zwar in erster Linie wegen des 164 bis 164« im Abtaster 16 das UND-Gatter 111, um Problems, eine genügend hohe Abtastfrequenz zu erdie Ladung vom Kondensator 303 auf den Integra- reichen. Die herkömmlichen Anlagen müssen daher so tionskondensator 114zuübertragen.Auf entsprechende ausgebildet sein, daß eine der maximalen Belastung der Weise wird beim Empfang des Steuersignals am ao Anlage entsprechende Anzahl von Zeitlagen zur VerGatter 305 von der monostabilen Kippstufe 167 am fügung steht. Außerdem müssen die Zeitlagen aus-Ende eines Zyklus der Transistor 306 so vorgespannt, reichende Dauer besitzen, um bei der Übertragung daß er die im Kondensator 307 gespeicherte Ladung codierter Nachrichtensignalabtastungen auftretende auf den Integrationskondensator 114 überträgt. Die Ausbreitungsverzögerungen zu ermöglichen. Es sei Übertragung der beiden Ladungen bewirkt in diesem 25 beispielsweise angenommen, daß Zeitlagen mit einer Fall, daß die Ladung des Integrationskondensators 114 Dauer von 25 Nanosekunden zur Übertragung deltaum einen Betrag erhöht wird, der dem vorher durch modulierter Signale über eine Anlage mit 100 Leitungen den Differentialverstärker 110 gelieferten »!.«-Signal erforderlich sind. In einer solchen Anlage wären daher entspricht. Natürlich werden, wenn der Differential- mit Rücksicht auf die maximale Belastung 100 Zeitverstärker 110 ein »O«-Ausgangssignal liefert, die 30 lagen erforderlich. Die für einen Betriebszyklus beUND-Gatter 302 und 111 nicht betätigt, so daß wäh- nötigte Zeit ist daher 2500 · 10~⁹ Sekunden, und die rend des vorliegenden Zyklus die Ladung des Konden- sich ergebende Abtastfrequenz beträgt
sators 303 nicht zum Integrationskondensator 114 The particular encoder operation using hold to provide the output of the monostable toggle of an integration circuit implementation is in 5 stages for each subscriber line. On this F i g. 3 explained. A can be at an input of the differentiation, a further saving of time verwirktialverstärkers 110 received analog signal is borrowed. In addition, the circuit is compared with the output signal of a circuit by the fact that in each encoder and decoder one of the integration capacitor 114 and the AND storage circuit is omitted and that the gate 111 and the one in FIG. The elements shown in FIG. 2 of the end-of-memory scan detection include memories 112 and 113. The output signal of the required sampling circuit and the monostable differential amplifier 110 actuated together with flip-flop 167 are superfluous,
an address delivered in a clock cycle, the AND gate 302, in conventional time-division multiplex messages, to deliver the respective digital output signal "1" or "0" transmission systems of the type described here. A "1" signal, together with a 15, causes considerable difficulties in terms of a good control signal from the corresponding AND gate playback, primarily because of the 164 to 164 ” in the scanner 16 of the AND gate 111, to problem, a Sufficiently high sampling frequency to achieve the charge from capacitor 303 on the integrals. The conventional systems must therefore be designed in such a way that the maximum load is corresponding to the number of time slots to the gate 305 from the monostable multivibrator 167 when the control signal is received on the remote system. In addition, the end-of-cycle timing of transistor 306 must be biased enough to be sufficient in duration to transfer to the integration capacitor 114 the charge of encoded message signal samples stored in capacitor 307. Allow the propagation delays. Let it be assumed that the transfer of the two charges causes in this 25, for example, that time slots with a case in which the charge of the integration capacitor 114 lasts 25 nanoseconds for the transfer is increased by an amount that is equal to that previously by modulated signals via a system with 100 lines Differential amplifier 110 supplied "!." Signal are required. In such a plant would therefore be equivalent. Of course, if the differential timing amplifier 110 provides an "0" output signal with consideration for the maximum load 100, the 30 positions will be required. The not operated for an operating cycle of loading and gates 302 and 111 so that forced currency time is therefore 2,500 × 10 ^-9 seconds, and the end of the present cycle is the charge of the condensate resulting sampling frequency
sators 303 not to the integration capacitor 114

übertragen wird. Die Ladung des Kondensators 307 y \ _ 400 kHzis transmitted. The charge on the capacitor 307 y \ _ 400 kHz

wird jedoch trotzdem am Ende des Zyklus zum Inte- 35 * 2500 · 10~⁹
grationskondensator 114 übertragen, so daß das aushowever, at the end of the cycle it becomes the internal 35 * 2500 · 10 ~ ⁹
transfer capacitor 114 , so that the

der Ladespannung des Kondensators 114 bestehende Diese Abtastfrequenz muß unabhängig davon beibe-Eingangssignal des Differentialverstärkers 110 um halten werden, ob ein oder fünfzig Leitungspaare miteinen dem vorhergehenden »O«-Ausgangssignal ent- einander in Verbindung stehen. Brauchbare Übertrasprechenden Betrag herabgesetzt wird. 40 gungsbedingungen lassen sich bei dieser Frequenzthe charging voltage of the capacitor 114. This sampling frequency must be maintained regardless of the input signal of the differential amplifier 110 , whether one or fifty line pairs are connected to the preceding "O" output signal. Usable Transferable Amount Is Reduced. 40 conditions can be set at this frequency

Eine Abänderung des Integrators, der in den Codie- nicht verwirklichen. Vielmehr wäre eine Frequenz vonA modification of the integrator that does not materialize in the Codie. Rather, a frequency would be

rern und Decodierern verwendet werden kann, ist in etwa 2 MHz besser geeignet.rern and decoders, around 2 MHz is more suitable.

F i g. 4 gezeigt. In diesem Fall ist eine der Speicher- Bei den erfindungsgemäßen Ausführungsbeispielen schaltungen weggefallen, und statt dessen ist der Inte- wird eine gute Wiedergabe in der Anlage verwirklicht, grationskondensator 414 durch einen Belastungs- 45 Die für eine vollständige Abtastung erforderliche Zeit widerstand 401 überbrückt. Der Kondensator 403 setzt sich aus der Grundabtastzeit und der Zeit zudient jedoch weiterhin zur Übertragung eines Ladungs- sammen, die für jede der Zeitlagen erforderlich ist, betrages an den Integrationskondensator 414, der in welcher eine »1« übertragen wird. Außerdem ist, größer ist als die gewünschte Änderung um eine Ein- wenn der Steuerimpuls am Abtastende für die Codierer heit für das Signal auf dem Kondensator 414. Bei 50 und Decodierer entsprechend der Anordnung nach dieser Anordnung wird die wirksame Abtastfrequenz F i g. 3 benutzt wird, ein zusätzliches Intervall je durch die Zeitkonstante RC des Integrators gesteuert. Zyklus erforderlich.F i g. 4 shown. In this case, one of the memory circuits has been omitted, and instead the integration is achieved in the system, gration capacitor 414 is bridged by a load resistor 401 . The capacitor 403 is made up of the basic sampling time and the time, but is still used to transfer a charge that is required for each of the time slots, amount to the integration capacitor 414, in which a "1" is transferred. In addition, is greater than the desired change by one in if the control pulse at the end of scanning for the encoder means for the signal on the capacitor 414. With 50 and decoders according to the arrangement according to this arrangement, the effective sampling frequency F i g. 3 is used, an additional interval is controlled by the time constant RC of the integrator. Cycle required.

Der Vorteil dieser Anordnung ergibt sich durch einen Es sei beispielsweise angenommen, daß bei der Vergleich mit der Anordnung nach F i g. 3. Wie oben Grundabtastung jeder Leitung 3 Nanosekunden bebeschrieben, wird nach jedem Betriebszyklus an jeden 55 nötigt werden, um das Vorhandensein des »1 «-Signals Codierer und Decodierer ein Steuersignal von der festzustellen. Wenn eine »1« vorhanden ist, wird monostabilen Kippstufe 167 im Abtaster 16 (F i g. 2) eine Zeitlage mit 10 Nanosekunden zur Adressierung angelegt. Dieses Signal veranlaßt den Speicher 113 des beteiligten Leitungspaares vorgesehen. Nimmt man in jedem Codierer 11 bis 11« und den Speicher 123 in wieder eine maximale Belastung von fünfzig gleichjedem Decodierer 12 bis 12«, die richtige Ladespannung 60 zeitigen Verbindungen an, so beträgt die maximale Zeit, in dem entsprechenden Integrationskondensator, bei- die für eine vollständige (nur »1 «-Werte) Abtastung spielsweise 114 oder 122, herzustellen. Die Anordnung erforderlich ist:
gemäß F i g. 4 macht diesen Vorgang am Ende jedesThe advantage of this arrangement results from a. It is assumed, for example, that when comparing with the arrangement according to FIG. 3. As described above, basic scanning of each line 3 nanoseconds will be required after each operating cycle on each 55 in order to determine the presence of the "1" signal encoder and decoder a control signal from the. If a "1" is present, a time slot with 10 nanoseconds is applied to the monostable multivibrator 167 in the scanner 16 (FIG. 2) for addressing. This signal causes the memory 113 of the line pair involved to be provided. Assuming in each encoder 11 to 11 "and the memory 123 in again a maximum load of fifty equal to each decoder 12 to 12", the correct charge voltage 60 connections, the maximum time in the corresponding integration capacitor is both for a complete (only "1" values) sample 114 or 122, for example. The arrangement required is:
according to FIG. 4 does this process at the end of each

Zyklus überflüssig, da bei richtiger Einstellung der Grundabtastung 100 · 3 = 300 nsecCycle superfluous because with the correct setting of the basic scanning 100 · 3 = 300 nsec

Zeitkonstante RC die Ladung des Integrationskonden- 65 _{Zeitlagen für )>1<(}._Werte 50 · 10 = 500 nsecTime constant RC the charge of the integration _{capacitor 65 time slots for)> 1 <(} . _Values 50 · 10 = 500 nsec

sators automatisch auf den richtigen Wert am Ende „.,...„ · 1 1«sators automatically to the correct value at the end "., ..." · 1 1 "

jedes Zyklus herabgesetzt wird. ^ZeitlaS^{e fur} Steuerimpuls = IO nsec every cycle is decreased. ^{Timing for} control pulse = IO nsec

Bei dieser Anordnung hält der Abtaster 16 während gesamte Abtastzeit 810 nsecWith this arrangement, the sampler 16 holds for the entire sampling time 810 nsec

9 109 10

Die Abtastfrequenz beträgt Gruppe von Abtastern haben. Die in jedem SpeicherThe sampling frequency is to have a group of samplers. The ones in every store

enthaltenen Bezeichnungen für die Codierer und De-included designations for the encoder and decoder

y t -|_ 235 MHz. codierer benötigen in diesem Fall zusätzliche Ziffern,y t - | _ 235 MHz. coders need additional digits in this case,

810 · 10~⁹ Sekunden ' ' um die Gruppe anzugeben, der der jeweilige Codierer810 · 10 ~ ⁹ seconds '' to indicate the group that the respective encoder is

5 oder Decodierer zugeordnet ist. Die restlichen Ziffern5 or decoder is assigned. The remaining digits

Bei vollständiger Integration reicht diese Abtast- identifizieren den jeweiligen Codierer oder Decodierer frequenz aus, um die Bedingungen für das Signal- innerhalb der Gruppe. Der Vorumsetzer nutzt die Rausch-Verhältnis einzuhalten. Gruppenidentität aus, um die Adresse dem der jewei-In the case of complete integration, this scanning identification is sufficient for the respective encoder or decoder frequency to set the conditions for the signal within the group. The pre-converter uses the Maintain noise ratio. Group identity to match the address to that of the respective

Bei halber Belastung würde der Speicher nur 50 Adres- ligen Gruppe von Codierern zugeordneten Abtaster zusen für die 25 Verbindungen enthalten. In diesem Fall io zuleiten. Der Abtaster fragt dann den richtigen Codiebeträgt die Zeit, die für eine vollständige (nur »1«- rer auf die oben beschriebene Weise ab. Alle Speicher Werte) Abtastung nötig wäre: haben Zugriff zu allen Gruppenabtastern, und der ersteAt half the load, the memory would only have 50 scanners assigned to a group of encoders for the 25 compounds included. In this case forward io. The scanner then asks for the correct code amount the time it takes for a full (only "1" - er in the manner described above. All memory Values) scanning would be necessary: have access to all group scanners, and the first

Speicher, der einen bestimmten Abtaster benutzt,Memory using a particular scanner,

Grundabtasrung 50 · 3 = 150 nsec sperrt die Benutzung dieses Abtasters durch irgend-Basic scanning 50 3 = 150 nsec blocks the use of this scanner by any

Zeitlagenfür »1 «-Werte 25 · 10 = 250 nsec ¹S einen anderen Speicher, bis die gewünschte AbfragungTime slots for "1" values 25 · 10 = 250 nsec ¹ S another memory until the desired query

„ ... ... _Oi . . ,„ beendet ist. Die Decodierer-Ausgangssignale eines " ... ... _Oi . . , “Has ended. The decoder output signals of a

Zextlage fur Steuerimpuls =_10nsec _{Abtasters enthalten die} j^^ ^ f?_ecodierer_Zextlage für Steuerimpuls = _10nsec _{sampler contain the} j ^^ ^ f? _ecoder _

gesamte Abtastzeit 410 nsec gruppe, und das Ausgangssignal eines Decodierer-total sampling time 410 nsec group, and the output signal of a decoder

gruppen-Vorumsetzers gibt an, ob diese Decodierer-group pre-converter indicates whether this decoder

Dies führt zu einer Abtastfrequenz von 2,44 MHz, ao gruppe benutzt wird. Wenn dies der Fall ist, sperrt das die weit oberhalb des Wertes liegt, der zur Erfüllung der Signal die weitere Benutzung dieses Abtasters. Warten-Bedingungen bezüglich des Signal-Rausch-Verhält- den Abtastern wird ein Haltesignal zugeführt, bis die nisses erforderlich ist. Aus dem Vorstehenden ergibt Gruppe verfügbar ist.This leads to a sampling frequency of 2.44 MHz, ao group is used. If so, that locks which is far above the value required to fulfill the signal for further use of this scanner. Waiting conditions With regard to the signal-to-noise ratio, a hold signal is fed to the samplers until the niss is required. From the foregoing group is available.

sich sofort, daß die Anordnung nach der Erfindung In den F i g. 6 und 7 sind wiederum die Teilnehmer-immediately that the arrangement according to the invention In the F i g. 6 and 7 are again the participant

leicht die Anforderungen an die Anlage erfüllen kann 25 stellen 10 bis 10 η zusammen mit den entsprechenden und auf Grund ihrer Anpassungsfähigkeit bei kleiner Codierern 11 bis Hn und Decodierern 12 bis 12n dar-Belasrung diese sogar weit übersteigen kann. Die Über- gestellt. In diesem Fall sind der Speicher 15 und der tragungsqualität kann also durch die Belastung der Abtaster 16 (F i g. 7) genauer gezeigt, um die grund-Anlage bestimmt werden, wobei für maximale Be- sätzlichen logischen Operationen zu verdeutlichen, die lastung eine Mindestgüte besteht. 30 bei der Signalübertragung zwischen jedem miteinandercan easily meet the requirements of the system 25 represent 10 to 10 η together with the corresponding and due to their adaptability with small coders 11 to Hn and decoders 12 to 12n represent-Belasrung can even exceed this by far. The transferred. In this case, the memory 15 and the transmission quality can thus be shown in more detail by the load on the scanner 16 (FIG. 7) in order to determine the basic system, with the load being a clear for a maximum number of logical operations Minimum quality exists. 30 when transmitting signals between each other

Größere Anlagen lassen sich unter Verwendung der in Verbindung stehenden Leitungspaar entsprechend Anordnung nach diesem Ausführungsbeispiel der Er- einem weiteren Ausführungsbeispiel der Erfindung findung dadurch verwirklichen, daß eine Anzahl sol- durchgeführt werden.Larger systems can be set up using the connected pair of lines accordingly Arrangement according to this embodiment of the invention Realize finding by the fact that a number should be carried out.

eher Anordnungen im Zeitmultiplexverfahren zu- Die Codierer 11 bis 11« (Fi g. 6) enthalten jeweilsrather arrangements in the time division multiplex method. The coders 11 to 11 ″ (Fig. 6) each contain

sammengefügt wird. So ist gemäß F i g. 5 jede der 35 die für den Codierer 11 gezeigten Elemente, nämlich Codierergruppen 1 bis In einem bestimmten Abtaster einen Differentialverstärker 201, UND-Gatter 202 und und einem bestimmten Speicher zugeordnet. Die 204, einen Inverter 203, einen »1 «-Ladungsspeicher 213, Codierer einer bestimmten Gruppe werden daher nur der eine vorbestimmte Ladungsmenge enthält, die das durch den dieser Gruppe zugeordneten Abtaster und analoge Äquivalent des binären »1 «-Signals ist, einen Speicher bedient. Die Decodierer sind ebenfalls in 40 »O«-Ladungsspeicher 214, der eine vorbestimmte La-Gruppen 2 bis 2n angeordnet. Die Gruppierung der dungsmenge entsprechend dem binären »0«-Signal ent-Decodierer muß jedoch nicht notwendigerweise der hält, und einen Integrationskondensator 215. Mit Gruppierung der Codierer entsprechen. Bei dieser An- dieser Anordnung wird die bekannte Delta-Modulaordnung kann jeweils immer nur ein Decodierer in einer toroperation verwirklicht. Wenn beispielsweise das bestimmten Gruppe adressiert werden. Wenn ein Ab- 45 abgehende Nachrichtensignal in seiner Amplitude antaster eine bestimmte Deeodierergruppe über den steigt, kann das Ausgangssignal des Delta-Modulators entsprechenden Decodierergruppen-Vorumsetzer 501 aus einer Folge von binären »1«-Werten bestehen. Wenn bis 501 η adressiert hat, sind Einrichtungen vorge- das Signal in seiner Amplitude abnimmt, wäre das sehen, um die gleichzeitige Adressierung der gleichen Ausgangssignal des Delta-Modulators eine Folge von Decodierergruppe durch einen weiteren Vorumsetzer 50 »0«-Werten. Im Ruhezustand würde der Delta-Moduzu verhindern. Diese Operation benötigt natürlich eine lator das Muster 101010 erzeugen, etwas größere Zeitlagendauer, um die Ausbreitungs- Im Betrieb wird ein beim Codierer 11 (F i g. 6) überis put together. According to FIG. 5, each of the 35 elements shown for the encoder 11 , namely encoder groups 1 to In, are assigned a differential amplifier 201, AND gate 202 and a specific memory in a specific sampler. The 204, an inverter 203, a "1" charge memory 213, encoders of a certain group are therefore only a memory that contains a predetermined amount of charge which is the analog equivalent of the binary "1" signal assigned to this group by the sampler served. The decoders are also located in 40 "O" charge stores 214 which have predetermined La groups 2 to 2n. However, the grouping of the amount of information corresponding to the binary "0" signal decoder does not necessarily have to match the holds and an integration capacitor 215. The encoders correspond to grouping. With this arrangement, the known delta module arrangement can only ever be implemented one decoder in one gate operation. For example, if the specific group are addressed. If the amplitude of an outgoing message signal rises above a certain decoder group, the output signal of the corresponding decoder group pre-converter 501 can consist of a sequence of binary "1" values. If up to 501 η has been addressed, devices are before the signal decreases in amplitude, that would be to see the simultaneous addressing of the same output signal of the delta modulator a sequence of decoder group by another pre-converter 50 “0” values. In the idle state, the delta module would prevent. This operation requires a naturally produce lator the pattern 101010, slightly larger time slot period to the propagation In operation, a at the encoder 11 (F i g. 6)

verzögerung zwischen einem bestimmten Speicher und den Anschluß 206 vom Signalgenerator 276 (F i g. 7) dem adressierten Decodierer zu erfassen. Auch die empfangenes Taktsignal an die UND-Gatter 202 und Sperrsignale zwischen den Gruppen-Vorumsetzern er- 55 204 angelegt, die in Verbindung mit dem »1«- bzw. »0«- niedrigen automatisch die Abtastfrequenz, wenn die Signal vom Differentialverstärker 201 betätigt werden. Speicherbelastung nicht entsprechend herabgesetzt Das Ausgangssignal des UND-Gatters 202 ermöglicht wird. Die wirksame Abtastfrequenz wird außerdem un- die Speicherung der vorbestimmten, im Speicher 213 abhängig von der Anlagenbelastung durch die Zeit- enthaltenen Ladung im Integrationskondensator 215. konstante RC bestimmt, wenn Belastungswiderstände 60 Auf entsprechende Weise ermöglicht das Ausgangsbenutzt werden, und durch die regelmäßige Zuführung signal des UND-Gatters 204 die Speicherung der im des Steuerimpulses am Ende des Zyklus, wenn diese Speicher 214 enthaltenen Ladung im Kondensator 215. Betriebsart verwendet wird. Dies bewirkt, daß eine Ladung des Kondensators 215 delay between a particular memory and terminal 206 from signal generator 276 (FIG. 7) to the addressed decoder. Also, the received clock signal to the AND gate 202 and inhibit signals between the group Vorumsetzern ER 55204 created which, in conjunction with the "1" - or "0" - automatically lower the sampling frequency when the signal is actuated by the differential amplifier 201 will. Memory load not reduced accordingly. The output signal of AND gate 202 is enabled. The effective sampling frequency is also determined by the storage of the predetermined, in the memory 213 depending on the system load by the time-contained charge in the integration capacitor 215th constant RC , if load resistors 60 in a corresponding manner enables the output, and by the regular supply signal of the AND gate 204 the storage of the charge contained in the control pulse at the end of the cycle, if this memory 214 is used in the capacitor 215th operating mode. This causes a charge on the capacitor 215

Eine weitere Möglichkeit zur Verwirklichung einer an den Differentialverstärker 201 angelegt wird, die großen Anlage unter Verwendung der Grundgedanken 65 dem Ausgangssignal des Differentialverstärkers 201 nach diesem Ausführungsbeispiel der Erfindung be- entspricht.Another possibility for the realization is applied to the differential amplifier 201 a, the large plant using the principles of loading 65 corresponds to the output signal of the differential amplifier 201 according to this embodiment of the invention.

steht darin, eine Gruppe von Speichern vorzusehen, die Der Rest des Codierers 11 umfaßt Elemente, dieis to provide a group of memories which The remainder of the encoder 11 comprises elements which

jeweils über Gruppen-Vorumsetzer Zugriff zu einer unter Ausnutzung dieser Delta-Modulatorausgangs-each via group pre-converter access to one using this delta modulator output

11 1211 12

signale eine Übertragung des Nachrichtensignals nur fiigung. Beim Empfang eines geeigneten Taktsignals zu dann durchführen, wenn dessen Amplitude sich diesem Zeitpunkt wird der Verstärker 228 in die Lage ändert. Man erkennt, daß daher eine Übertragung des versetzt, das sich ergebende, verstärkte Analogsignal ein Ruheintervall darstellenden Musters 101010 un- zur Teilnehmerstelle 10« zu übertragen,
nötig ist, und, wenn die Übertragung vermieden wird, 5 Der Speicher 15 (F i g. 7) kann ein herkömmliches eine bedeutsame Verringerung der Zeit verwirklicht Ring-Schieberegister aufweisen, das die Adresse des werden kann, die die Anlage für jede Verbindung von einer von einem Paar von aktiven Teilnehmerleitungen Teilnehmerstellen bereitstellen muß. entsprechenden Codierers enthält, gefolgt von dersignals transmission of the message signal is only possible. Upon receipt of a suitable clock signal to then perform if its amplitude changes at this point in time, the amplifier 228 will be able to change the position. It can be seen that a transmission of the staggered pattern 101010, which represents the resulting amplified analog signal, is to be transmitted to the subscriber station 10 ',
is necessary and, if the transfer is avoided, 5 The memory 15 (Fig. 7) can comprise a conventional ring shift register realized a significant reduction in time, which can become the address of the system for each connection of one of a pair of active subscriber lines must provide subscriber premises. corresponding encoder, followed by the

Der Codierer 11 enthält demgemäß Vergleichs- Adresse eines Decodierers, der der anderen aktiven Flip-Flops 205 und 210 sowie UND-Gatter 207, 208, io Teilnehmerleitung des Paares entspricht. In der 211,212. Zu Anfang wird ein Übertragungssignal vom zweiten Speicherstelle ist demgemäß gezeigt, daß die Signalgenerator 276 im Abtaster 16 (F i g. 7) über den Adresse der Teilnehmerleitung 10 auf der Codiererseite Anschluß 209 an die UND-Gatter 207 und 208 ange- und die Adresse der Teilnehmerleitung 10« auf der legt. Dasjenige von diesen Gattern, das das Ausgangs- Decodiererseite gespeichert sind. An dieser Stelle der signal des Flip-Flops 205 empfängt, wird betätigt und 15 sequentiellen Speicherabtastung wird daher die Adresse überträgt den Zustand des Flip-Flops 205 an das der Leitung 10 an die entsprechenden UND-Gatter260 Flip-Flop 210. Unmittelbar danach liefert der Gene- und 261 im Abtaster 16 angelegt, und die Decodiererrator 276 einen Taktimpuls über den Anschluß 206, der adresse der Leitung 10« an das UND-Gatter 268 n. in Abhängigkeit von der Art des vom Empfänger 201 Nachfolgend wird die Adresse 10« aus der Codiererempfangenen Binärsignals das jeweilige UND-Gatter ao Adressenseite des Speichers 15 und die Adresse 10 aus 202 bzw. 204 zur Speicherung des Signals im Flip-Flop der Decodierer-Adressenseite wiedergewonnen.
205 betätigt. Der Abtaster 16 enthält eine monostabile Kipp-The encoder 11 accordingly contains the comparison address of a decoder which corresponds to the other active flip-flops 205 and 210 and AND gates 207, 208, io subscriber line of the pair. In the 211,212. At the beginning a transmission signal from the second memory location is shown accordingly that the signal generator 276 in the scanner 16 (FIG. 7) is connected to the AND gates 207 and 208 via the address of the subscriber line 10 on the encoder side connection 209 and the address the subscriber line 10 «on the lays. That of these gates that the output decoder side is stored. At this point the signal of the flip-flop 205 receives, is actuated and 15 sequential memory scanning is therefore the address transfers the state of the flip-flop 205 to that of the line 10 to the corresponding AND gate 260 flip-flop 210 Gene and 261 applied in the scanner 16, and the decoder generator 276 sends a clock pulse via the connection 206, the address of the line 10 "to the AND gate 268 n. Depending on the type of signal received by the receiver 201, the address 10" is subsequently made of the binary signal received by the encoder, the respective AND gate ao address side of the memory 15 and the address 10 from 202 or 204 for storing the signal in the flip-flop of the decoder address side is recovered.
205 actuated. The scanner 16 contains a monostable tilting

Bei Beendigung dieses Vorgangs enthält das Flip- stufe 264, die die zur Fortsetzung der Speicherab-Flop 210 die vorher codierte Signalabtastung von der tastung wesentlichen Steuerimpulse an die Decodierer Teilnehmerstelle 10 und das Flip-Flop 205 die äugen- 25 und an die Schiebesteuerung 270 liefert. Eine Anzahl blickliche codierte Signalabtastung. Diese beiden ge- von UND- und ODER-Gattern liefert Betätigungsspeicherten Signalabtastungen werden dann mit Hilfe signale an die monostabile Kippstufe und überträgt die der UND-Gatter 211 und 212 verglichen, und das Er- Ausgangssignale des Speichers und der monostabilen gebnis wird zum Abtaster 16 übertragen. Wenn daher Kippstufe an die Decodierer und die Schiebesteuerung, beispielsweise die im Flip-Flop 210 registrierte vor- 30 Ein Signalgenerator 276 im Abtaster 16 liefert Uberherige Abtastung eine »0« und die im Flip-Flop 205 tragungs- und Taktsignale an die Codierer beim Empregistrierte augenblickliche Abtastung ebenfalls eine fang einer Rückstelladresse vom Speicher 15 am Ende »0« ist, liefert das UND-Gatter 211 ein »0«-Ausgangs- jeder Speicherabtastung.When this process is completed, the flip stage contains 264, which is used to continue the memory down-flop 210 the previously encoded signal sample from the sample control pulses to the decoder Subscriber station 10 and the flip-flop 205 which the eye 25 and to the shift control 270 supplies. A number visual coded signal sample. Both of these AND and OR gates provide actuation memories Signal samples are then sent with the help of signals to the monostable multivibrator and transmits the the AND gates 211 and 212 are compared, and the Er outputs of the memory and the one-shot The result is transmitted to the scanner 16. Therefore, if the flip-flop to the decoder and the shift control, For example, the pre-recorded in the flip-flop 210. 30 A signal generator 276 in the scanner 16 supplies the rest Sampling of a "0" and the transmission and clock signals in flip-flop 205 to the encoder at the recipient instant scan also catch a reset address from memory 15 at the end Is "0", AND gate 211 provides a "0" output of each memory sample.

signal auf der Leitung 230, das diese Übereinstimmung Es sei jetzt angenommen, daß der Abtaster 16 geradesignal on line 230 that this match. Assume now that scanner 16 is currently

oder diesen Abfall der Signalamplitude zwischen den 35 die Adressen der Teilnehmerstellen 10 und 10« aus aufeinanderfolgenden Signalabtastungen anzeigt. Eine der Codierer- bzw. Decodiererseite des Speichers 15 entgegengesetzte Übereinstimmung, die einen Anstieg während einer sequentiellen Abtastung aller geder Signalamplitude angibt, ermöglicht dem UND- speicherten Adressen im Speicher 15 wiedergewonnen Gatter 212 ein »1 «-Ausgangssignal über die Leitung231 hat. Die Adresse der Teilnehmerstelle 10 wird zusamzum UND-Gatter 261 im Abtaster 16 zu liefern.Wenn 40 men mit einem gleichzeitig vom Codierer 11 auf der die gespeicherten Abtastwerte nicht übereinstimmen, Leitung 230 oder 231 empfangenen Steuersignal zur was bedeutet, daß keine Amplitudenänderung stattge- Betätigung des UND-Gatters 260 bzw. 261 angelegt, funden hat, so wird während des vorliegenden Abtast- Ein Ausgangssignal vom UND-Gatter 260 oder 261 zyklus kein Ausgangssignal vom Codierer 11 geliefert. wird über ODER-Gatter 262 und 263 zum Inverter 267or this drop in signal amplitude between the addresses of the subscriber stations 10 and 10 ″ consecutive signal samples. One of the encoder or decoder sides of the memory 15 opposite match showing an increase during a sequential scan of all geder Indicating signal amplitude, allows the AND stored addresses in memory 15 to be retrieved Gate 212 has a "1" output on line 231. The address of the subscriber station 10 becomes together AND gate 261 in the sampler 16. If 40 men with one at the same time from the encoder 11 on the the stored samples do not match, control signal received on line 230 or 231 which means that there is no change in amplitude. has found an output from AND gate 260 or 261 during the present scan cycle no output signal from the encoder 11 supplied. becomes inverter 267 via OR gates 262 and 263

Außerdem muß jedesmal dann, wenn eine Überein- 45 und zur monostabilen Kippstufe 264 gegeben. Der Stimmung zwischen aufeinanderfolgenden codierten Inverter 267 verhindert bei Vorhandensein dieses abgehenden Signalen auftritt, ein entsprechendes Ausgangssignals, daß die Schiebesteuerung 270 die Signal vom Codierer 11 zum Decodierer 12« gegeben Speicherabtastung fortsetzt. Die Abtastung wird also werden, das nachfolgend zur Teilnehmerstelle 10« für die Dauer der Signalübertragungsoperation angeübertragen wird. Die Decodierer 12 bis 12« enthalten 50 halten. Ein Ausgangssignal von der monostabilen jeweils die für den Decodierer 12« gezeigten Elemente, Kippstufe 264 zu diesem Zeitpunkt betätigt das UND-nämlich einen Verstärker 228, einen Inverter 221, Gatter 265 in Verbindung mit einem Ausgangssignal UND-Gatter 220, 222, einen »1 «-Ladungsspeicher 225, vom UND-Gatter 261 über das ODER-Gatter 266. der eine Ladungsmenge enthält, die derjenigen im Dies führt dazu, daß ein »!«-Steuerimpuls über die Speicher 213 entspricht, einen »O«-Ladungsspeicher226, 55 Leitung 236 an den Decodierer 12« angelegt wird. Wenn der eine Ladungsmenge enthält, die derjenigen im zu diesem Zeitpunkt ein Ausgangssignal »0« vom UND-Speicher 214 entspricht, sowie einen Integrations- Gatter 260 an Stelle des »1 «-Signals vom UND-Gatter kondensator 227. Es wird dann ein zum Decodierer 12 η 261 auftritt, so wird das UND-Gatter 265 nicht beüber die Leitung 236 vom Abtaster 16 geliefertes tätigt. Dann wird ein »O«-Steuersignal auf der Leitung »1 «-Signal über das UND-Gatter 220 zum Speicher225 60 236 an den Decodierer 12« gegeben,
gegeben, der daraufhin seine vorbestimmte Ladung an Diese Steuersignale werden dem Decodierer 12«In addition, every time a match 45 and must be given to the monostable multivibrator 264. The tuning between successive coded inverters 267 prevents, when these outgoing signals occur, a corresponding output signal from continuing the memory scan given by the encoder 11 to the decoder 12 '. The scanning will therefore be that is subsequently transmitted to the subscriber station 10 'for the duration of the signal transmission operation. The decoders 12 to 12 ″ contain 50 holds. An output signal from the monostable element shown in each case for the decoder 12 ', flip-flop 264 at this point in time actuates the AND, namely an amplifier 228, an inverter 221, gate 265 in conjunction with an output signal AND gate 220, 222, a' 1 "Charge store 225, from the AND gate 261 via the OR gate 266, which contains an amount of charge which corresponds to that in the This means that a"! "Control pulse via the store 213 corresponds to an" O "charge store 226, 55 Line 236 is applied to the decoder 12 ″. If the contains an amount of charge that corresponds to that at this time an output signal "0" from the AND memory 214, and an integration gate 260 in place of the "1" signal from the AND gate capacitor 227. It is then a Decoder 12 η 261 occurs, the AND gate 265 is not activated when what is supplied by the scanner 16 via the line 236. Then an "O" control signal on the line "1" signal is sent via the AND gate 220 to the memory 225 60 236 to the decoder 12 ",
given, which then sends its predetermined charge to These control signals are sent to the decoder 12 «

den Kondensator 227 abgibt. Wenn das »0«-Signal auf durch die entsprechende Decodiereradresse zugeführt, der Leitung 236 geliefert wird, gibt der Inverter 221 ein die vorher aus dem Speicher 15 wiedergewonnen Betätigungssignal an das UND-Gatter 222, das den worden ist und über UND-Gatter 268 bis 268« in Speicher 226 veranlaßt, seine vorbestimmte Ladung auf 65 Verbindung mit dem über das UND-Gatter 265 zugeden Kondensator 227 zu übertragen. Folglich steht führten Ausgangssignal der monostabilen Kippstufe das analoge Äquivalent des gewünschten »1«- oder 264 angelegt worden ist. Während der vorliegenden »0«-Signals am Eingang des Verstärkers 228 zur Ver- Zeitlage führt also der Empfang eines Steuersignalsthe capacitor 227 outputs. When the "0" signal is fed to the corresponding decoder address, is supplied to the line 236, the inverter 221 inputs the previously retrieved from the memory 15 Actuation signal to the AND gate 222, which has been and via AND gates 268 to 268 "in Memory 226 causes its predetermined charge on 65 connection with that via AND gate 265 to be added Transfer capacitor 227. As a result, the output signal of the monostable multivibrator is available the analogous equivalent of the desired "1" - or 264 has been created. During the present A “0” signal at the input of the amplifier 228 at the time slot therefore results in the receipt of a control signal

vom Codierer 11 auf der Leitung 230 oder 231, das eine Übereinstimmung des binären Zustandes von aufeinanderfolgenden Nachrichtensignalabtastimgen von der Teilnehmerstelle 10 darstellt, zum Anlegen eines »1«- oder »O«-Steuerimpulses an den Decodierer 12k in Abhängigkeit von dem jeweiligen Binärzustand der nacheinander empfangenen Nachrichtensignalabtastungen. Eine Nichtübereinstimmung der aufeinanderfolgenden Signalabtastungen im Codierer 11 bewirkt, daß kein Signal an den Decodierer 12« ge- ίο geben wird.from encoder 11 on line 230 or 231, the a binary state match of successive message signal samples from subscriber station 10 for applying a "1" or "O" control pulse to the decoder 12k as a function of the respective binary state of the successively received message signal samples. A mismatch of the successive signal samples in the encoder 11 has the effect that no signal is sent to the decoder 12 will give.

Die monostabile Kippstufe 264 gibt außerdem ein Signal über das ODER-Gatter 269 an die Schiebesteuerung 270, derart, daß am Ende der Zeitlage, in welcher die vorstehenden Steueroperationen durchgeführt wurden, der Ringzähler im Speicher 15 auf das nächste, aktiven Teilnehmerleitungen entsprechende Adressenpaar weitergeschaltet wird.The monostable multivibrator 264 also outputs a signal via the OR gate 269 to the shift control 270 such that at the end of the time slot in which the above control operations are performed were, the ring counter in memory 15 corresponding to the next, active subscriber lines Address pair is forwarded.

Wenn bei der nachfolgenden Abtastung vom Codierer 11 bei der Prüfung der Speicherstelle, in welcher die entsprechende Adresse auf der Codiererseite gespeichert ist, kein Signal empfangen wird, erzeugen die UND-Gatter 260 und 261 im Abtaster 16 kein Ausgangssignal. In diesem Fall hält der Abtaster 16 nicht während des vorbestimmten Signalübertragungs-Intervalls an, sondern schreitet sofort zur nächsten Codiereradresse weiter. Dies wird mit Hilfe des Inverters 267 erreicht, der bei NichtVorhandensein eines Ausgangssignals vom ODER-Gatter 263 ein Ausgangssignal erzeugt. Dieses wird über das ODER-Gatter 269 der Schiebesteuerung 270 zur Betätigung zugeführt. In allen Fällen, in welchen ein Signal von dem entsprechenden Codierer empfangen wird, wird die Schiebesteuerung 270 nur durch das über das ODER-Gatter 269 am Ende einer Zeitlage zugeführte Ausgangssignal der monostabilen Kippstufe 263 betätigt. If in the subsequent scan by the encoder 11 when examining the memory location, in which the corresponding address is stored on the encoder side, no signal is received AND gates 260 and 261 in sampler 16 have no output. In this case the scanner 16 stops does not start during the predetermined signal transmission interval, but proceeds immediately to the next Encoder address further. This is achieved with the aid of the inverter 267, which in the absence of a Output from OR gate 263 generates an output. This is via the OR gate 269 the slide control 270 supplied for actuation. In all cases in which a signal from the appropriate Encoder is received, the shift control 270 is only activated through the OR gate 269 at the end of a time slot supplied output signal of the monostable multivibrator 263 actuated.

Bei Beendigung eines Zyklus im Speicher 15, in welchem Zeitlagen nur für Signalübertragungen zwischen denjenigen Leitungspaaren verfügbar gemacht worden sind, bei denen ein »1«- oder »0«-Übereinstimmungssignal festgestellt worden ist, wird eine Rückstelladresse aus dem Speicher 15 gewonnen, die das UND-Gatter 275 zur Betätigung des Generators 276 erregt. Dadurch werden wiederum das Übertragungssteuersignal und das Taktsignal in alle Codierer 11 bis 11« geliefert. Wie oben angegeben, dienen diese Signale dazu, den Vergleich der gespeicherten Signalabtastungen in jedem Codierer fortzuschalten.At the end of a cycle in memory 15, in which time slots only for signal transmissions have been made available between those line pairs for which a "1" or "0" match signal has been determined, a reset address is obtained from the memory 15, the the AND gate 275 to operate the generator 276 is energized. This in turn turns the transmission control signal and the clock signal is supplied to all encoders 11 to 11 ″. As stated above, serve use these signals to advance the comparison of the stored signal samples in each encoder.

Im Rahmen des obigen Beispiels sei jetzt angenommen, daß die Teilnehmer stelle 10« ein Paar aufeinanderfolgender Nachrichtensignale liefert, deren Vergleich zu einer Nichtübereinstimmung führt, so daß der Codierer 11k kein Ausgangssignal auf der Leitung oder 235 liefert. Zu dem Zeitpunkt, zu dem der Abtaster 16 die Adresse der Teilnehmer stelle 10 k aus der Codiererseite des Speichers 15 und die Adresse der Teilnehmerstelle 10 aus der Decodiererseite wiedergewinnt, führt das Fehlen eines Steuersignals vom Codierer 11k zu einer unmittelbaren Weiterschaltung der Speicherabtastung, da das UND-Gatter 260k oder 261k kein Ausgangssignal liefert. Folglich empfängt der Decodierer 12 zu diesem Zeitpunkt kein Steuersignal vom Abtaster 16 auf der Leitung 232. In diesem Fall wird dann der Integrationskondensator im De- 6g codierer 12 während des augenblicklichen Abtastzyklus nicht auf den »0«- oder »1«-Wert aufgeladen. Am Ende des Zyklus wird auf die übliche Weise das Ausgangssignal des Generators 276 über die Anschlüsse 206 und 209 an alle Codierer angelegt.In the context of the above example it is now assumed that the subscriber represents 10 "a pair of consecutive Delivers message signals, the comparison of which leads to a mismatch, so that the encoder 11k has no output on the line or 235 delivers. At the point in time when the scanner 16 issues the address of the participants 10 k the encoder side of the memory 15 and the address of the subscriber station 10 from the decoder side, the absence of a control signal from the encoder 11k leads to an immediate forwarding of the Memory scan since AND gate 260k or 261k is not providing an output. Hence receive the decoder 12 at this point no control signal from the sampler 16 on the line 232. In this Then the integration capacitor in the De-6g encoder 12 becomes during the current sampling cycle not charged to the "0" or "1" value. At the end of the cycle, this is done in the usual way Output of generator 276 applied to all encoders via terminals 206 and 209.

Es ist leicht zu erkennen, daß eine beträchtliche Zeiteinsparung dadurch verwirklicht wird, daß die Speicherabtastung nur dann angehalten wird, wenn eine Übereinstimmung zwischen aufeinanderfolgenden abgehenden codierten Signalabtastungen auftritt. Dies findet für weniger als die halbe Zeit statt, da nur ein Teilnehmer spricht, während der andere Teilnehmer hört und die Abtastung häufiger stattfindet als bestimmte Übereinstimmungen. Folglich wird diejenige Stelle im Speicher 15, die die Adresse der hörenden Teilnehmerstelle auf der Codiererseite speichert, bei jeder Speicherabtastung übersprungen. Weiterhin kann während einer Gesprächspause der Abtaster beide dieser Verbindung zugeordnete Speicherstellen überspringen. Gleiches gilt immer dann, wenn die Amplitude aufeinanderfolgender Nachrichtensignalabtastungen unverändert bleibt, so daß das sich ergebende codierte Ausgangssignal zwischen den Werten »1« und »0« pendelt.It is easy to see that a considerable saving in time is realized in that the Memory sampling is only stopped if there is a match between consecutive outgoing coded signal samples occurs. This takes place for less than half the time as only one Participant speaks while the other participant is listening and sampling occurs more frequently than certain participants Matches. As a result, the location in memory 15 containing the address of the listening Subscriber station on the encoder side stores, skipped at each memory scan. Furthermore can during a pause in conversation, the scanner skip both memory locations assigned to this connection. The same applies whenever the amplitude of successive message signal samples remains unchanged, so that the resulting coded output signal is between the values "1" and "0" commutes.

Claims (7)

Patentansprüche:Patent claims: 1. Schaltungsanordnung zur Verbindung von Anschlußeinrichtungen in einer Zeitmultiplex-Nachrichtenvermittlungsanlage, insbesondere Fernsprechvermittlungsanlage, mit einer Vielzahl von Teilnehmerstellen, einem jeder Teilnehmerstelle zugeordneten, einen Delta-Modulator aufweisenden Codierer und einem einen Delta-Demodulator '~~ aufweisenden Decodierer, einem Speicher, der Codierer- und Decodiereradressen für jedes Paar von miteinander in Verbindung stehenden Teilnehmerstellen enthält, und Schaltungen zur Decodierung der Adressen aus dem Speicher, dadurch gekennzeichnet, daß einer Verbindung zwischen einer ersten Teilnehmerstelle (10) und einer zweiten Teilnehmer stelle (10 k) eine Zeitlage nur dann zugeordnet ist, wenn ein Nachrichtensignal übertragen wird (aktive Verbindung), so daß die Anzahl von Zeitlagen in jedem Zyklus von Zeitlagen der Anzahl aktiver Verbindungen entspricht, und daß die Nachrichtenübertragung dadurch erfolgt, daß die Decodiereradresse der zweiten Teilnehmerstelle (10 k), die aus dem Speicher (15) gleichzeitig mit dem Empfang eines abgehenden Nachrichtensignals aus dem der ersten Teilnehmerstelle (10) zugeordneten Codierer (11) gewonnen wird, zur Erzeugung eines dem abgehenden Nachrichtensignal entsprechenden ankommenden Nachrichtensignal in dem der zweiten Teilnehmerstelle (10k) zugeordneten Decodierer (12k) benutzt wird.1. Circuit arrangement for the connection of connection devices in a time division multiplex communication switching system, in particular telephone switching system, with a multiplicity of subscriber stations, one at each subscriber station assigned, a delta modulator having encoder and a delta demodulator '~~ having decoder, a memory, the encoder and decoder addresses for each pair of intercommunicating subscriber stations, and circuits for decoding the addresses from the memory, thereby characterized in that a connection between a first subscriber station (10) and a second subscriber place (10 k) a time slot is only assigned if a message signal is transmitted (active connection) so that the number of time slots in each cycle of Time slots corresponds to the number of active connections, and that the message transmission thereby takes place that the decoder address of the second subscriber station (10 k), which is from the memory (15) simultaneously with the receipt of an outgoing message signal from that of the first Subscriber station (10) assigned encoder (11) is obtained for generating an outgoing Message signal corresponding incoming message signal in that of the second Subscriber station (10k) assigned decoder (12k) is used. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß Schaltungen (163) vorgesehen sind, die Steuersignale an die Codierer (11 bis Hr) in Abhängigkeit vom Empfang der entsprechenden Codiereradresse der Station aus dem Speicher (15) anlegen, und daß die für das Anlegen, von Steuersignalen an den Codierer der ersten Teilnehmerstelle geltende Frequenz sich in Abhängigkeit von der Feststellung eines bestimmten abgehenden Signals von der ersten Teilnehmerstelle (10 bis 10k) im Codierer der ersten Teilnehmerstelle ändert.2. Circuit arrangement according to claim 1, characterized in that circuits (163) are provided are, the control signals to the encoder (11 to Hr) depending on the receipt of the corresponding Create encoder address of the station from the memory (15), and that the for creating, of control signals to the encoder of the first subscriber station is a function of the frequency from the detection of a particular outgoing signal from the first subscriber station (10 to 10k) changes in the encoder of the first subscriber station. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß Schaltungen (162) vorgesehen sind, die nur beim Empfang des bestimmten3. Circuit arrangement according to claim 2, characterized in that circuits (162) are provided are that only when receiving the particular Signals im Abtaster die sequentielle Abtastung des Speichers (15) anhalten und der ersten Teilnehmerstelle (10 bis 10«) eine Zeitlage in einem sich wiederholenden Zyklus zuordnen.Signal in the scanner stop the sequential scanning of the memory (15) and the first subscriber station (10 to 10 «) assign a time slot in a repeating cycle. 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß während der zugeordneten Zeitlage eine erste Ladung an den Codierer gegeben wird, der derjenigen Station zugeordnet ist, von der das abgehende Signal abgeleitet ist, und an den Decodierer, der der Station zugeordnet ist, für welche das abgehende Signal bestimmt ist, das am Ende des Abtastzyklus eine zweite Ladung, die kleiner ist als die erste Ladung, von dem jeder Station zugeordneten Codierer und Decodierer abgezogen wird, und daß zwischen aufeinanderfolgenden Abtastungen der Identität der rufenden Station die erste Ladung, die dem abgehenden Signal entspricht, aus der zugeordneten Einrichtung entfernt wird, so daß eine Übertragung des abgehenden Signals zwischen den in ao Verbindung stehenden Stationen dadurch verwirklicht wird, daß am Ende des Abtastzyklus eine Ladung in der zugeordneten Einrichtung bereitgestellt wird, die dem abgehenden Signal entspricht. 4. Circuit arrangement according to claim 3, characterized in that during the associated Time slot a first charge is given to the encoder assigned to that station from which the outgoing signal is derived and to the decoder of the station is assigned, for which the outgoing signal is intended, which at the end of the sampling cycle a second load, smaller than the first load, from the encoder associated with each station and Decoder is subtracted, and that between successive scans of the identity the calling station the first load corresponding to the outgoing signal from the assigned Device is removed, so that a transmission of the outgoing signal between the in ao Connected stations is realized that at the end of the scanning cycle a charge is provided in the associated device which corresponds to the outgoing signal. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß sowohl der Codierer als auch der Decodierer einen Integrationskondensator (114, 124) enthalten, daß die erste, an den Codierer und Decodierer gegebene Ladung eine an den Kondensator angelegte Teilladung ist, die größer ist als eine einzige Einheitsladung, wenn während der Zeitlage ein ansteigendes Signal auf der dem Decodierer zugeordneten Teilnehmerleitung vorhanden ist, und daß die zweite, an den Codierer und Decodierer gegebene Ladung eine an den Kondensator am Ende jedes Zyklus der Zeitmultiplexanlage angelegte Teilladung ist, die entgegengesetztes Vorzeichen hat wie die vorher an den Kondensator übertragene Ladung und kleiner ist als diese.5. Circuit arrangement according to claim 4, characterized in that both the encoder as also the decoder contain an integration capacitor (114, 124) that the first, to the Encoder and decoder given charge is a partial charge applied to the capacitor, the is greater than a single unit charge if a rising signal occurs during the timing the subscriber line assigned to the decoder is present, and that the second, to the Encoder and decoder give a charge to the capacitor at the end of each cycle of the Time division multiplex system is a partial charge that has the opposite sign as the one before charge transferred to the capacitor and is less than this. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß zum Anlegen der Teilladung entgegengesetzten Vorzeichens der Codierer und Decodierer einen Belastungswiderstand (401 in F i g. 4) parallel zu dem Kondensator (414) enthalten.6. Circuit arrangement according to claim 5, characterized in that for applying the partial charge opposite sign, the encoder and decoder have a load resistance (401 in Fig. 4) in parallel with the capacitor (414). 7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Codierer (11 bis 11«) außerdem eine Speichereinrichtung (205, 210 in Fig. 6) zur Registrierung von Darstellungen aufeinanderfolgender Nachrichtensignale sowie Einrichtungen (211, 212) enthält, die ein Steuersignal von jedem Codierer zum Abtaster (16) beim Einspeichern eines Paares von in der gleichen Binärform codierten Nachrichtensignalabtastungen in der Codierer-Speichereinrichtung überträgt, und daß die Nachrichtensignale über die Anlage von einer ersten Station (10 bis 10«) zu einer zweiten Station unter Verwendung der Adresse des der zweiten Station zugeordneten Decodierers (12 bis 12«) überträgt, wobei die Adresse aus dem Speicher (15) gleichzeitig mit dem Empfang eines der Steuersignale vom Codierer der ersten Station im Abtaster gewonnen werden, um im Decodierer der zweiten Station ein Signal zu erzeugen, das den Nachrichtensignalabtastungen im Codierer der ersten Station entspricht.7. Circuit arrangement according to claim 1, characterized in that each encoder (11 to 11 ″) also has a memory device (205, 210 in FIG. 6) for registering representations successive message signals and devices (211, 212) contains a control signal from each encoder to the scanner (16) in storing a pair of in the same binary form transmits encoded message signal samples in the encoder storage means, and that the message signals over the system from a first station (10 to 10 ") to a second Station using the address of the decoder assigned to the second station (12 to 12 «), the address from the memory (15) simultaneously with the receipt of one of the Control signals are obtained from the encoder of the first station in the scanner to be used in the decoder of the second station to generate a signal that corresponds to the message signal samples in the encoder of the first station. Hierzu 2 Blatt Zeichnungen 909529/80For this purpose 2 sheets of drawings 909529/80