DE1299075B - Method for manufacturing a planar transistor - Google Patents

Description

1 21 2

Die vorliegende Erfindung bezieht sich auf Planar- der Isolierschicht freien ringförmigen Bereich vertransistoren mit legierten Elektrodenzonen. " bleibt, daß das Material einlegiert wird und daß an-The present invention relates to planar, insulating layer-free annular region transistors with alloyed electrode zones. "remains that the material is alloyed and that other

Unter einem Planartransistor ist hier ein elektro- schließend die einzelnen. Zonen in an sich bekannter nisches Bauelement verstanden, das aus einer Scheibe Weise unter Anwendung eines Maskierungsätzverfahaus Halbleitermaterial eines Leitfähigkeitstyps mit 5 rens kontaktiert werden.Under a planar transistor there is an electrically closing one. Zones in per se known Nical component understood that from a disk manner using a Maskierungsätzverfahaus Semiconductor material of a conductivity type with 5 rens are contacted.

einer oder mehreren Zonen von gleichem und/oder Die Erfindung wird an Hand eines in der Zeichentgegengesetztem Leitfähigkeitstyp besteht. Jeder nung dargestellten Ausführungsbeispiels im folgenden zwischen den Zonen oder zwischen den Zonen und näher erläutert.one or more zones of the same and / or The invention is based on an opposite in the drawing Conductivity type. Each embodiment illustrated below between the zones or between the zones and explained in more detail.

dem Halbleitermaterial der Scheibe gebildete pn- Fig. la bis If zeigen schematisch im Querschnittthe semiconductor material of the wafer formed pn Fig. La to If show schematically in cross section

Übergang endet auf der gleichen, im wesentlichen io die stufenweise Herstellung eines Germanium-Planarebenen Oberfläche der Scheibe. Die Enden der pn- transistors;Transition ends on the same, essentially io the gradual production of a germanium planar planes Surface of the disc. The ends of the pn transistor;

Übergänge werden durch eine Schutzschicht aus Iso- Fig. 2 zeigt schematisch die Aufsicht eines Ger-Transitions are covered by a protective layer of insulation. Fig. 2 shows schematically the top view of a device

liermaterial geschützt. Derartige Bauelemente sind manium-Planartransistors, der nach dem Verfahren allgemein in der Zeitschrift »radio mentor«, 3, (1962), der Erfindung hergestellt wurde. S. 178 bis 180, insbesondere in Fig. 5 und Abs. 2 15 Um erwünschte Eigenschaften, wie z.B. hohe auf S. 180 beschrieben. Durchschlagsfestigkeit und niedrige Kapazität der pn-protected material. Such components are manium planar transistor, which according to the process generally in the magazine "radio mentor", 3, (1962), the invention was made. Pp. 178 to 180, particularly in Fig. 5 and para. 2 15 To have desirable properties such as high described on p. 180. Dielectric strength and low capacitance of the pn

Es ist weiterhin durch die USA.-Patentschrift Übergänge, zu erhalten, ist es notwendig, die HaIb-2 981877, insbesondere Spalte 3, Zeilen 25 bis 29, leiterbauelemente aus Material mit geringer Grundbekannt, metallische Leitbahnen zur Kontaktierung konzentration der den jeweiligen Leitfähigkeitstyp bevon Emitter- und Basiszonen bei Transistoren unter ao stimmenden Verunreinigungen herzustellen. Es wird Anwendung einer Maskierungsätztechnik herzustel- z. B. häufig Germanium oder Silicium mit einer Verlen. Von dieser Maßnahme wird bei der Erfindung unreinigungskonzentration verwendet, die einen spezwar Gebrauch gemacht, sie ist jedoch nicht der Ge- zifischen Widerstand von etwa 4 Ω cm ergibt. Bei dergenstand der Erfindung. art niedrigem Dotierungsgrad können durch EinflußIt is still possible to obtain the US patent transitions, it is necessary to use the Halb-2 981877, in particular column 3, lines 25 to 29, conductor components made of material with little basic knowledge, metallic interconnects for contacting concentration of the respective conductivity type Establish emitter and base zones in transistors with ao matching impurities. It will Use of a masking etching technique to produce z. B. often germanium or silicon with a Verlen. Of this measure, impurity concentration is used in the invention, which is a specific Use made, however, it does not result in the specific resistance of about 4 Ω cm. In the case of this the invention. kind of low doping level can be influenced by

In der deutschen Auslegeschrift 1073 111 ist die 35 örtlicher elektrischer Felder leicht Unterschiede in Herstellung von hochdotierten Oberflächenschichten der Dichte der freien Ladungsträger auftreten. Die des gleichen Leitfähigkeitstyps, wie ihn der Halb- Oberfläche eines Bauelementes in der Nähe eines pnleiterkörper aufweist, zur Verminderung der Ober- Überganges ist besonders empfindlich gegenüber solflächenrekombination beschrieben. Bei der Erfindung chen Einflüssen, und es tritt häufig ein, daß Teile handelt es sich jedoch nicht um die Verminderung 30 der Oberfläche in ihrem Leitfähigkeitstyp umgekehrt von Oberflächenrekombinationserscheinungen, son- werden. Solche Zonen verursachen vermehrte Leckdern vorwiegend um die Unterbrechung von an der ströme und eine verminderte Durchschlagsfestigkeit Oberfläche, z. B. durch Inversion, entstandenen Ka- und beeinträchtigen die zufriedenstellende Ausfühnälen, die zur Erhöhung von Leckströmen beitragen. rung der Bauelemente auch in anderer Weise.In the German Auslegeschrift 1073 111, the 35 local electric fields are slightly different in Production of highly doped surface layers of the density of free charge carriers occur. the of the same conductivity type as that of the semi-surface of a component in the vicinity of a pnleiter body has, to reduce the upper transition is particularly sensitive to solar surface recombination described. In the invention chen influences, and it often occurs that parts However, it is not a question of the reduction 30 of the surface in its conductivity type, conversely of surface recombination phenomena. Such zones cause increased leaks mainly about the interruption of the currents and a reduced dielectric strength Surface, e.g. B. by inversion, resulting Ka and impair the satisfactory execution, which contribute to an increase in leakage currents. tion of the components in other ways.

Derartige Maßnahmen sind im Prinzip bereits in 35 Gemäß einem Merkmal der vorliegenden Erfinder Zeitschrift »Electronic Industries«, Juli 1963, dung wird eine Zone hoher Dotierung durch Legie-S. 28, beschrieben. Dort ist in die Oberfläche des rungstechnik um einen Planarübergang gebildet, um Halbleiterkörpers ein die Basiszone im Abstand die nachteiligen Folgen der in diesen Zonen entsteumgebender Schutzring aus hochdotiertem Material henden Oberflächenkanäle zu vermindern, des gleichen Leitfähigkeitstyps, wie ihn der Halb- 40 In Fig. 1 wird die stufenweise Herstellung eines leiterkörper aufweist, eingebracht, der die Kanäle Germanium-Planartransistors beschrieben. Nach der unterbricht. Der Schutzring wird nach dieser Ver- Erfindung wird eine Siliciumdioxydschicht 1 von etwa öffentlichung durch Diffusion von Dotierungsmate- 5000 A Dicke auf eine Oberfläche einer Scheibe 2 rial hergestellt. aus p-leitendem Germanium mit einem spezifischenSuch measures are in principle already in accordance with a feature of the present inventors Electronic Industries magazine, July 1963, dung becomes a zone of high doping by Legie-S. 28. There, a planar transition is formed in the surface of the engineering technique Semiconductor body a the base zone at a distance the disadvantageous consequences of arising in these zones Protective ring made of highly doped material to reduce existing surface channels, of the same conductivity type as the half-40 In FIG Has conductor body, introduced, which describes the channels germanium planar transistor. After interrupts. The guard ring is according to this invention is a silicon dioxide layer 1 of about Publication by diffusion of doping materials 5000 Å thick on a surface of a pane 2 rial made. made of p-type germanium with a specific

Die Erfindung gibt ein besonders wirtschaftliches 45 Widerstand von 4 Ω cm und einer Dicke von an-Verfahren zum Herstellen von Transistoren der vor- nähernd 0,25 mm sowie einem Durchmesser von stehend beschriebenen Art an. Sie bezieht sich dem- 31,75 mm aufgebracht. Durch die Siliciumdioxydgemäß auf ein Verfahren zum Herstellen eines Pia- schicht werden Fenster (Öffnungen) 3 mit den Maßen nartransistors mit einem hochohmigen Halbleiterkör- 50X45 μπα geätzt, indem man die bekannte photoper eines Leitfähigkeitstyps und einem die Basiszone 5° lithographische Technik anwendet. Anschließend in Abstand umgebenden Schutzring aus hochdotier- wird Antimon durch diese Fenster (Öffnungen) tem Material des gleichen Leitfähigkeitstyps, dessen in die Oberfläche des Germaniums bis zu einer Tiefe Basiszone durch Eindiffundieren von den entgegen- von 1,5 μπι und mit einer Oberflächenkonzentration gesetzten Leitfähigkeitstyp erzeugendem Dotierungs- von 7X10¹⁸ Atome/cm³ diffundiert und eine Grundmaterial in einer Öffnung einer auf einer Oberfläche 55 zone 4 gebildet. Weitere Fenster (Öffnungen) werden des Halbleiterkörpers aufgebrachten Isolierschicht er- durch die Siliciumdioxydschicht geätzt, um jeweils zeugt wird. Sie zeichnet sich erfindungsgemäß da- einen rechteckigen Ring 5 mit einer Breite von durch aus, daß nach dem Herstellen der Basiszone 12 μΐη und inneren Abmessungen von 152X76 μΐη die Isolierschicht in einem die Basiszone umgebenden um die Grundzone zu bilden. Eine Aluminiumschicht ringförmigen Bereich entfernt wird, daß auf der ge- 60 mit 0,45 bis 0,5 μπι Dicke wird auf die Germaniumsamten, noch teilweise mit der Isolierschicht bedeck- Scheibe aufgedampft und dann unter Anwendung der ten Oberfläche eine Metallschicht mit dem Leitfähig- photolithographischen Maskierungstechnik wieder keitstyp des Halbleiterkörpers erzeugendem Dotie- geätzt, so daß Aluminium in dem die Basis umrungsstoff aufgebracht und mittels einer geeigneten, gebenden Ring 5 und in dem rechteckigen Bereich 6 an sich bekannten Maskierungsätztechnik teilweise 65 von 38X12 μπι innerhalb des Basisfensters verbleibt, wieder derart entfernt wird, daß nur Material auf Dieses Aluminium wird dann in die Oberfläche des einem der Emitterzone entsprechenden Bereich inner- Germaniums bei einer Temperatur von 520° C einhalb der Basiszone und dem diese umgebenden, von legiert. Es wird ein Emitter-pn-Übergang 7 mit einerThe invention specifies a particularly economical resistance of 4 Ω cm and a thickness of an. Process for producing transistors of the above 0.25 mm and a diameter of the type described above. It refers to 31.75 mm applied. Through the silicon dioxide according to a method for producing a pia layer, windows (openings) 3 with the dimensions nartransistors are etched with a high-resistance semiconductor body 50X45 μπα by using the known photoper of a conductivity type and a base zone 5 ° lithographic technique. Then at a distance surrounding protective ring made of highly doped antimony is through this window (openings) system material of the same conductivity type, its in the surface of the germanium to a deep base zone by diffusing the opposite of 1.5 μπι and with a surface concentration set conductivity type generating doping of 7X10 ¹⁸ atoms / cm ³ diffuses and a base material is formed in an opening of a zone 4 on a surface 55. Further windows (openings) are etched through the silicon dioxide layer on the semiconductor body's applied insulating layer, in order to produce each one. It is characterized according to the invention by a rectangular ring 5 with a width of by that after the production of the base zone 12 μΐη and internal dimensions of 152X76 μΐη the insulating layer in a surrounding the base zone to form the base zone. An aluminum layer is removed in the ring-shaped area that on the ge 60 with 0.45 to 0.5 μm thickness is evaporated onto the germanium velvet, still partially covered with the insulating layer, and then using the th surface, a metal layer with the conductive photolithographic masking technique again keittyp of the semiconductor body generating doping etched, so that aluminum in the base umrungsstoff applied and by means of a suitable, giving ring 5 and in the rectangular area 6 known masking etching technique partially 65 of 38X12 μπι remains within the base window, again in such a way that only material is removed. This aluminum is then alloyed into the surface of the area corresponding to the emitter zone inner germanium at a temperature of 520 ° C. and the surrounding area of. There is an emitter pn junction 7 with a

Tiefe von 0,5 μηι gebildet. Eine Schicht aus Glas 8 von 0,3 μτη Dicke wird auf die Scheibe aufgebracht und ein Fenster (öffnung) darin geätzt, um einen Kontakt mit der Basiszone herzustellen. Eine aus Silber-Gold-Antimon bestehende Schicht wird auf die Scheibe aufgebracht und photolithographisch geätzt, um den Kontakt 11 in den Basiskontaktfenstern herzustellen. Durch Ätzen eines weiteren Fensters (Öffnung) wird dann die legierte Emitterzone freigelegt.Depth of 0.5 μηι formed. A layer of glass 8 0.3 μm thick is applied to the pane and a window (opening) etched therein to make contact with the base region. One off Silver-gold-antimony layer is applied to the pane and etched photolithographically, to make contact 11 in the base contact windows. By etching another window (opening) the alloyed emitter zone is then exposed.

Die Scheibe wird im Vakuum bei 350° C erhitzt, und dann wird eine weitere Schicht von Aluminium mit 0,6 μΐη Dicke auf die Oberfläche der Scheibe aufgedampft, die bei 200° C gehalten wird. Man wendet wieder die photolithographische Maskierungstechnik an, überschüssiges Aluminium wird wegge- ätzt, um die Emitter- und die Basiskontakte 9 und 10 herzustellen. Die Scheibe wird dann in einzelne Elemente unterteilt, die dann in bekannter Weise auf Sockel montiert werden.The disc is heated in vacuo at 350 ° C, and then another layer of aluminum is added with a thickness of 0.6 μm on the surface of the disc evaporated, which is kept at 200 ° C. The photolithographic masking technique is used again, excess aluminum is removed etches to produce the emitter and base contacts 9 and 10. The disc is then cut into individual Subdivided elements, which are then mounted on a base in a known manner.

F i g. 2 zeigt einen solchen Planartransistor in der ao Aufsicht. Die Scheibe, die Basiszone, der Ring und die Kontakte sind beziffert mit 2, 4, 5, 9 und 10.F i g. 2 shows such a planar transistor in a top view. The disc, the base zone, the ring and the contacts are numbered 2, 4, 5, 9 and 10.

Obgleich die Erfindung für einen Germanium-Planar-Transistor beschrieben wurde, kann sie auch zur Verbesserung anderer Planartransistoren mit as anderem, niedrig dotierten Halbleitermaterial angewendet werden.Although the invention has been described for a germanium planar transistor, it can also used to improve other planar transistors with as other, lightly doped semiconductor material will.

Claims (4)

Patentansprüche: 30Claims: 30 1. Verfahren zum Herstellen eines Planartransistors mit einem hochohmigen Halbleiterkörper eines Leitfähigkeitstyps und einem die Basiszone in Abstand umgebenden Schutzring aus hochdotiertem Material des gleichen Leitfähigkeitstyps, dessen Basiszone durch Eindiffundieren von den entgegengesetzten Leitfähigkeitstyp erzeugendem Dotierungsmaterial in einer öffnung einer auf einer Oberfläche des Halbleiterkörpers aufgebrachten Isolierschicht erzeugt wird, dadurch gekennzeichnet, daß nach dem Herstellen der Basiszone (4) die Isolierschicht (1) in einem die Basiszone umgebenden ringförmigen Bereich (5) entfernt wird, daß auf der gesamten, noch teilweise mit der Isolierschicht bedeckten Oberfläche eine Metallschicht mit den Leitfähigkeitstyp des Halbleiterkörpers erzeugendem Dotierungsstoff aufgebracht und mittels einer geeigneten, an sich bekannten Maskierungsätztechnik teilweise wieder derart entfernt wird, daß nur Material auf einem der Emitterzone entsprechenden Bereich (6) innerhalb der Basiszone (4) und dem diese umgebenden, von der Isolierschicht freien ringförmigen Bereich (5) verbleibt, daß das Material einlegiert wird und daß anschließend die einzelnen Zonen in an sich bekannter Weise unter Anwendung eines Maskierungsätzverfahrens kontaktiert werden.1. Method for producing a planar transistor with a high-resistance semiconductor body of a conductivity type and a protective ring made of highly doped material surrounding the base zone at a distance Material of the same conductivity type whose base zone is caused by diffusion of doping material generating the opposite conductivity type in an opening of a Is produced on a surface of the semiconductor body applied insulating layer, thereby characterized in that after the production of the base zone (4) the insulating layer (1) in one the base zone surrounding the annular area (5) is removed that on the entire, still partially covered with the insulating layer surface a metal layer with the conductivity type of the semiconductor body producing dopant applied and by means of a suitable, per se known masking etching technique is partially removed again in such a way that only material on one of the emitter zone corresponds Area (6) within the base zone (4) and the surrounding area of the insulating layer free annular area (5) remains that the material is alloyed and that then the individual zones contacted in a manner known per se using a masking etching process will. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Halbleiterkörper aus Germanium verwendet wird.2. The method according to claim 1, characterized in that a semiconductor body made of germanium is used. 3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Isolierschicht aus SiO₂ hergestellt wird.3. The method according to claims 1 and 2, characterized in that the insulating layer is made of SiO ₂ . 4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Fenster (öffnungen) in der Isolierschicht nacheinander unter Anwendung einer photolithographischen Technik in Verbindung mit dem mehrfachen Aufbringen von SiO₂-Schichten hergestellt werden.4. The method according to claims 1 to 3, characterized in that the windows (openings) in the insulating layer are produced one after the other using a photolithographic technique in connection with the multiple application of SiO ₂ layers. Hierzu 1 Blatt Zeichnungen1 sheet of drawings