DE1291785B - Method and circuit arrangement for generating a direction signal sequence from two mutually phase-shifted pulse signal sequences and their complement signal sequences by means of static electronic step-down stages - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zur Erzeugung einer Richtungssignalfolge aus zwei gegeneinander phasenverschobenen Impulssignalfolgen und deren Komplementsignalfolgen mittels statischer elektronischer Untersetzerstufen. The invention relates to a method and a circuit arrangement for generating a direction signal sequence from two mutually phase-shifted Pulse signal sequences and their complement signal sequences by means of static electronic Coaster steps.

Richtungsabhängige Signale werden beispielsweise in der elektronischen Zähltechnik benötigt. Elektronische Zähler werden durch Zählsignale angesteuert, wodurch sich das am Ausgang des Zählers auftretende Zählergebnis ändert. Zählsignale können beispielsweise durch rotatorische Impulsgeber erzeugt werden. Es gibt Fälle, bei denen zwei Impulsgeber je eine Signalfolge ausgeben, wobei die Signale beider Folgen gegeneinander verschoben sind. Entsprechend der Drehrichtung der Impulsgeber treten die Signale der einen Folge gegenüber den Signalen der anderen Folge voreilend (beispielsweise Rechtslauf der Geber) oder nacheilend (Linkslauf der Geber) auf. Die in Verbindung mit solchen Gebern verwendeten elektronischen Zähler sind Vorwärts-Rückwärts-Zähler. Directional signals are used, for example, in electronic Counting technology required. Electronic counters are controlled by counting signals, whereby the counting result appearing at the output of the counter changes. Counting signals can be generated, for example, by rotary pulse generators. There are cases where two pulse generators each output a signal sequence, the signals of both Episodes are shifted against each other. According to the direction of rotation of the pulse generator the signals of one sequence lead the signals of the other sequence (for example clockwise rotation of the encoder) or lagging (counterclockwise rotation of the encoder). The electronic counters used in connection with such encoders are up / down counters.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung zu schaffen, die aus den Signalen der gegeneinander phasenverschobenen Signalfolgen der beiden Impulsgeber eine Richtungs-Signalfolge erzeugt, die beispielsweise eine Vorwärts- oder Rückwärtszählung des Zählers bewirkt. Die Erfindung ist nicht auf die Steuerung eines Vorwärts-Rückwärts-Zählers beschränkt, sondern überall dort mit Vorteil anwendbar, wo richtungsabhängige Signale erforderlich sind. The invention is based on the object of a method and a To create circuitry that consists of the signals of the mutually phase-shifted Signal sequences of the two pulse generators generate a direction signal sequence that, for example causes the counter to count up or down. The invention is not limited to the control of an up-down counter, but everywhere there Can be used with advantage where direction-dependent signals are required.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß aus den Signalen der einen Folge zeitlich versetzte Signale abgeleitet werden, aus denen wiederum zeitlich versetzte Signale abgeleitet werden, und daß aus den Signalen der anderen Folge zeitlich versetzte Signale abgeleitet werden, aus denen ebenfalls zeitlich versetzte Signale abgeleitet werden, und daß die der Vor- und Nacheilung zugeordneten Signale aus zwei von einer Folge abgeleiteten Signalen und einem aus der anderen Folge abgeleiteten Signal abgeleitet werden. Zwckmäßig steuert jede Signalfolge einen an sich bekannten Taktsignalgenerator, und die Ausgänge der beiden Taktsignalgeneratoren sind an die Eingänge zweier derart ausgebildeter Matrizen geführt, daß entsprechend der relativen Lage der Signale der beiden Signalfolgen (vor- oder nacheilend) nur an dem Ausgang einer Matrix Signale auftreten. According to the invention, this object is achieved in that from the signals one sequence of time-shifted signals are derived from which in turn Time-shifted signals are derived, and that from the signals of the other Result time-shifted signals are derived from which also temporally offset signals are derived, and that those associated with the lead and lag Signals made up of two signals derived from one sequence and one from the other Sequence derived signal can be derived. Purposefully controls each signal sequence a clock signal generator known per se, and the outputs of the two clock signal generators are led to the inputs of two matrices designed in such a way that accordingly the relative position of the signals of the two signal sequences (leading or lagging) only signals occur at the output of a matrix.

Es sind bereits Richtungsauswerteeinrichtungen bekannt, bei denen die Richtungen durch Dauersignale bestimmt sind. Bei dieser bekannten Schaltung werden aus den phasenverschobenen Rechtecksignalen mit Hilfe von Nicht-Gattern in Verbindung mit Gedächtnisschaltungen bei Signaländerungen zeitlich begrenzte Impulse gebildet, die einerseits einem Gedächtnis zur Bildung der Zählimpulse und andererseits zusammen mit den Rechtecksignalen in entsprechender Kombination Und-Gattern zur Bildung der Richtungssignale zugeführt werden, wobei an die Und-Gatter eine Gedächtnisschaltung zur Speicherung der durch die Und-Gatter bestimmten Zählrichtung angeschlossen ist (deutsche Patentschrift 1200359, Spalte 1, Zeilen 32 bis 43). Von einer derartigen Schaltung unterscheidet sich die vorliegende Erfindung grundsätzlich. Beim erfindungsgemäßen Verfahren werden die aus den phasenverschobenen Rechtecksignalen gebildeten Signale so- wohl einem Gedächtnis zur Bildung der Zählimpulse als auch zusammen mit den Rechtecksignalen Und-Gattern zur Bildung der Richtungssignale zugeführt. Direction evaluation devices are already known in which the directions are determined by continuous signals. In this known circuit are converted from the phase-shifted square-wave signals with the help of non-gates in Connection with memory circuits in the event of signal changes, time-limited impulses formed, on the one hand a memory for the formation of the counting impulses and on the other hand together with the square-wave signals in a corresponding combination of AND gates for Formation of the direction signals are supplied, with a memory circuit connected to the AND gate is connected to store the counting direction determined by the AND gates (German patent specification 1200359, column 1, lines 32 to 43). Of such a kind Circuit, the present invention differs fundamentally. When the invention The processes are the signals formed from the phase-shifted square-wave signals so- probably a memory for the formation of the counting pulses as well as together with the square wave signals AND gates supplied to form the direction signals.

Die bekannte Schaltung ist keineswegs ausreichend betriebssicher. Bei beispielsweise durch Exemplarstreuungen der verwendeten Bauelemente auftretenden Überlappungen der Rück- und Vorderflanke von aneinanderstoßenden Signalen treten an den von diesen Überlappungen angesteuerten Gattern Fehlersignale auf, die zu falschen Richtungssignalen am Ausgang der Schaltung führen. Dieser Nachteil ist bei der vorliegenden Erfindung durch die eingeführte zeitliche Versetzung der aus den gegeneinander phasenverschobenen Signalfolgen abgeleiteten Signalfolgen vermieden.The known circuit is by no means sufficiently reliable. In the case of, for example, due to specimen variations in the components used There is overlap of the trailing and leading edges of colliding signals at the gates controlled by these overlaps, error signals that lead to lead to wrong direction signals at the output of the circuit. This disadvantage is in the present invention by the introduced time offset of the the signal sequences derived from the mutually phase-shifted signal sequences avoided.

Es ist ferner ein logisches Netzwerk zur Vorwärts-Rückwärts-Diskriminierung zweier phasenverschobener Signalfolgen vorgeschlagen worden (deutsche Auslegeschrift 1 248 720). Dieses Netzwerk verwendet von den gegeneinander phasenverschobenen Signalfolgen angesteuerte Und-Gatter und zugeordnete Speicherelemente, wobei die Signale der Und-Gatter und der Speicherelemente Und-Oder-Schaltkreise ansteuern. Die vorliegende Erfindung macht von dem dieser Schaltung zugrunde liegenden Prinzip keinen Gebrauch. Eine zeitliche Versetzung der aus den gegeneinander phasenverschobenen Signalfolgen abgeleiteten Signalfolgen erfolgt bei dieser Schaltung ebenfalls nicht. It is also a logical network for forward-backward discrimination two phase-shifted signal sequences have been proposed (German Auslegeschrift 1 248 720). This network uses signal sequences that are out of phase with one another controlled AND gates and associated memory elements, the signals of the And gates and the storage elements drive and-or circuits. The present The invention makes no use of the principle on which this circuit is based. A time offset of the signal sequences that are phase-shifted from one another derived signal sequences do not take place in this circuit either.

Die Erfindung wird nachstehend an Hand eines in der Zeichnung schematisch dargestellten Ausführungsbeispiels näher erläutert. The invention is illustrated schematically below with reference to one in the drawing illustrated embodiment explained in more detail.

F i g. 1 zeigt die erfindungsgemäße Anordnung, die aus zwei Taktsignalgeneratoren TG 1, TAG 2 und zwei AusblendschaltungenAB1, AB2 für die Ausgangssignale der Taktsignalgeneratoren besteht; Fig. 2 zeigt ein Signaldiagramm der Anordnung nach der Fig. 1; Fig. 3 zeigt eine weitere Möglichkeit der Ausbildung der Taktsignalgeneratoren. F i g. 1 shows the arrangement according to the invention, which consists of two clock signal generators TG 1, TAG 2 and two masking circuits AB1, AB2 for the output signals of the clock signal generators consists; FIG. 2 shows a signal diagram of the arrangement according to FIG. 1; Fig. 3 shows another way of training the clock signal generators.

Die Taktsignalgeneratoren TG1, TAG 2 sind im Prinzip durch die deutsche Patentschrift 1 222972 bekannt. The clock signal generators TG1, TAG 2 are in principle by the German Patent specification 1 222972 known.

Auf den Aufbau und die Wirkungsweise derselben wird daher nur kurz eingegangen. The structure and the mode of operation of the same are therefore only briefly discussed received.

Der Taktsignalgenerator TAG 1 besteht aus zwei Speichern S1 S2, die je aus zwei Und-Nicht-Stufen &, & und &2, &4 bestehen. Der Ausgang A1 der Und-Nicht-Stufe &i des Speichers S1 ist an den einen Eingang 2' der Und-Nicht-Stufe &3 und der Ausgang AZt der Und-Nicht-Stufe & ist an den einen Eingang 1' der Und-Nicht-Stufe &t geführt. Die Ansteuerung des Speichers S1 erfolgt über die beiden weiteren Eingänge 1, 2 der Und-Nicht-Stufen &, &3. Beim Speicher S2 ist der Ausgang Ao der Und-Nicht-Stufe &2 mit einem Eingang 4' der Und-Nicht-Stufe &4 verbunden, und der Ausgang 32 ist mit einem Eingang 3' der Und-Nicht-Stufe &2 verbunden. Auch dieser Speicher S2 wird über die beiden anderen Eingänge 3, 4 der Und-Nicht-Stufen &2, &3 angesteuert. Den Und-Nicht-Stufen &i bis &4 sind Nicht-Stufen N1 bis N4 vorgeschaltet, denen Zeitglieder T1 bis T4 vorgeschaltet sind. The clock signal generator TAG 1 consists of two memories S1 S2, the each consist of two and-not levels &, & and & 2, & 4. The exit A1 of the and-not stage & i of the memory S1 is connected to the one input 2 'of the and-not stage & 3 and the output AZt of the and-not stage & is at one input 1 ' the and-not stage & t led. The control of the memory S1 takes place via the other two inputs 1, 2 of the and-not stages &, & 3. At the store S2 is the output Ao of the and-not stage & 2 with an input 4 'of the and-not stage & 4 and the output 32 is connected to an input 3 'of the and-not stage & 2 connected. This memory S2 is also via the other two inputs 3, 4 of the and-not levels & 2, & 3 activated. The and-not stages & i to & 4 are preceded by non-stages N1 to N4, which timers T1 to T4 are connected upstream.

Den Zeitgliedern T1, T3 sind Oder-Nicht-Stufen vj, v3 und den Zeitgliedern T2, T4 sind Nicht-Stufen n2, n4 vorgeschaltet. Der Ausgang A1 der Speicher S1 ist über die Leitung 5 auf die Nicht-Stufe n4 rückgeführt und beeinflußt somit den Speicher 82. Dessen Ausgang A2 ist über die Leitung 6 auf die Oder-Nicht-Stufe v, rückgeführt und beeinflußt den Speicher S,. The timers T1, T3 are or-not stages vj, v3 and the timers T2, T4 are preceded by non-stages n2, n4. The output A1 is the memory S1 fed back via the line 5 to the non-stage n4 and thus affects the memory 82. Its exit A2 is on line 6 on the or-not stage v, fed back and affects the memory S ,.

Dessen Ausgang ist über die Leitung 7 auf die Nicht-Stufe n2 rückgeführt und beeinflußt den Speicher S2, und dessen Ausgang A2 ist über die Leitung 8 auf die Oder-Nicht-Stufe v3 rückgeführt und beeinflußt den Speicher S.Its output is fed back via the line 7 to the non-stage n2 and influences the memory S2, and its output A2 is via the line 8 on the or-not stage v3 is fed back and influences the memory S.

Der Taktsignalgenerator TG2 ist in gleicher Weise ausgebildet. Für gleiche Bauelemente sind gleiche Bezugszeichen, jedoch mit einem Strich versehen, gewählt. The clock signal generator TG2 is designed in the same way. For the same components have the same reference numbers but are provided with a prime, chosen.

Das Zeitglied T kann aus einem nicht weiter dargestellten Kondensator bestehen, der über einen Widerstand an eine Spannungsquelle geschaltet ist. The timing element T can consist of a capacitor, not shown exist, which is connected to a voltage source via a resistor.

Dem Kondensator ist der Transistor der vorgeschalteten Oder-Nicht-Stufe v bzw. der Nicht-Stufe n parallel geschaltet. Der RC-Kombination ist ein weiterer Transistor als Nicht-Stufe N bzw. N' nachgeschaltet.The transistor of the upstream or-not stage is the capacitor v or the non-stage n connected in parallel. The RC combo is another Transistor connected downstream as non-stage N or N '.

Wird eine der Dioden der Oder-Nicht-Stufe v bzw. v' oder die Basis des Transistors der Nicht-Stufe n bzw. n' an negative Spannung gelegt (entspricht Signal L), so wird der Transistor der vorstehend genannten Oder-Nicht-Stufe bzw. der Transistor der vorstehend genannten Nicht-Stufe leitend. Der Kondensator des Zeitgliedes T wird praktisch kurzgeschlossen. An der Basis des Transistors der den Zeitgliedern T nachgeschalteten Nicht-Stufe N bzw. N' liegt damit positive oder Nullspannung (entspricht Signal 0). Am Ausgang der Nicht-Stufe N bzw. N' tritt damit das Signal L auf. Liegt also an der Oder-Nicht-Stufe v bzw. an der Nicht-Stufe n das Signal L, so tritt dieses praktisch unverzögert am Ausgang der jeweiligen Nicht-Stufe N bzw. N' auf. Liegt an der Oder-Nicht-Stufe v bzw. an der Nicht-Stufe n jedoch ein Signal 0, so wird der Transistor der Oder-Nicht-Stufe v bzw. der Nicht-Stufe n gesperrt. Der Kondensator des Zeitgliedes kann sich damit mit der Zeitkonstante RC aufladen, und um die gleiche Zeitkonstante verzögert tritt am Ausgang der Nicht-Stufe N bzw. N' das Signal 0 auf.Becomes one of the diodes of the or-not stage v or v 'or the base of the transistor of the non-stage n or n 'applied to negative voltage (corresponds to Signal L), the transistor of the above-mentioned or-not stage or the transistor of the aforementioned non-stage conductive. The capacitor of the Timing element T is practically short-circuited. At the base of the transistor of the den Timers T downstream non-stage N or N 'is thus positive or Zero voltage (corresponds to signal 0). At the exit of the non-stage N or N 'occurs the signal L on. So it is due to the or-not level v or the non-level n the signal L, this occurs practically without delay at the output of the respective non-stage N and N 'respectively. However, it is due to the or-not level v or to the non-level n a signal 0, the transistor of the or-not stage v or the non-stage n blocked. The capacitor of the timing element can thus with the time constant RC charging, and delayed by the same time constant occurs at the output of the non-stage N or N 'the signal 0 on.

Wie ersichtlich, werden die Oder-Nicht-Stufen v1, v3 bzw, v'1, v'3 außer von den rückgeführten Ausgangssignalen A2, A2 bzw. B2, B2 der Speicher S2 bzw. S'2 von den Eingangssignalen A, A bzw. B, B angesteuert. As can be seen, the or-not stages v1, v3 or, v'1, v'3 apart from the fed back output signals A2, A2 or B2, B2, the memory S2 or S'2 controlled by the input signals A, A and B, B, respectively.

Den Ausgängen der Taktsignalgeneratoren TG1, TAG 2 sind zwei Und-Oder-Nicht-Nicht-Stufen AB1, AB2 nachgeschaltet, die zur Ausblendung bestimmter Teile der Ausgangssignale der Taktsignalgeneratoren TG1, TAG 2 dienen, wodurch entweder am Ausgang L' oder am Ausgang R' der Stufen AB1, AB2 Signale in Abhängigkeit von der relativen Vor- oder Nacheilung der Eingangssignale A, B auftreten. The outputs of the clock signal generators TG1, TAG 2 are two and-or-not-not stages AB1, AB2 connected downstream to mask certain parts of the output signals the clock signal generators TG1, TAG 2 are used, whereby either at the output L 'or at the output R 'of the stages AB1, AB2 signals depending on the relative or lag of the input signals A, B occur.

Nachstehend wird die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung an Hand des Signaldiagramms nach der F i g. 2 näher erläutert. The mode of operation of the circuit arrangement according to the invention is described below on the basis of the signal diagram according to FIG. 2 explained in more detail.

Im Signaldiagramm sind mit A, X die Eingangssignale für den Taktsignalgenerator TAG 1 und mit B, B die Eingangssignale für den Taktsignalgenerator TG2 nach der Fig. 1 bezeichnet. Mit Ap t und A2, 2 sind die Ausgangssignale des Taktsignalgenerators TAG 1 bezeichnet. Mit Bj, t und B2, B2 sind die Ausgangssignale des Taktsignalgenerators TAG 2 bezeichnet. Die Ausgangssignale der Ausblendschaltungen AB 1, AB 2 nach der F i g. 1 sind im Signaldiagramm nach der F i g. 2 mit R' und L' bezeichnet. In the signal diagram, A, X are the input signals for the clock signal generator DAY 1 and with B, B the input signals for the clock signal generator TG2 according to FIG. 1 referred to. With Ap t and A2, 2 are the output signals of the clock signal generator DAY 1 designated. With Bj, t and B2, B2 are the output signals of the clock signal generator DAY 2 designated. The output signals of the masking circuits AB 1, AB 2 after F i g. 1 are in the signal diagram according to FIG. 2 denoted by R 'and L'.

Wie dem Signaldiagramm weiter zu entnehmen ist, können die Signale den Schaltzustand 0 oder L annehmen. As can be seen from the signal diagram, the signals assume the switching state 0 or L.

Die beispielsweise von nicht weiter dargestellten Impulsgebern erzeugten Eingangssignale A, X und B, B haben eine gegenseitige Phasenverschiebung von 900. Wie dem Signaldiagramm zu entnehmen ist, treten beispeilsweise die Eingangssignale A, A im Teil RL des Signaldiagramms gegenüber iden Signalen B, B voreilend auf, während sie im Teil LL des Signaldiagramms nacheilend auftreten. For example, generated by pulse generators not shown Input signals A, X and B, B have a mutual phase shift of 900. As can be seen from the signal diagram, the input signals occur, for example A, A in part RL of the signal diagram with respect to the signals B, B leading to, while they occur lagging in part LL of the signal diagram.

Der Teil RL möge beispielsweise einem Rechtslauf der beiden Impulsgeber zugeordnet sein und der Teil LL einem Linkslauf derselben. The part RL may, for example, a clockwise rotation of the two pulse generators be assigned and the part LL a counterclockwise rotation of the same.

Mit T1 bis T4 sind die Zeitverzögerungen der entsprechenden Glieder des Taktsignalgenerator TG1 angedeutet, und mit T'1 bis T'4 sind die Zeitverzögerungen der entsprechenden Zeitglieder des Taktsignalgenerators TAG 2 angedeutet. Wie ersichtlich, tritt dadurch das Ausgangssignal A1 um die Zeit T, verzögert gegenüber dem Eingangssignal A auf. Das Ausgangssignal A2 des Taktsignalgenerators TAG 1 tritt um die Zeit T2 verzögert gegenüber dem Ausgangssignal A1 auf. With T1 to T4 are the time delays of the corresponding elements of the clock signal generator TG1, and with T'1 to T'4 are the time delays the corresponding timing elements of the clock signal generator TAG 2 indicated. As can be seen the output signal A1 occurs by the time T, delayed compared to the input signal A on. The output signal A2 of the clock signal generator TAG 1 occurs at time T2 delayed compared to the output signal A1.

Durch das Vorhandensein des Signals entsprechend L wird das Signal A, so lange gehalten, bis das Signal A entsprechend 0 wird. Das Ausgangssignal A1 verschwindet dann um die Zeit T3 verzögert gegenüber dem Eingangssignal A, und das Ausgangssignal A2 des Taktsignalgenerators TAG 1 verschwindet um die Zeit T4 verzögert gegenüber dem Ausgangssignal Aj. The presence of the signal corresponding to L makes the signal A, held until the signal A becomes 0 accordingly. The output signal A1 then disappears delayed by the time T3 compared to the input signal A, and that Output signal A2 of clock signal generator TAG 1 disappears after a delay of time T4 compared to the output signal Aj.

Die gleichen Verhältnisse bestehen für das Eingangssignal B und die Ausgangssignale Bj, B2 des Taktsignalgenerators TG2, wie dem Signaldiagramm zu entnehmen ist. The same conditions exist for the input signal B and the Output signals Bj, B2 of the clock signal generator TG2, as can be seen in the signal diagram is.

Die Ausgangssignale beider Taktsignalgeneratoren TG1, TAG 2 und die entsprechend negierten Ausgangssignale sind zur Erzeugung der richtungsabhängig auftretenden Signalfolgen R' und L' herangezogen. Die Richtungssignale der Folge R' werden mittels der Ausblendschaltung AB 2 nach der F i g. 1 erzeugt, die aus Und-Stufen &9 bis &12 besteht, denen eine Oder-Nicht-Nicht-Stufe v5 nachgeschaltet ist. The output signals of both clock signal generators TG1, TAG 2 and the accordingly negated output signals are direction-dependent for generating the occurring signal sequences R 'and L' are used. The direction signals of the sequence R 'are by means of the masking circuit AB 2 according to FIG. 1 generated from And levels & 9 to & 12 exist, followed by an or-not-not level v5 is.

Die Ausgänge der Taktsignalgeneratoren TG 1, TG2 sind zwecks Erzeugung der Signale der Folge R' mit den Eingängen dieser Und-Stufen wie folgt verknüpft: R'= (A1 & #2 & #2) # (B1 & #2 & A2) # (#a & A2 & B2) # (#1 & B2 & -) . The outputs of the clock signal generators TG 1, TG2 are for the purpose of generation of the signals of the sequence R 'are linked with the inputs of these AND stages as follows: R '= (A1 &# 2 &# 2) # (B1 &# 2 & A2) # (#a & A2 & B2) # (# 1 & B2 & -).

Die richtungsabhängigen Signale der Folge L' werden mittels der Ausblendschaltung AB 1 nach der F i g. 1 erzeugt, die ebenfalls aus Und-Stufen &5 bis &8 besteht, die eine Oder-Nicht-Nicht-Stufe v4 an- steuern. Die Ausgänge der Taktsignalgeneratoren TG1, TAG 2 sind zwecks Erzeugung der Signale der Folge L' mit den Eingängen dieser Und-Stufen in folgender Weise verknüpft: L'= (A1 & #2 & B2) # (B1 & #2 & #2) # (#1 & A2 & #2) # (#1 & B2 & A2). The direction-dependent signals of the sequence L 'are switched off by means of the masking circuit AB 1 according to FIG. 1 generated, which also consists of AND levels & 5 to & 8, the one or-not-not level v4 an- steer. The outputs of the clock signal generators TG1, TAG 2 are for the purpose of generating the signals of the sequence L 'with the inputs of this AND levels linked in the following way: L '= (A1 &# 2 & B2) # (B1 &# 2 &# 2) # (# 1 & A2 &# 2) # (# 1 & B2 & A2).

Im Signaldiagramm nach der Fig. 2 sind die her angezogenen Ausgangssignale der beiden Taktsignalgeneratoren für die Erzeugung der richtungsabhängigen Signale durch Kreuze bezeichnet. Grundsätzlich sind für die Erzeugung der richtungsabhängigen Signale stets zwei Signale ein und desselben Taktsignalgenerators und ein Signal des anderen Taktsignalgenerators herangezogen. Die Unterscheidung Voreilung bzw. Nacheilung bei den Eingangssignalen A, B erfolgt durch das jeweils herangezogene eine Signal, welches bei Vor- und Nacheilung unterschiedliche Valenz hat. In the signal diagram according to FIG. 2, the output signals used are shown of the two clock signal generators for generating the direction-dependent signals indicated by crosses. Basically, for the generation of the direction-dependent Signals always two signals from one and the same clock signal generator and one signal the other clock signal generator is used. The distinction between advance and The input signals A, B lag behind through the respectively used a signal which has a different valence when it is ahead and behind.

Die Signale der Signalfolgen R' und L' können beispielsweise zur Ansteuerung eines Vorwärts-Rückwärts-Zählers venvendet werden. Treten die Signale der Signalfolge R' auf, so zählt der Zähler beispielsweise rückwärts, und treten die Signale der Signalfolge L' auf, so zählt der Zähler vorwärts. The signals of the signal sequences R 'and L' can be used, for example Control of an up-down counter can be used. Kick the signals of the signal sequence R ', the counter counts down, for example, and steps the signals of the signal sequence L 'on, the counter counts up.

Die erfindungsgemäße Anordnung kann auch bei bekannten statischen Zählern (deutsche Auslegeschrift 1205147) verwendet werden. Diese Zähler werden durch Zähler und Zählhilfssignale angesteuert, die gegeneinander lückend auftreten. Um entsprechende Signalfolgen zu erzielen, werden die Ausblendschaltungen nach der Fig. 1 so abgewandelt, daß bei den genannten Schaltfunktionen nur jeweils der erste und dritte sowie der zweite und vierte Klammerausdruck disjunktiv verknüpft werden, Insgesamt ergeben sich dann vier Signalfolgen, und zwar zwei für R', deren Signale gegeneinander lücken, und zwei für L', deren Signale ebenfalls gegeneinander lücken. The arrangement according to the invention can also be used with known static Counters (German Auslegeschrift 1205147) can be used. These counters are controlled by counters and auxiliary counting signals, which occur with gaps in relation to one another. In order to achieve appropriate signal sequences, the masking circuits are after Fig. 1 modified so that in each of the switching functions mentioned only the first and the third as well as the second and fourth bracketed expressions are disjunctive, A total of four signal sequences then result, namely two for R ', their signals gap against each other, and two for L ', whose signals also gap against each other.

Erfordert der Zähler zur Vorwärts- und Rückwärtszählung nur je ein Signal, so werden die logischen Schaltungen AB 1, AB2 so abgewandelt, daß jede nur ein einziges Signal ausgibt. The counter only requires one for upward and downward counting Signal, the logic circuits AB 1, AB2 are modified so that each only outputs a single signal.

Die Taktsignalgeneratoren nach der Fig. 1 können auch abweichend ausgebildet sein. Die Fig. 3 zeigt ein Ausführungsbeispiel eines ebenfalls verwendbaren Taktsignalgenerators, dessen SpeicherSt, 82 von Oder-Nicht-Stufen Gebrauch macht. Nach den Ausführungen zum Aufbau und zur Wirkungsweise der Taktsignalgeneratoren nach der F i g. 1 dürfte der Aufbau und die Wirkungsweise des Taktsignalgenerators nach der F i g. 3 ohne weiteres verständlich sein. The clock signal generators according to FIG. 1 can also differ be trained. Fig. 3 shows an embodiment of a likewise usable Clock signal generator whose memory St, 82 makes use of or-not stages. According to the explanations on the structure and mode of operation of the clock signal generators according to FIG. 1 should be the structure and mode of operation of the clock signal generator according to FIG. 3 can be easily understood.

Claims (4)

Patentansprüche: 1. Verfahren zur Erzeugung einer Richtungs-Signalfolge aus zwei gegeneinander phasenverschobenen Impulssignalfolgen und deren Komplementsignalfolgen mittels statischer elektronischer Untersetzerstufen, d a durch g e k e n n -zeichnet, daß aus den signalen der einen Folge (A, #) zeitlich versetzte signale (A1, #1) abgeleitet werden, aus denen wiederum zeitlich versetzte Signale (A2, #2) abgeleitet werden, und daß aus den Signalen der anderen Folge (B, #) zeitlich versetzte Signale (B"X,) abgeleitet werden, aus denen ebenfalls zeitlich versetzte Signale (B2, B2) abgeleitet werden, und daß die der Vor-und Nacheilung zugeordneten Signale (R', L') aus zwei von einer Folge (A, # oder B, #) abgeleiteten Signalen (A1, #1, A2, #2 bzw. Bl, #1, B2, B2) und einem aus der anderen Folge (B, B oder A, #) abgeleiteten Signal abgeleitet werden. Claims: 1. Method for generating a direction signal sequence from two mutually phase-shifted pulse signal sequences and their complement signal sequences by means of static electronic reduction stages, d a marked by g e k e n n, that from the signals of one sequence (A, #) time-shifted signals (A1, # 1) are derived, from which in turn time-shifted signals (A2, # 2) are derived and that from the signals of the other sequence (B, #) time-shifted signals (B "X,) are derived from which also time-shifted signals (B2, B2) and that the signals (R ', L ') from two signals derived from a sequence (A, # or B, #) (A1, # 1, A2, # 2 or Bl, # 1, B2, B2) and one derived from the other sequence (B, B or A, #) Signal can be derived. 2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß jede Signalfolge (A, B) einen an sich bekannten Taktsignalgenerator (TGl, TG2) ansteuert und daß die Ausgänge der beiden Taktsignalgeneratoren an die Eingänge zweier derart ausgebildeter Matrizen (AB 1, AB2) geführt sind daß entsprechend der relativen Lage der Signale der beiden Signalfolgen (vor- oder nacheilend) nur an dem Ausgang einer Matrix Signale auf treten. 2. Circuit arrangement for performing the method according to claim 1, characterized in that each signal sequence (A, B) has a clock signal generator known per se (TGl, TG2) controls and that the outputs of the two clock signal generators to the Inputs of two matrices designed in this way (AB 1, AB2) are guided accordingly the relative position of the signals of the two signal sequences (leading or lagging) only signals occur at the output of a matrix. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Matrizen folgende logische Schaltfunktionen haben: R'= (A1 & #2 & #20 # (B1 & #2 & A2) # (#1 & A2 & B2) # (#1 & B2 & #2). 3. Circuit arrangement according to claim 2, characterized in that the matrices have the following logic switching functions: R '= (A1 &# 2 &# 20 # (B1 &# 2 & A2) # (# 1 & A2 & B2) # (# 1 & B2 &# 2). L' = (A1 & #2 & B2) # (B1 & #2 & #2) # (#1 & A2 & #2) # (#1 & B2 & A2), wobei A1,#1, Bl, B1 die die Matrizen ansteuernden Signale der Taktsignalgeneratoren und R' und L' die Ausgangssignale der Matrizen sind.L '= (A1 &# 2 & B2) # (B1 &# 2 &# 2) # (# 1 & A2 &# 2) # (# 1 & B2 & A2), where A1, # 1, Bl, B1 are the ones controlling the matrices Signals of the clock signal generators and R 'and L' the output signals of the matrices are. 4. Schaltungsanordnung nach Anspruch 2, da durch gekennzeichnet, daß die Matrizen folgende logische Schaltfunktionen haben: R = (A1 & #2 & #1) #(B1 & #2 & A1) V (A1 & A2 & B1) V (#1 &B2 &X13 L'= (A1 & #2 & B1) # (B1 & #2 & #1) # (#1 & A2 & #1) # (#1 & B2 & A1) 4. Circuit arrangement according to claim 2, characterized in that that the matrices have the following logic switching functions: R = (A1 &# 2 &# 1) # (B1 &# 2 & A1) V (A1 & A2 & B1) V (# 1 & B2 & X13 L '= (A1 &# 2 & B1) # (B1 &# 2 &# 1) # (# 1 & A2 &# 1) # (# 1 & B2 & A1)