DE1288125B - Voltage-frequency converter - Google Patents

Description

1 21 2

Die Erfindung betrifft einen Spannungs-Frequenz- oder Spannungs-Zeit-Wandlung zu schaffen. Insbe-Wandler mit einem Verstärker, dem das Eingangs- sondere soll durch die Erfindung ein Spannungssignal zugeführt wird, einem an den Ausgang des Ver- Frequenz-Umsetzer geschaffen werden, der allein für stärkers angeschlossenen, das Ausgangssignal liefernden sich oder in Verbindung mit einem Zähler als digitaler spannungsgesteuerten Oszillator und einer Stabili- 5 Spannungsmesser Verwendung finden kann,
sierungsschaltung, die eine mittels einer Schaltan- Die vorstehend genannten Aufgaben finden schon in Ordnung in Abhängigkeit von der Frequenz des Aus- gewisser Weise eine Lösung durch einen älteren Vorgangssignals getastete Referenzspannungsquelle zur schlag für die Ausbildung eines Spannungs-Frequenz-Erzeugung eines Steuersignals enthält. Wandlers, der, wie oben ausgeführt, einen Verstärker, Spannungs-Frequenz-Wandler umfassen allgemein io dem das Eingangssignal zugeführt wird, einen an den Schaltungen, · die in der Lage sind, eine Eingangs- Ausgang des Verstärkers angeschlossenen, das Ausspannung, beispielsweise eine Gleichspannung, zu gangssignal liefernden spannungsgesteuerten Oszillator empfangen und eine solche Eingangsspannung in eine und eine Stabilisierungsschaltung umfaßt, die eine zeitlich, veränderliche" Spannung umzusetzen, deren mittels einer Schaltanordnung in Abhängigkeit von Frequenz proportional oder umgekehrt proportional 15 der Frequenz des Ausgangssignals getastete Referenzzur Größe der Eingangsspannung ist. Die zuletzt spannungsquelle zur Erzeugung eines Steuersignals genannten Wandler ,könnten auch als Spannungs- enthält. Bei der vorgeschlagenen Anordnung ist eine Zeit-Wandler bezeichnet werden, weil ihr Ausgangs- Korrektionsschaltung vorgesehen, die einen Integrator signal einer Frequenz reziprok, d. h. 1// proportional aufweist, der in Abhängigkeit von der Frequenz des ist und 1// die Dimension einer Zeit aufweist. ao Ausgangssignals an Masse gelegt wird. Als Eingangs-Schaltungen dieser allgemeinen Art machen häufig signal wird dem Integrator das umzuwandelnde Einvon Kondensatoren als Teil der Wandlerschaltung gangssignal zugeführt, während das Steuersignal un- oder in Steuerschleifen Gebrauch, die einen Teil von mittelbar an den spannungsgesteuerten Verstärker Steuerschaltungen zur Steuerung des Wandlers bilden. angelegt wird. Dieser Vorschlag führt zwar zu einer Solche Schaltungen sind für viele Zwecke ausreichend, 25 sehr guten Charakteristik des Spannungs-Frequenzinsbesondere wenn Kondensatoren hoher Stabilität Wandlers, jedoch ist sein Aufbau noch relativ komplibenutzt werden. Zuweilen kann jedoch eine Drift der ziert.The invention relates to creating a voltage-frequency or voltage-time conversion. In particular converter with an amplifier, to which the input special is to be supplied with a voltage signal by the invention, a frequency converter to be created at the output of the frequency converter, which is connected solely for amplifiers, delivering the output signal or in conjunction with a counter can be used as a digital voltage-controlled oscillator and a stabilizing 5 voltmeter,
The above-mentioned tasks are already in order, depending on the frequency of the certain way, a solution by means of an older process signal gated reference voltage source for the formation of a voltage-frequency generation of a control signal. Converter, which, as stated above, is an amplifier, voltage-frequency converters generally comprise io to which the input signal is fed, one connected to the circuits that are able to connect an input-output of the amplifier, the voltage-frequency converter, for example a DC voltage, to receive the voltage-controlled oscillator supplying the output signal, and includes such an input voltage in a stabilizing circuit which converts a time-variable voltage whose reference to the magnitude of the input voltage is gated by means of a switching arrangement as a function of frequency proportional or inversely proportional to the frequency of the output signal The last voltage source for generating a control signal, called converter, could also contain voltage. In the proposed arrangement, a time converter is called because its output correction circuit is provided, which reciprocates an integrator signal of a frequency ie 1 // has proportional which is dependent on the frequency of the and 1 // has the dimension of a time. ao output signal is connected to ground. When input circuits of this general type make signal, the integrator is often supplied with the input signal to be converted by capacitors as part of the converter circuit, while the control signal is used or in control loops that form part of control circuits for controlling the converter indirectly connected to the voltage-controlled amplifier. is created. This proposal leads to such circuits are sufficient for many purposes, 25 very good characteristics of the voltage-frequency, especially when capacitors of high stability converter, but its structure is still relatively fully used. At times, however, there can be a drift that graces.

Kondensatoren dem Einhalten einer sehr genauen Demgegenüber wird durch die Erfindung ein Span-Wandlungscharakteristik entgegenwirken. nungs-Frequenz-Wandler geschaffen, der sich nicht Bei einer anderen Art von Analog-Digital-Um- 30 nur durch eine sehr gute Linearität, sondern auch durch setzern wird das Ausgangssignal eines digitalen einen sehr einfachen Aufbau auszeichnet. Die Erfin-Zählers umgewandelt und dem einen Eingang eines dung besteht darin, daß, abweichend von dem älteren Komparators zugeführt, dessen anderer Eingang die Vorschlag, die Stabilisierungsschaltung eine vom Ausumzusetzende Spannung empfängt. Wenn zwischen gang des spannungsgesteuerten Oszillators auf den den zu vergleichenden Eingangsspannungen keine 35 Eingang des Verstärkers zurückgeführte Rückkopp-Ubereinstimmung besteht, läuft der digitale Zähler in lungsschleife bildet und die Referenzspannungsquelle einer bestimmten Richtung weiter, bis sein umge- intermittierend mit dem Eingang des Verstärkers gewandeltes Ausgangssignal am Komparator mit der koppelt wird, so daß dem Verstärker außer dem Ein-Eingangsspannung übereinstimmt, in welchem Augen- gangssignal eine von dem Tastverhältnis der Referenzblick die vom Zähler angezeigte Zahl die Eingangs- 40 spannung abhängige mittlere Gleichspannung zugespannung darstellt. Bei anderen bekannten Ausfüh- führt wird.Capacitors maintaining a very precise contrast, the invention provides a span conversion characteristic counteract. voltage-frequency converter created, which is not only by a very good linearity, but also by a different type of analog-digital conversion converters, the output signal of a digital one is characterized by a very simple structure. The inventor counter converted and one input of a manure is that, unlike the older one Comparator supplied, the other input of which is the suggestion, the stabilization circuit one from Ausumetzende Receives tension. If between gear of the voltage controlled oscillator to the the input voltages to be compared are not fed back to the input of the amplifier exists, the digital counter runs in a loop and forms the reference voltage source in a certain direction until its converted intermittently with the input of the amplifier Output signal at the comparator with which is coupled, so that the amplifier except for the input voltage the eye signal in which one of the pulse duty factor of the reference gaze corresponds the number displayed by the counter the input voltage-dependent mean DC voltage applied represents. In other known designs.

rungsformen wird ein summierender Integrator be- Bei einer bevorzugten Ausführungsform der Ernutzt, der von einer Eingangsspannung gesteuert wird findung umfaßt die mit dem spannungsgesteuerten und seinerseits einen Impulsgenerator steuert. Der Oszillator verbundene Schaltanordnung einen von Ausgang des Impulsgenerators wird dann in negativem 45 dem Oszillator gesteuerten Generator, der veränder-Sinne auf den summierenden Integrator rückgekoppelt. liehe Taktsignale mit von der Frequenz des Oszillators Der Gebrauch eines Systems mit geschlossener Schleife abhängiger Dauer erzeugt, und einen Generator, der bei solchen Anordnungen bietet einige Vorteile im Taktsignale bestimmter, unveränderlicher Dauer erHinblick auf die Linearität. In diesem Falle erfordert zeugt, und es werden diese beiden Taktsignale zur die direkte Zuführung der Eingangsspannung zum 50 Steuerung der Ankopplung der Referenzspannungs-Integrator, daß die Folge der Integrationszyklen der quelle verwendet.In a preferred embodiment of the which is controlled by an input voltage includes the invention with the voltage controlled and in turn controls a pulse generator. The circuitry connected to the oscillator is one of The output of the pulse generator is then in negative 45 the oscillator-controlled generator, the variable-sense fed back to the summing integrator. borrowed clock signals with the frequency of the oscillator The use of a closed loop system generates dependent duration, and a generator that generates in such arrangements there is some advantage in the clock signals of a certain, invariable duration on linearity. In this case it requires generates, and these two clock signals are used for the the direct supply of the input voltage to the 50 control of the coupling of the reference voltage integrator, that the sequence of integration cycles used by the source.

Größe der Eingangsspannung proportional ist. Die Weitere Einzelheiten und Ausgestaltungen sowieSize of the input voltage is proportional. The further details and configurations as well

Integrationszyklen werden durch die Verwendung von Vorteile der Erfindung sind der folgenden Beschrei-Integration cycles are achieved through the use of advantages of the invention are the following descrip-

Impulsen bestimmt, die jedesmal eine konstante be- bung zu entnehmen, in der die Erfindung an Hand derDetermined impulses, each time to take a constant exercise, in which the invention on the basis of the

stimmte Fläche haben, wenn die ihnen zugeführte 55 in der Zeichnung dargestellten AusführungsbeispieleHave the correct area if the exemplary embodiments supplied to them 55 shown in the drawing

Integratorspannung einen bestimmten Wert erreicht. näher beschrieben und erläutert wird. Es zeigtIntegrator voltage has reached a certain value. is described and explained in more detail. It shows

Da die Impulse eine festgelegte bestimmte Energie F i g. 1 ein Blockdiagramm einer AusführungsformSince the impulses have a fixed specific energy F i g. 1 is a block diagram of an embodiment

aufweisen, ist die Impulsfrequenz bei der Umsetzung der Erfindung,have, is the pulse frequency in the implementation of the invention,

durch die Größe der Eingangsspannung bestimmt. F i g. 2 ein Diagramm zur Veranschaulichung derdetermined by the size of the input voltage. F i g. 2 is a diagram to illustrate the

Demgegenüber liegt der Erfindung die Aufgabe 60 idealisierten Rückkopplungsspannungen bei demIn contrast, the invention has the object 60 of idealized feedback voltages

zugrunde, einen Spannungs-Frequenz-Wandler zu Wandler nach F i g. 1,based on a voltage-frequency converter to converter according to FIG. 1,

schaffen, der sich durch einen besonders einfachen F i g. 3 eine Abwandlung der bei dem Wandlercreate, which is characterized by a particularly simple Fig. 3 a modification of the converter

Aufbau und hohe Genauigkeit auszeichnet. Insbeson- nach F i g. 1 verwendeten Schaltung zur ErzeugungConstruction and high accuracy. In particular according to FIG. 1 circuit used to generate

dere soll der erfindungsgemäße Wandler relativ un- von Referenzspannungen,which the converter according to the invention should be relatively un- of reference voltages,

empfindlich gegen eine Änderung der elektrischen 65 F i g. 4 eine weitere Abwandlung der Schaltung nachsensitive to a change in electrical 65 F i g. 4 shows another modification of the circuit according to FIG

Eigenschaften seiner Bestandteile sein. Ein besonderes F i g. 1, bei der der Verstärker der Schaltung nachProperties of its constituent parts. A special fig. 1, in which the amplifier according to the circuit

Anliegen der Erfindung ist es, eine verbesserte Vor- Fig. lduich einen integrierenden FunktionsverstärkerThe aim of the invention is to provide an improved embodiment of an integrating function amplifier

richtung für lineare Spannungs-Frequenz-Wandlung ersetzt ist, unddirection for linear voltage-frequency conversion is replaced, and

F i g. 5 eine Abwandlung der Schaltungsanordnung nach F i g. 4 mit einer unterschiedlichen Schaltung, die zur Zuführung einer Referenzspannung zum Eingang des Funktionsverstärkers dient.F i g. 5 shows a modification of the circuit arrangement according to FIG. 4 with a different circuit, which is used to supply a reference voltage to the input of the function amplifier.

F i g. 1 veranschaulicht einen digitalen Spannungsmesser, der von einem spannungsgesteuerten Oszillator VCO Gebrauch macht, um die Eingängsspannung in eine Ausgangsspannung umzuwandeln, die eine von der Größe der Eingangsspannung abhängige Frequenz hat. Die Eingangsschaltung für den spannungsgesteuerten Oszillator bildet ein in seiner Gesamtheit mit A1 bezeichneter Verstärker, der von einem im Eingang angeordneten Unterbrecher stabilisiert ist und mehrere Eingangsklemmen TEl, TEl und TEZ aufweist. An der Klemme TEl liegt die zu messende Eingangsspannung an, die von einer Eingangsspannungsquelle / geliefert wird, während der Ausgang eines potentialfreien Treibers FC für den Unterbrecher mit den Eingangsklemmen TE2 und TE3 verbunden ist. Eine Schaltung, die als Verstärker A1 geeignet ist, kann ohne Rückkopplung eine Verstärkung von 100 db oder mehr haben, je nachdem, welche Genauigkeit, Linearität und sonstige Betriebseigenschaften gewünscht werden. Der Ausgang des Verstärkers A1 ist mit der Eingangsklemme TEZ durch eine Rückkopplungsschleife verbunden, die den potentiometrischen Verstärker vervollständigt.F i g. 1 illustrates a digital voltmeter which makes use of a voltage controlled oscillator VCO to convert the input voltage into an output voltage which has a frequency which is dependent on the magnitude of the input voltage. The input circuit for the voltage-controlled oscillator forms an amplifier designated in its entirety by A 1, which is stabilized by an interrupter arranged in the input and has several input terminals TE1, TE1 and TEZ . The input voltage to be measured, which is supplied by an input voltage source / is applied to the terminal TE1, while the output of a potential-free driver FC for the interrupter is connected to the input terminals TE2 and TE3. A circuit which is suitable as amplifier A 1 can have a gain of 100 db or more without feedback, depending on the accuracy, linearity and other operating characteristics that are desired. The output of the amplifier A 1 is connected to the input terminal TEZ by a feedback loop which completes the potentiometric amplifier.

Die Ausgangssignale des spannungsgesteuerten Oszillators VCO erscheinen an den Ausgangsklemmen TEl und TE8. Die Ausgangsklemme TE8 kann mit einem beliebigen geeigneten Digitalzähler DC verbunden sein, der in der Lage ist, das Ausgangssignal des Oszillators unter der Steuerung von Taktschaltungen aufzunehmen, die mit einem Festfrequenzoszillator, beispielsweise einem Quarzoszillator XO, verbunden sind und von diesem Oszillator gesteuert werden. Der Digitalrechner erzeugt eine quantisierte Anzeige der Größe und des Vorzeichens der Eingangsspannung. Um elektrische Eingangssignale verarbeiten zu können, die über den Arbeitsbereich des Digitalrechners oder des Eingangsverstärkers A1 hinausgehen, kann ein Bereichsumschalter vorgesehen werden, der zwischen dem digitalen Zähler DC und einem in der Eingangsspannungsquelle / vorgesehenen, nicht näher dargestellten Spannungsteilernetzwerk angeordnet ist, um die dem Verstärker A1 zugeführte Eingangsspannung in den geeigneten Bereich zu bringen. The output signals of the voltage-controlled oscillator VCO appear at the output terminals TE1 and TE8. The output terminal TE8 can be connected to any suitable digital counter DC which is able to receive the output signal of the oscillator under the control of clock circuits which are connected to a fixed frequency oscillator, for example a crystal oscillator XO, and are controlled by this oscillator. The digital computer generates a quantized display of the magnitude and sign of the input voltage. In order to be able to process electrical input signals that go beyond the working range of the digital computer or the input amplifier A1 , a range switch can be provided, which is arranged between the digital counter DC and a voltage divider network (not shown) provided in the input voltage source, around which the amplifier Bring the input voltage supplied to A 1 into the appropriate range.

Im Eingang des Verstärkers A1 ist ein Unterbrecher-Transistor Ql dargestellt, dessen Emitter über die Eingangsklemme TEl am Ausgangssignal der Spannungsquelle / anliegt. Die Basis und der Kollektor dieses Transistors sind an den Klemmen TE2 und TE7> mit dem Ausgang des potentialfreien Unterbrecher-Treibers FC verbunden. Der Emitterkreis des Transistors ist, wie aus der Zeichnung ersichtlich, über einen Kondensator mit dem Eingang des Verstärkers verbunden. An interrupter transistor Ql is shown at the input of the amplifier A1 , the emitter of which is connected to the output signal of the voltage source / via the input terminal TEl. The base and the collector of this transistor are connected to the terminals TE2 and TE7> with the output of the potential-free interrupter driver FC . As can be seen from the drawing, the emitter circuit of the transistor is connected to the input of the amplifier via a capacitor.

Bei der in F i g. 1 dargestellten Anordnung ist der Ausgang einer Rückkopplungsschaltung, die ihr Eingangssignal von der Klemme TEl des spannungsgesteuerten Oszillators empfängt, mit dem Kollektor des Unterbrecher-Transistors Ql verbunden, um den Umsetzer weiterzusteuern. Diese Rückkopplungsschaltung umfaßt eine Frequenzteilerschaltung FDC, die von dem Ausgangssignal des spannungsgesteuerten Oszillators beaufschlagt wird, einen Treiber SD für eine Schaltanordnung RSC, die Schalttransistoren SWl und SWl enthält, einen Filter F und einen Widerstand Rl, der mit dem Kollektor des Unterbrecher-Transistors Ql verbunden ist. Wie dargestellt, sind die Schalttransistoren SWl und S Wl vom Typ npn und haben gemeinsame Emitterkreise, die an eine Klemme El angeschlossen sind, welche die Ausgangsklemme der Schaltanordnung RSC bildet. Die Kollektoren der Schalttransistoren sind an die Ausgänge entsprechender Verstärker A 21 und A 22 angeschlossen, die zur Erzeugung einer positiven und einer negativen Bezugsspannung dienen, welche Bezugsspannungen mit Hilfe der Schaltanordnung RSC an den Eingang TEZ des Verstärkers A1 gelegt werden können. Statt der dargestellten Referenzspannungsquellen könnte auch jede geeignete Gleichspannungsquelle hoher Konstanz verwendet werden. Wenn bei der beschriebenen Schaltung der Schalttransistor SWl leitend ist, wird eine positive Referenzspannung (-\-Ref) an die Klemme El angelegt. Wenn dagegen der Schalttransistor SWl leitend ist, liegt an der Klemme El eine negative Referenzspannung (—Ref) an.In the case of the in FIG. 1, the output of a feedback circuit, which receives its input signal from the terminal TEl of the voltage-controlled oscillator, is connected to the collector of the interrupter transistor Ql in order to further control the converter. This feedback circuit comprises a frequency divider circuit FDC, which is acted upon by the output signal of the voltage-controlled oscillator, a driver SD for a switching arrangement RSC, which contains switching transistors SWl and SWl , a filter F and a resistor Rl, which is connected to the collector of the interrupter transistor Ql is. As shown, the switching transistors SWl and S Wl of the type npn and have common emitter circuits which are connected to a terminal El , which forms the output terminal of the switching arrangement RSC . The collectors of the switching transistors are connected to the outputs of corresponding amplifiers A 21 and A 22, which are used to generate a positive and a negative reference voltage, which reference voltages can be applied to the input TEZ of the amplifier A1 with the aid of the switching arrangement RSC . Instead of the reference voltage sources shown, any suitable DC voltage source of high constancy could also be used. If the switching transistor SWl is conductive in the described circuit, a positive reference voltage (- \ - Ref) is applied to the terminal El . In contrast, when the switching transistor SWl is conducting, at terminal El to a negative reference voltage (-Ref).

Die Schalttransistoren SWl und SWl werden von dem Schaltertreiber SD gesteuert, der zwei Ausgänge Sl und 58 aufweist, die mit den Basen der entsprechenden Schalttransistoren verbunden sind und komplementäre Ausgangsspannungen erzeugen, die gemäß einer Ausführungsform der Erfindung zwischen positiven und negativen Potentialen zweier Spannungszustände an jeder der Ausgangsklemmen umschalten. Wenn die Klemme 57 sich auf dem höheren, positiven Potential ihrer beiden Spannungszustände befindet, wird der Basis des Schalttransistors SWl eine Durchschaltspannung zugeführt, die bewirkt, daß dieser Transistor leitet und einen Stromfluß von der positiven Referenzspannung zum Filter F und dann über den Rückkopplungswiderstand R1 zum Kollektor des Unterbrecher-Transistors Q1 ermöglicht. Zu der gleichen Zeit, zu der sich die Klemme Sl auf einem bestimmten positiven Potential befindet, liegt die Klemme SS auf einem bestimmten negativen Potential, und der Schalttransistor S Wl ist gesperrt. Wenn die Klemme 58 auf das höhere, positive Potential ihrer beiden möglichen Spannungszustände umschaltet, wird die Klemme 57 auf das untere, negative Potential ihrer beiden Spannungszustände umgeschaltet und sperrt dadurch den Schalttransistor SWl, während der Schalttransistor 5 Wl in den leitenden Zustand versetzt wird, so daß ein Strom von der negativen Referenzspannungsquelle über den Rückkopplungswiderstand Rl fließen kann.The switching transistors SWl and SWl are controlled by the switch driver SD , which has two outputs Sl and 58, which are connected to the bases of the corresponding switching transistors and generate complementary output voltages that, according to one embodiment of the invention, between positive and negative potentials of two voltage states at each of the Switch output terminals. When the terminal 57 is at the higher, positive potential of its two voltage states, the base of the switching transistor SWl is supplied with a switching voltage, which causes this transistor to conduct and a current flow from the positive reference voltage to the filter F and then via the feedback resistor R1 to Collector of the interrupter transistor Q1 allows. At the same time that the terminal Sl is at a certain positive potential, the terminal SS is at a certain negative potential, and the switching transistor S Wl is blocked. When the terminal 58 switches to the higher, positive potential of its two possible voltage states, the terminal 57 is switched to the lower, negative potential of its two voltage states and thereby blocks the switching transistor SWl, while the switching transistor 5 Wl is switched to the conductive state, see above that a current can flow from the negative reference voltage source via the feedback resistor Rl .

Die Steuerung des Schaltertreibers SD in der Rückkopplungsschaltung erfolgt mit Hilfe der Frequenzteilerschaltung FDC, die ihrerseits von dem Ausgangssignal des spannungsgesteuerten Oszillators VCO, das an der Ausgangsklemme TEl erscheint, und dem Ausgangssignal eines Festfrequenzoszillators gesteuert wird, der bei dem dargestellten Ausführungsbeispiel von dem Quarzoszillator XO gebildet wird. Das Ausgangssignal der Frequenzteilerschaltung FDC wird dem Schaltertreiber SD zugeführt und schaltet diesen Treiber zwischen seinen beiden stabilen Zuständen in Zeitintervallen um, deren Dauer von dem Verhältnis der Frequenz des spannungsgesteuerten Oszillators VCO zu der Frequenz des Quarzoszillators XO be-* stimmt ist. Bei dem dargestellten Ausführungsbeispiel der Erfindung erzeugt der Quarzoszillator feste Zeitintervalle, deren Dauer geringer ist als das kürzeste Zeitintervall, das von dem Ausgangssignal des span-The control of the switch driver SD in the feedback circuit takes place with the help of the frequency divider circuit FDC, which in turn is controlled by the output signal of the voltage-controlled oscillator VCO, which appears at the output terminal TEl , and the output signal of a fixed-frequency oscillator, which in the illustrated embodiment is formed by the crystal oscillator XO will. The output signal of the frequency divider circuit FDC is fed to the switch driver SD and switches this driver between its two stable states at time intervals, the duration of which is determined by the ratio of the frequency of the voltage-controlled oscillator VCO to the frequency of the crystal oscillator XO . In the illustrated embodiment of the invention, the crystal oscillator generates fixed time intervals, the duration of which is less than the shortest time interval that is derived from the output signal of the span-

nungsgesteuerten Oszillators VCO erzeugt wird, wenn dieser Oszillator auf seiner höchsten Frequenz arbeitet. Bei der dargestellten Ausführungsform der Erfindung bestimmt der Quarzoszillator weiterhin die Zeitdauer, während der;n der Schalttransistor SWl, der zur Zuführung des Stromes von der positiven Referenzspannung dient, leitend ist und dadurch die positive Bezugsspannungsquelle mit dem Kollektor des Transistors Ql verbindet. Infolgedessen bestimmt der spannungsgesteuerte Oszillator, dessen bestimmte Frequenz die Gesamtdauer des Zeitintervalls bestimmt, die Länge der Zeit, während deren der Schalttransistor SWl leitend ist und die negative Bezugsspannung mit dem Kollektor des Unterbrecher-Transistors Ql im Verstärker A1 verbindet.voltage controlled oscillator VCO is generated when this oscillator operates at its highest frequency. In the illustrated embodiment of the invention, the quartz oscillator also determines the period of time during which the switching transistor SWl, which is used to supply the current from the positive reference voltage, is conductive and thereby connects the positive reference voltage source to the collector of the transistor Ql . As a result, the voltage-controlled oscillator, the specific frequency of which determines the total duration of the time interval, determines the length of time during which the switching transistor SWl is conductive and connects the negative reference voltage to the collector of the interrupter transistor Ql in the amplifier A 1.

Infolgedessen wird dem Kollektor des Unterbrecher-Transistors Ql ein mittlerer Gleichstrom, der bei dem dargestellten Ausführungsbeispiel eine bestimmte positive oder negative Polarität hat, die von dem Verhältnis der festen Schaltdauer zu der veränderlichen Schaltdauer abhängt, über den Filter F und den Rückkopplungswiderstand R1 zugeführt, um dem Eingang des Verstärkers A1 eine Korrekturspannung oder einen Korrekturstrom von einer Größe und einem Sinn zuzuführen, wie es erforderlich ist, um die Ausgangsfrequenz des spannungsgesteuerten Oszillators genau auf den Wert zu bringen, der für die Eingangsspannung charakteristisch ist.As a result, an average direct current, which in the illustrated embodiment has a certain positive or negative polarity, which depends on the ratio of the fixed switching duration to the variable switching duration, is fed to the collector of the interrupter transistor Ql via the filter F and the feedback resistor R 1, in order to supply the input of the amplifier A 1 with a correction voltage or a correction current of a magnitude and meaning as is necessary to bring the output frequency of the voltage controlled oscillator exactly to the value which is characteristic of the input voltage.

Die besondere Weise, in der die Schaltfunktionen stattfinden, um dem Eingang des Verstärkers A1 in der beschriebenen Weise eine Rückkopplung zuzuführen, wird besser verständlich, wenn nähere Einzelheiten der Frequenzteilerschaltung und des Schaltertreibers betrachtet werden. Wie aus F i g. 1 ersichtlich, sind an den Ausgang des spannungsgesteuerten Oszillators VCO und des Quarzoszillators XO je ein Frequenzteiler FDl und FD 2 angeschlossen, die beide in Kaskade geschaltete Flip-Flops aufweisen können. Der Frequenzteiler FD 1 ist an den Quarzoszillator XO über ein UND-Gatter AG angeschlossen, bei dem es sich um einen getasteten Verstärker handeln kann. Der Steuereingang dieses Gatters ist mit einer Ausgangsklemme SS eines Treibers FSD verbunden. Der Zweck dieser Verbindung wird später noch erläutert. Wie bereits erwähnt, dient das Ausgangssignal des Quarzoszillators XO dazu, ein festes Zeitintervall zum Umschalten des Schaltertreibers SD zu schaffen, das kürzer ist als das kürzeste Zeitintervall, das von dem spannungsgesteuerten Oszi.litor VCO erzeugt wird, wenn dieser Oszillator mit seiner höchsten Frequenz arbeitet. Zu diesem Zweck sind die Frequenz des Quarzoszillators und die von dem Frequenzteiler FDI bewirkte Untersetzung so bemessen, daß an der Eingangsklemme 73 des Treibers FSD ein Schaltsignal erzeugt wird, das einen Schaltvorgang innerhalb des Schaltintervalls bewirkt, das durch das Ausgangssignal des Frequenzteilers FD1 bei der höchsten Frequenz des spannungsgesteuerten Oszillators VCO bestimmt ist, das der Klemme Kl des Treibers FSD zugeführt wird. Bei einer praktischen Ausführungsform der Erfindung kann der Treiber FSD ein üblicher transistorisierter Flip-Flop vom Typ J-K sein, der dadurch charakterisiert ist, daß der Flip-Flop von einem stabilen Zustand zum anderen umschaltet, wenn eine Eingangsspannung den entsprechenden 7- und X-Eingangsklemmen zugeführt wird. Die vorliegende Schaltung weist geringe Abwandlungen von der üblichen Art auf, denn es sind mit entsprechenden Eingangsklemmen 74 und Kl Freigabeschaltungen verbunden. Der Flip-Flop wird durch die Zuführung positiv ansteigender Spannungsimpulse zu einer der beiden Schaltklemmen 73 und Kl umgeschaltet, wenn an der zugeordneten Freigabeklemme 74 bzw. Kl eine Freigabespannung anliegt. Bei dem vorliegenden Ausführungsbeispiel wird also jedesmal der Flip-Flop FSD zum Umschalten veranlaßt, wenn an der Klemme 74 eine Freigabespannung anliegt, d. h., wenn die Ausgangsklemme S5 auf dem höherenThe particular way in which the switching functions take place to provide feedback to the input of amplifier A 1 in the manner described can be better understood when further details of the frequency divider circuit and switch driver are considered. As shown in FIG. 1, a frequency divider FD1 and FD 2 are connected to the output of the voltage-controlled oscillator VCO and the crystal oscillator XO , both of which can have flip-flops connected in cascade. The frequency divider FD 1 is connected to the crystal oscillator XO via an AND gate AG , which can be a keyed amplifier. The control input of this gate is connected to an output terminal SS of a driver FSD . The purpose of this connection will be explained later. As already mentioned, the output signal of the crystal oscillator XO serves to create a fixed time interval for switching the switch driver SD , which is shorter than the shortest time interval generated by the voltage controlled oscillator VCO when this oscillator is operating at its highest frequency . For this purpose, the frequency of the crystal oscillator and the reduction caused by the frequency divider FDI are dimensioned so that a switching signal is generated at the input terminal 73 of the driver FSD that causes a switching process within the switching interval that is determined by the output signal of the frequency divider FD 1 at the highest frequency of the voltage-controlled oscillator VCO is determined, which is fed to the terminal Kl of the driver FSD. In a practical embodiment of the invention, the driver FSD can be a conventional transistorized flip-flop of the JK type, which is characterized in that the flip-flop switches from one stable state to another when an input voltage is applied to the corresponding 7 and X input terminals is fed. The present circuit has slight modifications from the usual type, since enable circuits are connected to corresponding input terminals 74 and Kl . The flip-flop is switched over by supplying positively rising voltage pulses to one of the two switching terminals 73 and Kl when a release voltage is applied to the associated release terminal 74 or Kl. In the present exemplary embodiment, the flip-flop FSD is caused to switch over whenever a release voltage is applied to terminal 74, that is to say when output terminal S5 is at the higher one

ίο ihrer beiden Spannungszustände liegt, und ein positiv ansteigender Spannungsimpuls der Eingangsklemme 73 zugeführt wird. In gleicher Weise bewirkt ein positiv ansteigender Spannungsimpuls an der Klemme Kl das Umschalten des Flip-Flops FSD, wenn eine Freigabespannung an der Klemme Kl anliegt, die eine vollständige Zählung des Frequenzteilers FD1 anzeigt, zu welcher Zeit die Klemme Kl auf den höheren ihrer beiden Spannungszustände gebracht wird. Zur gleichen Zeit nimmt die Klemme 56 den niedrigeren ihrer beiden Spannungszustände an, und die Klemme 5*5 geht auf den höheren ihrer beiden Spannungszustände über. Es ist zu beachten, daß das Ausgangssignal des Quarzoszillators XO auch der Eingangsklemme Kl des Flip-Flop-Treibers FSD zugeführt wird. Wenn also der Frequenzteiler FD1 eine volle Zählung ausgeführt hat, gibt sein positives Ausgangssignal die Klemme Kl frei. Das nächste positiv ansteigende Ausgangssignal des Oszillators XO, das der Klemme Kl zugeführt wird, schaltet dann den Flip-Flop um, so daß die Klemme 55 den höheren ihrer beiden Spannungszustände annimmt. ίο its two voltage states is, and a positive rising voltage pulse is fed to the input terminal 73. In the same way, a positive rising voltage pulse at the terminal Kl causes the flip-flop FSD to switch over when a release voltage is applied to the terminal Kl , which indicates a complete count of the frequency divider FD1 , at which time the terminal Kl switches to the higher of its two voltage states is brought. At the same time, terminal 56 assumes the lower of its two voltage states, and terminal 5 * 5 changes to the higher of its two voltage states. It should be noted that the output signal of the crystal oscillator XO is also fed to the input terminal Kl of the flip-flop driver FSD. So when the frequency divider FD1 has carried out a full count, its positive output signal releases the terminal Kl . The next positive rising output signal of the oscillator XO, which is fed to the terminal Kl , then switches the flip-flop so that the terminal 55 assumes the higher of its two voltage states.

Die Klemmen 55 und 56 des Treibers FSD sind mit den Eingangsklemmen 77 und /8 eines Ausgangsschalters OS verbunden, der so ausgebildet ist, daß ein positiv ansteigendes Signal an der Klemme Il bewirkt, daß die Klemme 57 das höhere, positive ihrer beiden Spannungszustände annimmt, während eine positiv ansteigende Spannung an der Eingangsklemme /8 ein Umschalten der Klemme 58 von ihrem unteren, negativen Spannungszustand zu ihrem höheren, positiven Spannungszustand bewirkt, wodurch die Schalttransistoren SWl und 5 Wl in entsprechender Weise geschaltet werden.
Das Spannungsdiagramm nach F i g. 2 veranschaulicht die Rückkopplungsspannung an der Klemme El für verschiedene Eingangsspannungen, nämlich für eine Eingangsspannung von O Volt sowie bei einer jeweils Vollausschlag bewirkenden positiven und negativen Eingangsspannung. In jedem Fall bezeichnet ti das feste Zeitintervall, das von den Schaltungen bestimmt ist, die von dem Quarzoszillator XO gesteuert werden, während das Zeitintervall ti die Zeitspanne darstellt, die durch die Schaltungen bestimmt ist, die von dem spannungsgesteuerten Oszillator VCO gesteuert werden.The terminals 55 and 56 of the driver FSD are connected to the input terminals 77 and / 8 of an output switch OS , which is designed so that a positive rising signal at the terminal II causes the terminal 57 to assume the higher, positive of its two voltage states, while a positively rising voltage at the input terminal / 8 causes the terminal 58 to switch from its lower, negative voltage state to its higher, positive voltage state, whereby the switching transistors SWl and 5 Wl are switched in a corresponding manner.
The stress diagram according to FIG. 2 illustrates the feedback voltage at the terminal E1 for different input voltages, namely for an input voltage of 0 volts as well as for a positive and negative input voltage each causing full deflection. In any case, ti denotes the fixed time interval determined by the circuits controlled by the crystal oscillator XO , while the time interval ti represents the period determined by the circuits controlled by the voltage controlled oscillator VCO.

Zum Zweck der Beschreibung der Wirkungsweise der Rückkopplungsschaltung sei angenommen, daß ein Zyklus bis zu dem Punkt fortgeschritten ist, in dem der Frequenzteiler FD1 so viel Zählungen angesammelt hat, daß sein Ausgangs-Flip-Flop auf den höheren von seinen beiden Spannungszuständen umgeschaltet und dadurch eine Freigabespannung an die Klemme Kl des Flip-Flop-Treibers FSD angelegt hat. Da der Quarzoszillator XO mit der Eingangsklemme Kl des Treibers verbunden ist, führt das nächste, positiv ansteigende Ausgangssignal des Quarzoszillators XO eine positiv ansteigende Spannung der Eingangsklemme zu, die den Treiber FSD umschaltet.For the purpose of describing the operation of the feedback circuit it is assumed that a cycle has progressed to the point at which the frequency divider FD1 has accumulated so many counts that its output flip-flop switched to the higher of its two voltage states and thereby one Release voltage has been applied to the terminal Kl of the flip-flop driver FSD. Since the crystal oscillator XO is connected to the input terminal Kl of the driver, the next, positively rising output signal of the crystal oscillator XO supplies a positively rising voltage to the input terminal, which switches the driver FSD.

Zu dieser Zeit wird das Ausgangssignal an der Klemme 55, wenn diese Klemme sich nicht bereits auf einem hohen Potential befindet, auf das höhere der beiden Potentiale umgeschaltet, also beispielsweise von einem negativen Potential auf Massepotential. Zu der gleichen Zeit fällt die Klemme 56 von Massepotential auf ein negatives Potential ab. Der Potentialanstieg an der Klemme 55 gibt nun die /-Seite des Flip-Flop-Treibers FSD und den getasteten Verstärker AG frei, weil die Klemme £5 mit der Klemme J4 des Treibers und dem Steuereingang des getasteten Verstärkers AG verbunden ist. Der nächste positive Anstieg des Ausgangssignals des Quarzoszillators XO wird nun dem Eingang des Frequenzteilers FD 2 zugeführt, der nun seinen Zählzyklus beginnt. Der Frequenzteiler FD 2 ist zu dieser Zeit in dem elektrischen Zustand, in dem der bedeutendste Flip-Flop sich in dem Zustand »1« befindet, in dem er von dem letzten Zyklus her verbleibt, während alle anderen Flip-Flops sich im elektrischen Zustand »0« befinden, wie es aus den noch folgenden Erläuterungen hervorgeht.At this time, the output signal at terminal 55, if this terminal is not already at a high potential, is switched to the higher of the two potentials, for example from a negative potential to ground potential. At the same time, the terminal 56 drops from ground potential to a negative potential. The rise in potential at terminal 55 now releases the / side of the flip-flop driver FSD and the keyed amplifier AG , because terminal £ 5 is connected to terminal J4 of the driver and the control input of the keyed amplifier AG . The next positive rise in the output signal of the crystal oscillator XO is now fed to the input of the frequency divider FD 2 , which now begins its counting cycle. The frequency divider FD 2 is at this time in the electrical state in which the most important flip-flop is in the state "1", in which it remains from the last cycle, while all other flip-flops are in the electrical state " 0 «, as can be seen from the explanations below.

Von dieser Zählerstellung ausgehend, nehmen im Verlauf des Zählzyklus alle Flip-Flops des Frequenzteilers FDl den elektrischen Zustand »1« an, so daß beim nächsten Zyklus des Quarzoszillators alle Flip-Flops in den elektrischen »O«-Zustand umgeschaltet werden. Unter der Annahme, daß die Ausgangssignale der Frequenzteiler die gleichen Spannungen annehmen, d. h. zwischen Massepotential und einem negativen Potential umschalten, schaltet zu diesem Zeitpunkt das Ausgangssignal des Frequenzteilers FD2 von Massepotential auf ein geeignetes negatives Potential. Der Zählzyklus für den Frequenzteiler FD 2 wird fortgesetzt, bis der bedeutendste Flip-Flop in den Zustand »1« umschaltet, also in den elektrischen Zustand, der den Punkt darstellt, an dem das Ausgangssignal des Frequenzteilers FD 2 in positiver Richtung auf Massepotential umschaltet. Da die Klemme /4 durch das Massepotential an der Klemme 55 noch immer freigegeben ist, schaltet das positive Ansteigen des Ausgangssignals des Frequenzteilers FD 2 den Flip-Flop-Treiber um, so daß die Klemme 56 an Masse gelegt und die Klemme 55 auf ein negatives Potential umgeschaltet wird. Der getastete Verstärker A G ist nunmehr gesperrt, und der Frequenzteiler bleibt in dem genannten elektrischen Zustand. Infolgedessen wurden die Spannungszustände der Ausgangsklemmen 55 und 56 während einer bestimmten festen Zeitspanne umgekehrt, die von der Frequenz des Quarzoszillators und dem Frequenzteiler FD 2 bestimmt ist. Diese Zeitspanne ist. während jedes Operationszyklus die gleiche. Die Spannungen an den Klemmen 57 und 58 schalten synchron mit den Spannungen an den Klemmen 55 und 56 zwischen ihren oberen, positiven und unteren, negativen Spannungsniveaus um. Infolgedessen war während des Zeitintervalls, währenddessen die Klemme 55 sich in dem höheren ihrer beiden Spannungszustände befand, auch die Klemme 57 in dem höheren ihrer beiden Spannungszustände, so daß der Schalttransistor 51^1 leitend war und die postive Bezugsspannung (+Ref) mit der Klemme El verband. Dies stellt den Beginn des Zeitintervalls ti dar, wie es jede der Spannungskurven a, 2 und c in F i g. 2 aufweist. Sobald der Flip-Flop-Treiber FSD seinen elektrischen Zustand ändert und die Klemme 56 den höheren ihrer beiden Spannungszustände annimmt, nimmt auch entsprechend die Klemme 58 den höheren ihrer beiden Spannungszustände an, und es wird der Schalttransistor SWl gesperrt, während der Schalttransistor 5 W2 die negative Referenzspannung (—Ref) mit der Klemme El verbindet. Hierdurch wird das Zeitintervall ti nach den F i g. 2 (a), 2 (b) und 2 (c) beendet. Die Schaltung bleibt in diesem Zustand, bis der Frequenzteiler FD1 seinen Zählzyklus beendet hat, wonach sein Ausgang den höheren seiner beiden Spannungszustände annimmt. Dadurch wird die Klemme K2 freigegeben, so daß die nächste positive Änderung des Ausgangssignals des Quarzoszillators, die der Klemme Kl des Flip-Flop-Treibers FSD zugeführt wird, diesen Treiber umschaltet, so daß die Klemme 55 das höhere ihrer beiden Spannungszustände annimmt, wodurch die Klemme El wieder mit der höheren Referenzspannung (+Ref) verbunden wird. F i g. 2 (d) veranschaulicht den Zustand an der Klemme El, wenn dem Verstärker A1 eine Spannung von 0 Volt zugeführt wird. F i g. 2 (b) veranschaulicht den Spannungszustand an der Klemme El bei einer am Verstärker A1 anliegenden maximalen positiven Eingangsspannung. F i g. 2 (c) veranschaulicht endlich die Spannung an der Klemme El für den Fall, daß am Verstärker A1 eine maximale negative Eingangsspannung vorhanden ist.Starting from this counter position, all flip-flops of the frequency divider FD1 assume the electrical state "1" during the counting cycle, so that all flip-flops are switched to the electrical "0" state during the next cycle of the quartz oscillator. Assuming that the output signals of the frequency dividers assume the same voltages, ie switch between ground potential and a negative potential, the output signal of frequency divider FD2 switches from ground potential to a suitable negative potential at this point in time. The counting cycle for the frequency divider FD 2 continues until the most important flip-flop switches to the "1" state, i.e. the electrical state that represents the point at which the output signal of the frequency divider FD 2 switches in the positive direction to ground potential. Since the terminal / 4 is still released by the ground potential at the terminal 55, the positive rise in the output signal of the frequency divider FD 2 switches the flip-flop driver over, so that the terminal 56 is connected to ground and the terminal 55 to a negative one Potential is switched. The keyed amplifier AG is now blocked and the frequency divider remains in the electrical state mentioned. As a result, the voltage states of the output terminals 55 and 56 have been reversed for a certain fixed period of time determined by the frequency of the crystal oscillator and the frequency divider FD 2 . This length of time is. the same during each cycle of operation. The voltages at terminals 57 and 58 switch between their upper, positive and lower, negative voltage levels in synchronism with the voltages at terminals 55 and 56. As a result, during the time interval during which terminal 55 was in the higher of its two voltage states, terminal 57 was also in the higher of its two voltage states, so that switching transistor 51 ^ 1 was conductive and the positive reference voltage (+ Ref) was connected to the terminal El connected. This represents the beginning of the time interval ti , as is the case with each of the voltage curves a, 2 and c in FIG. 2 has. As soon as the flip-flop driver FSD changes its electrical state and the terminal 56 assumes the higher of its two voltage states, the terminal 58 also assumes the higher of its two voltage states, and the switching transistor SW1 is blocked, while the switching transistor 5 W2 the negative reference voltage (—Ref) connects to terminal El. As a result, the time interval ti according to FIGS. 2 (a), 2 (b) and 2 (c) ended. The circuit remains in this state until the frequency divider FD 1 has finished its counting cycle, after which its output assumes the higher of its two voltage states. This enables the terminal K2 , so that the next positive change in the output signal of the crystal oscillator, which is fed to the terminal Kl of the flip-flop driver FSD , switches this driver, so that the terminal 55 assumes the higher of its two voltage states, whereby the Terminal El is again connected to the higher reference voltage (+ Ref) . F i g. 2 (d) illustrates the state at the terminal El when a voltage of 0 volts is fed to the amplifier A1. F i g. 2 (b) illustrates the voltage state at the terminal El with a maximum positive input voltage applied to the amplifier A 1. F i g. Finally, FIG. 2 (c) illustrates the voltage at the terminal El for the case that a maximum negative input voltage is present at the amplifier A 1.

Es versteht sich, daß die vorstehende Beschreibung bestimmte Schaltungsparameter voraussetzt, die es ermöglichen, daß die Spannungskurve 2 a für eine Eingangsspannung von 0 Volt eine gleiche Zeitdauer für die positiven und negativen Spannungszustände ergibt. Es können andere Bedingungen vorhanden sein, bei denen ein solcher idealisierter Spannungsverlauf nicht existiert, bei denen also die Zeitintervalle nicht notwendig die gleichen sind.It goes without saying that the above description assumes certain circuit parameters which enable the voltage curve 2 a for an input voltage of 0 volts to result in the same time duration for the positive and negative voltage states. There may be other conditions in which such an idealized voltage curve does not exist, i.e. in which the time intervals are not necessarily the same.

F i g. 3 zeigt nur einen Teil der in F i g. 1 veranschaulichten Schaltung. Die Teile der Schaltung, die in F i g. 3 nicht dargestellt sind, sind die gleichen wie in F i g. 1. F i g. 3 veranschaulicht eine Abwandlung der Schaltung zum Anlegen der Bezugsspannung, bei der der Kollektor des Schalttransistors SW2 geerdet und der Kollektor des Schalttransistors SWl mit einer geeigneten stabilen Bezugsspannungsquelle (+Ref) verbunden ist. Die Klemme El ist wiederum über einen Filter F und einen Widerstand Rl mit der Klemme TE3 des Verstärkers A1 verbunden, bei dem es sich wieder wie im Falle der Schaltung nach F i g. 1 um einen potentiometrischen Verstärker handelt. Eine geeignete Quelle einer stabilen negativen Bezugsspannung (—Ref) ist mit Hilfe eines einstellbaren Widerstandes R2 mit der Klemme TE 3 des potentiometrischen Verstärkers verbunden. Es versteht sich, daß die beiden Bezugsspannungsquellen gegeneinander ausgetauscht werden können. Die Wirkungsweise der Schaltung ist unter Hinweis auf die Schaltung nach F i g. 1 verständlich.F i g. 3 shows only part of the in FIG. 1 illustrated circuit. The parts of the circuit shown in FIG. 3 are the same as in FIG. 3. 1. F i g. 3 illustrates a modification of the circuit for applying the reference voltage, in which the collector of the switching transistor SW2 is grounded and the collector of the switching transistor SW1 is connected to a suitable stable reference voltage source (+ Ref) . The terminal El is in turn connected via a filter F and a resistor Rl to the terminal TE3 of the amplifier A 1, which is again as in the case of the circuit according to FIG. 1 is a potentiometric amplifier. A suitable source of a stable negative reference voltage (-Ref) is connected to the terminal TE 3 of the potentiometric amplifier by means of an adjustable resistor R2. It goes without saying that the two reference voltage sources can be exchanged for one another. The mode of operation of the circuit is given with reference to the circuit according to FIG. 1 understandable.

Der erfindungsgemäße Wandler arbeitet auch einwandfrei mit Hilfe eines Funktionsverstärkers, wie er in F i g. 4 veranschaulicht ist. Der hier dargestellte Funktionsverstärker A10 ist als Integrationsverstärker ausgebildet und weist deshalb in bekannter Weise einen parallelgeschalteten Integrationskondensator C auf. Bei dieser Anordnung ist in den Eingangskreis des Verstärkers ein Kalibrierwiderstand R3 eingeschaltet und gemeinsam mit diesem Widerstand auch der Widerstand Rl der Rückkopplungsschleife. Ein Verstärker dieser Art hat gewisse Vorteile gegenüber einem potentiometrischen Verstärker, die darin bestehen, daß eine integrierende Anordnung dazuThe converter according to the invention also works properly with the aid of a function amplifier, as shown in FIG. 4 is illustrated. The functional amplifier A 10 shown here is designed as an integration amplifier and therefore has an integration capacitor C connected in parallel in a known manner. In this arrangement, a calibration resistor R3 is connected to the input circuit of the amplifier and, together with this resistor, also the resistor R1 of the feedback loop. An amplifier of this type has certain advantages over a potentiometric amplifier in that it has an integrating arrangement

909 505/1454909 505/1454

benutzt werden kann, die Filterung zu verbessern. Obwohl ein Funktionsverstärker einen geringeren Eingangswiderstand hat als ein potentiometrischer Verstärker, ist ein Funktionsverstärker im allgemeinen leichter als ein potentiometrischer Verstärker herzustellen. can be used to improve filtering. Although a functional amplifier is a minor one Input resistance has as a potentiometric amplifier, is a functional amplifier in general easier to manufacture than a potentiometric amplifier.

Auch bei der Ausführungsform nach Fig. 5 wird von einem Funktionsvei stärker und einer Schaltung zur Erzeugung einer Referenzspannung Gebrauch gemacht, die der Vorrichtung nach F i g. 3 im wesentliehen gleicht. Der Kollektor des Schalttransistors SWl ist mit Masse und der Kollektor des Schalttransistors SWl mit einer positiven Bezugsspannungsquelle verbunden. Bei dieser Anordnung sind der Eingangswiderstand R3, der Rückkopplungswiderstand Rl und der Widerstand Rl zum Ankoppeln der negativen Bezugsspannung gemeinsam mit dem Eingang des Funktionsverstärkers A10 verbunden. Der Funktionsverstärker in den Schaltungen nach den F i g. 4 und 5 hat einen üblichen Aufbau, so daß eine Beschreibung von Einzelheiten dieses Verstärkers als unnötig angesehen wird.In the embodiment according to FIG. 5, too, use is made of a functional converter and a circuit for generating a reference voltage, which the device according to FIG. 3 is essentially the same. The collector of the switching transistor SWl is connected to ground and the collector of the switching transistor SWl is connected to a positive reference voltage source. In this arrangement, the input resistor R3, the feedback resistor Rl and the resistor Rl for coupling the negative reference voltage are jointly connected to the input of the functional amplifier A 10. The functional amplifier in the circuits according to FIGS. 4 and 5 are of conventional construction, so a description of the details of this amplifier is considered unnecessary.

Im Hinblick auf die Bezugsspannungsquellen der Schaltungen nach den F i g. 3 und 5 sei erwähnt, daß sowohl eine positive als auch eine negative Bezugsspannung nur dann benötigt werden, wenn bipolare Eingangssignale vorkommen. Wenn ein anderes als ein bipolares Eingangssignal vorliegt, ist die Verwendung nur einer einzigen Bezugsspannungsquelle möglich, gegen die einer der Schalttransistoren anarbeiten muß. In diesem Falle würde die andere Referenzspannungsquelle eine sehr geringe und konstante Belastung bilden und könnte beispielsweise durch die Spannung an einer Zenerdiode gebildet werden.With regard to the reference voltage sources of the circuits according to FIGS. 3 and 5 it should be mentioned that Both a positive and a negative reference voltage are only needed when bipolar Input signals occur. If there is any other than bipolar input signal, use only a single reference voltage source possible, against which one of the switching transistors work got to. In this case, the other reference voltage source would be a very low and constant one Form a load and could be formed, for example, by the voltage on a Zener diode will.

Die vorstehend beschriebenen und dargestellten Vorrichtungen können alle in Spannungs-Zeit-Wandler verwandelt werden, indem ein spannungsgesteuerter Oszillator vorgesehen wird, der eine Spannung in Zeit umsetzt. Dies erfordert eine Änderung der Rückkopplungsschaltung. Hierzu würde es gehören, die durch Untersetzen des Quarzoszillators gebildete Zeitspanne länger zu machen als die veränderliche Zei/spanne, die von dem spannungsgesteuerten Oszillator bestimmt ist, d. h., daß die Zeit ti nun länger sein muß als die längste zu erwartende Zeit ti. Bei dieser Anordnung bestimmt dann der Quarzoszillator eine bekannte Signalfrequenz und der spannungsgesteuerte Oszillator das Tastverhältnis. Die Vorrichtung kann beispielsweise so ausgelegt sein, daß sie eine Spannungs-Zeit-Wandlung zwischen 100 bis 300 ms für Eingangsspannungen bewirkt, die zwischen der positiven maximalen Spannung und der Spannung Null bzw. der maximalen negativen Spannung liegen. Die Frequenz des Quarzoszillators kann so gewählt sein, daß eine Gesamtperiode von 400 ms Dauer an den Schaltern erzielt wird, was unter den genannten drei Bedingungen ein Tastverhältnis von 0,25, 0,5 und 0,75 zur Folge hat. Die verschiedenen Anordnungen, die bei der Schaltung zur Spannungs-Frequenz-Wandlung zur Erzeugung der Referenzspannungen benutzt worden sind, sind in gleicher Weise bei der Vorrichtung zur Spannungs-Zeit-Wandlung anwendbar. The devices described and illustrated above can all be converted into voltage-to-time converters by providing a voltage controlled oscillator that converts voltage to time. This requires a change in the feedback circuit. This would include making the time span formed by stepping down the crystal oscillator longer than the variable time span determined by the voltage-controlled oscillator, that is, the time ti must now be longer than the longest expected time ti. With this arrangement, the crystal oscillator then determines a known signal frequency and the voltage-controlled oscillator determines the duty cycle. The device can for example be designed in such a way that it effects a voltage-time conversion between 100 and 300 ms for input voltages which are between the positive maximum voltage and the voltage zero or the maximum negative voltage. The frequency of the crystal oscillator can be selected so that a total period of 400 ms is achieved at the switches, which under the three conditions mentioned results in a duty cycle of 0.25, 0.5 and 0.75. The various arrangements which have been used in the circuit for voltage-frequency conversion to generate the reference voltages can be used in the same way in the device for voltage-time conversion.

Aus dem Vorstehenden ergibt sich, daß die Erfindung nicht auf die dargestellten Ausführungsbeispiele beschränkt ist, sondern Abweichungen davon möglich sind, ohne den Rahmen der Erfindung zu verlassen.From the foregoing it can be seen that the invention does not apply to the illustrated embodiments is limited, but deviations are possible without departing from the scope of the invention.

Bei solchen Abweichungen können einzelne der Erfindungsgemerkmale für sich oder mehrere in beliebiger Kombination Anwendung finden.In the case of such deviations, individual features of the invention can be used individually or several in any combination can be used.

Claims (10)

Patentansprüche :Patent claims: 1. Spannungs-Frequenz-Wandler mit einem Verstärker, dem das Eingangssignal zugeführt wird, einem an den Ausgang des Verstärkers angeschlossenen, das Ausgangssignal liefernden spannungsgesteuerten Oszillator und einer Stabilisierungsschaltung, die eine mittels einer Schaltanordnung in Abhängigkeit von der Frequenz des Ausgangssignals getastete Referenzspannungsquelle zur Erzeugung eines Steuersignals enthält, dadurch gekennzeichnet, daß die Stabilisierungsschaltung eine vom Ausgang des spannungsgesteuerten Oszillators {VCO) auf den Eingang des Verstärkers (A 1) zurückgeführte Rückkopplungsschleife bildet und die Referenzspannungsquelle (RSC) intermittierend mit dem Eingang des Verstärkers (A 1) gekoppelt wird, so daß dem Verstärker (Al) außer dem Eingangssignal eine von dem Tastverhältnis der Referenzspannung abhängige mittlere Gleichspannung zugeführt wird.1. Voltage-frequency converter with an amplifier to which the input signal is fed, a voltage-controlled oscillator connected to the output of the amplifier and delivering the output signal, and a stabilization circuit that generates a reference voltage source that is gated by means of a switching arrangement as a function of the frequency of the output signal contains a control signal, characterized in that the stabilization circuit forms a feedback loop fed back from the output of the voltage-controlled oscillator {VCO) to the input of the amplifier (A 1) and the reference voltage source (RSC) is intermittently coupled to the input of the amplifier (A 1), so that the amplifier (A1) is supplied with an average DC voltage dependent on the pulse duty factor of the reference voltage in addition to the input signal. 2. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die mit dem spannungsgesteuerten Oszillator (VCO) verbundene Schaltanordnung (FDC, SD) einen von dem Oszillator gesteuerten Generator (FD 1), der veränderliche Taktsignale mit von der Frequenz des Oszillators abhängiger Dauer erzeugt, und einen Generator (XO, AG, FDl) umfaßt, der Taktsignale bestimmter, unveränderlicher Dauer erzeugt, und daß diese beiden Taktsignale zur Steuerung der Ankopplung der Referenzspannungsquelle (RSC) verwendet sind.2. Converter according to claim 1, characterized in that the switching arrangement (FDC, SD ) connected to the voltage-controlled oscillator (VCO) has a generator (FD 1) controlled by the oscillator, which generates variable clock signals with a duration dependent on the frequency of the oscillator, and a generator (XO, AG, FDl) which generates clock signals of a certain, invariable duration, and that these two clock signals are used to control the coupling of the reference voltage source (RSC) . 3. Wandler nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die beiden Taktsignale verschiedene Dauer aufweisen und die Signale längerer Dauer die Frequenz bestimmen, mit der sich die Ankopplung der Referenzspannungsquelle (RSC) wiederholt, wogegen die Signale geringerer Dauer die Zeitdauer der Ankopplung bestimmen.3. Converter according to claims 1 and 2, characterized in that the two clock signals have different durations and the signals of longer duration determine the frequency with which the coupling of the reference voltage source (RSC) is repeated, whereas the signals of shorter duration the duration of the coupling determine. 4. Wandler nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Dauer der unveränderlichen Taktsignale geringer ist als die Dauer der veränderlichen Taktsignale.4. Converter according to claims 1 to 3, characterized in that the duration of the invariable Clock signals is less than the duration of the variable clock signals. 5. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die Referenzspannungsquelle (RSC) sowohl eine positive als auch eine negative Referenzspannung liefert und beide Referenzspannungen im Taktverhältnis der beiden Taktsignale abwechselnd mit dem Eingang des Verstärkers (A 1) verbunden werden.5. Converter according to claim 2, characterized in that the reference voltage source (RSC) supplies both a positive and a negative reference voltage and both reference voltages are alternately connected to the input of the amplifier (A 1) in the cycle ratio of the two clock signals. 6. Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Verstärker (A 1) zwei Eingänge (TEl und TEl, TE3) aufweist und das Eingangssignal einem dieser Eingänge (TEl) zugeführt wird, wogegen die Referenzspannung an den anderen Eingang (TEl, TE3) angelegt ist.6. Converter according to one of the preceding claims, characterized in that the amplifier (A 1) has two inputs (TEl and TEl, TE3) and the input signal is fed to one of these inputs (TEl) , whereas the reference voltage is applied to the other input (TEl , TE3) is created. 7. Wandler nach Anspruch 6, dadurch gekennzeichnet, daß ein Eingangskreis des Verstärkers (Al) von einem Unterbrecher (Q7) gebildet wird und die Referenzspannung dem Unterbrecher zugeführt wird.7. Converter according to claim 6, characterized in that an input circuit of the amplifier (A1) is formed by an interrupter (Q 7) and the reference voltage is fed to the interrupter. 8. Wandler nach Anspruch 7, dadurch gekennzeichnet, daß eine Treiberstufe (FC) für den Unterbrecher (QT) vorgesehen ist.8. Converter according to claim 7, characterized in that a driver stage (FC) for the interrupter (QT) is provided. 9. Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Verstärker (A 1) eine im wesentlichen reaktanzfreie Rückkopplung aufweist.9. Converter according to one of the preceding claims, characterized in that the amplifier (A 1) has a substantially reactance-free feedback. 10. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß der Generator (FD 1) variabler Taktsignale von einem ersten Frequenzteiler, der mit dem Ausgang (TET) des spannungsgesteuerten Oszillators (VCO) verbunden ist, und der Generator fester Taktimpulse von einem Festfrequenzoszillator (XO) und einem zweiten Frequenzteiler (FD 2) gebildet wird, daß die Schaltanordnung (FDC, SD) 10. Converter according to claim 2, characterized in that the generator (FD 1) of variable clock signals from a first frequency divider which is connected to the output (TET) of the voltage-controlled oscillator (VCO) , and the generator of fixed clock pulses from a fixed -frequency oscillator (XO ) and a second frequency divider (FD 2) is formed that the switching arrangement (FDC, SD) ίοίο weiterhin einen bistabilen Treiber (FSD) mit zwei Ausgängen (S5 und S6) und einen an die Ausgänge angeschlossenen Ausgangsschalter (OS) umfaßt, daß der eine Eingang (Kl) des Treibers an den ersten Frequenzteiler (FD 1) und der zweite Eingang (/3) des Treibers an den zweiten Frequenzteiler (FDTi) angeschlossen ist und der Treiber von diesen Frequenzteilern gesteuert wird und daß zwischen den Festfrequenzoszillator und den zweiten Frequenzteiler ein Gatter (AG) eingeschaltet ist, das mit einem Ausgang (SS) des Treibers (FSD) verbunden und von diesem gesteuert wird, um den Festfrequenzoszillator (XO) mit dem zweiten Frequenzteiler (FD 2) zu verbinden. furthermore a bistable driver (FSD) with two outputs (S5 and S6) and an output switch (OS) connected to the outputs, that one input (Kl) of the driver is connected to the first frequency divider (FD 1) and the second input (/ 3) of the driver is connected to the second frequency divider (FDTi) and the driver is controlled by these frequency dividers and that a gate (AG) is connected between the fixed frequency oscillator and the second frequency divider, which is connected to an output (SS) of the driver (FSD) is connected and controlled by this in order to connect the fixed frequency oscillator (XO) to the second frequency divider (FD 2) . Hierzu 1 Blatt Zeichnungen. 1 sheet of drawings.