DE1284988B

DE1284988B - Method and circuit arrangement for generating pulses

Info

Publication number: DE1284988B
Application number: DE1961S0075763
Authority: DE
Inventors: Dipl-Ing Hans-Guenter; Ertel Karl; Vogelsang
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1961-09-14
Filing date: 1961-09-14
Publication date: 1968-12-12

Description

In vielen Fällen, z. B. bei Steuerungen in chemischen Produktionsanlagen, ist es erforderlich, in Abhängigkeit von einer elektrischen Spannungsgröße, die proportional einer physikalischen Größe, z. B. dem Druck, der Temperatur od. dgl. ist, zeitabhängige Steuer- oder Regelmaßnahmen einzuleiten bzw. auszulösen. Auch bei der Nachbildung der Stillsetzzeiten, z. B. von Haspeln, ist eine solche spannungsabhängige Zeitermittlung von großer Bedeutung.In many cases, e.g. B. for controls in chemical production plants, it is necessary, depending on an electrical voltage quantity, which proportional to a physical quantity, e.g. B. the pressure, the temperature or the like. is to initiate or trigger time-dependent control or regulation measures. Even when simulating the shutdown times, e.g. B. of reels, such is voltage-dependent Time determination is of great importance.

Zur Beeinflussung der Schaltzeiten eines oder mehrerer monostabiler Multivibratoren ist es aus der USA-Patentschrift 2 975 300 bekannt, solche trigger-@ baren Multivibratoren aus zwei kapazitiv miteinander gekoppelten Transistoren aufzubauen und. die Impulsdauer der in Abhängigkeit vom Triggerimpuls ausgelösten Ausgangsimpulse im @ Bedarfsfall durch Verstellen eines an- der Versorgungsspannung.. (Be-; triebsspannung) des Multivibrators liegenden Potentiometers veränderbar zu machen.To influence the switching times of one or more mono-stable multivibrators it is from the United States Patent 2,975,300 known to construct such trigger @ cash-shots of two capacitively coupled to each other and transistors. to make the pulse duration of the output pulses triggered depending on the trigger pulse changeable if necessary by adjusting a different supply voltage .. (operating voltage) of the multivibrator.

Demgegenüber befaßt sich die Erfindung mit der andersartigen Aufgabe, eine zeitlich, hinsichtlich ihrer Größe mehr oder weniger veränderliche oder auch nur innerhalb längerer Zeiträume Schwankungen unterliegende Gleichspannung, auf einen Schalt-oder Abtastbefehl hin, in eine dem Momentanwert dieser Spannungsgröße proportionale Impulsdauer umzuformen.In contrast, the invention is concerned with the different object one that is more or less variable over time, or also with regard to its size DC voltage that is subject to fluctuations only within longer periods of time a switching or scanning command into an instantaneous value of this voltage variable to convert proportional pulse duration.

Die Erfindung bezieht sich auf ein Verfahren zur Erzeugung von Impulsen, deren Zeitdauer von der jeweiligen Größe einer mehr oder weniger veränderlichen Gleichspannung abhängig ist. Sie besteht darin, daß bei. Verwendung eines monostabilen Multivibrators mit, zwei Transistoren, von denen der Kollektor des- eitlen über einen -Köndensafer`än die Basis *-des anderen, im Ruhezustand aus der Betriebsstromquelle im Sättigungsbereich gehaltenen Transistors gekoppelt ist, der Kondensator über die Emitterbasisstrecke des im Ruhezustand durchgesteuerten Transistors auf einer Ladespannung gehalten wird, die von der jeweiligen Größe der veränderlichen Gleichspannung abhängt, daß ein Teil der veränderlichen Gleichspannung gleichzeitig die Kollektor= speisespannung für den anderen Transistor bildet, und daß die Ansteuerung dieses Transistors die daraus resultierende Umladung des Kondensators sowie die ladungsabhängige, zeitlich begrenzte Sperrung des nachgeschalteten Transistors vermittels einer der Basis des anderen Transistors zuführbaren Schaltspannung erfolgt, die am Ausgang einen Impuls entstehen läßt, dessen Dauer dem jeweiligen Momentanwert der anstehenden veränderlichen Gleichspannung entspricht.The invention relates to a method for generating pulses, the duration of which depends on the size of a more or less variable DC voltage is dependent. It consists in that at. Using a monostable Multivibrators with, two transistors, of which the collector des- vainly over one -Köndensafer`än the base * -the other, in the idle state from the operating power source The transistor held in the saturation region is coupled to the capacitor via the emitter base path of the transistor turned on in the quiescent state on a Charging voltage is held by the respective size of the variable DC voltage depends on the fact that part of the variable DC voltage is simultaneously the collector = supply voltage for the other transistor forms, and that the control of this Transistor the resulting charge reversal of the capacitor as well as the charge-dependent, Time-limited blocking of the downstream transistor by means of one of the The switching voltage that can be supplied to the base of the other transistor is carried out at the output gives rise to a pulse, the duration of which corresponds to the respective instantaneous value of the pending variable DC voltage.

Beispielsweise Schaltungsanordnungen zur Durchführung des Verfahrens nach- der Erfindung werden nachstehend an Hand von zwei Figuren näher erläutert: Die F i g. 1 veranschaulicht eine Transistorschaltung mit zwei p-n-p-Transistoren T 1 und T 2, deren Emitter an ein Bezugspotential M gelegt sind. Der Kollektor des Transistors T 2 ist über den Kollektorwiderstand R 4 an den Pol N angeschlossen, der negatives Potential gegenüber dem Bezugspunkt M führt. N kann der negative Pol einer nicht dargestellten Speisespannungsquelle sein, deren positiver Pol mit P und deren Mitte mit M bezeichnet sind. Die Basis des Transistors T 2 kann - wie dargestellt -über einen Vorwiderstand R 3 ebenfalls mit dem negativen Pol N der Speisespannungsquelle verbunden sein oder an einem unter Umständen wesentlich .höheren, frei wählbaren, vorteilhaft .stabilisierten, negativen Potential liegen. Der Kollektor des Transistors T 1 ist mit der Belegung X des Kondensators C verbunden, dessen zweite Belegung Y an die Basis des Transistors T 2 angeschlossen ist. Der Kollektor des Transistors T 1 ist weiterhin über einen Widerstand R 1 mit der Eingangsklemme E 1 und über einen Widerstand R 2 mit der Eingangsklemme E 2 verbunden, die auf dem Bezugspotential M liegt. Die die Zeit bestimmende Steuerspannung wird an die Eingangsklemmen EI. und E 2 angelegt. Die Basis des Transistors T 1 ist über den Widerstand R 5 und die Taste T mit dem negativen Pol N der Speisespannungsquelle verbindbar und über den Widerstand R 6 an den positiven Pol P der Speisespannungsquelle angeschlossen. Der Kollektor des.Transistors T 2 ist mit der Ausgangsklemme A verbunden und über den Rückkoppelwiderstand R 7 an die Basis des Transistors T 1 angeschlossen.For example, circuit arrangements for carrying out the method according to the invention are explained in more detail below with reference to two figures: FIG. 1 illustrates a transistor circuit with two pnp transistors T 1 and T 2, the emitters of which are connected to a reference potential M. The collector of the transistor T 2 is connected via the collector resistor R 4 to the pole N, which has a negative potential with respect to the reference point M. N can be the negative pole of a supply voltage source (not shown), the positive pole of which is denoted by P and the center of which is denoted by M. The base of the transistor T 2 can - as shown - also be connected to the negative pole N of the supply voltage source via a series resistor R 3 or may be at a possibly significantly higher, freely selectable, advantageously .stabilized, negative potential. The collector of the transistor T 1 is connected to the assignment X of the capacitor C, the second assignment Y of which is connected to the base of the transistor T 2. The collector of the transistor T 1 is also connected to the input terminal E 1 via a resistor R 1 and to the input terminal E 2, which is at the reference potential M, via a resistor R 2. The control voltage that determines the time is applied to the input terminals EI. and E 2 applied. The base of the transistor T 1 can be connected to the negative pole N of the supply voltage source via the resistor R 5 and the key T and is connected to the positive pole P of the supply voltage source via the resistor R 6. The collector des.Transistor T 2 is connected to the output terminal A and connected to the base of the transistor T 1 via the feedback resistor R 7.

Die Basis des Transistors T 2 ist über den Widerstand R 3 negativ gegenüber seinem Emitter vorgespannt. Der Transistor -` 2 befindet sich demzufolge in durchgesteuertem Zustand in seinem Sättigungsbereich. Bei diesem Betriebszustand des Transistors T 2 fließt Kollektorstrom über den Kollektorwiderstand R 4. Der Kollektor des Transistors T 2 befindet sich demzufolge praktisch auf Emitterpotentiäl, und die Ausgangsklemme A führt ein Potential, dgs dem Bezugspotential M entspricht, d. h., der Ausgang A führt- 0-Signal. In diesem Betriebszustand des Transistors T 2 wird der Kondensator C über die Basis-Emitterstrecke des Transistors T 2 auf eine Spannung @äufgeladen, die der an E1 und-E2 angelegten ggteuerspannung gemäß dem Tellerverhältnis der Widerstände R 1, R 2 entspricht. Der Transistor T 1 ist, solange die Taste T geöffnet ist, gesperrt. Ein Kollektorstrom kommt demzufolge nicht zustande, und das Potential an seinem Kollektor entspricht der an E 1, E 2 angelegten . Steuerspannung gemäß; dem Tellerverhältnis der Widerstände R 1 und R 2.The base of the transistor T 2 is biased negatively with respect to its emitter via the resistor R 3. The transistor -` 2 is therefore in its switched-on state in its saturation range. In this operating state of the transistor T 2, collector current flows through the collector resistor R 4. The collector of the transistor T 2 is therefore practically at the emitter potential, and the output terminal A carries a potential that corresponds to the reference potential M, that is, the output A carries-0 -Signal. In this operating state of the transistor T 2, the capacitor C is charged via the base-emitter path of the transistor T 2 to a voltage @ which corresponds to the control voltage applied to E1 and -E2 according to the plate ratio of the resistors R 1, R 2 . The transistor T 1 is blocked as long as the key T is open. As a result, there is no collector current, and the potential at its collector corresponds to that applied to E 1, E 2. Control voltage according to; the plate ratio of the resistors R 1 and R 2.

-Wird die Taste T, die.aüch durch ein kontaktloses Steuerglied, z. B. einen weiteren Transistor, ersetzt werden kann, geschlossen, die Basis des Transistors T 1 also über den Widerstand R 5 mit dem negativen Pol N verbunden, so wird der Transistor T 1 durchgesteuert, was zur Folge hat, daß das Kollektorpotential des Transistors T 1 praktisch auf sein Emitterpotential fällt. In diesem Augenblick wird der Kondensator C, dessen Ladung 'proportional der angelegten Steuerspannung an E 1 und E 2 ist und dessen Belegung Y positiv gegen seine Belegung X ist, umgeladen. Der Umladestrom des Kondensators C fließt über den Widef§tand R 3, wodurch die Basis des Transistors T.2 von positiver Spannung entsprechend der Spannung am Kondensatorbelag Y nach Maßgabe der Zeitkonstante R 3.C auf das Potential 0 gebracht wird. Anschließend fließt wieder Basisstrom und der Transistor T 2 wird wieder durchlässig. Im Sperrzustand des Transistors T 2, solange also seine Basis positiv ist, führt sein Kollektor bzw. der Ausgang A ein Potential, das etwa dem Potential an der Klemme N entspricht, d. h., am Ausgang A liegt L-Signal für die Dauer der Kondensatorentladung, also eine dem Potential an der Klemme N entsprechende Signalspannung von beispielsweise - 24 Volt.-When the key T, die.aüch by a contactless control member, z. B. another transistor can be replaced, closed, the base of the transistor T 1 is connected to the negative pole N via the resistor R 5, the transistor T 1 is turned on , which has the consequence that the collector potential of the transistor T 1 practically falls to its emitter potential. At this moment, the capacitor C, whose charge is proportional to the control voltage applied to E 1 and E 2 and whose occupancy Y is positive compared to its occupancy X, is reloaded. The charge-reversal current of the capacitor C flows through the Widef§tand R 3, whereby the base of the transistor T.2 is brought to the potential 0 by a positive voltage corresponding to the voltage on the capacitor plate Y in accordance with the time constant R 3.C. Base current then flows again and transistor T 2 becomes permeable again. In the blocking state of transistor T 2, so as long as its base is positive, its collector or output A carries a potential which corresponds approximately to the potential at terminal N, that is, at output A there is an L signal for the duration of the capacitor discharge, that is, a signal voltage corresponding to the potential at terminal N, for example -24 volts.

Je höher die an E 1 und E 2 liegende Spannung im Augenblick der Schließung der Taste T war, um so größer ist auch die Ladespannung am Kondensator C bzw. dessen Entladezeit. Die Dauer des L-Signals am Ausgang A hängt von der Ladespannung am Kondensator C und damit von der Höhe der Steuerspannung an den Eingangsklemmen E 1 und E 2 ab. Da beim Schließen der Taste T am Ausgang A L-Signal erscheint, liegt dieses L-Signal über den Rückkoppelwiderstand R 7 auch an der Basis des Transistors T 1, so daß es genügt, die Taste T kurzzeitig zu schließen, weil über den Rückkoppelweg, der den Widerstand R 7 enthält, die Durchsteuerung des Transistors T 1 selbsttätig aufrechterhalten wird, bis das L-Signal am Ausgang A nach Entladung des Kondensators C verschwindet.The higher the voltage across E 1 and E 2 was at the moment the key T was closed, the greater the charge voltage across capacitor C and its discharge time. The duration of the L signal at output A depends on the charging voltage on capacitor C and thus on the level of the control voltage at input terminals E 1 and E 2. Since when the key T is closed at the output A , this L signal is also applied to the base of the transistor T 1 via the feedback resistor R 7, so that it is sufficient to briefly close the key T because, via the feedback path, which contains the resistor R 7, the through-control of the transistor T 1 is maintained automatically until the L signal at the output A disappears after the capacitor C has discharged.

In der F i g. 2 ist eine der F i g. 1 entsprechende Schaltungsanordnung unter Verwendung von zwei Nichtgattern (Umkehrstufen) N 1 und N 2 veranschaulicht, die je Stromversorgungsanschlüsse P, M, N, Odergattereingänge O X, O 1 und O 2 sowie je einen Ausgang A 1 aufweisen. Wie zu der Schaltungsanordnung zu der F i g.1 erläutert ist, sind die Stromversorgungsanschlüsse P, M, N der Umkehrstufe N 2 mit einer Batterie B verbunden, deren positiver Pol mit P, deren Mittenanschluß mit M und deren negativer Pol mit N bezeichnet ist. Die Anschlüsse M, N der Umkehrstufe N 1 dagegen sind mit den Eingangsklemmen E 1 und E 2 verbunden, an die die zu überwachende Spannung angelegt wird. Der Eingang O 1 der Umkehrstufe N 1 ist über die Taste T (oder einen entsprechend gesteuerten Transistor) mit N, also dem negativen Pol der Stromversorgungsquelle B verbindbar. An diesen Pol der Stromversorgungsquelle B ist auch der Eingang O 1 der Umkehrstufe N 2 angeschlossen. Der Ausgang A 1 der Umkehrstufe N 2 ist einerseits direkt mit der Ausgangsklemme A und andererseits über den Rückkoppelwiderstand R 7 mit dem Eingang O X der Umkehrstufe N 1 verbunden. Der Ausgang A 1 der Umkehrstufe N 1 ist einerseits über den Widerstand R 2 mit M und andererseits über den Kondensator C mit dem Eingang O X der Umkehrstufe N 2 verbunden. Die Arbeitsweise der Schaltungsanordnung nach der F i g. 2 entspricht der der Schaltungsanordnung nach F i g. 1.In FIG. 2 is one of the F i g. 1 illustrates a corresponding circuit arrangement using two non-gates (reversing stages) N 1 and N 2 , each having power supply connections P, M, N, OR gate inputs OX, O 1 and O 2 and one output A 1 each. As explained in relation to the circuit arrangement for FIG. 1, the power supply connections P, M, N of the inverter N 2 are connected to a battery B whose positive pole is denoted by P, whose center connection is denoted by M and whose negative pole is denoted by N. . The connections M, N of the inverter N 1, however, are connected to the input terminals E 1 and E 2, to which the voltage to be monitored is applied. The input O 1 of the reversing stage N 1 can be connected to N, that is to say the negative pole of the power supply source B, via the key T (or a correspondingly controlled transistor). The input O 1 of the inverter N 2 is also connected to this pole of the power supply source B. The output A 1 of the inverting stage N 2 is on the one hand directly connected to the output terminal A and on the other hand via the feedback resistor R 7 to the input OX of the inverting stage N 1. The output A 1 of the inverter N 1 is connected on the one hand via the resistor R 2 to M and on the other hand via the capacitor C to the input OX of the inverter N 2. The mode of operation of the circuit arrangement according to FIG. 2 corresponds to that of the circuit arrangement according to FIG. 1.

Werden für die Dauer der L-Signalgabe am Ausgang A der veranschaulichten Schaltungen z. B. frequenzkonstante Taktgeberimpulse in ein Zählwerk eingezählt, so ist die Anzahl der dann im Zählwerk stehenden Impulse ein direkt ablesbares oder weiter verarbeitbares Maß für die an E 1 und E 2 zur Zeit der Tastenbetätigung anstehende Spannung.Are for the duration of the L signal at output A of the illustrated Circuits z. B. constant frequency clock pulses are counted in a counter, so the number of impulses in the counter is a directly readable or further processable measure for the pending at E 1 and E 2 at the time the key is pressed Tension.

Claims

Patentansprüche: 1. Verfahren zur Erzeugung von Impulsen, deren Zeitdauer von der jeweiligen Größe einer mehr oder weniger veränderlichen Gleichspannung abhängig ist, dadurch gekennzeichnet, daß bei Verwendung eines monostabilen Multivibrators mit zwei Transistoren, von denen der Kollektor des einen über einen Kondensator an die Basis des anderen, im Ruhezustand aus der Betriebsstromquelle im Sättigungsbereich gehaltenen Transistors gekoppelt ist, der Kondensator (C) über die Emitterbasisstrecke des im Ruhezustand durchgesteuerten Transistors (T2) auf einer Ladespannung gehalten wird, die von der jeweiligen Größe der veränderlichen Gleichspannung (Ei, E2) abhängt, daß ein Teil der veränderlichen Gleichspannung (El, E2) gleichzeitig die Kollektorspeisespannung für den anderen Transistor (T1) bildet, und daß die Ansteuerung dieses Transistors (T1), die daraus resultierende Umladung des Kondensators (C) sowie die ladungsabhängige, zeitlich begrenzte Spannung des nachgeschalteten Transistors (T2) vermittels einer der Basis des anderen Transistors (T1) zuführbaren Schaltspannung erfolgt, die am Ausgang (A) einen Impuls entstehen läßt, dessen Dauer dem jeweiligen Momentanwert der anstehenden veränderlichen Gleichspannung (Ei, E2) entspricht. Claims: 1. Method for generating pulses, their duration depends on the respective size of a more or less variable DC voltage is, characterized in that when using a monostable multivibrator with two transistors, of which the collector of one has a capacitor to the base of the other, in the idle state from the operating current source in the saturation range held transistor is coupled, the capacitor (C) via the emitter base path of the transistor (T2), which is switched on in the idle state, is kept at a charging voltage which depends on the respective magnitude of the variable direct voltage (Ei, E2), that part of the variable DC voltage (El, E2) is simultaneously the collector supply voltage for the other transistor (T1) and that the control of this transistor (T1), the resulting charge reversal of the capacitor (C) and the charge-dependent, Time-limited voltage of the downstream transistor (T2) by means of a the base of the other transistor (T1) which can be supplied switching voltage takes place on the Output (A) gives rise to a pulse, the duration of which corresponds to the respective instantaneous value corresponds to the variable DC voltage present (Ei, E2).

2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß die die Zeit bestimmende Steuerspannung einem einseitig an ein Bezugspotential (M) gelegten, aus zwei Widerständen (R 1, R 2) bestehenden Spannungsteiler zugeführt ist, an dessen Verbindungspunkt die eine Belegung (X) des Kondensators (C) angeschlossen ist, dessen zweite Belegung (Y) mit der Basis des emitterseitig an das Bezugspotential (M) und kollektorseitig über einen Widerstand (R 4) an den Pol (N) einer Versorgungsspannungsquelle geschalteten Transistors (T 2) verbunden ist, dessen Basis überdies über einen mit dem Pol (N) der Versorgungsspannungsquelle oder einem höheren negativen Potential verbundenen Widerstand (R 3) vorgespannt ist, und daß die Belegung (X) des Kondensators (C) mit dem Kollektor des weiteren Transistors (T 1) verbunden ist, dessen Basis über einen Tastenkontakt (T) oder ein kontaktloses Schaltglied an den Pol (N) der Versorgungsspannungsquelle anschließbar ist und dessen Emitter auf dem Bezugspotential (M) liegt. 2. Circuit arrangement for carrying out the method according to claim 1, characterized in that the the control voltage that determines the time is connected to a reference potential (M) on one side, consisting of two resistors (R 1, R 2) is supplied to the voltage divider Connection point which is connected to an assignment (X) of the capacitor (C) whose second assignment (Y) with the base of the emitter side to the reference potential (M) and on the collector side via a resistor (R 4) to the pole (N) of a supply voltage source switched transistor (T 2) is connected, the base of which also has a with the pole (N) of the supply voltage source or a higher negative potential connected resistor (R 3) is biased, and that the assignment (X) of the capacitor (C) is connected to the collector of the further transistor (T 1), the base of which via a key contact (T) or a contactless switching element to the pole (N) of the Supply voltage source can be connected and its emitter at the reference potential (M) lies.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch zwei kapazitiv gekoppelte Nichtgatter (Umkehrstufen), von denen das erste, eingangsseitig über einen Tastenkontakt (T) oder kontaktlos ansteuerbare Nichtgatter (N 1) von der die Impulsdauer bestimmenden Spannung gespeist ist und das zweite Nichtgatter (N 2) vermittels eines, vorzugsweise in seiner Größe frei wählbaren und gegebenenfalls stabilisierten, auf einen seiner Eingänge wirkenden Spannungsquelle (B) in der Ruhelage im durchgesteuerten Zustand gehalten ist. 3. Circuit arrangement for carrying out the method according to claim 1, characterized by two capacitively coupled non-gates (reversing stages), of which the first, on the input side via a key contact (T) or contactless controllable non-gate (N 1) is fed by the voltage determining the pulse duration and the second non-gate (N 2) is kept in the rest position in the controlled state by means of a voltage source (B), preferably freely selectable in its size and optionally stabilized, acting on one of its inputs.

4. Schaltungsanordnung nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß der Ausgang der einen Transistorstufe (T 2, F i g.1; N 2, F i g. 2) auf den Eingang der anderen Stufe (T 1, F i g.1; N 1, F i g. 2) galvanisch rückgekoppelt ist.4. Circuit arrangement according to claims 2 and 3, characterized in that the output of one transistor stage (T 2, F i g.1; N 2, F i g. 2) to the input of the other stage (T 1, F i g.1; N 1, F i g. 2) is galvanically fed back.