DE1251440C2 - Halbleiterbauelement - Google Patents
HalbleiterbauelementInfo
- Publication number
- DE1251440C2 DE1251440C2 DE1963L0045011 DEL0045011A DE1251440C2 DE 1251440 C2 DE1251440 C2 DE 1251440C2 DE 1963L0045011 DE1963L0045011 DE 1963L0045011 DE L0045011 A DEL0045011 A DE L0045011A DE 1251440 C2 DE1251440 C2 DE 1251440C2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor body
- semiconductor
- doped zone
- lower doped
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 230000004888 barrier function Effects 0.000 claims description 19
- 230000007704 transition Effects 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 238000002679 ablation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterkörper aus drei oder mehr Zonen
abwechselnd entgegengesetzten Leitfähigkeitstyps und mit einer niedriger dotierten Zone zwischen zwei höher
dotierten Zonen, wobei der Halbleiterkörper so ausgebildet ist. daß in den Randgebieten, in denen die
pn-Übergänge an die Oberfläche treten, die in die niedriger dotierte Zone gerichteten Normalen der
pn-Übergangsflächen mit der au> dem Halbleiterkörper heraus gerichteten Normalen der Randfläche des
Halbleiterkörper mindestens in den Bereichen der Sperrschichtausdehnungen einen Winkel kleiner als 90"
bilden.
Die auf dem Gebiet der Halbleiterphysik in den letzten Jahren gemachten Fortschritte ermöglichten
tine ständige Verbesserung der Halbleiterbauelemente, Mit der Verbesserung der Bauelemente weiteteil sich
die technischen Einsatzmögiichkeiten aus, gleichzeitig iteigerten sich jedoch auch die Anforderungen bezüglich
der technischen Daten der Halbleiterbauelemente. Mit das wichtigste Kennzeichen eines Halbleiterbauelcmeriles
mit Sperrschichten ist seine Sperrfähigkeit. Die Sperrfähigkeit von Halbleiterbauelementen wird im
wesentlichen durch die Ausdehnung der Sperrschicht in eine benachbarte Zone hinein und durch die kritische
Feldstärke der Sperrschicht sowie auch durch einen Feldslärkedurchbruch an der Oberfläche, in die der
pn-übergang mündet, begrenzt Ohne Berücksichtigung dieser bekannten die Sperrfähigkeit begrenzenden
Effekte sollte ein optimal dimensioniertes Halbleiterelement bis zum Feldstärkedurchbruch der Sperrschicht,
iQ dem sogenannten Volumendurchbruch, belastbar sein.
Diese Optimalbedingung kann bekannterweise wegen der Oberflächeneigenschaften der Halbleitermaterialien
bei hochsperrenden Halbleiterelementen nicht ohne weiteres erfüllt werden, da der Feldstärkedurchbruch an
der Oberfläche im allgemeinen bereits vor dem Feldstärkedurchbruch im Volumen erreicht wird.
Unter Einwirkung der angelegten Spannung dehni jich die Sperrschicht aus, und zwar vor allem in die
Schicht, die von den beiden den betreffenden pn-Übergang darstellenden Schichten verschiedenen Leitfähig-•keitstyps
die niedrigere Dotierung aufweist Die zum Feldstärkedurchbruch an dem an die Oberfläche
grenzenden Rand der Sperrschicht notwendige Feldstärke kann dadurch erhöht werden, daß die Sperrschicht
an der Oberfläche verbreitert wird. In dieser Weise ist es möglich, zu gewährleisten, daß der
Feldstärkedurchbvuch an der Oberfläche erst bei einem
höheren Spannungswert erreicht wird als dem, bei dem bereits der Volumendurchbruch stattfindet Es sind
-1° bereits. Gleichrichter bekannt, bei denen die Oberfläche
des Halbleiterbauelements an der Stelle, an der der pn-übergang an die Oberfläche tritt, in der Weise
abgeschrägt ist, daß die Ausdehnung der Sperrschicht sich vor allem in den verjüngenden Bereich des
Halbleiterbauelements erstreckt. In Fig. 1 ist eine
solche Anordnung prinzipiell dargestellt Der pn-Übergang wird durch eine höher dotierte Halbleiterschicht
(ρ*) und eine angrenzende niedriger dotierte Schicht des anderen Leitfähigkeitstyps in) gebildet. Die Ab-
'10 schrägung in dem Beispiel nach ϊ ι g. 1 bewirkt, daß bei
einer durch die Sperrspannung bedingten Ausdehnung der Sperrschicht 1 bis zu den mit 2 dargestellten
Grenzen die Sperrschichtausdehnung an der Oberfläche größer wird und dadurch die an der Oberfläche an der
Sperrschicht auftretende Feldstärke gegenüber der innerhalb der Sperrschicht im Volumen auftretenden
Feldstärke kleiner ist.
In F i g. 2 ist ein Halbleiterkörper dargestellt, bei dem
die Abschrägung der Oberfläche an der Stelle des pn Überganges umgekehrt verläuft wie im Beispiel nach
Fig. I. Diese Formgebung führt zu einer Zusammendrängung
der Sperrschicht an der Oberfläche und wirkt damit im ungünstigen Sinn auf die sich ausbildende
Feldstärke sowie auf die Sperrfähigkeit des pn-Über-
" ganges an der Oberfläche.
Die nach Fig. 1 für Halbleiterbauelemente mit nur
einem pn-übergang mögliche einfache Formgebung der Oberfläche und eine damit bewirkte Beeinflussung der
Sperrfähigkeit ist bei Mehrschichtensystemen nicht ausführbar.
In Fig.J ist der bekannte Aufbau eines Halbleiterkörper
mit zwei pn-Übergängen Und abgeschrägter Oberfläche dargestellt, je nach Polung der angelegten
Spannung übernimmt die Sperrschicht 11 oder die Sperrschicht 12 die Sperrspannung. Bei einem Vergleich
der Fig. 1, 2 und 3 wird ersichtlich, daß nur für die Sperrschicht 12 eine Aufweitung an der Oberfläche und
damit eine Erhöhung der Öberflächendurchbruchsspan-
nung erzielt wird.
Zur Einstellung des vorstehend diskutierten günstigen Winkels im Bereich der Oberfläche eines Halbleiterkörpers,
in dem die pn-Übergänge in die Oberfläche treten, ist bereits vorgeschlagen worden (DE-Patent 14 39 215),
den Halbleiterkörper so auszubilden, daß die Mantelflächen der höher dotierten Zonen mit den pn-Übergangsflächen
einen stumpfen und die Mantelfläche der mittleren Zone mit diesen Flächen jeweils einen spitzen
Winkel bilden und die Summe des spitzen und des stumpfen Winkels jeweils gleich 180° ist Dies bedeutet,
daß bei dieser älteren Konfiguration die in die niedriger dotierte Zone gerichteten Normalen der pn-Übergangsflächen
mit der aus dem Halbleiterkörper heraus gerichteten Normale der Randfläche des Halbleiterkörpers
mindestens in den Bereichen der Sperrschichtausdehnung einen Winkel kleiner als 90° bilden.
Da gemäß des älteren Vorschlags die Maßnahmen zur Erfüllung der Winkelbedingung im Bereich der
Mantelfläche des Halbleiterkörpers durchgeführt werden müssen, führt dies zu technologischen Schwierigkeiten
in Verbindung mit einer hohen Empfindlichkeit gegen mechanische Beeinträchtigungen im Bereich
dieser Mantelfläche.
Der Erfindung liegt die Aufgabe zugrunde, Konfigurationen zur Erfüllung der vorgenannten Winkelbedingung
anzugeben, die sich besonders einfach und ohne Beeinträchtigung des Halbleiterkörpers herstellen lassen.
Die zur Lösung der Aufgabe beanspruchten Merkmale sind in den Patentansprüchen gekennzeichnet
An Hand der beiden in den Fig.4 und 5 gezeigten
Ausführungsbeispiele von Halbleiterkörpern für Halbleiterbauelemente nach der Erfindung wird die Erfindung
näher erläutert.
In einen Halbleiterkörper gemäß dem Ausführungsbeispiel in Fig.4 mit einer Vertiefung 14 werden die
pn-Übergänge eindiffundiert Nach dem Diffusionsvorgang wird das innere, η-leitende Material durch eine
ρ+ -leitende äußere Schicht 15 vollständig umschlossen. Dieses so vorliegende Element wird nun mittels
bekannter Schliff-Ätz-Verfahren an dem gegenüber dem inneren, vertieften Teil stark erhabenen Rand
bearbeitet, so daß gemäß einer vorbestimmten Kurve f 3 eine Abtragung des Randes vorgenommen wird. Die
Abtragung muß so weit vorgenommen werden, daß sowohl die geschlossene äußere ρ+ -leitende Schicht
aufgetrennt wird als auch die Normalenbedingung für die nun getrennten beiden pn-Übergänge erfüllt ist Die
Abtragungskurve 13 kann eine konkave, ebene oder konvexe Kegelmantelfläche sein. Gemäß dem Ausfüh-
rungsbeispiel werden die pn-Übergänge 11 und 12 an den Stellen 111 und 112 von der durch die Abtragung
nach der Kurve 13 entstandenen Oberfläche so geschnitten, daß die Normalenbedingung für beide
pn-Obergänge erfüllt ist Der weitere Aufbau zu einem
Vierschichtenelement vollzieht sich in der Vertiefung 14 nach einem der bekannten Legierungsverfahren. Die
Schichtenfolge in der Vertiefung 14 bestimmt die Volumeneigenschaften des Bauelementes, während die
Formgebung der Oberfläche für die Oberflächene.genschäften
des Halbleiterelementes maßgebend ist
Das in F i g. 5 gezeigte Ausführungsbeispiel zeigt ein
nach einem Verfahren der PlanardiffuMon ausgeführtes
Dreischichtenelement An der Stelle 24 ist die Eindiffusion der ρ + -dotierten Störstellenart durch eine
ringförmige Oxydmaske verhindert worden. Mittels eines bekannten Schliff-Ätz-Verfahrens kann an der
Stelle, an der die Eindiffusion der p-dotierten Störstellenart verhindert wurde, eine Oberflächenformung
vorgenommen werden, die die Normalenbedingung gewährleistet An den Stellen 21 und 22 werden die
pn-Übergänge von der durch die Abtragungskurve 23 bestimmten Oberfläche geschnitten, und zwar so, daß
die in Richtung zum hochohmigen Material zeigende Flächennormale auf der durch den pn-übergang in
Nähe der Oberfläche gebildeten Ebene mit der nach außen zeigenden Flächennormalen der Oberfläche
einen Winkel kleiner als 90c bildet
Die Halbleiterkörper nach Fi g. 4 und 5 können nach bekannten Verfahren zu steuerbaren HaJbleitergleich-
■to richtern mit vier oder fünf Zonen abwechselnd
entgegengesetzten Leitfähigkeitstyps weiterverarbeitet werden.
Hierzu 1 Blatt Zeichnungen
Claims (2)
1. Halbleiterbauelement mit einem Halbleiterkörper aus drei oder mehr Zonen abwechselnd
entgegengesetzten Leitfähigkeitstyps und mit einer niedriger dotierten Zone zwischen zwei höher
dotierten Zonen, wobei der Halbleiterkörper so ausgebildet ist, daß in den Randgebieten, in denen
die pn-Übergänge an die Oberfläche treten, die in die niedriger dotierte Zone gerichteten Normalen
der pn-Obergangsflächen mit der aus dem Halbleiterkörper heraus gerichteten Normalen der
Randfläche des Halbleiterkörpers mindestens in den Bereichen der Sperrschichtausdehnungen einen
Winkel kleiner als 90° bilden, dadurch gekennzeichnet, daß der Halbleiterkörper kegelstumpfförmig
ausgebildet ist, auf der verjüngten Seite eine Vertiefung (14) aufweist und zwei
diffundierte, die niedriger dotierte Zone begrenzende pn-L/bergänge (11, 12) enthält, die in die
Mantelfläche des Kegelstumpfes münden.
2. Halbleiterbauelement mit einem Halbleiterkörper aus drei oder mehr Zonen abwechselnd
entgegengesetzten Leitfähigkeitstyps und mit einer niedriger dotierten Zone zwischen zwei höher
dotierten Zonen, wobei der Halbleiterkörper so ausgebildet ist, daß in den Randgebieten, in denen
die pn-Übergänge an die Oberfläche treten, die in die niedriger dotierte Zone gerichteten Normalen
der pn-Übergangsflächen mit der aus dem HaIbleiterköry
>r heraus gerichteten Normalen der Randfläche des Halbleiterkörper mindestens in den
Bereichen der Sperrschichtausdehnungen einen Winkel kleiner als 90° bilder dadurch gekennzeichnet,
daß der Halbleiterkörper zwei diffundierte, die niedriger dotierte Zone begrenzende pn-Übergänge
enthält, die beide kreisförmig und konzentrisch zueinander auf einer zu den pn-Übergangsflächen
parallelen Seite des Halbleiterkörpers an die Oberfläche treten, und daß der Halbleiterkörper in
diesem Bereich eine konkave Vertiefung aufweist.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1963L0045011 DE1251440C2 (de) | 1963-06-01 | 1963-06-01 | Halbleiterbauelement |
DE19631464243 DE1464243A1 (de) | 1963-06-01 | 1963-09-24 | Halbleiteranordnung aus drei oder mehr Schichten abwechselnder Leitfaehigkeit |
CH692664A CH430883A (de) | 1963-06-01 | 1964-05-27 | Halbleiteranordnung aus drei oder mehr Schichten abwechselnder Leitfähigkeit |
GB22373/64A GB1071574A (en) | 1963-06-01 | 1964-05-29 | A semiconductor device having three or more layers with alternate types of conductivity |
FR976452A FR1396895A (fr) | 1963-06-01 | 1964-05-29 | Dispositif semi-conducteur composé de deux ou trois couches de conductibilité alternée |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1963L0045011 DE1251440C2 (de) | 1963-06-01 | 1963-06-01 | Halbleiterbauelement |
DEL0045944 | 1963-09-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1251440B DE1251440B (de) | |
DE1251440C2 true DE1251440C2 (de) | 1980-04-03 |
Family
ID=25985679
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1963L0045011 Expired DE1251440C2 (de) | 1963-06-01 | 1963-06-01 | Halbleiterbauelement |
DE19631464243 Pending DE1464243A1 (de) | 1963-06-01 | 1963-09-24 | Halbleiteranordnung aus drei oder mehr Schichten abwechselnder Leitfaehigkeit |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19631464243 Pending DE1464243A1 (de) | 1963-06-01 | 1963-09-24 | Halbleiteranordnung aus drei oder mehr Schichten abwechselnder Leitfaehigkeit |
Country Status (4)
Country | Link |
---|---|
CH (1) | CH430883A (de) |
DE (2) | DE1251440C2 (de) |
FR (1) | FR1396895A (de) |
GB (1) | GB1071574A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3559006A (en) * | 1968-04-11 | 1971-01-26 | Tokyo Shibaura Electric Co | Semiconductor device with an inclined inwardly extending groove |
CH533362A (de) * | 1971-06-25 | 1973-01-31 | Bbc Brown Boveri & Cie | Halbleiterbauelement |
JPS5719869B2 (de) * | 1974-09-18 | 1982-04-24 |
-
1963
- 1963-06-01 DE DE1963L0045011 patent/DE1251440C2/de not_active Expired
- 1963-09-24 DE DE19631464243 patent/DE1464243A1/de active Pending
-
1964
- 1964-05-27 CH CH692664A patent/CH430883A/de unknown
- 1964-05-29 FR FR976452A patent/FR1396895A/fr not_active Expired
- 1964-05-29 GB GB22373/64A patent/GB1071574A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR1396895A (fr) | 1965-04-23 |
DE1251440B (de) | |
DE1464243A1 (de) | 1968-12-05 |
GB1071574A (en) | 1967-06-07 |
CH430883A (de) | 1967-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2040911A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE1906479C2 (de) | Halbleiterbauelement | |
DE1208411B (de) | Durchschlagsunempfindlicher Halbleitergleichrichter mit einer Zone hoeheren spezifischen Widerstands | |
DE1274677B (de) | Verfahren zum Modulieren eines elektromagnetischen Strahlungsbuendels und Vorrichtung zu seiner Durchfuehrung | |
DE19853743C2 (de) | Halbleiter-Bauelement mit wenigstens einer Zenerdiode und wenigstens einer dazu parallel geschalteten Schottky-Diode sowie Verfahren zum Herstellen der Halbleiter-Bauelemente | |
DE1539636B1 (de) | Als Thyristor ausgebildetes Halbleiterbauelement mt profilierter Randzone | |
DE1251440C2 (de) | Halbleiterbauelement | |
DE1764171A1 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE1813551C3 (de) | Hochfrequenz-Planartransistor | |
DE3029836C2 (de) | Thyristor | |
DE1589453A1 (de) | Halbleiteranordnung | |
DE2405067C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2527191A1 (de) | Thyristor | |
DE1514921C3 (de) | Verfahren zum Herstellen einer Halbleiterdiode | |
DE1564846C3 (de) | Transistor und Verfahren zur Herstellung einer Mehrzahl von solchen Transistoren | |
DE2520134A1 (de) | Thyristor | |
DE1525893A1 (de) | Abdichtung von Anschlussstuecken | |
DE2537984C3 (de) | Thyristor | |
DE1464244C3 (de) | Halbleiterbauelement und Verfahren zur Herstellung | |
DE1212642C2 (de) | Halbleiterbauelement, insbesondere Mesatransistor, mit zwei moeglichst kleinflaechigen Elektroden mit parallelen Kanten und Verfahren zum Herstellen | |
DE1564201A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
DE1614991A1 (de) | Halbleiterelement | |
DE1464412A1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1614910C3 (de) | Halbleiteranordnung | |
DE1931613C (de) | Halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |