DE1237176B - Circuit arrangement for determining and storing an input signal - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLANDFEDERAL REPUBLIC OF GERMANY

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

AUSLEGESCHRIFTEDITORIAL

Int. CL:Int. CL:

H03kH03k

Deutsche Kl.: 21 al - 36/18German class: 21 al - 36/18

Nummer: 1237176Number: 1237176

Aktenzeichen: S 99507 VIII a/21 alFile number: S 99507 VIII a / 21 al

Anmeldetag: 18. September 1965Filing date: September 18, 1965

Auslegetag: 23. März 1967Opened on: March 23, 1967

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Feststellung und Speicherung eines Eingangssignals, dessen schräge Vorderflanke lang ist im Vergleich zur Periode einer Taktimpulsfolge und das einem Eingang einer Eingangs-Und-Schaltung mit wenigstens zwei Eingangsklemmen und einem Ausgangswiderstand zugeführt wird.The invention relates to a circuit arrangement for determining and storing a Input signal whose leading edge is long compared to the period of a clock pulse train and one input of an input AND circuit with at least two input terminals and an output resistor is fed.

Auf dem Gebiet der Datenverarbeitung und der Fernmeldetechnik besteht oft das Problem, solche Eingangssignale, die mit der Taktimpulsfolge nicht synchronisiert sind, festzustellen und zu speichern. Die Eingangssignale können von verschiedenen Abtastgeräten für Datenaufzeichnungen abgegeben werden, beispielsweise von einem Magnetbandgerät, einem Magnettrommelspeicher, einem Lochkartenabtaster usw. Ein solches Eingangssignal kann auch zu einer telegraphischen Nachricht gehören, oder es kann auch am Ausgang eines Umlaufspeichers abgenommen werden, beispielsweise einer magnetostriktiven Verzögerungsleitung od. dgl.In the field of data processing and telecommunications technology there is often the problem of such Detect and store input signals that are not synchronized with the clock pulse train. The input signals can be delivered by various scanning devices for data recording, for example from a magnetic tape recorder, a magnetic drum memory, a punch card scanner etc. Such an input signal can also belong to a telegraphic message, or it can also be taken from the output of a circulating accumulator, for example a magnetostrictive one Delay line or the like.

In diesen Fällen ist es oft notwendig, die zeitliche Vereinheitlichung zwischen zwei Signalfolgen herzustellen, zwischen denen keine Synchronbeziehung besteht. Beispielsweise kann angenommen werden, daß ein Lesesignal von einem Magnetband mit einer Folgefrequenz auftritt, die nicht streng festgelegt ist und die auf jeden Fall sehr viel kleiner als die Impulsfrequenz ist, mit der die zentrale Anordnung arbeitet. Diese letzte Frequenz ist im allgemeinen durch einen oder durch mehrere Taktimpulsgeneratoren festgelegt.In these cases, it is often necessary to standardize the time between two signal sequences, between which there is no synchronous relationship. For example, it can be assumed that a read signal occurs from a magnetic tape with a repetition frequency that is not strictly specified and which is in any case much smaller than the pulse frequency with which the central arrangement is working. This last frequency is generally generated by one or more clock pulse generators set.

Die Herstellung der zeitlichen Vereinheitlichung wird im allgemeinen dadurch erschwert, daß die Eingangssignale meist keine steile Vorderflanke haben, sondern mehr oder weniger trapezförmig sind, d.h. eine schräge Vorderflanke haben, deren Länge schwanken kann und groß gegen die Periode der Taktimpulse ist.The production of the temporal standardization is generally made more difficult by the fact that the input signals usually do not have a steep leading edge, but are more or less trapezoidal, i.e. have a sloping leading edge, the length of which may vary, and large towards the period of the Clock pulses is.

Es sind Anordnungen der eingangs angegebenen Art bekannt, bei denen mehrere aufeinanderfolgende Abtastungen des Eingangssignals mit Hilfe von mehreren logischen Schaltungen unter der Steuerung von einem oder von mehreren Taktimpulsgeneratoren vorgenommen werden. Solche Anordnungen können im allgemeinen nicht mit ausreichender Sicherheit bei sehr hohen Folgefrequenzen arbeiten. Beispielsweise kann bei einer aus zwei in Kaskade geschalteten bistabilen Kippschaltungen gebildeten Vorrichtung das unerwünschte Umkippen einer Kippschaltung durch einen Störimpuls ausgelöst werden, der auf den Eingangskanälen auftritt und eine Dauer aufweist, die kleiner ist als diejenige eines Taktimpulses.There are known arrangements of the type specified in which several successive Sampling of the input signal using several logic circuits under the control can be made by one or more clock pulse generators. Such arrangements can generally do not work with sufficient safety at very high repetition rates. For example can, in the case of a device formed from two bistable multivibrators connected in cascade, that unwanted overturning of a multivibrator can be triggered by a glitch on the input channels occurs and has a duration which is less than that of a clock pulse.

Schaltungsanordnung zur Feststellung und
Speicherung eines EingangssignalsCircuit arrangement for detection and
Storage of an input signal

Anmelder:Applicant:

Societe Industrielle Bull-General Electric, ParisSociete Industrielle Bull-General Electric, Paris

Vertreter:Representative:

Dipl.-Ing. E. Prinz, Dr. G. HauserDipl.-Ing. E. Prince, Dr. G. Hauser

und Dipl.-Ing. G. Leiser, Patentanwälte,and Dipl.-Ing. G. Leiser, patent attorneys,

München-Pasing, Ernsbergerstr. 19Munich-Pasing, Ernsbergerstr. 19th

Als Erfinder benannt:Named as inventor:

Jean-Jacques Laupretre,Jean-Jacques Laupretre,

Le Perreux sur Marne, Seine (Frankreich)Le Perreux sur Marne, Seine (France)

Beanspruchte Priorität:Claimed priority:

Frankreich vom 19. Oktober 1964(991901) -France of October 19, 1964 (991901) -

Das Ziel der Erfindung ist die Schaffung einer Schaltungsanordnung der angegebenen Art, welche Eingangssignale verarbeiten kann, deren Folgefrequenz sehr viel kleiner als die Frequenz der in einer zentralen Empfangsanordnung verwendeten Taktimpulse ist und deren schräge Vorderflanke lang ist im Vergleich zur Periode der Taktimpulsfolge.The aim of the invention is to provide a circuit arrangement of the type specified, which Can handle input signals whose repetition frequency is much lower than the frequency of the one in a central receiving arrangement is used clock pulses and the sloping leading edge is long compared to the period of the clock pulse train.

Nach der Erfindung wird dies dadurch erreicht, daß der zweite Eingang der Eingangs-Und-Schaltung die Taktimpulse empfängt, daß der Eingang eines bistabilen Schwellwertschalters mit dem Ausgangswiderstand der Eingangs-Und-Schaltung über einen Widerstand und/oder einen Kopplungskondensator verbunden ist und daß der Kopplungskondensator mit dem Ausgangswiderstand der Eingangs-Und-Schaltung eine Integrationsschaltung bildet, die so bemessen ist, daß der bistabile Schwellwertschalter ein die Feststellung eines Eingangssignals kennzeichnendes Signal nur dann abgibt, wenn die Vorderflanke des Eingangssignal während eines Taktimpulses einen vorgegebenen Spannungswert erreicht.According to the invention, this is achieved in that the second input of the input AND circuit receives the clock pulses that the input of a bistable threshold switch with the output resistor the input AND circuit via a resistor and / or a coupling capacitor is connected and that the coupling capacitor with the output resistance of the input AND circuit forms an integration circuit which is dimensioned so that the bistable threshold value switch the detection of an input signal only emits when the leading edge of the input signal reaches a predetermined voltage value during a clock pulse.

Die nach der Erfindung ausgeführte Schaltung ergibt die Wirkung, daß für jedes Eingangssignal mit beliebig langsam ansteigender Flanke ein Ausgangssignal erzeugt wird, das eine in bestimmter zeitlicher Lage zu der Taktimpulsfolge liegende steile Vorderflanke aufweist. Der Beginn dieses Ausgangssignals hängt von der Erreichung eines vorgegebenen Span-The circuit implemented according to the invention has the effect that for each input signal with any slowly rising edge an output signal is generated, which one in a certain time Position has steep leading edge lying to the clock pulse train. The beginning of this output signal depends on the achievement of a specified span

709 520/371709 520/371

3 43 4

nungswertes des Eingangssignals ab. Damit ist eine Signale eine positive Polarität haben, arbeitet das eindeutige zeitliche Beziehung, also praktisch eine Organ 10 bei der dargestellten Polung der Dioden als Synchronisierung zwischen dem Eingangssignal und Und-Schaltung. Der Eingang E 2 empfängt die Taktder Taktimpulsfolge hergestellt. Die am Eingang des impulse, die von einem Taktimpulsgenerator geliefert bistabilen Schwellwertschalters angeordnete Integra- 5 werden, der nicht dargestellt ist, weil er kein Teil der tionsschaltung verhindert, daß der Schwellwert- Erfindung bildet und in einer der verschiedenen beschälter auf Störsignale anspricht, die kürzer als einer kannten Formen ausgeführt sein kann,
der Taktimpulse sind. Die Schaltungsanordnung Ein wichtiger Bestandteil der Schaltung ist die bei arbeitet daher mit großer Störsicherheit. Sie ist ferner 11 dargestellte, bekannte bistabile Kippschaltung, die trotz einfachen und billigen Aufbaus für sehr hohe io im wesentlichen aus der Tunneldiode DT und dem Folgefrequenzen geeignet. Transistor Γ 2 besteht. Es ist zu ersehen, daß dievalue of the input signal. So that a signal has a positive polarity, the unambiguous time relationship works, so practically an organ 10 with the illustrated polarity of the diodes as a synchronization between the input signal and the AND circuit. The input E 2 receives the clock of the clock pulse train established. The integra- 5 arranged at the input of the impulse, which is supplied by a clock pulse generator, is bistable threshold value switch, which is not shown because it is not part of the circuit that prevents the threshold value from forming and responds to interfering signals that are shorter in one of the various containers can be designed as a known form,
the clock pulses are. The circuit arrangement An important part of the circuit is that it works with great immunity to interference. It is also illustrated, known bistable flip-flop circuit, which, despite its simple and cheap construction, is suitable for very high io essentially from the tunnel diode DT and the repetition frequencies. There is transistor Γ 2. It can be seen that the

Eine vorteilhafte Ausgestaltung der Erfindung be- Anode der Tunneldiode DT direkt mit der Basis desAn advantageous embodiment of the invention is the anode of the tunnel diode DT directly with the base of the

steht darin, daß der bistabile Schwellwertschalter aus Transistors Γ 2 verbunden ist und daß ihre Kathodeit says that the bistable threshold switch from transistor Γ 2 is connected and that its cathode

einem Transistor mit einem Lastwiderstand, einer direkt mit dessen Emitter sowie mit einer Klemme 12a transistor with a load resistor, one directly with its emitter and one with a terminal 12

parallel zur Basis und zum Emitter des Transistors 15 verbunden ist, von der angenommen ist, daß sie anis connected in parallel to the base and emitter of transistor 15 which is assumed to be on

geschalteten Tunneldiode und einem mit der Basis den negativen Pol einer nicht dargestellten Gleich-connected tunnel diode and one with the base the negative pole of a DC (not shown)

des Transistors verbundenen Widerstand besteht und Spannungsquelle angeschlossen ist. Die Lastimpedanzof the transistor connected resistor and voltage source is connected. The load impedance

daß der mit der Basis des Transistors verbundene der Tunneldiode DT ist in zwei Widerstände R 5 undthat the tunnel diode connected to the base of the transistor DT is in two resistors R 5 and

Widerstand so bemessen ist, daß der im Ruhezustand R 6 unterteilt. Ein Ende des Kollektorwiderstandes R 7Resistance is dimensioned so that the subdivided R 6 in the idle state. One end of the collector resistor R 7

durch die Tunneldiode fließende Strom kleiner als ao sowie das eine Ende des Widerstandes R S sind direktThe current flowing through the tunnel diode is less than ao and one end of the resistor RS is direct

der Höckerstrom ist und der Transistor gesperrt ist. mit der Klemme 13 verbunden, von der angenommenthe bump current is and the transistor is blocked. connected to terminal 13, assumed by the

Die Erfindung wird nachstehend an Hand der ist, daß sie an den positiven Pol der Gleichspan-Zeichnung beispielshalber beschrieben. Darin zeigt nungsquelle angeschlossen ist, die beispielsweise eineThe invention will hereinafter be based on the fact that it is applied to the positive pole of the DC drawing described by way of example. It shows voltage source is connected, for example a

Fig. 1 das Schaltbild einer nach der Erfindung Spannung von +6V liefert,Fig. 1 provides the circuit diagram of a voltage of + 6V according to the invention,

ausgeführten Schaltungsanordnung, 25 Der Kopplungskondensator Cl und der Wider-executed circuit arrangement, 25 The coupling capacitor Cl and the resistor

F i g. 2 das Schaltbild einer anderen Ausführungs- stand R1 sind von einem Rechteck 14 umgeben, umF i g. 2 the circuit diagram of another version R 1 are surrounded by a rectangle 14 to

form der erfindungsgemäßen Schaltungsanordnung, anzudeuten, daß sie eine sogenannte Integrations-shape of the circuit arrangement according to the invention, to indicate that it is a so-called integration

F i g. 3 Diagramme des zeitlichen Verlaufs von schaltung bilden, obgleich der Widerstand R1 auchF i g. 3 form diagrams of the timing of the circuit, although the resistor R 1 also

Spannungen an verschiedenen Punkten der Schal- bereits einen Teil der Und-Schaltung 10 darstelltTensions at various points of the circuit already represent a part of the AND circuit 10

tungsanordnung von F i g. 1 und 30 Bei diesem ersten Ausführungsbeispiel, bei demprocessing arrangement of FIG. 1 and 30 In this first embodiment in which

Fig. 4 das Schaltbild einer Anordnung zur Rück- eine große Ansprechgeschwindigkeit beabsichtigt ist,Fig. 4 is a circuit diagram of an arrangement for reverse a high response speed is intended,

stellung in den Ruhezustand, die in Verbindung mit sind Kopplungsglieder vorgesehen, welche aus demposition in the idle state, which are provided in connection with coupling members, which from the

der Schaltungsanordnung von Fig. 1 verwendbar ist. Widerstand R4 und einem Verstärker mit demTran-the circuit arrangement of Fig. 1 can be used. Resistor R4 and an amplifier with the

Die nachstehend beschriebene Schaltungsanord- sistor Π und den Widerständen R2 und R3 be-The circuit arrangement described below Π and the resistors R2 and R3 are

nung dient zur Feststellung und Speicherung jedes an 35 stehen. Der Kondensator C1 ist zwischen dem Aus-tion is used to determine and save each stand at 35. The capacitor C1 is between the output

ihrem Eingang empfangenen Lesesignals, wobei die- gang A der Und-Schaltung 10 und dem mit der Basisread signal received at its input, with the gang A of the AND circuit 10 and the one with the base

ses Signal von Einrichtungen sehr verschiedener Art des Transistors Tl verbundenen Schaltungspunkt B This signal from devices of very different types of transistor Tl connected node B

stammen kann. Eine solche Einrichtung kann ein angeschlossen. Ein Umkehrverstärker wird durchcan originate. Such a facility can be attached. A reversing amplifier is through

Magnetbandabtaster sein, und wenn die davon ge- den Transistor T 3, dessen Basis direkt mit dem KoI-Be magnetic tape scanner, and if they are the transistor T 3, whose base is directly connected to the KoI-

lieferten Signale eine mittlere Frequenz von 50 kHz 40 lektor des Transistors Γ 2 verbunden ist, und densignals delivered an average frequency of 50 kHz 40 lektor of the transistor Γ 2 is connected, and the

haben, dauert ihre Periode 20 Mikrosekunden. Es Widerstand R 8 gebildet. Die Ausgangs-Und-Schal-their period lasts 20 microseconds. There resistance R 8 is formed. The exit-and-scarf

wird angenommen, daß die Frequenz der Takt- tung 15 besteht aus den beiden Dioden D 3 und D 4it is assumed that the frequency of the clocking device 15 consists of the two diodes D 3 and D 4

impulsfolge 8MHz beträgt, was 125 Nanosekunden und dem Widerstand R 9. Die Kathode der Diode D 4pulse sequence is 8MHz, which is 125 nanoseconds and the resistance R 9. The cathode of the diode D 4

für die Dauer einer Taktimpulsperiode ρ ergibt. ist über die Leitung 16 mit der Eingangsklemme E 2 results in ρ for the duration of a clock pulse period. is via line 16 to input terminal E 2

Während ferner jeder Taktimpuls eine ziemlich genau 45 verbunden.Furthermore, while each clock pulse is connected to a pretty much exactly 45.

eingehaltene Rechteckform haben kann, kann jeder Es werden Transistoren vom Typ npn verwendet am Eingang empfangene Leseimpuls mehr oder Die Transistoren Tl und T 3 sind jedoch Siliziumweniger trapezförmig sein, d.h., daß jeder Impuls transistoren, während der Transistor T2 ein Germamit einer Schrägflanke beginnt. Wenn bei dem zuvor niumtransistor ist. Die Tunneldiode DT, deren angenommenen Zahlenbeispiel die Schrägflanke 50 Höckerstrom 10 mA beträgt, kann eine Germanium-2,5 Mikrosekunden dauern kann, also 20 Taktimpuls- tunneldiode sein.The transistors of the type npn are used at the input received read pulse more or The transistors Tl and T 3 are silicon less trapezoidal, that is, that each pulse transistors, while the transistor T2 begins a Germa with a sloping edge. If the previously nium transistor is. The tunnel diode DT, the numerical example of which the sloping flank 50 hump current is 10 mA, can last a germanium 2.5 microseconds, ie it can be 20 clock pulse tunnel diode.

Perioden (20 p), können andere Eingangssignale Die dem Verbindungspunkt zwischen den Wider-Schrägflanken aufweisen, die je nach ihrem Ursprung ständen RS und R 6 entsprechende Klemme 17 dient nur der Dauer von 10 p, aber auch der Dauer von zur Zuführung eines Impulses, mit welchem die bi-100 ρ entsprechen können. 55 stabile Kippschaltung 11 in den Ruhezustand, d. h.Periods (20 p), other input signals can have other input signals The connection point between the opposing flanks, the RS and R 6 corresponding terminal 17, depending on its origin, is only used for the duration of 10 p, but also for the duration of to supply a pulse, with which the bi-100 can correspond to ρ. 55 stable flip-flop 11 in the idle state, ie

Fig. 3 zeigt im Diagramm E 2 eine Folge von Takt- in den Zustand, in dem kein Signal gespeichert wird,Fig. 3 shows in diagram E 2 a sequence from clock to the state in which no signal is stored,

impulsen, die einer Frequenz von 8 MHz entspre- zurückgebracht wird. An diese Klemme 17 ist dauerndimpulses that are brought back to a frequency of 8 MHz. This terminal 17 is permanent

chen. Das Diagramm El zeigt einen Impuls eines ein Unterbrecher angeschlossen. Dieser Unterbrecher,chen. The diagram El shows a pulse connected to a breaker. This breaker

festzustellenden und zu speichernden Eingangssignals. dessen Aufbau an sich bekannt ist, ist in F i g. 4 dar-input signal to be determined and stored. the structure of which is known per se is shown in FIG. 4 dar-

Dieser Impuls beginnt mit einer ansteigenden Schräg- 60 gestellt. Er enthält einen Transistor Γ 4, WiderständeThis impulse begins with a rising incline. It contains a transistor Γ 4, resistors

flanke 31, welche auf eine Dauer von nur etwa drei 41, 42 und Dioden 43, 44, 45. Die Klemme 17 istedge 31, which lasts only about three 41, 42 and diodes 43, 44, 45. The terminal 17 is

Perioden der Dauer ρ begrenzt ist, damit die Figur auch in dieser Figur dargestellt, woraus zu erkennenPeriods of duration ρ is limited so that the figure is also shown in this figure, from which to recognize

nicht zu breit wird. ist, daß der Kollektor des Transistors TA direkt mitdoesn't get too wide. is that the collector of the transistor TA directly with

Fig. 1 zeigt das Schaltbild einer ersten Ausfüh- der bistabilen Kippschaltung 11 verbunden ist, derenFig. 1 shows the circuit diagram of a first Ausfüh- the bistable flip-flop 11 is connected, the

rungsform der erfindungsgemäßen Schaltungsanord- 65 Betrieb dadurch in keiner Weise gestört wird, da derApproximate form of the circuit arrangement according to the invention 65 operation is not disturbed in any way, since the

nung. Diese enthält am Eingang eine logische Schal- Transistor Γ 4 normalerweise gesperrt ist.tion. This contains a logic switching transistor Γ 4 is normally blocked at the input.

tung 10, die aus zwei DiodenDl und D2 und aus Der Ruhezustand der bistabilen Kippschaltung 11device 10, which consists of two diodes Dl and D2 and the rest state of the bistable multivibrator 11

einem WiderstandRl besteht. Da die empfangenen ist dadurch gekennzeichnet, daß sich die Tunnel-a resistor Rl consists. Since the received is characterized in that the tunnel

5 65 6

diode Ι»Γ in ihrem Zustand niederer Spannung be- Zeitpunkt rO begonnen hat. Im Diagramm B ist zu findet (Klemmenspannung unter 50 mV). Der durch ersehen, daß im Zeitpunkt t4 die Basisspannung des die Tunneldiode hindurchfließende Strom, der in Transistors Γ1 für eine Zeit unter +0,5 V fällt, die erster Linie von den Widerständen Λ5 und R6 ausreicht, daß der Kollektorstrom unterbrochen oder kommt, liegt unter dem Wert ihres Höckerstroms. 5 wenigstens so weit verringert wird, daß die Umschal-Der Transistor Γ3 ist wegen des ihm über den Wider- tung der Tunneldiode DT gewährleistet ist.
stand Rl zugeführten großen Basisstroms stark Wenn nämlich die Verringerung des Kollektorstromführend. Der Transistor Tl befindet sich gleich- Stroms des Transistors Tl ausreichend groß ist, wird falls im Sättigungszustand auf Grund des beträcht- ein Zusatzstrom über die WiderständeR3 und R4 liehen Basisstroms, der ihm über den Widerstand R2 io zur Anode der Tunneldiode DT geliefert. Dieser Zuzugeführt wird. satzstrom muß so bemessen sein, daß der gesamteThe diode Ι »Γ is in its low voltage state since time rO has started. In diagram B can be found (terminal voltage below 50 mV). This can be seen from the fact that at time t4 the base voltage of the current flowing through the tunnel diode, which falls below +0.5 V in transistor Γ1 for a time, primarily from resistors Λ5 and R6, is sufficient for the collector current to be interrupted or come below the value of their hump stream. 5 is reduced at least to such an extent that the switching over of the transistor Γ3 is guaranteed because of the resistance of the tunnel diode DT .
stood Rl supplied large base current when namely reducing the collector current carrying. The transistor Tl is direct current of the transistor Tl is sufficiently large, if in the saturation state due to the considerable additional current borrowed through the resistors R 3 and R4 , it is supplied to the anode of the tunnel diode DT through the resistor R2 io. This is supplied. set current must be dimensioned in such a way that the entire

Es wird angenommen, daß das Potential der Klem- durch die Tunneldiode fließende Strom kurzzeitig men El und E2 etwa +0,3V beträgt, wenn ihnen 10 mA übersteigt. Die Tunneldiode wird dann schnell kein Impuls zugeführt wird. Bei jedem von der Ein- in ihren zweiten stabilen Zustand, nämlich den Zugangsklemme E2 empfangenen Taktimpuls steigt 15 stand höherer Spannung, umgeschaltet, in welchem dann das Potential dieser Klemme auf +3,5V an. ihre Klemmenspannung 450 mV übersteigt. Diese Das Potential des Punkts A ändert sich aber nur um Spannung ist so groß, daß ein beträchtlicher Basiseinen vernachlässigbaren Betrag, und die Ladung des strom zum Transistor Γ2 geliefert wird, so daß dieser Kondensators Cl bleibt daher annähernd auf Null. etwas nach dem Zeitpunkt 14 in die Sättigungsleitung Bekanntlich kann das Potential am Ausgang einer 20 gebracht wird. Die Spannung am Punkt 2} wird so Und-Schaltung nach Art der Und-Schaltung 10 gering, daß der Basisstrom des Transistors T 3 Unterpunkt Λ) nur dann merklich über den Ruhespan- brachen wird, wodurch auch dessen Kollektorstrom nungswert ansteigen, wenn die beiden Dioden Dl und unterbrochen wird. Von diesem Augenblick an ist D 2 gleichzeitig gesperrt sind. Andererseits kann die die Diode D 3 gesperrt, weil sie infolge der Span-Spannung am Punkte nach dem Augenblick, in 25 nungserhöhung am PunktF (DiagrammF von Fig. 3) welchem die beiden Dioden gleichzeitig gesperrt wer- in der Sperrichtung vorgespannt ist. Die von der den, nicht sofort ansteigen, sondern nur entsprechend Kathode der Diode D 4 empfangenen Taktimpulse der Ladung, welche der Kondensator Cl aufnimmt, werden dann über die Und-Schaltung 15 übertragen, so daß diese Spannungsänderung einer Exponential- und sie erscheinen vom Zeitpunkt 15 an an den Auskurve mit einer Zeitkonstante folgen muß, die etwa 30 gangsklemmenSl, 52.It is assumed that the potential of the terminal current flowing through the tunnel diode is briefly men E1 and E2 about + 0.3V when they exceed 10 mA. The tunnel diode will then quickly be supplied with no pulse. With each clock pulse received from the one in its second stable state, namely the access terminal E2 , the higher voltage rises, in which the potential of this terminal then rises to + 3.5V. their terminal voltage exceeds 450 mV. The potential of point A changes but only by voltage is so great that a considerable base is negligible, and the charge of the current is supplied to transistor Γ2, so that this capacitor Cl therefore remains approximately at zero. Somewhat after the point in time 1 4 into the saturation line As is well known, the potential at the output of a 20 can be brought. The voltage at point 2} is so low and circuit like the AND circuit 10 that the base current of the transistor T 3 sub-point Λ) is only noticeably above the quiescent voltage, which also increases its collector current voltage value when the two Diodes Dl and is interrupted. From this moment on, D 2 is blocked at the same time. On the other hand, the diode D 3 can be blocked because it is biased in the reverse direction due to the span voltage at the point after the moment in which the voltage increase at point F (diagram F of FIG. 3) at which the two diodes are blocked at the same time. Of the the, not rise immediately, but only in accordance with cathode of the diode D 4 received clock pulses of the charge, which accommodates the capacitor Cl, are then transmitted via the AND circuit 15 so that this voltage change of an exponential and they appear from the time 1 5 an must follow the curve with a time constant that is about 30 gangsklemmenSl, 52.

dem Produkt Rl ■ Cl gleich ist, da der dynamische Falls die von dem Eingangssignal im Zeitpunkt der Widerstand des Basis-Emitter-Übergangs des Tran- Vorderflanke eines Taktimpulses (beispielsweise Zeitsistors Tl so klein ist, daß er vernachlässigt werden punkt il) erreichte Amplitude kleiner als ein vorgekann. Die Ladung, welche der Kondensator C1 wäh- gebener Schwellwert ist, ist die vom Kondensator Cl rend eines Taktimpulses aufnimmt, hängt also im 35 während des Impulses aufgenommene Ladung so gewesentlichen von der Amplitude ab, die das Ein- ring, daß die Dauer des daraus am Ende des Taktgangssignal El im Zeitpunkt der Vorderflanke dieses impulses resultierenden und von der Basis des Tran-Impulses erreicht. sistors Tl im Zeitpunkt t2 empfangenen negativenthe product Rl ■ Cl is equal, since the dynamic case, the amplitude reached by the input signal at the time of the resistance of the base-emitter junction of the Tran leading edge of a clock pulse (for example time transistor Tl is so small that it can be neglected point il) is smaller as a pre-can. The charge, which the capacitor C1 is the threshold value for a given period, is that which the capacitor C1 rend absorbs of a clock pulse at the end of the clock signal El at the time of the leading edge of this pulse resulting and reached by the base of the Tran pulse. sistor Tl received negative at time t2

Es sei der Fall betrachtet, in welchem das Ein- Impulses unzureichend wird, um den Transistor ΠConsider the case in which the on-pulse becomes insufficient to drive the transistor Π

gangssignal eine vorgegebene mittlere Amplitude er- 40 zu sperren, da angesichts der hohen Frequenz undoutput signal to block 40 a predetermined average amplitude, because in view of the high frequency and

reicht hat. Vom Zeitpunkt der Vorderflanke des be- der Dauer der Impulse die Schaltkapazitäten der Basishas enough. From the time of the leading edge of the duration of the pulses the switching capacities of the base

treffenden Taktimpulses an sind die beiden Dioden und des Kollektors des Transistors die ZuführungThe two diodes and the collector of the transistor are the feeder for the relevant clock pulse

Dl, D2 gesperrt, und die Spannung am Punktet einer ausreichenden Elektrizitätsmenge erfordern, da- Dl, D2 blocked, and the voltage at the point require a sufficient amount of electricity so that

steigt exponentiell bis zu dem Zeitpunkt an, in wel- mit der Kollektorstrom wirksam unterbrochen wird,increases exponentially up to the point in time at which the collector current is effectively interrupted,

chem sie eventuell größer als die Augenblicksspan- 45 Sobald die bistabile Kippschaltung in ihren diechem it may be larger than the instantaneous span. 45 Once the bistable trigger circuit is in its

nung des Eingangssignals wird. Von diesem Zeitpunkt Speicherung eines Eingangssignals kennzeichnendenthe input signal. From this point in time storage of an input signal is characteristic

an kann die Spannung am Punkt A, bis auf den Span- Arbeitszustand umgeschaltet worden ist, ist dieseron can the voltage at point A, until the chip working state has been switched, this is

nungsabfall in der Diode D1, nur noch dem Ein- Zustand stabil und nicht mehr von den wiederholtenvoltage drop in the diode D1, only stable in the on-state and no longer of the repeated ones

gangssignal folgen. Der Kondensator Cl wird also Sperrungen des Transistors Tl beeinflußbar, die je-follow the output signal. The capacitor Cl can therefore be influenced by blocking the transistor Tl , which

weiter aufgeladen, jedoch mit einer sehr viel kleineren 50 weils dann auftreten, wenn das Eingangssignal seinefurther charged, but with a much smaller 50 because it occurs when the input signal is at its

Änderungsgeschwindigkeit, bis zum Ende des Takt- maximale Amplitude erreicht hat, d. h. nach demRate of change until the end of the cycle has reached maximum amplitude, d. H. after this

impulses. Zeitpunkt t6. impulse. Time t6.

Wenn am Ende des betreffenden Taktimpulses die Es ist zu bemerken, daß die SchaltungsanordnungIf at the end of the relevant clock pulse the It should be noted that the circuit arrangement

Diode D 2 wieder stromführend wird, fällt die Span- mit der bistabilen Kippschaltung 11 abgeschlossenDiode D 2 is energized again, the span falls with the bistable flip-flop 11 completed

nung am Punkte plötzlich auf etwa +1V. Da sich 55 sein kann, wenn die die Speicherung des Eingangs-The voltage at the point suddenly drops to about + 1V. Since 55 can be when the storage of the input

der Kondensator Cl nicht schlagartig entladen kann, signals kennzeichnende negativ gerichtete Spannungs-the capacitor Cl cannot suddenly discharge, signals characterizing negative-going voltage

wird eine negativ gerichtete Spannungsänderung zur änderung direkt verwendet wird. Der Verstärker mita negative voltage change is used for the change directly. The amplifier with

Basis des Transistors Π übertragen, und wenn die dem Transistor Γ 3 wurde zu dem Zweck einerBase of transistor Π transferred, and if the the transistor Γ 3 was for the purpose of a

dann vom Kondensator Cl wieder abgegebene La- Polaritätsumkehrung des Steuersignals sowie einerthen from the capacitor Cl again emitted La polarity reversal of the control signal and one

dungsmenge ausreichend groß ist, wird der Tran- 60 Leistungsverstärkung vorgesehen. Bei bestimmtenIf the amount of application is sufficiently large, power amplification is provided for the train. With certain

sistor Tl plötzlich gesperrt; dies ist der Zustand, bei Anwendungsfällen kann das dadurch erhaltenesistor Tl suddenly blocked; this is the state that can be obtained in use cases

welchem ein Eingangssignal festgestellt und gespei- Steuersignal, im vorliegenden Fall ein positiverwhich an input signal is detected and stored control signal, in the present case a positive one

chert wird. Spannungswert am Punkt F, direkt verwendet wer-is chert. Voltage value at point F, can be used directly

Eine graphische Darstellung der zuvor erläuterten den. Im allgemeinen ist es aber erwünscht, mehrereA graphic representation of the previously discussed. In general, however, it is desirable to have several

Erscheinungen ist in Fig. 3 in den Diagrammen El, 65 logische Schaltungen zu steuern, die in einer zen-Appearances can be controlled in Fig. 3 in the diagrams E1, 65 logic circuits that are in a central

E 2, A und B während der Zeitperiode zwischen den tralen Einheit einer Nachrichtenverarbeitungsanlage E 2, A and B during the time period between the central units of a message processing system

Zeitpunkten i3 und 14 dargestellt, wobei angenommen enthalten sind. Die Und-Schaltung 15 von F i g. 1 istTimes i3 and 1 4 shown, which are assumed to be included. The AND circuit 15 of FIG. 1 is

ist, daß die Schrägflanke 31 des Eingangssignals im nur eine dieser logischen Schaltungen.is that the leading edge 31 of the input signal is only one of these logic circuits.

Wenn die zentrale Einheit das Steuersignal oder die am Ausgang der Anordnung verfügbaren Impulse verwertet hat, wenn also das festgestellte Eingangssignal verschwunden ist, liefern nicht dargestellte Einrichtungen zu den Eingangsklemmen 46 des Unterbrechers (Fig. 4) positive Signale, durch welche die beiden Dioden 43 gesperrt werden. Dann kann ein Basisstrom über den Widerstand 42 und die beiden Siliziumdioden 44, 45 fließen, wodurch der Transistor T 4 stark stromführend wird. Dieser entnimmt dann einen beträchtlichen Kollektorstrom über die Widerstände RS und R6 (Fig. 1), so daß der durch die Tunneldiode DT fließende Strom unter den Wert des Talstroms fällt und die Stromführung des Transistors Γ 2 unterbrochen wird. Wenn dieser Impuls beendet ist, nimmt die Tunneldiode DT ihren Zustand niedriger Spannung wieder an, und der Transistor Γ2 bleibt gesperrt.When the central unit has used the control signal or the pulses available at the output of the arrangement, i.e. when the detected input signal has disappeared, devices (not shown) supply positive signals to the input terminals 46 of the interrupter (FIG. 4), through which the two diodes 43 are blocked will. A base current can then flow via the resistor 42 and the two silicon diodes 44, 45, as a result of which the transistor T 4 is heavily current-carrying. This then draws a considerable collector current through the resistors RS and R6 (Fig. 1), so that the current flowing through the tunnel diode DT falls below the value of the valley current and the current flow of the transistor Γ 2 is interrupted. When this pulse has ended, the tunnel diode DT returns to its low voltage state and transistor Γ2 remains off.

Wenn die Auslöseschwelle der bistabilen Kippschaltung noch genauer definiert werden soll, kann an den beschriebenen Schaltungen eine geringfügige Änderung vorgenommen werden. Diese Änderung besteht darin, daß der Widerstand A4 durch zwei in gleicher Richtung in Serie geschaltete Dioden ersetzt wird, die so gepolt sind, daß die Anode der einen Diode mit dem Punkt C und die Kathode der anderen Diode mit dem Punkt D verbunden sind. Hierfür können zwei Siliziumdioden verwendet werden. Wenn der Transistor Tl Jn der Sättigung ist, sind diese beiden Dioden gesperrt, und im Ruhezustand wird der über die Tunneldiode DT fließende Strom ausschließlich über die Widerstände R 5 und R 6 geliefert.If the triggering threshold of the bistable multivibrator is to be defined more precisely, a slight change can be made to the circuits described. This change consists in replacing the resistor A4 with two diodes connected in series in the same direction, the polarity of which is such that the anode of one diode is connected to point C and the cathode of the other diode is connected to point D. Two silicon diodes can be used for this. When the transistor Tl Jn is saturated, these two diodes are blocked, and in the idle state the current flowing through the tunnel diode DT is supplied exclusively through the resistors R 5 and R 6.

Eine zweite Ausführungsform der erfindungsgemäßen Schaltungsanordnung ist im Schaltbild von F i g. 2 gezeigt. Der Vorteil dieser Ausführungform besteht darin, daß die Tunneldiode nun an den positiven Pol der Spannungsquelle angeschlossen ist, daß pnp-Transistoren verwendet werden können und daß die Widerstandskopplungsglieder gegenüber der Schaltung von F i g. 1 vereinfacht sind. Dagegen kann diese zweite Ausführungsform nicht mehr einwandfrei bei einer so hohen Impulsfrequenz arbeiten wie die zuvor beschriebene. Diejenigen Organe der Schaltung von F i g. 2, die bestimmten Organen der Schaltung von F i g. 1 gleich sein können, sind mit den gleichen Bezugszeichen wie in F i g. 1 bezeichnet.A second embodiment of the circuit arrangement according to the invention is shown in the circuit diagram of FIG F i g. 2 shown. The advantage of this embodiment is that the tunnel diode is now connected to the positive Pole of the voltage source is connected, that pnp transistors can be used and that the resistive coupling members opposite the circuit of FIG. 1 are simplified. Against it can this second embodiment no longer work properly at as high a pulse frequency as the one previously described. Those organs of the circuit of FIG. 2, the specific organs of the Circuit of FIG. 1 can be the same are given the same reference numerals as in FIG. 1 referred to.

In der bistabilen Kippschaltung mit der Tunneldiode DT und dem Transistor Γ12 wird nun ein pnp-Germaniumtransistor verwendet. Der die Lastimpedanz des Transistors Γ12 bildende Widerstand R13 kann einen Wert von 390 0hm haben. Zwei Widerstände RU und i?12 von jeweils 470 Ohm sind in Serie zwischen der Kathode der Tunneldiode DT und der Klemme 12 angeschlossen. Die Kopplungsglieder, welche vorübergehend einen Zusatzstrom zu der Tunneldiode liefern können, bestehen aus dem Widerstand R10 und der Germaniumdiode DS. Die Kapazität des Kondensators C 2 wird so bemessen, daß die Zeitkonstante i?l-C2 der Integrationsschaltung kleiner als oder gleich der Dauer eines Taktimpulses ist, wie bei der zuvor beschriebenen Ausführungsform. Die Klemme 18, die dem Verbindungspunkt zwischen den Widerständen RU und 2? 12 entspricht, dient zum Empfang der Rückstellimpulse. Im vorliegenden Fall können diese von einer Unterbrecherschaltung mit einem pnp-Transistor geliefert werden.A pnp germanium transistor is now used in the bistable multivibrator with the tunnel diode DT and the transistor Γ12. Resistor R13 , which forms the load impedance of transistor Γ12, can have a value of 390 ohms. Two resistors RU and i? 12 of 470 ohms each are connected in series between the cathode of the tunnel diode DT and terminal 12. The coupling elements, which can temporarily supply an additional current to the tunnel diode, consist of the resistor R 10 and the germanium diode DS. The capacitance of the capacitor C 2 is dimensioned such that the time constant i? L-C2 of the integration circuit is less than or equal to the duration of a clock pulse, as in the embodiment described above. The terminal 18, which is the connection point between the resistors RU and 2? 12 corresponds to, is used to receive the reset pulses. In the present case, these can be supplied by an interrupter circuit with a pnp transistor.

Wenn sich die bistabile Kippschaltung mit der Tunneldiode DT und dem Transistor Γ12 im Ruhezustand befindet, ist der Transistor T12 gesperrt, weil sich die Tunneldiode DT in ihrem Zustand niedriger Spannung befindet. Da die Diode D 5 in der Durchlaßrichtung vorgespannt ist, ist der Tunneldiodenstrom durch den Widerstand der Parallelschaltung aus den Widerständen R11 und R12 einerseits und dem Widerstand RIO und der Diode D5 When the bistable multivibrator with the tunnel diode DT and the transistor Γ12 is in the quiescent state, the transistor T12 is blocked because the tunnel diode DT is in its low voltage state. Since the diode D 5 is forward biased, the tunnel diode current is through the resistance of the parallel connection of the resistors R 11 and R 12 on the one hand and the resistor RIO and the diode D5

ίο andererseits bestimmt. Wenn RIO einen Widerstand von 2000 Ohm hat, beträgt der über die Tunneldiode DT fließende Strom 9 mA, wovon 2,7 mA über die Serienschaltung aus dem Widerstand RIO und der Diode D 5 fließen. Da die Spannungen an den Punkten A und B' im wesentlichen gleich sind, kann angenommen werden, daß der Kondensator C 2 nicht geladen ist, solange kein Eingangssignal am Eingang El empfangen wird.
Wenn ein festzustellendes Eingangssignal an der Eingangsklemme El vorhanden ist, empfängt der Kondensator C 2 während jedes am Eingang El empfangenen Taktimpulses eine Ladung, da die Diode DS einen Weg mit sehr kleinem Widerstand für den Ladestrom darstellt.ίο on the other hand determined. If RIO has a resistance of 2000 ohms, the current flowing through the tunnel diode DT is 9 mA, of which 2.7 mA flows through the series circuit consisting of the resistor RIO and the diode D 5 . Since the voltages at the points A and B are substantially equal, 'it can be assumed that the capacitor C is not charged 2 until an input signal at the input El is received.
If an input signal to be detected is present at the input terminal El, the capacitor C 2 receives a charge during each clock pulse received at the input El , since the diode DS represents a path with very low resistance for the charging current.

as Wenn beim Auftreten eines Taktimpulses die ansteigende Flanke des Eingangssignals eine vorgegebene Amplitude, beispielsweise 60% der größten Amplitude, erreicht, hat der Kondensator C 2 am Ende des Taktimpulses eine Ladung aufgenommen, die ausreicht, daß im Zeitpunkt der Hinterflanke dieses Taktimpulses ein negativer Impuls am Punkt B' erscheint. Da die Diode DS dann in der Sperrrichtung vorgespannt ist und somit keinen Strom führt, ruft die anschließende Entladung des Kondensators C 2 einen erhöhten Stromfluß über den Widerstand RIO hervor. Dieser Zusatzstrom ist so groß, daß der Höckerstrom der Tunneldiode DT kurzzeitig überschritten wird und diese schnell in ihren Zustand höherer Spannung umgeschaltet wird, was die Stromführung im Transistor Γ12 zur Folge hat. Daraufhin bildet sich ein höherer Spannungswert am Kollektor des Transistors Γ12, d. h. am Punkt E'. As if, when a clock pulse occurs, the rising edge of the input signal reaches a predetermined amplitude, for example 60% of the largest amplitude, the capacitor C 2 has taken up a charge at the end of the clock pulse that is sufficient for a negative pulse at the time of the trailing edge of this clock pulse appears at point B ' . Since the diode DS is then biased in the reverse direction and therefore does not carry any current, the subsequent discharge of the capacitor C 2 causes an increased flow of current through the resistor RIO . This additional current is so large that the hump current of the tunnel diode DT is briefly exceeded and this is quickly switched to its higher voltage state, which leads to the current flow in transistor Γ12. A higher voltage value then forms at the collector of transistor Γ12, ie at point E '.

Auf die bistabile Kippschaltung mit den Schaltungselementen DT und Γ12 folgt eine zweistufige Verstärkerschaltung von an sich bekannter Art. Die erste Stufe enthält einen pnp-Germaniumtransistor T13 und die zweite Stufe einen npn-Siliziumtransistor Γ14. Der Kollektor dieses zweiten Transistors ist an den Verbindungspunkt von zwei Widerständen i?14 und R15 angeschlossen, die so bemessen sind, daß bei gesperrtem Transistor Γ14 der Spannungswert an den Ausgangsklemmen 521, 522 den Wert +3,5 V nicht übersteigt. Die Ausgangsklemme 521 kann zur Steuerung von einer oder von mehreren Und-Schaltungen verwendet werden, wie in Fig. 1 gezeigt ist.The bistable multivibrator with the circuit elements DT and Γ12 is followed by a two-stage amplifier circuit of a type known per se. The first stage contains a pnp germanium transistor T13 and the second stage an npn silicon transistor Γ14. The collector of this second transistor is connected to the connection point of two resistors i? 14 and R15 , which are dimensioned so that the voltage value at the output terminals 521, 522 does not exceed +3.5 V when the transistor Γ14 is blocked. The output terminal 521 can be used to control one or more AND circuits, as shown in FIG. 1.

Bei den beiden beschriebenen Schaltungsanordnungen ist die Betriebssicherheit ausgezeichnet, weil eine sehr geringe Wahrscheinlichkeit besteht, daß die bistabile Kippschaltung infolge von Störerscheinungen am Eingang El unbeabsichtigt ausgelöst wird. Es handelt sich dabei im allgemeinen um Schaltstörsignale, deren Dauer kleiner als die Dauer eines Taktimpulses ist. Doch selbst wenn ein solches Störsignal eine Amplitude erreicht, die gleich der Amplitude des erwarteten Lesesignals ist, hat die Integrationswirkung des dem Widerstand Rl zugeordneten Kondensators normalerweise die Folge, daß der bi-The two circuit arrangements described the operational reliability is excellent, because a very low probability that the flip-flop is due to disturbing phenomena at the entrance to El triggered accidentally. These are generally switching interference signals whose duration is less than the duration of a clock pulse. But even if such an interfering signal reaches an amplitude which is equal to the amplitude of the expected read signal, the integration effect of the capacitor assigned to the resistor Rl normally has the consequence that the bi-

stabile Verstärker nicht ausgelöst werden kann, wenn die Dauer des Störsignals merklich kürzer als die Dauer eines Taktimpulses ist.stable amplifier cannot be triggered if the duration of the interfering signal is noticeably shorter than that Duration of a clock pulse.

Ferner kann die beschriebene Schaltungsanordnung an ihrem Ausgang Sl bzw. 521 kein Signal abgeben, dessen Dauer kleiner als die Dauer eines Taktimpulses ist. Außerdem wird der Zustand der bistabilen Kippschaltung nach dem Ende jedes Taktimpulses sehr schnell definiert, im Gegensatz zu der Arbeitsweise einer bistabilen Schaltung mit zwei Transistoren. Diese kann nämlich beim Empfang eines unzureichenden Signals einen instabilen Zustand annehmen, bei welchem die beiden Transistoren Strom führen, und dieser Zustand kann andauern und erst unter dem Einfluß von zufälligen Erregungen, wie Störsignalen, Wärmerauschen usw. aufhören.Furthermore, the circuit arrangement described cannot emit a signal at its output S1 or 521, the duration of which is shorter than the duration of a clock pulse. In addition, the state of the bistable multivibrator is defined very quickly after the end of each clock pulse, in contrast to the operation of a bistable circuit with two transistors. This can namely assume an unstable state when receiving an inadequate signal, in which the two transistors conduct current, and this state can persist and only stop under the influence of random excitations such as interference signals, heat noise, etc.

Claims (6)

Patentansprüche:Patent claims: 1. Schaltungsanordnung zur Feststellung und ao Speicherung eines Eingangssignals, dessen schräge Vorderflanke lang ist im Vergleich zur Periode einer Taktimpulsfolge und das einem Eingang einer Eingangs-Und-Schaltung mit wenigstens zwei Eingangsklemmen und einem Ausgangswiderstand zugeführt wird, dadurch gekennzeichnet, daß der zweite Eingang (E 2) der Eingangs-Und-Schaltung (10) die Taktimpulse empfängt, daß der Eingang eines bistabilen Schwellwertschalters (11) mit dem Ausgangswiderstand der Eingangs-Und-Schaltung über einen Widerstand und/oder einen Kopplungskondensator (Cl, C2) verbunden ist und daß der Kopplungskondensator mit dem Ausgangswiderstand (Rl) der Eingangs-Und-Schaltung (10) eine Integrationsschaltung bildet, die so bemessen ist, daß der bistabile Schwellwertschalter ein die Feststellung eines Eingangssignals kennzeichnendes Signal nur dann abgibt, wenn die Vorderflanke des Eingangssignals während eines Taktimpulses einen vorgegebenen Spannungswert erreicht.1.Circuit arrangement for determining and storing an input signal whose leading edge is long compared to the period of a clock pulse train and which is fed to an input of an input AND circuit with at least two input terminals and an output resistor, characterized in that the second input ( E 2) of the input AND circuit (10) receives the clock pulses that the input of a bistable threshold switch (11) is connected to the output resistance of the input AND circuit via a resistor and / or a coupling capacitor (Cl, C2) and that the coupling capacitor with the output resistor (Rl) of the input AND circuit (10) forms an integration circuit which is dimensioned so that the bistable threshold switch only emits a signal indicating the detection of an input signal when the leading edge of the input signal is during a clock pulse reached a predetermined voltage value. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der bistabile Schwellwertschalter aus einem Transistor (T 2; T12) mit einem Lastwiderstand (R 7; Rl¹S) einer parallel zur Basis und zum Emitter des Transistors geschalteten Tunneldiode (DT) und einem mit der Basis des Transistors verbundenen Widerstand (RS, R6; RU, R12) besteht und daß der mit der Basis des Transistors verbundene Widerstand so bemessen ist, daß der im Ruhezustand durch die Tunneldiode fließende Strom kleiner als der Höckerstrom ist und der Transistor gesperrt ist.2. Circuit arrangement according to claim 1, characterized in that the bistable threshold switch consists of a transistor (T 2; T12) with a load resistor (R 7; Rl ¹ S) a tunnel diode connected in parallel to the base and to the emitter of the transistor (DT) and a with the base of the transistor connected resistor (RS, R6; RU, R12) and that the resistor connected to the base of the transistor is dimensioned so that the current flowing through the tunnel diode in the quiescent state is less than the hump current and the transistor is blocked . 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß zu den Widerstandskopplungsgliedern ein weiterer Widerstand (RIO) gehört, der die Basis des Transistors (Γ12) mit der zweiten Elektrode des Kondensators (C 2) verbindet, sowie eine Diode (DS), von der eine Elektrode mit der zweiten Elektrode des Kondensators und die andere Elektrode mit einem Bezugspotentialpunkt so verbunden sind, daß im Ruhezustand ein Teil des Stroms der Tunneldiode (DT) in der Durchlaßrichtung durch die Diode (D 5) fließt.3. Circuit arrangement according to claim 2, characterized in that a further resistor (RIO) belongs to the resistive coupling elements, which connects the base of the transistor (Γ12) to the second electrode of the capacitor (C 2), and a diode (DS) from one electrode is connected to the second electrode of the capacitor and the other electrode is connected to a reference potential point in such a way that, in the idle state, part of the current of the tunnel diode (DT) flows in the forward direction through the diode (D 5). 4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß zu den Widerstandskopplungsgliedern ein zweiter Transistor (Tl) gehört, daß ein Widerstandsglied die Basis des ersten Transistors (T 2) mit dem Kollektor des zweiten Transistors (Tl) verbindet und daß ein weiterer Widerstand (R 2) eine Spannungsquelle mit der Basis des zweiten Transistors verbindet und dessen Basisstrom bestimmt.4. Circuit arrangement according to claim 2, characterized in that a second transistor (Tl) belongs to the resistive coupling elements, that a resistive element connects the base of the first transistor (T 2) to the collector of the second transistor (Tl) and that a further resistor ( R 2) connects a voltage source to the base of the second transistor and determines its base current. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß das Widerstandsglied aus zwei Siliziumdioden besteht, die in solchem Sinne in Serie geschaltet sind, daß sie einen zur Auslösung der Tunneldiode ausreichenden Strom durchlassen, wenn der Kollektorstrom des zweiten Transistors genügend verringert ist.5. Circuit arrangement according to claim 4, characterized in that the resistance element consists of two silicon diodes connected in series in such a way that they lead to a Triggering the tunnel diode let sufficient current pass when the collector current of the second Transistor is sufficiently reduced. 6. Schaltungsanordnung nach einem der Ansprüche 3 bis 5 zur Erzeugung einer rhythmischen Impulsfolge nach der Feststellung eines Eingangssignals, gekennzeichnet durch eine Ausgangs-Und-Schaltung (15), deren einem Eingang die Taktimpulse zugeführt werden, während ein weiterer Eingang mit dem Ausgang des bistabilen Schwellwertschalters (11) über einen Polaritätsumkehrverstärker (Γ3; T13, Γ14) verbunden ist, derart, daß der erste auf den Beginn des vom Schwellwertschalter abgegebenen kennzeichnenden Signals folgende Taktimpuls und alle weiteteren Taktimpulse am Ausgang der Ausgangs-Und-Schaltung erscheinen.6. Circuit arrangement according to one of claims 3 to 5 for generating a rhythmic pulse sequence after the detection of an input signal, characterized by an output AND circuit (15), one input of which the clock pulses are fed, while another input to the output of the bistable Threshold switch (11) via a polarity reversing amplifier (Γ3; T13, Γ14) is connected in such a way that the first clock pulse following the beginning of the signal emitted by the threshold switch and all other clock pulses appear at the output of the output AND circuit. Hierzu 1 Blatt Zeichnungen1 sheet of drawings 709 520/371 3.67 © Bundesdruckerei Berlin709 520/371 3.67 © Bundesdruckerei Berlin