DE1234056B - Counting register for parallel addition or subtraction of binary numbers - Google Patents

Description

Zählregister zur Parallel-Addition bzw. -Subtraktion von Binärzahlen Die Erfindung bezieht sich auf ein Zählregister mit Magnetkernen mit annähernd rechteckförmiger Hy# stereseschleife zur Parallel-Addition bzw. -Subtraktion von Binärzahlen und zum zerstörungsfreien Auslesen der gespeicherten Information. Schaltungsanordnungen mit Magnetkemen zur Lösung dieser Aufgabe sind schon bekannt (deutsche Auslegeschrift 1179 252). Bei ihnen wird ein sich in einer Stufe des Zählregisters eventuell ergebener übertrag der jeweils nächsten Stufe zugeführt und dort verarbeitet. Da aber jede Weitergabe eines übertrags mit einer gewissen Laufzeit verbunden ist, vergeht eine von der Anzahl der ausgeführten überträge bzw. von der Stellenzahl des Zählregisters abhängige Zeit, bis das neue Zählergebnis verfügbar ist, auch wenn der Zählvorgang nur durch ein einmaliges Signal ausgelöst wurde. Damit kann sich die Arbeitsgeschwindigkeit insbesondere eines vielstelligen Zählregisters gegenüber der einer einzelnen Stufe wesentlich verringern.Counting register for parallel addition or subtraction of binary numbers The invention relates to a counting register with magnetic cores with an approximately rectangular hy #steresis loop for parallel addition or subtraction of binary numbers and for non-destructive reading of the stored information. Circuit arrangements with magnetic cores to solve this problem are already known (German Auslegeschrift 1179 252). With them, a transfer that may result in one stage of the counting register is sent to the next stage and processed there. However, since each transfer of a transfer has a certain duration, it takes a time, depending on the number of transfers carried out or the number of digits in the counting register, until the new counting result is available, even if the counting process was only triggered by a single signal. In this way, the operating speed, in particular of a multi-digit counting register, can be significantly reduced compared to that of a single stage.

Das Zählregister mit Magnetkemen mit annähernd rechteckförmiger Hystereseschleife zur Parallel-Addition bzw. -Subtraktion von Binärzahlen nach der Erfindung hat dagegen den Vorteil, daß das Ergebnis der Operation tatsächlich gleichzeitig in allen Stellen verfügbar ist. Das Zählregister arbeitet dabei nach der an sich bekannten Invertierungsregel, wonach bei der Addition von »1=2'« zu einer Binärzahl, von der niedrigsten Stelle ausgehend alle Stellen einschließlich der ersten »0« invertiert werden (deutsche Auslegeschrift 1082 435). Die Subtraktion ergibt sich in ähnlicher Weise durch Inversion aller mit »0« besetzten unteren Stellen bis einschließlich der ersten »l«. Die Addition bzw. die Subtraktion einer höheren Potenz von 2 erfolgt ebenfalls nach dieser Regel, wobei allerdings alle diejenigen Stellen des ursprünliehen Registerinhalts, die einer niedrigeren Potenz als der zu addierenden bzw. zu subtrahierenden Potenz entsprechen, unverändert bleiben.The counting register with magnetic cores with an approximately rectangular hysteresis loop for parallel addition or subtraction of binary numbers according to the invention, on the other hand, has the advantage that the result of the operation is actually available in all places simultaneously. The counting register works according to the inversion rule known per se, according to which when "1 = 2 '" is added to a binary number, starting from the lowest digit, all digits including the first "0" are inverted (German Auslegeschrift 1082 435). The subtraction is obtained in a similar way by inversion of all lower digits occupied by "0" up to and including the first "l". The addition or subtraction of a higher power of 2 also takes place according to this rule, although all those positions in the original register content that correspond to a lower power than the power to be added or subtracted remain unchanged.

Das Zählregister mit einer matrixartigen dreispaltigen Anordnung von Magnetkern-Transistor-Elementen mit Stromweichen (Weichenelemente) ist dadurch gekennzeichnet, daß in jeder Spalte eine der Stellenzahl entsprechende Anzahl von Weichenelementen hintereinandergeschaltet ist, wobei in Serie zur zweiten und dritten Spalte jeweils ein steuerbarer, vorzugsweise elektronischer Schalter angeordnet ist und die erste Spalte über einen ersten Konstantstromgenerator, die zweite und dritte Spalte gemeinsam über einen zweiten Konstantstromgenerator gespeist werden, und daß die in der Zeilenrichtung jeweils zur gleichen Binärstelle (Registerstufe) gehörenden Weichenelemente gegenseitig so verkoppelt sind, daß das erste Element einer Stufe auf das zweite und dritte Element der Stufe und das zweite oder das dritte Element der Stufe wieder auf das erste unmittelbar einwirken kann.The counting register with a matrix-like three-column arrangement of Magnetic core transistor elements with current switches (switch elements) are characterized by that in each column a number of switch elements corresponding to the number of digits is connected in series, in series with the second and third column respectively a controllable, preferably electronic switch is arranged and the first Column about a first constant current generator, the second and third columns together fed through a second constant current generator, and that in the row direction each of the turnout elements belonging to the same binary digit (register level) mutually are coupled so that the first element of a stage on the second and third Element of the stage and the second or third element of the stage back to the first can act immediately.

Das so gebildete Zählregister kann bei einmaliger Informationseingabe beliebig oft abgefragt werden. Es ist ferner möglich, während der Eingabe einer neuen Information die alte Information durch einen Löschbefehl ohne besonderen Löschtakt zu löschen und durch einen Additionsbefehl die Information um eine Potenz von 2 ohne besonderen Additionstakt zu erhöhen bzw. bei geringfügiger Abwandlung der Schaltungsanordnung zu erniedrigen.The counting register formed in this way can be used if information is entered once can be queried as often as required. It is also possible while typing a new information the old information by a delete command without a special delete cycle to delete and by an addition command the information by a power of 2 without increasing a special addition cycle or with a slight modification of the circuit arrangement to humiliate.

Die Schaltungsanordnung nach der Erfindung wird nachfolgend an Hand der F i g. 1 bis 8 näher erläutert. Dabei zeigt F i g. 1 das als Grundbaustein verwendete MT-Element und dessen in den folgenden Schaltbildern benutztes Symbol, F i g. 2 die beim Umschalten des Magnetkernes bei verschiedener Belastung induzierten Spannungen, F i g. 3 Dioden-Transistor-Weichen, F i g. 4 ein Register für zerstörungsfreies Auslesen der Information, F i 1-. 5 einen durch Ergänzung des Registers nach F i g. 4 gebildeten Parallel-l-Addierer, F i g. 6 eine vorteilhafte Weiterbildung des Addierers, F i g. 7 eine Abwandlung des Addierers für die wahlweise Addition einer höheren Potenz von 2 und schließlich F i g. 8 eine Abwandlung des Addierers für die Subtraktion von 1 oder einer höheren Potenz von 2. Zum leichteren Verständnis der erfindungsgemäßen Schaltungsanordnungen soll zunächst auf die an sich bekannten MT-Elemente eingegangen werden.. In F ig, 1 ist ein ringförmiger Magnetkern K mit zwei Einstellwicklungen Ei und E2, einer Abfragewicklung A und einer vierten mit der Basis b und dem Emitter e eines Transistors Tr verbundenen Wicklung dargestellt. Durch einen (genügend großen) Stromimpuls auf einer der Einstellwicklungen (Setzwicklungen) wird der Kein eingestellt, d. h. eine logische »l« gespeichert (»Inhalt des Kernes« = 1, abgekürzt #K) =1). Ein Stromimpuls über die Abfragewicklung stellt den Kein zurück (logische »0«, (K) = 0). Die Basiswicklung ist so angeschlossen, daß die beim Abfragen eines eingestellten Kernes induzierte Spaifnung den Transistor Tr leitend steuert. Da der Transistor hierbei im allgemeinen bis zur Sättigung ausgesteuert wird, wird der Kollektorstrom durch den (reellen) Widerstand L und die Betriebsspannung + U, - U bestimmt. Im Kollektorkreis können auch zur übergabe der abgefragten Information Einstellwicklungen weiterer Kerne eingeschleift sein.The circuit arrangement according to the invention is illustrated below with reference to FIGS. 1 to 8 explained in more detail. F i g. 1 the MT element used as the basic building block and its symbol used in the following circuit diagrams, FIG . 2 the voltages induced when switching over the magnetic core at different loads, F i g. 3 diode-transistor switches, F i g. 4 a register for non-destructive reading of the information, F i 1-. 5 a by supplementing the register according to F i g. 4 formed parallel-l-adder, F i g. 6 shows an advantageous further development of the adder, FIG. 7 shows a modification of the adder for the optional addition of a higher power of 2 and finally FIG. 8 shows a modification of the adder for the subtraction of 1 or a higher power of 2. To make the circuit arrangements according to the invention easier to understand, the MT elements known per se should first be discussed. FIG. 1 shows an annular magnetic core K with two setting windings Ei and E2, an interrogation winding A and a fourth winding connected to the base b and the emitter e of a transistor Tr are shown. The none is set by a (sufficiently large) current pulse on one of the setting windings (set windings) . H. a logical "l" is stored ("content of the core" = 1, abbreviated #K) = 1). A current pulse via the query winding resets the none (logical "0", (K) = 0). The base winding is connected in such a way that the voltage induced when interrogating a set core controls the transistor Tr to be conductive. Since the transistor is generally controlled to saturation, the collector current is determined by the (real) resistor L and the operating voltage + U, - U. Setting windings of further cores can also be looped into the collector circuit in order to transfer the requested information.

Eine Schaltungsanordnung mit vielen MT-Elementen würde in der Darstellungsweise nach F i g. la sehr unübersichtlich werden. Es wird deshalb kein vereinfachtes Symbol nach F i g. 1 b benutzt. Hier ist der Kein als schmales liegendes Rechteck gezeichnet. Die beiden an der rechten Schmalseite angesetzten, zunächst parallelen Linien stellen den Kollektor-bzw. Emitteranschluß des Schalttransistors Tr dar. Eine gegenseitige Unterscheidung der Anschlüsse ist im allgemeinen nicht nötig, da der Transistor als reiner Schalter (allerdings mit Stromverstärkung) wirkt. Die Kernwicklungen sind durch einfache, senkrecht zur Längsrichtung des Rechtecks gezeichnete Linien dargestellt. Dabei ist folgende Regel für die Wirkung von Stromimpulsen auf den einzelnen Wicklungen zu beachten: über alle nicht besonders gekennzeichneten Wicklungen wird der Kern eingestellt. Wicklungen, die an der oberen Rechteckseite mit einem Punkt -versehen sind, sind Sperrwicklun-en, Impulse auf diesen Wicklungen treten im allgemeinen nur gemeinsam mit anderen Impulsen auf und sollen trotz diesen den Kein in der bisherigen Lage festhalten. Mit einem Kreuz innerhalb des Rechtecks bezeichnete Wicklungen dienen zur Rückstellung des gesetzten Kernes in die »0«-Lage. Eine besondere Rolle spielen dabei die Wicklungen für den Abfragetakt, die jeweils noch mit dem Kennzeichen des betreffenden Taktes bezeichnet sind (Taktpuls Ti in Fig. lb).A circuit arrangement with many MT elements would be shown in the representation according to FIG. la become very confusing. There is therefore no simplified symbol according to FIG. 1 b used. Here the none is drawn as a narrow, lying rectangle. The two initially parallel lines attached to the right narrow side represent the collector or. Emitter connection of the switching transistor Tr is. A mutual differentiation of the connections is generally not necessary, since the transistor acts as a pure switch (but with current amplification). The core windings are represented by simple lines drawn perpendicular to the longitudinal direction of the rectangle. The following rule must be observed for the effect of current pulses on the individual windings: The core is set for all windings that are not specially marked. Windings that are marked with a dot on the upper side of the rectangle are blocking windings, impulses on these windings generally only occur together with other impulses and should, despite these, hold the none in the previous position. Windings marked with a cross within the rectangle serve to reset the set core to the "0" position. The windings for the interrogation cycle play a special role, each of which is also identified by the identifier of the cycle in question (clock pulse Ti in FIG. 1b).

Wie schon erwähnt, wird durch die beim Abfragen eines gesetzten Kernes in der Basiswicklung induzierte Spannung der angeschlossene Transistor leitend gesteuert. Da aber die Basis-Emitter-Strecke des Transistors die Spannung auf einen angenähert konstanten Wert UBE (etwa gleich der Schwellenspannung) begrenzt, wird der Ummagnetisierungsvorgang zeitlich in die Län e gezogen. In der unteren Reihe 9 C der F i lo,. 2 ist ein solcher Spannungsverlauf als Antwort auf den darüberstehenden Abfrageimpuls IA dargestellt. Die abfallende Flanke und damit die Dauer des Spannungsimpulses kann aber vor allem wegen der unterschiedlichen (und auch temperaturabhängigen) Werte von UBE sehr stark streuen. In derselben Weise streuen natürlich auch die Kollektorströme.As already mentioned, the voltage induced in the base winding when interrogating a set core makes the connected transistor conductive. However, since the base-emitter path of the transistor limits the voltage to an approximately constant value UBE (approximately equal to the threshold voltage), the magnetization reversal process is dragged out over time. In the lower row 9 C of the F i lo ,. 2 shows such a voltage profile as a response to the interrogation pulse IA above it. The falling edge and thus the duration of the voltage pulse can, however, vary greatly, primarily because of the different (and also temperature-dependent) values of UBE. Of course, the collector currents also scatter in the same way.

Will man aber mit den Ausgangsströmen derartiger MT-Elemente in weiteren Elementen bestimmte logische Verknüpfungen vornehmen, so müssen alle Ströme in Amplitude -und Zeitdauer übereinstimmen. Es ist bereits bekannt, zu diesem Zweck, die Betriebsspannung für die Transistoren nur kurzzeitig anzulegen, so daß diese nur während einer genau definierten Zeitdauer t" (F i g. 2) Strom führen können (getastete Betriebsspannung, deutsche Auslegesehrift 1189 588). Der Auftastimpuls muß von den Ausgangssignalen aller Keine überdeckt werden.If, however, one wishes to make certain logical links with the output currents of such MT elements in other elements, then all currents must match in amplitude and duration. It is already known for this purpose to apply the operating voltage for the transistors only briefly, so that they can only carry current during a precisely defined period of time t "(FIG. 2) (keyed operating voltage, German design guide 1189 588) Auftastimpuls must be covered by the output signals of all none.

An Stelle der getasteten Betriebsspannung, an der die MT-Elemente parallel abgeschlossen sind, kann in vielen Fällen vorteilhaft eine getastete Stromeinspelsung vorgenommen werden, wobei alle Elemente in Serie liegen. Alle Ströme einer Serienschaltung haben dann exakt gleiche Dauer und Amplitude. Um zu verhindern, daß der Stromkreis durch einen gesperrten Transistor unterbrochen wird, wird parallel zur Kollektor-Emitter-Strecke eines jeden Transistors eine Diode geschaltet, die bei gesperrtem Transistor den Strom übernimmt (F i g. 3). Dabei ist es erforderlich, daß die Restspannung des leitenden Transistors kleiner als die Schwellenspannung der Diode ist, sonst fließt ein Teil des Stromes über die Diode ab. Eventuell müssen mehrere Dioden in Reihe geschaltet werden. Man kann die Wicklungen der von einem derart erweiterten Element (Weichenelement) einzustellenden Kerne auch nicht in den Kollektorkreis des Transistors legen, sondern muß sie in den Diodenzweig schalten; die beim Einstellen des Kernes induzierte Gegenspannung würde sich zum Spannungsabfall am leitenden Transistor addieren, so daß leicht ein Störstrom über die Diode (Dioden) abfließen könnte.Instead of the gated operating voltage, at which the MT elements are terminated in parallel, a gated current injection can advantageously be carried out in many cases, with all elements being in series. All currents in a series circuit then have exactly the same duration and amplitude. To prevent the circuit from being interrupted by a blocked transistor, a diode is connected in parallel to the collector-emitter path of each transistor and takes over the current when the transistor is blocked ( FIG. 3). It is necessary that the residual voltage of the conductive transistor is lower than the threshold voltage of the diode, otherwise part of the current flows through the diode. Several diodes may have to be connected in series. The windings of the cores to be set by such an extended element (switch element) cannot be placed in the collector circuit of the transistor, but must be switched into the diode branch; the counter-voltage induced when setting the core would add to the voltage drop across the conductive transistor, so that an interference current could easily flow off via the diode (s).

Ein Einstellimpuls für einen nachfolgenden Kern, dessen Wicklung im Diodenzweig liegt, ergibt sich also nur, wenn der zum Weichenelement gehörende Kein vor der Abfrage in der »0«-Lage war. Das Weichenelement erfüllt damit die Funktion der Negation.A setting pulse for a subsequent core whose winding is in The diode branch is only found if the none belonging to the switch element was in the "0" position before the query. The switch element thus fulfills the function of negation.

In F i g. 3 sind drei Weichenelemente in Serie mit einem Konstantstromgenerator KG geschaltet. Der Konstantstromgenerator KG wird durch einen Steuerimpuls I,' nur während der Zeit t" aufgetastet und liefert dann den Stromimpuls Il. Die in den Diodenzweigen gezeichneten halbkreisförmigen Bögen deuten Wicklungen weiterer Kerne an.In Fig. 3 three switch elements are connected in series with a constant current generator KG. The constant current generator KG is gated by a control pulse I, 'only during the time t "and then supplies the current pulse II. The semicircular arcs drawn in the diode branches indicate windings of further cores.

Nach dem bisher beschriebenen Verfahren wird eine Information durch die Einstellströme direkt in die Keine eingeschrieben. Mit einem Zwischentakt Tz läßt sich aber auch ein anderer Weg beschreiten. In einen Kein soll während der Taktphase T, eingeschrieben werden, während der Taktphase T, wird er abgefragt. Man schreibt nun durch den zwischen den Taktphasen T" und T, oder zu Beginn der Taktphase T, gelegenen Zwischentakt Tz, aber vor den Eingangsströmen grundsätzlich eine »l« ein und magnetisiert den Kein mit den Eingangsströmen in die »O«-Lage zurück. Die dabei induzierte Basisspannung wird nicht ausgewertet, was mit Hilfe der wechselweisen Auftastung keine Schwierigkeit macht. Beim eigentlichen Abfragen durch T, liefert das MT-Element nur dann einen Kollektorstrom als Ausgangssignal, wenn der Eingangsstrom gefehlt hat. Ein derartiger Zwischentaktbetrieb entspricht also der Negation.According to the method described so far, information is written directly into the none by the setting currents. With an intermediate measure Tz, however, another path can also be taken. A none should be written to during the clock phase T 1, and it is queried during the clock phase T 1. You now write through the intermediate clock Tz located between the clock phases T "and T, or at the beginning of the clock phase T, but always before the input currents an " 1 " and magnetize the none with the input currents back into the" O "position. The induced base voltage is not evaluated, which does not cause any problems with the help of the alternating gating. When the query is actually made by T, the MT element only supplies a collector current as an output signal if the input current is missing.

Der Vorteil dieser Betriebsweise ist, daß durch den Eingangsstrom nur eine relativ kleine Gegenspannung in der Wicklung induziert wird, da der Kein durch die leitende Basis-Emitter-Strecke des Ausgangstransistors belastet ist. In diesem Fall ist es auch zulässig, die Eingangswicklung eines MT-Elementes bzw. eines Weichenelementes in den Kollektorzweig eines vorhergehenden Weichenelementes zu schalten, ohne daß die Gegenspannung einen nent> 22 nenswerten Strom im Diodenzweig verursacht. Auf die Möglichkeit, gegebenenfalls die Anzahl der Dioden zu vergrößern, wurde schon hingewiesen.The advantage of this mode of operation is that through the input current only a relatively small counter voltage is induced in the winding, since the none is loaded by the conductive base-emitter path of the output transistor. In this case it is also permissible, the input winding of an MT element or a switch element in the collector branch of a preceding switch element to switch without the counter voltage causing a nent> 22 significant current in the diode branch caused. The possibility of increasing the number of diodes if necessary, has already been pointed out.

Die aus den vorstehend beschriebenen Elementen (MT-Element bzw. Weichenelement) aufgebaute Schaltungsanordnung nach der Erfindung zur Parallel-Addition bzw. -Subtraktion (Zählregister) soll, wie schon erwähnt, unter anderem das zerstörungsfreie Auslesen einer einmal eingespeicherten Information ermöglichen. Hauptbestandteil ist also ein Register, das ein Zwischenspeichern und Wiedereinschreiben zur Erhaltung der Information erlaubt. Sein Aufbau und seine Funktion soll an Hand der F i g. 4 zunächst erklärt werden. Das Register besteht aus n Stufen entsprechend der Stellenzahl der Binärinformation.The circuit arrangement according to the invention for parallel addition or subtraction (counting register) made up of the elements described above (MT element or switch element) should, as already mentioned, enable, among other things, the non-destructive reading of information that has been stored. The main component is a register that allows temporary storage and rewriting to preserve the information. Its structure and its function should be based on FIG. 4 will be explained first. The register consists of n levels corresponding to the number of digits in the binary information.

Über die Eingangsleitungen 20 bis 2n werden die Hauptkerne K, 0 bis Kl" eingestellt. Der Takt T, fragt die Hauptkeme ab. über die Konstantstromquelle KG, wird durch L,' der Auftast-Stromimpuls I, geschaltet. Abhängig von der Information in den Kernen K, wird der Stromimpuls I, über die Transistoren Tri oder über die Dioden Di fließen. In den Transistorzweigen liegen (was wegen der Belastung dieser Keine zulässig ist) die Rückstellwicklungen der Zwischenspeicherkeme K2, die durch den Zwischentakt Tz voreingestellt wurden. The main cores K, 0 to K1 "are set via the input lines 20 to 2n. The clock T, queries the main cores. Via the constant current source KG, the gating current pulse I, is switched by L, '. Depending on the information in the Cores K, the current pulse I will flow via the transistors Tri or the diodes Di. The reset windings of the intermediate storage core K2, which were preset by the intermediate clock Tz, are located in the transistor branches (which is permissible because of the load on these none).

Daraus ergibt sich also (K21) ## #K:t1) - (1) Die Zwischenspeicherkerne K2 enthalten also die inversen Informationen der entsprechenden Hauptkeine Kl.This results in also (K21) ## #K: t1) - (1) The intermediate storage cores K2 thus contain the inverse information of the corresponding main no Kl.

Die Zwischenspeicherkerne K2 sind ebenfalls Bestandteile von Weichenelementen. Alle diese Weichen sind wiederum in Serie geschaltet und über den Schalter WE für Wiedereinschreiben (z. B. ein Schalttransistor) an die Konstantstromquelle KG, angeschlossen. In den Diodenzweigen D, liegen- die Wiedereinschreibwicklungen für die zur jeweiligen Stufe gehörenden Hauptkerne Kl. Die Zwischenspeicherkeme werden durch den Takt T2 abgefragt. Während eines Teiles der Dauer eines Impulses von T, wird auch der Auftastimpuls I, vom Konstantstromgenerator KG, geliefert. Ist mindestens während derselben Zeitdauer der Schalter WE leitend, dann gilt I2D21 (K21) und mit (1) I2D2i (Kli) (2) d. h. über die Wiedereinschreibwicklung fließt nur dann ein Einstellstrom 2 D,2 1, wenn vorher der Hauptkein eingestellt war. Die vorherige Information wird also wieder eingeschrieben.The intermediate storage cores K2 are also components of switch elements. All these switches are in turn connected in series and connected to the constant current source KG via the switch WE for rewriting (e.g. a switching transistor). The rewrite windings for the main cores Kl belonging to the respective stage are located in the diode branches D. The intermediate storage cores are queried by the clock T2. During part of the duration of a pulse from T, the keying pulse I is also supplied by the constant current generator KG. If switch WE is conductive for at least the same period of time, then I2D21 (K21) applies and with (1) I2D2i (Kli) (2) d. H. A setting current 2 D, 2 1 only flows through the rewrite winding if the main none was previously set. The previous information is thus rewritten.

Durch einen Löschbefehl gleichzeitig mit einem Impuls 12 oder mit einem Impuls des Taktes T2 wird der Schalter WE gesperrt. Die alte Information wird nicht mehr eingeschrieben. über die Eingangsleitungen kann zur selben Zeit eine neue Information eingegeben werden.By a delete command simultaneously with a pulse 12 or with a pulse of the clock T2, the switch WE is blocked. The old information will no longer registered. at the same time a new information can be entered.

Durch eine zusätzliche Spalte von Weichenelementen kann das Register zum 1-Addierer nach F i g. 5 ergänzt werden. In die Keine K, dieser dritten Elemente-Spalte wird entsprechend der vom Additionsprinzip her gestellten Vorschrift zur Negation aller niederwertigen Stellen bis zur ersten A« grundsätzlich der inverse Inhalt der gleichwertigen Keine K2 eingeschrieben, also auch (K3 i) # (KL 1) (3) Dies wird erreicht, indem man die Keine K, (analog zu den Kernen K2) durch den Zwischentakt voreinstellt und durch den Stromimpuls 11 Di zurücksetzt. Soweit die in den Kernen K, der dritten Spalte gespeicherte Information wieder in die entsprechenden Hauptkeme K,. übernommen wird, wird sie dort in negierter Form eingeschrieben.The register for the 1-adder according to FIG. 5 can be added. In the No K, of this third element column, the inverse content of the equivalent No K2 is written in accordance with the rule made by the addition principle for negating all lower-order digits up to the first A , i.e. also (K3 i) # (KL 1) ( 3) This is achieved by presetting the None K, (analogous to the cores K2) with the intermediate clock and resetting it with the current pulse 11 Di. As far as the information stored in the cores K, of the third column back into the corresponding main cores K,. is accepted, it is written there in negated form.

Diese dritte Spalte muß nun so geschaltet sein, daß das Einschreiben der in ihr gespeicherten Information nur bis zur ersten »1« (von der niedrigstwertigen Stelle her) erfolgt. Dazu werden die betreffenden Dioden D,1 (nach F i 1-. 5) jeweils vom Emitter e des zugehörigen Transistors Tr31 über eine Einstellwicklung des Kernes K, 1 hinweg zum Kollektor k des Transistors Tr. i geführt. Die Reihenschaltung der Transistoren der dritten Elemente-Spalte ist über den Schalter Z für Zählen mit der Konstantstromquelle KG2 verbunden.This third column must now be switched in such a way that the information stored in it is only written up to the first "1" (from the least significant digit). For this purpose, the diodes in question D, 1 (after F i 1. 5) each from the emitter e of the associated transistor Tr31 via a Einstellwicklung of the core K, 1 across to the collector of the transistor Tr k. Guided i. The series connection of the transistors of the third element column is connected to the constant current source KG2 via the switch Z for counting.

Der Zählvorgang spielt sich folgendermaßen ab: Durch einen Impuls der Taktphase T, werden die Kerne K, abgefragt und deren Informationsinhalt durch den verzögert einsetzenden Auftast-Stromimpuls I, an die Keine K2 invers und an die Kerne K3 direkt übergeben. Während der folgenden Taktphase T, werden die Kerne K, und K, abgefragt. Durch einen gleichzeitigen Zählbefehl wird der Schalter Z für Zählen durchlässig gemacht, der Schalter WE für Wiedereinschreiben muß gesperrt sein.The counting process takes place as follows: By an impulse the clock phase T, the cores K are queried and their information content through the delayed opening current pulse I, to which none K2 inversely and to pass the cores K3 directly. During the following clock phase T, the cores K, and K, queried. With a simultaneous counting command, the switch Z for Counting made permeable, the WE switch for rewriting must be blocked be.

Solange in den Kernen K, (von der Stelle 20 her gerechnet) die Information »l« enthalten ist (entsprechend (K,) = 1) läuft der Konstantstromimpuls I, der Quelle KG2 über die Transistoren Tr. und umgeht dabei die Hauptkerne K" die deshalb nicht gesetzt werden. In der ersten Stufe mit (K3) = 0 bleibt der Transistor Tr. gesperrt; der Konstantstromimpuls 12 muß über die Diode D" fließen und setzt dabei den Kern K, dieser Stufe, d. h., der ursprüngliche Inhalt »0« dieses Kernes wird ebenfalls invertiert. In allen weiteren (höherwertigen) Stufen fließt der Konstantstrom 12 über die Weichenelemente der zweiten Spalte, es wird daher wie beim vorher beschriebenen, einfachen Register die unveränderte Information übernommen. As long as the information "l" is contained in the cores K, (calculated from position 20) (corresponding to (K,) = 1) the constant current pulse I, from the source KG2, runs through the transistors Tr. And bypasses the main cores K " which are therefore not set. In the first stage with (K3) = 0 , the transistor Tr. remains blocked; the constant current pulse 12 must flow through the diode D " and thereby sets the core K of this stage, i. that is, the original content "0" of this core is also inverted. In all further (higher-value) stages, the constant current 12 flows via the switch elements in the second column, so the unchanged information is adopted as in the simple register described above.

Die eigentliche Addition erfolgt also während eines einzigen Impulses 12, die Zeit hängt lediglich von der Einstelldauer der Kerne Ki ab. Laufzeiten infolge der Übergabe von Überträgen entstehen nicht. Der neue Registerinhalt kann sofort bei der nächsten Taktphase T,. ausgewertet, der nächste Zählbefehl bei der darauffolgenden Taktphase T, geliefert werden. Kommt kein Zählbefehl, so wird in der Taktphase T, der zuletzt vorhandene Registerinhalt wieder einge schrieben. Löschen und Neueinschreiben erfolgt wie beim vorher beschriebenen Register durch Sperren des Schalters WE. Die Schaltungsanordnung nach F i g. 5 zur Parallel-l-Addition hat jedoch gewisse Nachteile, die sich besonders bei vielstelligen Registern bemerkbar machen können.The actual addition therefore takes place during a single pulse 12; the time depends only on the duration of the setting of the nuclei Ki. There are no running times as a result of the transfer of transfers. The new register content can be used immediately in the next clock phase T ,. evaluated, the next count command in the subsequent clock phase T, are delivered. If no counting command is received, the last existing register content is rewritten in clock phase T. As with the previously described register, deletion and rewriting are carried out by blocking the WE switch. The circuit arrangement according to FIG. However, 5 to parallel 1 addition has certain disadvantages, which can be particularly noticeable in multi-digit registers.

Wie schon erwähnt, kann durch die Diode einer Dioden-Transistorstromweiche auch bei leitendem Transistor ein kleiner Störstrom fließen. Dieser Störstrom ist bei richtiger Dimensionierung der Weiche im allgemeinen unbedeutend, um so mehr, als er nach jeder Weiche wieder in den gemeinsamen Stromkreis der Serienschaltung zurückgeführt wird. Dies gilt jedoch nicht für die Störströme durch die nach F i g. 5 geschalteten Dioden D3 , bis D",. Alle Störströme, die über die Dioden der unteren, bisher mit »1« besetzten Stufen bei leitenden Transistoren Tr. abfließen, fehlen im Gesamtstrom der oberen Stufen. Andererseits addieren sich die Störströme in der zweiten Weichenspalte, wo sie wegen den in den unteren Stufen gesperrten Transistoren über die DiodenD, und damit über die Einstellwicklungen der Kerne K, fließen. Es besteht besonders bei vielen mit >A« vor der ersten »0« besetzten Stellen der Information die Gefahr, daß die Kerne K, falsch eingestellt werden.As already mentioned, a small interference current can flow through the diode of a diode transistor switch even when the transistor is conducting. This interference current is generally insignificant if the switch is correctly dimensioned, all the more so since it is returned to the common circuit of the series circuit after each switch. However, this does not apply to the interference currents through the according to FIG. 5 connected diodes D3 to D ",. All interference currents that flow through the diodes of the lower stages, previously occupied with" 1 " with conductive transistors Tr., Are missing in the total current of the upper stages. On the other hand, the interference currents add up in the second switch column , where, because of the transistors blocked in the lower stages, they flow via the diodes D, and thus via the setting windings of the cores K. There is a risk, especially in the case of many positions in the information with> A " before the first " 0 ", that the Cores K, are set incorrectly.

Der geschilderte Nachteil kann durch eine vorteilhafte Weiterbildung der Erfindung nach F i g. 6 vermieden werden.The disadvantage described can be avoided by an advantageous development of the invention according to FIG. 6 can be avoided.

Die Stärke der Störströme kann durch die Serienschaltung einer zweiten Diode zu jeder Diode der dritten Elemente-Spalte wesentlich verringert werden. Um darüber hinaus mit Sicherheit eine Falscheinstellung der Kerne K, zu verhindern, wird in die Serienschaltung der Transistoren Ti- 3 der dritten Elemente-Spalte jeweils eine Sperrwicklung des zur selben Stufe gehörenden Kernes K, einbezogen, so daß ein über einen der Transistoren Tr3 fließender Nutzstrom auch über den zur Stufe gehörenden Kern K, fließt. DieWindungszahl dieserSperrwicklungen wird so groß gewählt, daß selbst ein minimaler Nutzstrom den maximalen durch die Einstellwicklungen fließenden Störstrom noch sicher kompensiert. Jeder einzelne Diodenzweig D 3 wird über eine Sperrwicklung der Kerne K., geführt. Fließt nun der Sollstrom in der Stufe mit der ersten Null über die betreffende Diode D., so unterbricht er gleichzeitig für die Zeitdauer des Auftastimpulses I, das Abfragen des Kernes K, Der zugehörige Transistor Tr. bleibt gesperrL Damit addiert sich in dieser Stufe der Störstrom im richtigen Sinn zum Nutzstrom, so daß ein sicheres Einstellen des Kernes K, gewährleistet ist.The strength of the interference currents can be significantly reduced by connecting a second diode in series to each diode in the third column of elements. In addition, in order to reliably prevent incorrect setting of the cores K, a blocking winding of the core K, belonging to the same stage, is included in the series connection of the transistors Ti- 3 of the third element column, so that one that flows through one of the transistors Tr3 Useful current also flows through the core K, belonging to the stage. The number of turns of these blocking windings is selected to be so large that even a minimum useful current can still reliably compensate for the maximum interference current flowing through the setting windings. Each individual diode branch D 3 is guided via a blocking winding of the cores K. If the target current now flows in the stage with the first zero through the relevant diode D., it simultaneously interrupts the interrogation of the core K for the duration of the keying pulse I, the associated transistor Tr. Remains blocked, so the interference current is added in this stage in the correct sense to the useful current, so that a safe setting of the core K is guaranteed.

Das Abfragen des Kernes K2 in der Stufe mit der ersten Null «K,) = 1) war bereits vor dem Eintreffen des Sperrimpulses (mit 12) eingeleitet, Infolge der hohen Erregung durch diese Sperrwicklung wird K, erneut eingestellt. Der nach dem Sperrimpuls verbleibende Rest des Taktimpulses T, kann daher für eine vollständige Rückstellung des belasteten Kernes K? in die »0«-La-e zu kurz sein. Dies spielt jedoch keine Rolle, da dieser Kern durch den nachfolgenden Zwischentaktimpuls Tz ohnehin wieder voll eingestellt wird.The interrogation of the core K2 in the stage with the first zero «K,) = 1) was initiated before the arrival of the blocking pulse (with 12). As a result of the high excitation by this blocking winding, K is set again. The remainder of the clock pulse T, which remains after the blocking pulse, can therefore be used for a complete reset of the loaded core K? to be too short in the "0" -La-e. However, this does not matter, since this core is already fully set again by the subsequent intermediate clock pulse Tz.

Durch eine weitere Abwandlung der erfindungsgemäßen Schaltungsanordnung ist es möglich, außer 20 = 1 eine höhere Potenz von 2 bis 2n zu addieren. Dazu müssen die Schalter WE und Z vor der der Potenz entsprechenden Stufe in den Konstantstromkreis I, gelegt werden. Ordnet man nach F i g. 7 jeder Stufe ein Schalterpaar WE, Z zu, so kann die zu addierende Zweierpotenz durch Steuerbefehle ausgewählt werden. Für die Steuerung der einzelnen Schalter während der Dauer eines Konstantstromimpulses I, ergeben sich folgende Bedingungen: a) Zum Löschen des bisherigen Registerinhaltes und Einschreiben einer neuen Information müssen mindestens die Schalter WE, und Z, gesperrt sein. Der Zustand der übrigen Schalter ist beliebig; b) für das Auslesen und Wiedereinschreiben der bisherigen Information müssen alle Schalter WEO ... WE" durchlässig und alle Schalter Zo ... Z" gesperrt sein; c) zur Addition einer Potenz von 2 muß jeweils der zur entsprechenden Stufe gehörende Schalter WE gesperrt und der Schalter Z durchlässig sein.A further modification of the circuit arrangement according to the invention makes it possible, in addition to 20 = 1, to add a higher power of 2 to 2n. To do this, the switches WE and Z must be placed in the constant current circuit I before the stage corresponding to the power. If one arranges according to F i g. 7 a pair of switches WE, Z to each stage, then the power of two to be added can be selected by control commands. For the control of the individual switches during the duration of a constant current pulse I, the following conditions apply: a) At least the switches WE, and Z, must be blocked in order to delete the previous contents of the register and write new information. The other switches can be in any state; b) for reading out and rewriting the previous information, all switches WEO ... WE "must be permeable and all switches Zo ... Z" must be blocked; c) To add a power of 2, the switch WE belonging to the corresponding stage must be blocked and the switch Z must be permeable.

Alle übrigen Schalter WE sind durchlässig, und alle übrigen Schalter Z sind gesperrt. Für die Addition von 22 = 4 gilt z. B.-Schalter WE2, Zo, Z, und 2#., ... Z" sind gesperrt, Schalter Z2, WEO, WEI und WE"... WE" sind durchlässig.All other switches WE are permeable, and all other switches Z are blocked. For the addition of 22 = 4 applies e.g. B. switches WE2, Zo, Z, and 2 #., ... Z "are blocked, switches Z2, WEO, WEI and WE" ... WE "are permeable.

Durch eine geringfügige Abänderung der in den Fig. 6 und 7 dargestellten Schaltungsanordnungen gemäß der Erfindung ist es möglich, statt einer Addition eine Subtraktion von 1 bzw. einer beliebigen Potenz von 2 bis 2n durchzuführen. In F i g. 8 ist eine Stufe des Subtrahierers dargestellt. Bei sonst völlig gleicher Anordnung und Verdrahtung sind hier nicht die Transistoren Tr", sondern die Dioden D, in Serie geschaltet. Dafür sind jeweils die Kollektoranschlüsse der zu einer Stufe gehörenden Transistoren Tr. und Tr. miteinander verbunden. Die Anordnung und Steuerung eines Schalterpaares WE., Z,) für die Subtraktion von 1 bzw. weiterer Schalterpaare WE1, Z, ... WE", Z" für die Subtraktion höherer Potenz von 2 entspricht vollkommen den Schaltungsanordnungen nach F i g. 6 und 7. By slightly modifying the circuit arrangements according to the invention shown in FIGS. 6 and 7 , it is possible, instead of an addition, to carry out a subtraction of 1 or any power of 2 to 2n. In Fig. 8 shows one stage of the subtracter. With an otherwise completely identical arrangement and wiring, it is not the transistors Tr ″, but the diodes D, that are connected in series. For this purpose, the collector connections of the transistors Tr. And Tr. Belonging to a stage are connected to one another. The arrangement and control of a pair of switches WE , Z,) for the subtraction of 1 and a further switch pairs WE1, Z, ... WE ", Z" for subtraction higher power of 2 corresponds. entirely the circuit arrangements for F i g. 6 and 7.

Nach der schon angeführten Regel für die Subtraktion bleiben alle Stellen des Registerinhaltes, die einer niedrigeren als der zu subtrahierenden Potenz entsprechen, unverändert. Alle weiteren Stellen, beginnend mit der Stelle der zu subtrahierenden Zweierpotenz, bis zu der ersten darauf folgenden »l« und diese erste »1« werden invertiert. Alle hierauf folgenden Stellen bleiben wieder unverändert. Zum Beispiel wird bei der Subtraktion von 20 = 1 in den Hauptkern K, jeder niederwertigen Stufe über den Zweig mit der DiodeD, eine »l« eingeschrieben, wenn ursprünglich (K..) = (K3) = 0 war. In der Stufe mit der ersten »1« fließt der Konstantstromimpuls I, über den Transistor Tr" wodurch mit Hilfe der Sperrwicklung die Einstellung des Kernes K, verhindert wird. Zudem fließt über die Diode D, praktisch kein (Einstell-)Strom.According to the rule for subtraction already mentioned, all positions of the register content that correspond to a power lower than the power to be subtracted remain unchanged. All other positions, starting with the point inverted to Subtract power of two, up to the first subsequent "l" and this first "1". All subsequent positions remain unchanged. For example, when 20 = 1 is subtracted into the main kernel K, each lower-order step via the branch with the diode D, an "1" is written if (K ..) = (K3) = 0 originally. In the stage with the first "1" , the constant current pulse I flows through the transistor Tr ", which prevents the setting of the core K, with the help of the blocking winding. In addition, practically no (setting) current flows through the diode D.

Die Umschaltung von Addition auf Subtraktion kann natürlich auch über mechanische Kontakte oder elektronische Schalter, z. B. ähnlich den Schaltern WE und Z, vorgenommen werden.Switching from addition to subtraction can of course also be done using mechanical contacts or electronic switches, e.g. B. similar to the switches WE and Z, can be made.

Claims (2)

Patentansprüche: 1. Zählregister zur Parallel-Addition bzw. -Subtraktion einer Potenz von 2 zu (von) einer mehrstelligen Binärzahl mit einer matrixartigen, dreispaltigen Anordnung von Magnetkern-Transistor- Elementen mit Stromweichen (Weichenelemente), dadurch gekennzeichnet, daß in jeder Spalte eine der Stellenzahl entsprechende Anzahl von Weichenelementen hintereinandergeschaltet ist, wobei in Serie zur zweiten und dritten Spalte jeweils ein steuerbarer, vorzugsweise elektronischer Schalter (WE bzw. Z) angeordnet ist und die erste Spalte über einen ersten Konstantstromgenerator (KG,), die zweite und dritte Spalte gemeinsam über einen zweiten Konstantstromgenerator (KG2) gespeist werden, und daß die in der Zeilenrichtung jeweils zur gleichen Binärstelle (Registerstufe) gehörenden Weichenelemente gegenseitig so verkoppelt sind, daß das erste Element#K",) einer Stufe auf das zweite und dritte Element (K2" und K.,J der Stufe und das zweite oder das dritte Element der Stufe wieder auf das erste unmittelbar einwirken kann. Claims: 1. Counting register for parallel addition or subtraction of a power of 2 to (from) a multi-digit binary number with a matrix-like, three-column arrangement of magnetic core transistor elements with current switches (switch elements), characterized in that one in each column The number of switch elements corresponding to the number of digits is connected in series, with a controllable, preferably electronic switch (WE or Z) arranged in series with the second and third column and the first column via a first constant current generator (KG,), the second and third column are fed together via a second constant current generator (KG2), and that the switch elements belonging to the same binary digit (register level) in the line direction are mutually coupled so that the first element # K ",) of a level is connected to the second and third element (K2 "and K., J of the level and the second or the third element of the level again on the first can act immediately. 2. Zählregister nach Anspruch 1, dadurch gekennzeichnet, daß die den Weichenelementen zugeordneten Dioden in der ersten und zweiten Spalte jeweils mittelbar parallel zur Enütter-Kollektor-Strecke der Transistoren und die Dioden der dritten Spalte jeweils mittelbar zwischen den Emitteranschluß des Transistors der dritten Spalte und den Kollektoranschluß des zur gleichen Stufe gehörenden Transistors der zweiten Spalte geschaltet sind (F i g. 5, 6). 3. Zählregister nach Ansprach 2, dadurch gekennzeichnet, daß innerhalb jeder Stufe im Diodenzweig (des Weichenelementes) der ersten Spalte eine oder mehrere Wicklungen weiterer Kerne zur Übernahme der Information und eine Rückstellwicklung des durch einen Zwischentakt (Tz) voreingestellten Kernes der dritten Spalte, im Transistorzweig der ersten Spalte eine Rückstellwicklung des ebenfalls durch den Zwischentakt (Tz) voreingestellten Kernes der zweiten Spalte, im Diodenzweig der zweiten Spalte eine Einstellwicklung des Kernes der ersten Spalte, im Diodenzweig der dritten Spalte eine weitere Einstellwicklung des Kernes der ersten Spalte liegen. 4. Zählregister nach Anspruch 3, dadurch gekennzeichnet, daß innerhalb jeder Stufe im Diodenzweig der dritten Spalte zusätzlich eine Sperrwicklung des Kernes der zweiten Spalte und im Transistorzweig der dritten Spalte eine Sperrwicklung des Kernes der ersten Spalte liegt. 5. Zählregister nach Anspruch 4, dadurch gekennzeichnet, daß jedem Weichenelement der zweiten Spalte ein steuerbarer, vorzugsweise elektronischer Schalter (WE, . . . WE") und jeden Weichenelement der dritten Spalte ein steuerbarer, vorzugsweise elektronischer Schalter (ZO ... Z,) zugeordnet ist. In Betracht gezogene Druckschriften: Deutsche Auslegeschriften Nr. 1082 435, 1097183. 2. Counting register according to claim 1, characterized in that the diodes assigned to the switch elements in the first and second columns are each indirectly parallel to the input-collector path of the transistors and the diodes of the third column are each indirectly between the emitter terminal of the transistor of the third column and the collector connection of the transistor of the second column belonging to the same stage are connected (F i g. 5, 6). 3. Counting register according to spoke 2, characterized in that within each stage in the diode branch (the switch element) of the first column one or more windings of further cores to take over the information and a reset winding of the core of the third column preset by an intermediate clock (Tz) in The transistor branch of the first column has a reset winding of the core of the second column, which is also preset by the intermediate clock (Tz), in the diode branch of the second column there is a setting winding of the core of the first column, in the diode branch of the third column there is another setting winding of the core of the first column. 4. Counting register according to claim 3, characterized in that within each stage in the diode branch of the third column there is also a blocking winding of the core of the second column and a blocking winding of the core of the first column is located in the transistor branch of the third column. 5. count register according to claim 4, characterized in that each switch element of the second column a controllable, preferably electronic switch (WE,... WE "), and each switching element of the third column a controllable, preferably electronic switches (ZO ... Z, Publications considered: Deutsche Auslegeschriften No. 1 082 435, 1097183.