DE1180067B - Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen - Google Patents

Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen

Info

Publication number
DE1180067B
DE1180067B DEJ19618A DEJ0019618A DE1180067B DE 1180067 B DE1180067 B DE 1180067B DE J19618 A DEJ19618 A DE J19618A DE J0019618 A DEJ0019618 A DE J0019618A DE 1180067 B DE1180067 B DE 1180067B
Authority
DE
Germany
Prior art keywords
semiconductor
interconnects
plate
arrangements
semiconductor arrangements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DEJ19618A
Other languages
English (en)
Other versions
DE1180067C2 (de
Inventor
Dipl-Phys Dr Reinhard Dahlberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ELEKTRONIK MBH
TDK Micronas GmbH
Original Assignee
ELEKTRONIK MBH
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ELEKTRONIK MBH, TDK Micronas GmbH filed Critical ELEKTRONIK MBH
Priority to DE1961J0019618 priority Critical patent/DE1180067C2/de
Priority to US180251A priority patent/US3200468A/en
Publication of DE1180067B publication Critical patent/DE1180067B/de
Application granted granted Critical
Publication of DE1180067C2 publication Critical patent/DE1180067C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Internat. Kl.: HOIl
Deutsche Kl.: 21g-11/02
Nummer: 1180 067
Aktenzeichen: J 19618 VIII c / 21;
Anmeldetag: 17. März 1961
Auslegetag: 22. Oktober 1964
Die Erfindung betrifft ein Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen, die auf einer größeren Platte aus einkristallinem Halbleitermaterial eines bestimmten Leitfähigkeitstyps durch Unterteilung der Platte mittels rasterartiger Vertiefungen erzeugt und zuvor mit Hilfe von Masken gleichzeitig mit einer oder mehreren Schichten unterschiedlicher Leitfähigkeit oder Eigenleitfähigkeit sowie auf einer Oberfläche mit zwei oder mehreren sperrenden und/oder sperrfreien Elektroden versehen worden sind.
Die Entwicklung der Halbleiterbauelemente, insbesondere für Hochfrequenzzwecke, führt zu immer kleineren Abmessungen, die die Handhabung und Bearbeitung einer einzelnen Anordnung erschweren und gewöhnlich komplizierte Hilfsgeräte erforderlich machen. Aus diesem Grunde ist man im Interesse einer wirtschaftlichen Herstellung bestrebt, Verfahren anzuwenden, bei denen möglichst viele Halbleiteranordnungen gleichzeitig bearbeitet werden. Es ist bereits vorgeschlagen worden, durch rasterartige Anbringung von Vertiefungen auf einer größeren Halbleiterplatte auf dieser zahlreiche Halbleiteranordnungen herzustellen. Man verwendet dazu zweckmäßig geeignete Masken, mit deren Hilfe Aufdampf- und Ätzprozesse in der gewünschten Weise so gesteuert werden können, daß jeder Arbeitsprozeß auf alle Halbleiteranordnungen in gleicher Weise einwirkt. Man ist damit in der Lage, etwa eintausend auf der größeren Platte aus Halbleitermaterial untergebrachte Halbleiteranordnungen gleichzeitig mit Basis-, Emitter- und Kollektorzonen zu versehen.
Die Kontaktierung der einzelnen Zonen bzw. Elektroden für elektrische Anschlüsse wurde bisher bei jeder Halbleiteranordnung einzeln vorgenommen. Es ist z. B. das sogenannte Thermokompressionsverfahren bekannt, bei dem auf jede Zone bzw. Elektrode der Halbleiteranordnung ein Zuleitungsdraht geführt und mit dieser unter Anwendung von Wärme und Druck verbunden wird. Dieses Verfahren hat verschiedene Nachteile. Obwohl es weitgehend mechanisiert werden kann, bleibt es doch immer ein Einzelverfahren und stellt damit einen Engpaß bei der Massenherstellung von Halbleiterbauelementen dar. Zudem erfordert es verhältnismäßig aufwendige Vorrichtungen. Außerdem muß der zum Verbinden des Zuleitungsdrahtes mit einer Elektrode ausgeübte Mindestdruck sehr genau eingestellt werden, da zu große Drücke die Eigenschaften der gesamten Halbleiteranordnungen nachteilig beeinflussen können, so daß relativ hohe Ausfallquoten bei der Fertigung entstehen.
Verfahren zum gleichzeitigen Kontaktieren
mehrerer Halbleiteranordnungen
Anmelder:
INTERMETALL Gesellschaft für Metallurgie
und Elektronik m. b. H.,
Freiburg (Breisgau), Hans-Bunte-Str. 19
Als Erfinder benannt:
Dipl.-Phys. Dr. Reinhard Dahlberg,
Freiburg (Breisgau)
Es sind auch Verfahren bekannt, bei denen die Elektroden der Halbleiteranordnungen durch Leitbahnen kontaktiert werden. Zu diesem Zweck wird die Oberfläche des Halbleiterkörpers, auf der sich die zu kontaktierende Elektrode befindet, mit einer Isolierschicht versehen, die nur die Elektrode frei läßt. Auf dieser Isolierschicht verläuft die Leitbahn und berührt die frei liegende Elektrode. Zum Herstellen derartiger Kontaktierungen verwendet man gewöhnlich die photolithographische Technik, bei der lichtempfindliche Lacke über geeignete Masken belichtet und durch geeignete Entwickler teilweise aufgelöst werden. Die lichtempfindlichen Lacke sind gegen mechanische und chemische Einwirkungen verhältnismäßig empfindlich, so daß sie sich als Abdeckmittel bei der weiteren Behandlung der Anordnungen nicht eignen. Massenverfahren zur gleichzeitigen Kontaktierung zahlreicher Halbleiteranordnungen mit dieser Methode sind daher nicht bekannt.
Für die Herstellung von Halbleiteranordnungen sind dagegen bereits Massenverfahren bekannt. Diese betreffen jedoch vorwiegend. die Herstellung der Halbleiteranordnungen selbst, die Erzeugung der verschiedenen pn-Übergänge sowie der Elektroden. Zu diesem Zweck werden gleichzeitig mehrere Halbleiteranordnungen maskiert und gemeinsam geeigneten Diffusions- bzw. Tauchprozessen ausgesetzt, wobei die nicht maskierten Teile des Halbleitermaterials den gewünschten Einwirkungen ausgesetzt sind. Für die gleichzeitige Kontaktierung der gemeinsam hergestellten, gegebenenfalls mit Elektroden versehenen Halbleiteranordnungen sind die bekannten Verfahren nicht geeignet. Man hat sich bisher damit begnügt, die Massenverfahren mit der Herstellung der Halbleiteranordnungen abzubrechen, die Anordnungen voneinander zu trennen und dann jede einzelne
409 708/295
Anordnung ζ. B. nach einem der vorstehend beschriebenen Verfahren zu kontaktieren.
Die Erfindung gibt ein Verfahren an, das es ermöglicht, auch die Kontaktierung gleichzeitig bei allen auf einer Halbleiterplatte untergebrachten Halbleiteranordnungen durchzuführen. Das Verfahren nach der Erfindung besteht darin, daß unter Verwendung geeigneter Masken auf der mit den Elektroden versehenen Oberfläche der Halbleiteranordnungen porenfreie festhaftende Isolierschichten erzeugt werden, die unmittelbar an die außenliegenden Ränder der Elektroden angrenzen oder diese teilweise überdecken, daß auf die Isolierschichten leitende Bahnen aufgebracht werden, die die Elektroden kontaktieren und mindestens bis zum Rand der Halbleiter anordnungen auf den Isolierschichten verlaufen, daß die gesamte Oberfläche der mit den Halbleiteranordnungen versehenen Halbleiterplatte mit einem ätzfesten Material überzogen wird und daß die Halbleiterplatte von der nicht bedeckten Rückseite bis zu den rasterartigen Vertiefungen zur Trennung der Halbleiteranordnungen geätzt wird, daß die Rückseiten der getrennten, durch das ätzfeste Material aber noch zusammengehaltenen einzelnen Halbleiteranordnungen mit einem den gleichen Leitfähigkeitstyp wie den der Grundplatte hervorrufenden Stoff versehen werden und daß nach Entfernen des ätzfesten Materials jede Halbleiteranordnung auf ein Metallblech zur Erzeugung eines sperrfreien Kontaktes aufgebracht wird, daß jede Anordnung anschließend in eine mit einer passenden Aussparung versehene Isolierstoffplatte eingesetzt wird, deren Oberfläche entsprechend der mit den Elektroden verbundenen Zahl und Anordnung der Leitbahnen mit leitenden Metallstreifen so versehen ist, daß diese den am Rand befindlichen Enden der Leitbahnen unmittelbar gegenüberliegen, und daß schließlich zwischen den Metallstreifen und den Leitbahnen eine elektrisch leitende Verbindung hergestellt wird.
Die Vorteile und Merkmale des vorliegenden Verfahrens werden an Hand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Die einzelnen Figuren dienen zur Erläuterung der einzelnen nach der Erfindung durchgeführten Verfahrensschritte.
Wie bereits vorgeschlagen worden ist, wird eine größere Halbleiterplatte mit einem Durchmesser von etwa 25 mm durch Anbringen von rasterartigen Vertiefungen unterteilt, so daß zahlreiche einzelne Halbleiteranordnungen entstehen. Je nach Feinheit der Unterteilung besitzen diese eine Größe von etwa 0,5 X 0,5 mm. Es ist ebenfalls bereits vorgeschlagen worden, unter Verwendung von Masken in Verbindung mit Aufdampf-, Diffusions- und Legierungsprozessen bei allen Halbleiteranordnungen gleichzeitig eine oder mehrere Basisschichten sowie in der obersten Schicht eine oder mehrere sperrfreie und/ oder gleichrichtende Elektroden anzubringen.
F i g. 1 zeigt einen stark vergrößerten Teil einer größeren Platte 1 aus einkristallinem Halbleitermaterial eines bestimmten Leitfähigkeitstyps mit den darauf aufgebauten Halbleiteranordnungen 2, einer Basisschicht 3 und zwei Elektroden 4 und 5, von denen die eine Elektrode 4 z. B. einen gleichrichtenden Übergang mit der Basisschicht 2 bildet und als Emitterelektrode dient, während die andere Elektrode 5 als Basiselektrode mit der Basisschicht einen sperrfreien Kontakt bildet. Die Linien 19 deuten die rasterartigen Vertiefungen in der Platte 1 an. Auf diese Weise können z. B. sogenannte Mesa-Transistoren hergestellt werden.
Zur gleichzeitigen Kontaktierung der Elektroden 4 und 5 auf jeder Halbleiteranordnung wird eine geeignete Maske auf die mit den Halbleiteranordnungen versehene Oberfläche der Platte 1 gelegt und so justiert, daß die Elektroden 4 und 5, die z. B. Aufdampfflecken darstellen können, bis auf einen
ίο schmalen Streifen ihres äußeren Randes bedeckt sind. Durch die freien Stellen der Maske wird dann eine Isolierschicht 6 auf die Oberfläche der Halbleiteranordnungen aufgebracht. Zu diesem Zweck kann man z. B. eine Schicht aus Siliziummonoxyd oder Siliziumdioxyd von etwa 5 μ Dicke bei etwa 280° C Plattentemperatur aufdampfen. Es bildet sich dabei eine porenfreie dichte Schicht, die auf dem Halbleitermaterial fest haftet.
Man kann die Isolierschicht 6 auch auf andere Weise erzeugen. Bei Verwendung von Silizium als Material der Grundplatte 1 ist es z. B. möglich, durch thermische Zersetzung eine Oxydschicht zu erzeugen, die besonders fest mit der Halbleiterschicht verbunden ist.
Nach Erzeugung der Isolierschicht 6 wird die Halbleiterplatte mit einer anderen geeigneten Maske überdeckt, die so ausgebildet und justiert ist, daß schmale Streifen von den äußeren Rändern der Halbleiteranordnungen 2 bis zu den Elektroden 4 und 5 einschließlich deren von der Isolierschicht nicht bedeckten Teile frei bleiben. Durch Aufdampfen von leitenden Stoffen, z. B. Silber, Gold, Kupfer u. ä., werden dann Leitbahnen 8 α und 8 b erzeugt, die auf der einen Seite die freien Flächen der Elektroden bedecken und diese kontaktieren und auf der anderen Seite bis zum Rand der Halbleiteranordnung auf der Isolierschicht 6 verlaufen. Es kann dabei ohne Erwärmung der Platte aufgedampft werden. F i g. 2 stellt die Draufsicht auf eine in dieser Weise kontaktierte Halbleiteranordnung 2 in stark vergrößertem Maßstab dar. Die Zuleitungskapazität der Leitbahnen 8 a und Sb wird besonders klein, wenn sich zwischen der Basis und dem Kollektoranschluß der Transistoren eine eigenleitende Zone befindet, d. h.
also, wenn man eine pnip- oder npin-Transistor-Struktur vorher erzeugt. Dies geschieht mit einem der bekannten Verfahren zum epitaktischen Aufwachsen.
Der Verfahrensschritt des Aufdampfens der Leitbahnen 8 kann noch geringfügig abgewandelt werden, indem vor dem Aufbringen und dem Aufdampfvorgang die rasterartigen Vertiefungen 19 zwischen den Halbleiteranordnungen 2 auf der Halbleiterplatte 1 mit einem thermoplastischen Material aus- gefüllt werden. Die Oberfläche des thermoplastischen Materials soll dabei möglichst die gleiche Höhe aufweisen wie die Isolierschicht 6. Man kann dann die Masken so einrichten, daß die Leitbahnen 8 a und 8b mit ihrem von den Elektroden 4 und 5 abgewandten Ende etwas über den Rand der Halbleiteranordnung 2 hinausragen, was in F i g. 2 durch die gestrichelten Linien angedeutet ist. Nach dem Entfernen des thermoplastischen Materials ragen die Leitbahnen 8 a und 8 b frei über die Halbleiteranordnung 3 hinaus, sofern man die Leitbahnen genügend dick herstellt. Es kann dadurch im weiteren Verlauf des Verfahrens gegebenenfalls die Verbindung mit den Zuleitungen 11, 12 erleichtert werden.
Nach dem im vorstehenden angenommenen Beispiel sind damit die Basis- und die Emitterelektrode kontaktiert. Anschließend kann auf die kontaktierte Oberfläche nochmals eine Quarzschicht so aufgedampft werden, daß nur die Enden der Leitbahnen frei bleiben. Damit ist die gesamte Anordnung auf dieser Oberfläche durch eine Quarzschicht geschützt.
Zum Trennen der einzelnen Halbleiteranordnungen voneinander wird, wie bereits vorgeschlagen, die Oberfläche der Halbleiterplatte 1, die mit den Halbleiteranordnungen versehen ist, mit einem ätzfesten Material überzogen. Durch Einwirkung eines geeigneten Ätzmittels wird das Halbleitermaterial von der entgegengesetzten Seite aus abgebaut, bis die Vertiefungen 19 erreicht und damit die einzelnen Halbleiteranordnungen voneinander getrennt sind. Die Halbleiteranordnungen können dann auf der Rückseite mit einem dritten, dem Kollektorkontakt versehen werden.
Zu diesem Zweck wird nicht jede Halbleiteranordnung einzeln bearbeitet, sondern die an sich getrennten Halbleiteranordnungen, die noch durch die Schicht aus ätzfestem Material zusammengehalten sind, werden wiederum gemeinsam behandelt, indem auf die Rückseite der Halbleiteranordnungen ein Material aufgedampft wird, das den gleichen Leitungstyp erzeugt, wie ihn die Halbleiterplatte 1 aufweist. Bei Verwendung einer Halbleiterplatte 1 aus p-leitendem Germanium dampft man zweckmäßig ein Gemisch aus Indium—Gallium oder Zinn—Gallium auf. Bei Verwendung einer Halbleiterplatte aus p-leitendem Silizium eignet sich für diesen Zweck reines Gallium oder Aluminium. Nach Entfernen der die einzelnen Anordnungen zusammenhaltenden Schicht aus ätzfestem Material wird schließlich jede einzelne Halbleiteranordnung mit ihrer Rückseite auf ein Metallblech 16 aufgesetzt und durch eine Temperaturbehandlung bei relativ tiefen Temperaturen ein sperrfreier Kontakt mit der Kollektorzone hergestellt. Damit liegen Transistoranordnungen vor, deren Emitter-, Basis- und Kollektorelektroden fertig kontaktiert sind.
Zur Verbindung mit den Zuleitungen wird nun jede Halbleiteranordnung in eine geeignet vorbereitete Isolierstoffscheibe 9, 10 eingebracht. Diese Verfahrensschritte sind in Fig. 3, die eine Draufsicht, und F i g. 4, die einen Querschnitt durch die Anordnung darstellt, erläutert. Die Isolierstoffscheibe besteht zweckmäßig aus einer unteren geschlossenen Platte 9 und einer daraufliegenden Platte 10, die mit einer entsprechend der Größe der Halbleiteranordnung 3 mit dem Kollektorblech 16 ausgebildeten Aussparung versehen ist. Auf der Oberfläche der Platte 10 sind leitende Metallstreifen 11, 12, z. B, aus Kupfer, so angebracht, daß je ein Streifen nach dem Einschieben der kontaktierten Halbleiteranordnung einem Ende einer Leitbahn 8 α oder 8 b gegenüberliegt. Zu diesem Zweck muß die Dicke der Scheibe 10 etwa der Dicke der gesamten Halbleiteranordnung mit der aufgedampften Isolierschicht 6 entsprechen. Die Metallstreifen 11, 12 können z. B. nach einem für die Herstellung von gedruckten Schaltungen geeigneten Verfahren erzeugt werden.
Die elektrische Verbindung zwischen den Leitbahnen 8 α und 8 b einerseits und den Metallstreifen 11 und 12 andererseits kann z. B. durch einfaches Verlöten an den Stellen 17 und 18 hergestellt werden. Um die Verwendung von hohen Temperaturen zu vermeiden, ist es auch möglich, einen Tropfen eines leitenden Lackes auf diese Stelle zu geben. In dem Falle, wo die Leitbahnen 8 a und 8 b, wie bereits weiter oben beschrieben, über die Enden der Halbleiteranordnung 3 hinausragen, ist eine gute elektrische Verbindung besonders leicht herzustellen, da die Leitbahnen auf den Metallstreifen aufliegen. Man kann dann z. B. die Verbindung durch eine Punktschweißung herstellen.
Die gesamte Anordnung kann in verhältnismäßig einfacher Weise auf einen Sockel aufgesetzt werden, indem in den dafür vorgesehenen Abständen Löcher 13, 14, 15 in die Isolierstoffscheibe und die Metallstreifen bzw. das Kollektorblech 16 gebohrt werden, durch die später die Sockelstifte hindurchragen.
Die Erfindung ermöglicht es, ohne komplizierte und kostspielige Hilfsmittel Halbleiteranordnungen weitestgehend in Massenverfahren zu kontaktieren und auf Sockel aufzubauen, ohne daß dabei die einzelnen sehr kleinen Anordnungen gesondert bearbeitet werden müssen.

Claims (16)

Patentansprüche:
1. Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen, die auf einer größeren Platte aus einkristallinem Halbleitermaterial eines bestimmten Leitfähigkeitstyps durch Unterteilung der Platte mittels rasterartiger Vertiefungen erzeugt und zuvor mit Hilfe von Masken gleichzeitig mit einer oder mehreren Schichten unterschiedlicher Leitfähigkeit oder Eigenleitfähigkeit sowie auf einer Oberfläche mit zwei oder mehreren sperrenden und/oder sperrfreien Elektroden versehen worden sind, dadurch gekennzeichnet, daß unter Verwendung geeigneter Masken auf der mit den Elektroden (4, 5) versehenen Oberfläche der Halbleiteranordnungen (2) porenfreie festhaftende Isolierschichten (6) erzeugt werden, die unmittelbar an die außenliegenden Ränder der Elektroden angrenzen oder diese teilweise überdecken, daß auf die Isolierschichten (6) leitende Bahnen (8 a, Sb) aufgebracht werden, die die Elektroden kontaktieren und mindestens bis zum Rand der Halbleiteranordnungen (2) auf den Isolierschichten (6) verlaufen, daß die gesamte Oberfläche der mit den Halbleiteranordnungen (2) versehenen Halbleiterplatte (1) mit einem ätzfesten Material überzogen wird und daß die Halbleiterplatte von der nicht bedeckten Rückseite bis zu den rasterartigen Vertiefungen zur Trennung der Halbleiteranordnungen geätzt wird, daß die Rückseiten der getrennten, durch das ätzfeste Material aber noch zusammengehaltenen einzelnen Halbleiteranordnungen mit einem den gleichen Leitfähigkeitstyp wie den der Grundplatte (1) hervorrufenden Stoff versehen werden und daß nach Entfernen des ätzfesten Materials jede Halbleiteranordnung auf ein Metallblech (16) zur Erzeugung eines sperrfreien Kontaktes aufgebracht wird, daß jede Anordnung anschließend in eine mit einer passenden Aussparung versehene Isolierstoffplatte (9, 10) eingesetzt wird, deren Oberfläche entsprechend der mit den Elektroden (4, 5) verbundenen Zahl und Anordnung der Leitbahnen (8 a, 8 b) mit leitenden Metallstreifen (11, 12) so versehen ist, daß diese den am Rand befindlichen Enden der Leitbahnen
(8 α, 8 b) unmittelbar gegenüberliegen, und daß schließlich zwischen den Metallstreifen (11, 12) und den Leitbahnen (8) eine elektrisch leitende Verbindung hergestellt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschichten durch Aufdampfen von Siliziummonoxyd oder Siliziumdioxyd auf die auf etwa 280° C erhitzte Platte (1) aus Halbleitermaterial erzeugt werden.
3. Verfahren nach Anspruch 1, dadurch ge- ίο kennzeichnet, daß die Isolierschichten (6) durch thermische Zersetzung erzeugt werden.
4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die leitenden Bahnen (8 a und 8 b) aufgedampft werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die leitenden Bahnen (8 a und 8 b) durch kaltes Aufdampfen von Silber, Gold oder Kupfer erzeugt werden.
6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die rasterartigen Vertiefungen (19) zwischen den Halbleiteranordnungen (13) auf der Halbleiterplatte (1) mit einem thermoplastischen Material ausgefüllt und die Leitbahnen (8 a und 8 b) über den Rand der Halbleiteranordnung (2) hinaus bis auf die Schicht aus thermoplastischem Material aufgebracht werden.
7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß nach dem Aufbringen der Leitbahnen (8 a und 8 b) die Halbleiteranordnungen mit einer Schutzschicht, z. B. aus Quarz, so überzogen werden, daß nur die am Rand der Halbleiteranordnung befindlichen Ende der Leitbahnen frei bleiben.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei Verwendung von p-leitendem Germanium als Halbleitergrundplatte (1) eine Schicht aus Indium—Gallium oder Zinn —Gallium auf die Rückseite der einzelnen Halbleiteranordnungen aufgedampft wird.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei Verwendung von p-leitendem Silizium als Halbleitergrundplatte (1) eine Schicht aus Gallium oder Aluminium auf die Rückseite der einzelnen Halbleiteranordnungen aufgedampft wird.
10. Verfahren nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Halbleiteranordnungen mit ihrer Rückseite auf Metallbleche (16) aufgesetzt und zur Erzeugung eines sperrfreien Kontaktes einer Temperaturbehandlung unterworfen werden.
11. Verfahren nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß Isolierplatten verwendet werden, die aus einer unteren geschlossenen Platte (9) und einer oberen Platte (10) bestehen, in die eine Aussparung eingebracht ist, die der Größe der mit dem Metallblech versehenen Halbleiteranordnung (3) entspricht.
12. Verfahren nach einem oder mehreren der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß eine elektrisch leitende Verbindung zwischen den Leitbahnen (8 α, 85) und den Metallstreifen (11, 12) durch Verlöten an den gegenüberliegenden bzw. aufeinanderliegenden Stellen hergestellt wird.
13. Verfahren nach einem oder mehreren der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß eine elektrisch leitende Verbindung zwischen den Leitbahnen (8 α und 8 b) und den Metallstreifen (11 und 12) durch Verbinden mit einem leitenden Lack an den aneinandergrenzenden bzw. aufeinanderliegenden Stellen hergestellt wird.
14. Verfahren nach einem oder mehreren der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß eine elektrisch leitende Verbindung zwischen den Leitbahnen (8 α und 8 b) und den Metallstreifen (11 und 12) durch Verschweißen der aufeinanderliegenden Stellen hergestellt wird.
15. Verfahren nach einem oder mehreren der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß durch die Isolierstoffscheiben (9, 10) und die Metallstreifen (11, 12) bzw. das Metallblech (16) Löcher gebohrt werden, durch die Sockelstifte hindurchragen können.
16. Verfahren nach einem oder mehreren der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß zur Verringerung der Zuleitungskapazität der Leitbahnen (8 a und 8 b) der als Transistoren ausgebildeten Halbleiteranordnungen zwischen der Basis und dem Kollektor eine eigenleitende Schicht, z. B. durch epitaktisches Aufwachsen, erzeugt wird.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1078 194;
USA.-Patentschriften Nr. 2 814 853, 2 890 395,
944 321.
Hierzu 1 Blatt Zeichnungen
409 702/295 10.64 © Bundesdruckerei Berlin
DE1961J0019618 1961-03-17 1961-03-17 Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen Expired DE1180067C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1961J0019618 DE1180067C2 (de) 1961-03-17 1961-03-17 Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen
US180251A US3200468A (en) 1961-03-17 1962-03-16 Method and means for contacting and mounting semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1961J0019618 DE1180067C2 (de) 1961-03-17 1961-03-17 Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen

Publications (2)

Publication Number Publication Date
DE1180067B true DE1180067B (de) 1964-10-22
DE1180067C2 DE1180067C2 (de) 1970-03-12

Family

ID=7200050

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1961J0019618 Expired DE1180067C2 (de) 1961-03-17 1961-03-17 Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen

Country Status (2)

Country Link
US (1) US3200468A (de)
DE (1) DE1180067C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1277446B (de) * 1966-08-26 1968-09-12 Siemens Ag Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3304595A (en) * 1962-11-26 1967-02-21 Nippon Electric Co Method of making a conductive connection to a semiconductor device electrode
US3325702A (en) * 1964-04-21 1967-06-13 Texas Instruments Inc High temperature electrical contacts for silicon devices
US3349297A (en) * 1964-06-23 1967-10-24 Bell Telephone Labor Inc Surface barrier semiconductor translating device
US3387192A (en) * 1965-05-19 1968-06-04 Irc Inc Four layer planar semiconductor switch and method of making the same
US3449640A (en) * 1967-03-24 1969-06-10 Itt Simplified stacked semiconductor device
US3643232A (en) * 1967-06-05 1972-02-15 Texas Instruments Inc Large-scale integration of electronic systems in microminiature form
US3590478A (en) * 1968-05-20 1971-07-06 Sony Corp Method of forming electrical leads for semiconductor device
US3849880A (en) * 1969-12-12 1974-11-26 Communications Satellite Corp Solar cell array
GB1403371A (en) * 1972-01-12 1975-08-28 Mullard Ltd Semiconductor device arrangements
US3964157A (en) * 1974-10-31 1976-06-22 Bell Telephone Laboratories, Incorporated Method of mounting semiconductor chips
JP3252578B2 (ja) * 1993-12-27 2002-02-04 ソニー株式会社 平面型絶縁ゲート電界効果トランジスタの製法
US20040144999A1 (en) * 1995-06-07 2004-07-29 Li Chou H. Integrated circuit device
US20100276733A1 (en) * 2000-09-27 2010-11-04 Li Choa H Solid-state circuit device
US7118942B1 (en) 2000-09-27 2006-10-10 Li Chou H Method of making atomic integrated circuit device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2814853A (en) * 1956-06-14 1957-12-03 Power Equipment Company Manufacturing transistors
US2890395A (en) * 1957-10-31 1959-06-09 Jay W Lathrop Semiconductor construction
DE1078194B (de) * 1957-09-27 1960-03-24 Siemens Ag Elektrisches Bauelement mit dicht nebeneinanderliegenden Kontaktanschluessen
US2944321A (en) * 1958-12-31 1960-07-12 Bell Telephone Labor Inc Method of fabricating semiconductor devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2629802A (en) * 1951-12-07 1953-02-24 Rca Corp Photocell amplifier construction
US2725505A (en) * 1953-11-30 1955-11-29 Rca Corp Semiconductor power devices
US2921362A (en) * 1955-06-27 1960-01-19 Honeywell Regulator Co Process for the production of semiconductor devices
US3079254A (en) * 1959-01-26 1963-02-26 George W Crowley Photographic fabrication of semiconductor devices
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
NL131156C (de) * 1959-08-11

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2814853A (en) * 1956-06-14 1957-12-03 Power Equipment Company Manufacturing transistors
DE1078194B (de) * 1957-09-27 1960-03-24 Siemens Ag Elektrisches Bauelement mit dicht nebeneinanderliegenden Kontaktanschluessen
US2890395A (en) * 1957-10-31 1959-06-09 Jay W Lathrop Semiconductor construction
US2944321A (en) * 1958-12-31 1960-07-12 Bell Telephone Labor Inc Method of fabricating semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1277446B (de) * 1966-08-26 1968-09-12 Siemens Ag Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement

Also Published As

Publication number Publication date
DE1180067C2 (de) 1970-03-12
US3200468A (en) 1965-08-17

Similar Documents

Publication Publication Date Title
DE1180067C2 (de) Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen
DE1764951B1 (de) Mehrschichtige metallisierung fuer halbleiteranschluesse
DE1965546A1 (de) Halbleiterbauelement
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE2217538B2 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE1266406B (de) Verfahren zum Herstellen mechanisch halternder und elektrisch leitender Anschluesse an kleinen Plaettchen, insbesondere an Halbleiterplaettchen
DE1196300B (de) Mikrominiaturisierte, integrierte Halbleiter-schaltungsanordnung
DE6606541U (de) Halbleiteranordnung
DE1690509B1 (de) Verfahren zur bildung zweier eng voneinandergetrennter leitender schichten
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE1289188B (de) Metallbasistransistor
DE2458410C2 (de) Herstellungsverfahren für eine Halbleiteranordnung
DE1564066B2 (de) Verfahren zur Herstellung von elektrischen Verbindungen zu Kontaktschichten an der Oberfläche des Halbleiterkörpers von Halbleiteranordnungen
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE1185294B (de) Schaltungsanordnung mit unipolartransistoren auf einer einkristallinen halbleiterplatte
DE2739530A1 (de) Verfahren zur bildung einzelner photodetektorelemente auf einem substrat sowie nach diesem verfahren hergestellte photodetektoranordnung
DE1285581C2 (de) Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung
DE1514943C3 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE1761740C3 (de) Verfahren zur Herstellung integrierter Halbleiterschaltungen
DE1639176A1 (de) Integrierte Festkoerperschaltung mit lediglich zwei Elektrodenzuleitungen
DE1804349C3 (de) Elektrische Kontaktanordnung an einem Halbleiterabschnitt und Verfahren zu ihrer Herstellung
DE1800193A1 (de) Verfahren zum Herstellen von Kontakten
DE1514883B2 (de) Verfahren zur serienmäßigen Herstellung von Halbleiterbauelementen
DE1800022A1 (de) Thermodruckvorrichtung
DE1591751C3 (de) Schaltungsanordnung