DE112020002541T5

DE112020002541T5 - Ratiometrische verstärkungsfehler-kalibrierungsschematafür delta-sigma-adcs mit programmierbaren verstärkereingangsstufen

Info

Publication number: DE112020002541T5
Application number: DE112020002541.1T
Authority: DE
Inventors: Vincent Quiquempoix
Original assignee: Microchip Technology Inc
Current assignee: Microchip Technology Inc
Priority date: 2019-05-24
Filing date: 2020-05-22
Publication date: 2022-02-24
Also published as: US11057048B2; WO2020242906A1; US20200373939A1; CN113853747A

Abstract

Ein Analog-Digital-Wandler (ADC) weist Spannungs- und Referenzeingangsanschlüsse, eine Pufferschaltung und eine Steuerlogik auf. Die Pufferschaltung weist Eingangs- und Ausgangsanschlüsse und einen variablen Widerstand mit parallel geschalteten Widerstandszweigen auf. Die Steuerlogik ist ausgebildet, um in einer Kalibrierungsphase einen gegebenen Verstärkungswert zu bestimmen, für den der Verstärkungsfehler zu kalibrieren ist, einen Satz der Widerstandszweige in der Pufferschaltung zu bestimmen, die verwendet werden sollen, um den gegebenen Verstärkungswert zu erreichen, einen weiteren Widerstandszweig des variablen Widerstands des Satzes sukzessive zu aktivieren, bis alle Widerstandszweige des Satzes aktiviert wurden, einen Ausgabecode zu bestimmen, der sich nach dem Aktivieren aller Widerstandszweige des Satzes ergibt, und aus dem Ausgabecode einen Verstärkungsfehler des gegebenen Verstärkungswerts zu bestimmen. Die Steuerlogik ist weiterhin so ausgebildet, dass sie auf der Grundlage des Verstärkungsfehlers des gegebenen Verstärkungswerts korrigierend eingreift.

Description

VERWANDTE ANMELDUNGEN
Die vorliegende Anmeldung beansprucht die Priorität vor der vorläufigen US-Patentanmeldung Nr. 62/852,678 , eingereicht am 24. Mai 2019, deren Inhalt hiermit in ihrer Gesamtheit aufgenommen wird.
TECHNISCHES GEBIET DER ERFINDUNG
Die vorliegende Offenbarung bezieht sich auf Analog-Digital-Wandler (ADC) und insbesondere auf ratiometrische Verstärkungsfehlerkalibrierschemata für Delta-Sigma-ADCs mit Programmable-Gain-Amplifier- (PGA-) Verstärkungseingangsstufen.
HINTERGRUND DER ERFINDUNG
Analog-Digital-Wandler werden in der Elektronik für Endverbraucher, industrielle Anwendungen usw. verwendet. Typischerweise beinhalten Analog-Digital-Wandler Schaltungen zum Empfangen eines analogen Eingangssignals und zum Ausgeben eines digitalen Werts proportional zum analogen Eingangssignal. Dieser digitale Ausgangswert liegt typischerweise entweder in Form eines parallelen Wortes oder einer seriellen digitalen Bitfolge vor. Es gibt viele Arten von Analog-Digital-Wandlungsschemata, wie SpannungsFrequenz-Wandlung, Ladungsumverteilung, Delta-Modulation und andere. Typischerweise hat jedes dieser Umwandlungsschemata seine Vor- und Nachteile. Ein Typ von Analog-Digital-Wandlern, der zunehmend Verwendung findet, ist der Delta-Sigma-Wandler mit geschalteten Kondensatoren.
Die Eingangsstufe des ADC kann unter Verwendung eines PGA oder einer Abtastschaltung mit geschaltetem Kondensator sowohl für Eingangs- als auch Referenzspannungen realisiert werden. Die Verstärkung der Eingangsstufe kann dann durch das Verhältnis zwischen dem Eingangsabtastkondensator und dem Referenzabtastkondensator oder einem Paar von Kondensatoren für eine vollständig differentielle Struktur bestimmt werden. Die Verstärkung der Eingangsstufe des ADC kann verwendet werden, um den Eingang des ADC genauer an einen Bereich anzupassen, über den der ADC ausgebildet ist, um analoge Signale in digitale Signale umzuwandeln. Wenn ein ADC beispielsweise einen Bereich von null bis zwei Volt aufweist, der erwartete ADC-Eingang jedoch nur im Bereich von null bis ein Volt liegt, kann der ADC eine Verstärkung von zwei auf seinen Eingang anwenden, sodass die möglichen Werte des ADC-Eingangs dem ADC-Bereich entsprechen.
Die Verwendung von Verstärkungen in der Eingangsstufe des ADC kann einen Verstärkungsfehler einführen. Das Testen auf Verstärkungsfehler kann eine bekannte, genaue Referenzspannung verwenden. Wenn ADCs jedoch in einer Vielzahl von elektronischen Vorrichtungen verwendet werden, können solche elektronischen Vorrichtungen möglicherweise keine genaue Referenzspannung beinhalten oder keinen Zugriff darauf haben. Daher ist ein Selbsttest für solche ADCs möglicherweise nicht möglich oder nicht praktikabel. Darüber hinaus kann das Testen eines ADC das Testen jeder Verstärkungspermutation oder Kombination von kapazitiven Verstärkungen in den Eingangsstufen erfordern. Dementsprechend kann das Testen eines solchen ADC sehr langsam sein, da jede Verstärkungseinstellung getestet werden muss und eine lange Einschwingzeit aufweisen kann. Erfinder von Ausführungsformen der vorliegenden Offenbarung haben Systeme und Verfahren zum Testen von ADCs entdeckt, die eine oder mehrere dieser Herausforderungen angehen.
ZUSAMMENFASSUNG
Ausführungsformen der vorliegenden Offenbarung können einen ADC aufweisen. Der ADC kann einen ADC-Spannungseingangsanschluss, einen ADC-Referenzeingangsanschluss, eine Pufferschaltung, einen Multiplexer und eine Steuerlogik aufweisen. Die Pufferschaltung kann einen Pufferspannungseingangsanschluss, einen Pufferspannungsausgangsanschluss und einen variablen Widerstand aufweisen, der parallel miteinander verbundene Widerstandszweige aufweist, wobei jeder Widerstandszweig einzeln auswählbar ist. Der Multiplexer kann zwischen den ADC-Spannungseingangsanschluss und den Pufferspannungseingangsanschluss und zwischen den ADC-Referenzeingangsanschluss und den Pufferspannungseingangsanschluss geschaltet sein. Die Steuerlogik kann ausgebildet sein, um in einer Kalibrierungsphase den Multiplexer zu veranlassen, den ADC-Referenzeingangsanschluss an den Pufferspannungseingangsanschluss zu leiten, einen gegebenen Verstärkungswert des ADC zu bestimmen, für den der Verstärkungsfehler kalibriert werden soll, einen Satz der Widerstandszweige in der Pufferschaltung zu bestimmen, die verwendet werden sollen, um den gegebenen Verstärkungswert zu erreichen, nacheinander einen anderen Widerstandszweig des variablen Widerstands des Satzes zu aktivieren, bis alle Widerstandszweige des Satzes aktiviert sind, einen Ausgabecode zu bestimmen, der sich nach dem Aktivieren aller Widerstandszweige des Satzes ergibt und aus dem Ausgabecode einen Verstärkungsfehler des gegebenen Verstärkungswerts des ADC zu bestimmen. Die Steuerlogik kann weiterhin ausgebildet sein, um Korrekturmaßnahmen basierend auf dem Verstärkungsfehler des gegebenen Verstärkungswerts des ADC zu ergreifen.
Ausführungsformen der vorliegenden Offenbarung können ein System aufweisen. Das System kann eine ADC-Referenzspannungsquelle aufweisen, die mit einem ADC-Referenzeingangsanschluss einer der obigen Ausführungsformen von ADCs und einem beliebigen der Ausführungsformen der obigen ADCs verbunden ist.
Ausführungsformen der vorliegenden Offenbarung können Verfahren aufweisen, die von einem der Systeme oder ADCs der obigen Ausführungsformen durchgeführt werden.
Figurenliste

1 ist eine Veranschaulichung eines beispielhaften Systems zur Verstärkungsfehlerkalibrierung für ADCs gemäß einigen Implementierungen.
2 ist eine Veranschaulichung eines beispielhaften Systems zur ratiometrischen Verstärkungsfehlerkalibrierung für ADCs gemäß Ausführungsformen der vorliegenden Offenbarung.
3 veranschaulicht eine beispielhafte Implementierung eines analogen Eingangsmultiplexers gemäß Ausführungsformen der vorliegenden Offenbarung.
4 ist eine Veranschaulichung einer beispielhaften Implementierung einer Delta-Sigma-Modulatorschaltung gemäß Ausführungsformen der vorliegenden Offenbarung.
5 ist eine Veranschaulichung einer beispielhaften Implementierung einer Pufferschaltung gemäß Ausführungsformen der vorliegenden Offenbarung.
6 veranschaulicht eine beispielhafte Implementierung eines variablen Widerstands gemäß Ausführungsformen der vorliegenden Offenbarung.
7 veranschaulicht eine beispielhafte Implementierung einer Delta-Sigma-ModulatorSchleifenschaltung gemäß Ausführungsformen der vorliegenden Offenbarung.
8 veranschaulicht eine beispielhafte Implementierung einer Abtastschaltung gemäß Ausführungsformen der vorliegenden Offenbarung.
9 veranschaulicht ein Zeitdiagramm von Befehlen, die von einer Steuerschaltung für eine Abtastschaltung erzeugt werden, gemäß Ausführungsformen der vorliegenden Offenbarung.
10 veranschaulicht ein Zeitdiagramm weiterer Befehle, die von einer Steuerschaltung für eine Abtastschaltung erzeugt werden, gemäß Ausführungsformen der vorliegenden Offenbarung.
11 veranschaulicht ein Zeitdiagramm von Befehlen, die von einer Steuerschaltung erzeugt werden, die in Kombination mit dem Zeitdiagramm von 10 eine effektive Verstärkung von 1 für einen ADC gemäß Ausführungsformen der vorliegenden Offenbarung bereitstellt.
12 veranschaulicht ein beispielhaftes Verfahren zum Bestimmen des ratiometrischen Verstärkungsfehlers für ADCs mit Eingangsstufen mit kapazitiver Verstärkung gemäß Ausführungsformen der vorliegenden Offenbarung.

DETAILLIERTE BESCHREIBUNG
Ausführungsformen der vorliegenden Offenbarung weisen einen ADC auf. Der ADC kann in jeder größeren Vorrichtung implementiert werden oder kann eine eigenständige Vorrichtung sein. Der ADC kann einen ADC-Spannungseingangsanschluss, einen ADC-Referenzeingangsanschluss, eine Pufferschaltung, einen Multiplexer und eine Steuerlogik aufweisen. Der ADC-Spannungseingangsanschluss kann Spannungssignale annehmen, für die in einer normalen Betriebsphase eine Analog-Digital-Wandlung durchgeführt werden soll. Der ADC-Referenzeingangsanschluss kann Spannungssignale annehmen, die einen Bereich von Eingängen für die Signale des ADC-Spannungseingangsanschlusses definieren. Die Pufferschaltung kann ausgebildet sein, um zu ihr geleitete Signale abzutasten. Die Pufferschaltung kann einen Pufferspannungseingangsanschluss, einen Pufferspannungsausgangsanschluss und einen variablen Widerstand aufweisen. Die Pufferspannungseingangsanschlüsse können durch den Multiplexer mit dem ADC-Referenzeingangsanschluss (in einer Kalibrierungsphase des Betriebs) oder dem ADC-Spannungseingangsanschluss (in einer normalen Betriebsphase) verbunden werden. Der variable Widerstand kann individuell wählbare Widerstandszweige aufweisen, die parallel miteinander verbunden sind. Steuersignale zum Auswählen der Widerstandszweige können von der Steuerlogik erzeugt werden. Jeder Widerstandszweig kann zwei Widerstände aufweisen. Jeder der beiden Widerstände kann betragsmäßig gleich Rückkopplungswiderständen in der Abtastschaltung sein, die mit dem variablen Widerstand verbunden ist. Die Anzahl der aktivierten Widerstandszweige kann die Verstärkung des ADC definieren. Die ADC-Schaltung kann eine Integrationsschaltung wie beispielsweise eine Delta-Sigma-Analogschleifenschaltung beinhalten, um von der Pufferschaltung abgetastete Werte zu akkumulieren und den Ausgabecode zu erzeugen. Der Multiplexer kann zwischen den ADC-Spannungseingangsanschluss und den Pufferspannungseingangsanschluss und zwischen den ADC-Referenzeingangsanschluss und den Pufferspannungseingangsanschluss geschaltet sein. Die Steuerlogik kann ausgebildet sein, um in einer normalen Betriebsphase zu bewirken, dass der Multiplexer den ADC-Spannungseingangsanschluss an den Pufferspannungseingangsanschluss leitet. Die Steuerlogik kann ausgebildet sein, um in einer Kalibrierungsphase zu bewirken, dass der Multiplexer den ADC-Referenzeingangsanschluss an den Pufferspannungseingangsanschluss leitet. Die Steuerlogik kann ausgebildet sein, um in der Kalibrierungsphase einen gegebenen Verstärkungswert des ADC zu bestimmen, für den der Verstärkungsfehler zu kalibrieren ist. Die Steuerlogik kann ausgebildet sein, um in der Kalibrierungsphase einen Satz der Widerstandszweige in der Pufferschaltung zu bestimmen, die verwendet werden sollen, um den gegebenen Verstärkungswert zu erzielen. Die Steuerlogik kann ausgebildet sein, um in der Kalibrierungsphase sukzessive einen anderen Widerstandszweig des variablen Widerstands des Satzes zu aktivieren, bis alle Widerstandszweige des Satzes aktiviert wurden. Die Steuerlogik kann ausgebildet sein, um in der Kalibrierungsphase einen Ausgabecode zu bestimmen, der sich nach dem Aktivieren aller Widerstandszweige des Satzes ergibt. Die Steuerlogik kann ausgebildet sein, um in der Kalibrierungsphase aus dem Ausgabecode einen Verstärkungsfehler des gegebenen Verstärkungswerts des ADC zu bestimmen. Die Steuerlogik kann ausgebildet sein, um Korrekturmaßnahmen basierend auf dem Verstärkungsfehler des gegebenen Verstärkungswerts des ADC zu ergreifen.
In Kombination mit einer der obigen Ausführungsformen kann die Steuerlogik weiterhin ausgebildet sein, um, während nacheinander ein gegebener anderer Widerstandszweig des variablen Widerstands des Satzes aktiviert wird, alle anderen Widerstandszweige des variablen Widerstands zu deaktivieren.
In Kombination mit einer der obigen Ausführungsformen kann die Steuerlogik weiterhin ausgebildet sein, um in der Kalibrierungsphase des Betriebs einen anderen Verstärkungswert des ADC zu bestimmen, für den der Verstärkungsfehler zu kalibrieren ist, einen anderen Satz von zu verwendenden Widerstandszweigen zu bestimmen um den anderen Verstärkungswert zu erreichen, nacheinander Teilmengen des anderen Satzes von Widerstandszweigen zu aktivieren, während der Rest der Widerstandszweige deaktiviert wird, bis alle Widerstandszweige des anderen Satzes von Kondensatoren aktiviert wurden, einen Ausgabecode zu bestimmen, der sich nach dem Aktivieren aller Widerstandszweige des anderen Satzes der Widerstandszweige ergibt und aus dem Ausgabecode einen Verstärkungsfehler des anderen Verstärkungswerts des ADC zu bestimmen. Dies kann für jeden geeigneten Verstärkungswert des ADC wiederholt werden. In Kombination mit einer der obigen Ausführungsformen kann die Steuerlogik weiterhin ausgebildet sein, um in einem normalen Betriebsmodus den gegebenen Verstärkungswert durch Aktivieren der Widerstandszweige des Satzes zu aktivieren.
In Kombination mit einer der obigen Ausführungsformen kann der ADC weiterhin eine Abtastschaltung aufweisen. Die Abtastschaltung kann ausgebildet sein, um eine Ausgabe der Pufferschaltung abzutasten, selektiv eine Verstärkung an die Ausgabe der Pufferschaltung anzulegen und die abgetastete Ausgabe der Pufferschaltung mit der angelegten Verstärkung an eine Integratorschaltung bereitzustellen. Die Integratorschaltung kann ausgebildet sein, um die durch die Abtastschaltung akkumulierten Ladungswerte zu addieren.
In Kombination mit einer der obigen Ausführungsformen kann die abgetastete Ausgabe der Pufferschaltung mit der angelegten Verstärkung eine effektive Verstärkung von eins in Bezug auf die Spannung am ADC-Referenzeingangsanschluss aufweisen, wie sie von der Pufferschaltung empfangen wird.
In Kombination mit einer der obigen Ausführungsformen ist der gegebene Verstärkungswert des ADC eine ganze Zahl G und die Größe des Satzes ist G - 1.
In Kombination mit einer der obigen Ausführungsformen kann jeder Widerstandszweig des Satzes für eine gleiche Anzahl von Abtastwerten aktiviert werden, die von der Abtastschaltung über eine Umwandlungsperiode abgetastet werden sollen. Die Abtastschaltung kann so ausgebildet sein, dass sie für eine Dauer von (G - 1) Umwandlungsperioden entsprechend der Aktivierung jedes Widerstandszweigs des Satzes abtastet. Die Abtastschaltung kann weiterhin ausgebildet sein, um für eine zusätzliche Umwandlungsperiode abzutasten, die der Deaktivierung aller Widerstandszweige des variablen Widerstands entspricht. Die Steuerlogik kann weiterhin ausgebildet sein, um den Verstärkungsfehler aus einem Durchschnitt der Abtastwerte von jeder der (G - 1) und der zusätzlichen Umwandlungsperioden zu bestimmen.
In Kombination mit einer der obigen Ausführungsformen kann jeder Widerstandszweig für eine gleiche Anzahl von Abtastwerten aktiviert werden, die von der Abtastschaltung über eine Umwandlungsperiode abgetastet werden, was zu einer Gesamtzahl von Abtastwerten führt. Dieselbe Anzahl von Abtastwerten kann gleich der Gesamtzahl von Abtastwerten dividiert durch den gegebenen Verstärkungswert des ADC sein.
In Kombination mit einer der obigen Ausführungsformen kann ein Quotient der Gesamtzahl von Abtastwerten dividiert durch den gegebenen Verstärkungswert des ADC keinen Rest aufweisen.
In Kombination mit einer der obigen Ausführungsformen kann der gegebene Verstärkungswert ein Vielfaches von 2 sein, und der ADC kann eine Addier- und Verschiebeschaltung aufweisen, um einen Durchschnittswert der Ladung zu realisieren, um den Verstärkungsfehler zu bestimmen.
1 ist eine Veranschaulichung eines beispielhaften Systems 100 zur Verstärkungsfehlerkalibrierung für ADCs gemäß einigen Implementierungen. Das System 100 kann einen ADC 102 aufweisen. Der ADC 102 kann ein Delta-Sigma-ADC sein. Das System 100 kann dazu ausgebildet sein, Verstärkungsfehler im ADC 102 zu bestimmen.
Der ADC 102 kann ausgebildet sein, um ein analoges Eingangssignal in einen digitalen Ausgabecode umzuwandeln. Das analoge Eingangssignal kann unsymmetrisch (nicht gezeigt, in diesem Fall wird eine Spannung als Eingang akzeptiert und die empfangene Spannung mit Masse verglichen wird) oder differenziell sein, wie in 1 gezeigt. Der differentielle Analogeingang kann die Spannungsdifferenz zwischen den Anschlüssen VIN+ und VIN- des ADC 102 sein, was zu einem Gesamtwert von VIN führt (VIN = VIN+ - VIN-). Der ADC 102 kann ausgebildet sein, um eine Referenzspannung zu empfangen. Die Referenzspannung kann einpolig sein (nicht gezeigt, in diesem Fall wird eine Spannung als Referenz akzeptiert und die empfangene Referenzspannung wird mit Masse verglichen) oder differenziell, wie in 1 gezeigt. Der differenzielle Analogeingang kann die Differenzspannung zwischen den Anschlüssen VREF+ und VREF- des ADC 102 sein, was insgesamt VREF ergibt (VREF = VREF+ - VREF-). Diese Differenzspannungen können mit einer bestimmten Gleichtaktspannung verbunden sein, die in der Figur nicht dargestellt ist. Der Ausgabecode kann dann ein Wert proportional zu VIN/VREF sein. Der ADC-Code kann als (ADC-Code = K*VIN/VREF) angegeben werden, wobei K eine Konstante ist.
Der ADC 102 kann eine als G bezeichnete analoge Verstärkung aufweisen. Diese analoge Verstärkung, G, verstärkt das Eingangssignal VIN intern im ADC 102, so dass die vom ADC 102 umgewandelte Spannung tatsächlich G*VIN ist. In einem solchen Fall wird die Übertragungsfunktion des ADC 102 (ADC-Code = G*K*VIN/VREF).
VREF kann den Eingangsspannungsbereich definieren, der durch den ADC 102 umgewandelt werden kann. Für einen Single-Ended-Wandler kann der für die A/D-Wandlung anwendbare Eingangsspannungsbereich dann [0, VREF] sein. Für einen vollständig differentiellen Wandler kann der für die A/D-Wandlung anwendbare Eingangsspannungsbereich [-VREF, +VEF] sein. Wenn eine Verstärkung G angelegt wird, ist der Eingangsspannungsbereich des ADC 102 immer noch derselbe, wird jedoch auf G*VIN angewendet, so dass der Eingangsspannungsbereich effektiv [0, VREF/G] für einen Single-Ended-Wandler und [-VREF/G, +VREF/G] für einen vollständig differentiellen Wandler ist. Außerhalb dieses Bereichs können die A/D-Wandlungen größere Ungenauigkeiten erleiden, der Ausgabecode kann abgeschnitten und die Gesamtlinearität des Wandlers kann nicht mehr garantiert werden.
Der ADC 102 kann ausgebildet sein, um die analoge Verstärkung G durch verschiedene Verfahren zu realisieren, aber die tatsächliche Übertragungsfunktionsleistung des ADC 102 könnte aufgrund von physikalischen Implementierungsbeschränkungen wie Fehlanpassungen zwischen analogen Komponenten nicht genau gleich der erwarteten oder idealen Übertragungsfunktionsleistung im ADC 102 sein. Somit kann das System 100 bewirken, dass die Verstärkung im ADC 102 gemessen und kompensiert wird, um der gewünschten oder idealen Übertragungsfunktion (G*K*VIN/VREF) näher zu kommen. Der Fehler, der beim Implementieren der Verstärkung der Übertragungsfunktion verursacht wird, wird als Verstärkungsfehler des ADC bezeichnet. Die ADC-Übertragungsfunktion kann dann gleich G*K' *VIN/VREF sein, wobei (K'/K-1) der Verstärkungsfehler bei der Verstärkung G ist.
Erfinder von Ausführungsformen der vorliegenden Offenbarung haben entdeckt, dass der Verstärkungsfehler variieren und von der Verstärkung G abhängen kann, zusätzlich zu anderen Parametern wie Temperatur oder Versorgungsspannung. Der Verstärkungsfehler ist der Fehler an der Steigung der linearen Übertragungsfunktion des ADC 102. Andere Fehler können auftreten und charakterisiert werden, wobei solche Fehler zusätzlich zum Verstärkungsfehler auftreten. Solche anderen Fehler können Offsetfehler, integrale Nichtlinearitätsfehler und differentielle Nichtlinearitätsfehler aufweisen. Diese anderen können unabhängig von Verstärkungsfehlern sein und können separat adressiert werden.
Um die Verstärkung des ADC 102 zu messen (und daher den Verstärkungsfehler zu bewerten) werden zwei Messungen durchgeführt. Aus diesen beiden Messungen kann die Geradengleichung des Schnittpunkts dieser Datenpunkte extrahiert und die Steigung der Geraden bestimmt werden. Liegen diese beiden Punkte weiter auseinander, verlieren die Messungenauigkeiten an Bedeutung und können vernachlässigbar sein, wenn die Messungenauigkeit im Vergleich zur gemessenen Spannung klein ist. Typischerweise werden diese beiden Messungen mit Eingängen von Spannung 0 und Full-Scale-Spannungsbereich (FS) für einen Single-Ended-Wandler und einem negativen Full-Scale (-FS) und positiven Full-Scale (+FS) für einen Full-Scale-Differentialwandler durchgeführt. Ein Full-Scale-Signal kann den Extremwert des Eingangsspannungsbereichs beinhalten. Um die Genauigkeit der Verstärkungsfehlermessung zu maximieren, wird das System im Allgemeinen gemessen, wobei VIN Null ist (VIN = FS = VREF/G) für einen Single-Ended-Wandler und VIN = -FS = -VREF/G und VIN = FS = VREF/G für einen volldifferenziellen Wandler). Dies ist in 1 dargestellt, da der VIN-Eingang des ADC 102 mit einer Spannungsquelle 101 verbunden ist, die -FS-, 0- oder +FS-Werte anlegt. Unterdessen ist der VREF-Eingang des ADC 102 mit einer Spannungsquelle 103 verbunden, deren Wert konstant und gleich VREF ist.
Eine Nullmessung kann einen Offset des ADC 102 messen. Um einen Offset zu messen, können Null Volt an den VIN-Eingang des ADC 102 angelegt und der Ausgang des ADC 102 beobachtet werden. Die Nullmessung kann implementiert werden, indem die Eingänge VIN+ und Vin- miteinander kurzgeschlossen werden, wodurch VIN=0 an den VIN-Eingängen des ADC 102 verursacht wird. Dies kann intern im ADC 102 durchgeführt werden. Es kann jedoch schwieriger sein, das FS-Signal genau zu erzeugen, wobei der volle Eingangsbereich des ADC 102 von einem Spannungseingang verwendet wird. Wenn G = 1 ist, kann das Erzeugen von VIN mit der VREF-Spannung durch Eingangsschalter erzeugt werden, die VREF-Eingänge und VIN-Eingänge multiplexen würden. Wenn G jedoch von 1 verschieden ist, kann das FS-Signal nicht einfach erzeugt werden, da es keine einfache Kopie einer bestehenden Spannung ist, wie z. B. 0 Volt durch Kurzschließen von VIN+ und VIN- oder VREF durch Anschließen an die Anschlüsse VREF+ und VREF-. Die Eingangsspannung FS=VREF/G wird oft durch eine andere Spannungsquelle oder durch einen DAC erzeugt, der die Referenzspannung als Referenzelement verwenden würde. Die Erfinder der vorliegenden Offenbarung haben jedoch entdeckt, dass ein solches FS-Signal dann aufgrund des gesamten unjustierten Fehlers des DAC oder der Ungenauigkeit der Referenzspannung Ungenauigkeiten erleiden kann. Die Ungenauigkeit der Referenzspannung kann direkt zu einer zusätzlichen Fehlerquelle bei der Verstärkungsmessung des ADC 102 führen und kann in einigen Fällen sogar die dominante Fehlerquelle bei der Leistung des ADC 102 sein. Darüber hinaus können der hinzugefügte DAC oder die Spannungsquelle zum Erzeugen einer solchen Referenzspannung die Gesamtsystemkosten des Systems 100 erhöhen. Außerdem kann der hinzugefügte DAC oder die hinzugefügte Spannungsquelle zum Erzeugen einer solchen Referenzspannung während des Betriebs des Systems 100 nicht effizient an den ADC 102 angelegt werden, um den Verstärkungsfehler zu messen. Außerdem muss für jeden neuen Wert von G, der getestet werden soll, eine andere Spannung erzeugt werden, da ein gegebener ADC viele verschiedene Verstärkungseinstellungen aufweisen kann. Einschwingzeiten, die für die Erzeugung jeder dieser Referenzspannungen erforderlich sind, können die Auswertung des ADC 102 verzögern.
Daher haben Erfinder von Ausführungsformen der vorliegenden Offenbarung entdeckt, dass ein System erwünscht ist, das den Verstärkungsfehler messen würde, ohne die FS-Signale erzeugen zu müssen, indem eine Referenzspannung durch die Verstärkung (VREF/G) geteilt wird. Erfinder von Ausführungsformen der vorliegenden Offenbarung haben ein System entdeckt, das wesentliche Vorteile aufweisen kann, wie beispielsweise keine Notwendigkeit, eine externe Spannungsquelle oder einen DAC zu verwenden, und eine geringere Einschwingzeit. Ein solches System kann zur Messung des Verstärkungsfehlers nur die Nullmessung (VIN=0) und VIN=VREF anstelle der Vollausschlagsspannung (VREF/G) verwenden, wodurch die Ungenauigkeit aufgrund der Spannungsmessung unter Verwendung der Eingangsspannung über alle Verstärkungen reduziert wird. Bei Verwendung eines Standard-ADC ist es jedoch bei einer Verstärkung von mehr als eins nicht möglich, zuzulassen, dass eine Eingangsspannung VIN größer als VREF/G ist (also VIN*G größer als VREF ist). Ausführungsformen der vorliegenden Offenbarung behandeln zumindest einige dieser Probleme und weisen einen ADC auf, der eine Eingabe von VIN = VREF für jede gegebene Verstärkung G ermöglicht, während er dennoch eine genaue Bewertung des Verstärkungsfehlers ermöglicht.
2 ist eine Veranschaulichung eines beispielhaften Systems 200 zur ratiometrischen Verstärkungsfehlerkalibrierung für ADCs gemäß Ausführungsformen der vorliegenden Offenbarung.
Das System 200 kann anwendbar sein oder einen beliebigen geeigneten ADC, wie z. B. den ADC 203, aufweisen. Der ADC 203 kann in einem Mikrocontroller, Prozessor, Mobilgerät, Computer, Smartphone, Tablet, Leistungswandler, Controller, Stromversorgung, Sensor, Fahrzeug oder anderen geeigneten elektronischen Vorrichtung beinhaltet sein. Der ADC 203 kann ein Delta-Sigma-ADC sein. Darüber hinaus kann der ADC 203 eine Eingangsstufe mit kapazitiver Verstärkung aufweisen. Das System 200 kann ausgebildet sein, um Verstärkungsfehler im ADC 203 zu bestimmen. Darüber hinaus kann das System 200 ausgebildet sein, um den Betrieb des ADC 203 basierend auf beliebigen bestimmten Verstärkungsfehlern zu kalibrieren oder irgendeine andere geeignete Korrekturmaßnahme zu ergreifen.
Der ADC 203 kann ADC-Spannungseingangsanschlüsse aufweisen, wie beispielsweise VIN+ und VIN-. Der ADC 203 kann ADC-Referenzeingangsanschlüsse aufweisen, wie beispielsweise VREF+ und VREF-.
Der ADC 203 kann ausgebildet sein, um ein analoges Eingangssignal in einen digitalen Ausgabecode umzuwandeln. Das analoge Eingangssignal kann single-ended sein (nicht gezeigt, in diesem Fall wird eine Spannung als Eingang akzeptiert und die empfangene Spannung mit Masse verglichen) oder differenziell sein, wie in 2 gezeigt. Der differenzielle Analogeingang kann die Spannungsdifferenz zwischen VIN+ und VIN- sein, was insgesamt VIN ergibt (VIN = VIN+ - VIN-). Der ADC 203 kann ausgebildet sein, um eine Referenzspannung zu empfangen. Die Referenzspannung kann single-ended sein (nicht gezeigt, in diesem Fall wird eine Spannung als Referenz akzeptiert und die empfangene Referenzspannung wird mit Masse verglichen) oder differenziell sein, wie in 2 gezeigt. Der differenzielle Analogeingang kann die Spannungsdifferenz zwischen VREF+ und VREFsein, was insgesamt VREF ergibt (VREF = VREF+ - VREF-). Diese Differenzspannungen können mit einem bestimmten Gleichtakt angelegt werden, der in der Figur nicht dargestellt ist. Der Ausgabecode kann dann ein Wert proportional zu VIN/VREF sein (ADC-Code = K*VIN/VREF), wobei K eine Konstante ist.
Der ADC 203 kann eine variable wählbare Verstärkung aufweisen, deren Wert mit G bezeichnet ist. Diese analoge Verstärkung G verstärkt das Eingangssignal VIN intern im ADC 203, so dass die vom ADC 102 umgewandelte Spannung tatsächlich G*VIN ist. In einem solchen Fall wird die Übertragungsfunktion des ADC 203: ADC-Code = G*K*VIN/VREF.
VREF kann den Spannungseingangsbereich definieren, der durch den ADC 203 umgewandelt werden kann. Für einen Single-Ended-Wandler kann der für die A/D-Wandlung anwendbare Eingangsspannungsbereich dann [0, VREF] sein. Für einen vollständig differentiellen Wandler kann der für die A/D-Wandlung anwendbare Eingangsspannungsbereich [VREF-, VREF+] sein. Wenn eine Verstärkung G angelegt wird, ist der Eingangsspannungsbereich des ADC 203 immer noch der gleiche, wird jedoch auf G*VIN angewendet, so dass der Eingangsspannungsbereich effektiv zu [0, VREF/G] wird für einen Single-Ended-Wandler und [VREF-/G, VREF+/G] für einen volldifferentiellen Wandler. Außerhalb dieses Bereichs können die A/D-Wandlungen größere Ungenauigkeiten erleiden, der Ausgabecode kann abgeschnitten und die Gesamtlinearität des Wandlers kann nicht mehr garantiert werden.
Der ADC 203 kann mit einer Spannungsquelle 201 verbunden sein. Die Spannung der Spannungsquelle 1 kann zwischen +/-VREF oder 0 gewählt werden. Die Spannungsquelle 201 kann Spannungen extern zum System 200 (mit einer externen Spannungsquelle oder einem Multiplexer) oder intern an das System 200 erzeugen. Diese Spannungen können durch einen analogen Eingangsmultiplexer 204 angelegt werden. Der analoge Eingangsmultiplexer 204 kann auf jede geeignete Weise implementiert werden. Der analoge Eingangsmultiplexer 204 kann ausgebildet sein, um VOUT-Signale (VOUT+ - VOUT-) zu erzeugen, so dass VOUT = +/- VREF oder 0 ist. VOUT-Signale können der Delta-Sigma-Modulatorschaltung 205 bereitgestellt werden.
Der ADC 203 kann ein Delta-Sigma-ADC sein und somit eine Delta-Sigma-Modulatorschaltung 205 beinhalten. Die Delta-Sigma-Modulatorschaltung 205 kann auf jede geeignete Weise implementiert werden, beispielsweise durch eine digitale Schaltung, eine analoge Schaltung, Anweisungen zur Ausführung durch einen Prozessor (nicht gezeigt) oder eine beliebige geeignete Kombination davon. Die Delta-Sigma-Modulatorschaltung 205 kann eine Eingangspufferstufe mit der analogen Verstärkung G aufweisen, um die an den VI+/VI-Eingangsanschlüssen empfangenen Eingänge verstärken zu können. Die Delta-Sigma-Modulatorschaltung 205 kann Referenzspannungssignale empfangen, die von den VREF+/-Eingangsanschlüssen des ADC 203 ohne jegliche Modifikationen weitergeleitet werden.
Das System 100 kann eine Spannungsreferenz 202 aufweisen. Die Spannungsreferenz 202 kann auf jede geeignete Weise implementiert werden. Die Spannungsreferenz 202 kann die Referenzspannung für das System 200 erzeugen. Die Spannungsreferenz 202 kann sich innerhalb des ADC 203 (nicht gezeigt) oder außerhalb des ADC 203 innerhalb des Systems 200 befinden. Darüber hinaus kann die Spannungsreferenz 202 außerhalb des Systems 200 liegen.
Die Delta-Sigma-Modulatorschaltung 205 kann ausgebildet sein, um basierend auf ihren Eingaben einen Bitstrom zu erzeugen. Die Spannungseingänge (die gemäß der Verstärkung G zu verstärken sind) der Delta-Sigma-Modulatorschaltung 205 können als VI+ und VIangegeben werden. Die Delta-Sigma-Modulatorschaltung 205 kann auch Eingänge für die Referenzspannung beinhalten, die als VREF+ und VREF- angegeben wird. Der Bitstrom kann an einen digitalen Filter 206 gesendet werden. Der digitale Filter 206 kann durch eine digitale Schaltung, eine analoge Schaltung, Anweisungen zur Ausführung durch einen Prozessor (nicht gezeigt) oder eine beliebige geeignete Kombination davon implementiert werden. Der digitale Filter 260 kann ausgebildet sein, um am Ende eines Umwandlungszyklus einen digitalen Ausgabecode zu erzeugen, und zwar nach einem als TCONV bezeichneten Zeitinkrement. TCONV kann lang genug sein, damit die Delta-Sigma-Modulatorschaltung 205 ihre Eingaben verarbeitet, um einen Bitstrom zu erzeugen.
In einer Ausführungsform kann das System 200 ausgebildet sein, um den Verstärkungsfehler des ADC 203 für jede gegebene Einstellung der Verstärkung G (G ganze Zahl) auszuwerten, ohne dass unterschiedliche Referenzsignale wie etwa ein +/-VREF/G-Signal erzeugt werden müssen. In einer anderen Ausführungsform kann das System 200 ausgebildet sein, um den Verstärkungsfehler des ADC 203 auszuwerten, ohne dass eine externe Spannungsreferenz oder ein DAC durch die Verwendung des analogen Eingangsmultiplexers 204 erzeugt werden muss, um vorhandene Spannungen an den Eingängen der Delta-Sigma-Modulatorschaltung 205 zu schalten.
Der ADC 203 kann eine Steuerlogik 207 aufweisen. Die Steuerlogik 207 kann durch eine digitale Schaltung, eine analoge Schaltung, Anweisungen zur Ausführung durch einen Prozessor oder eine beliebige geeignete Kombination davon implementiert werden. Die Steuerlogik 207 kann ausgebildet sein, um den ADC 203 selektiv in einer Kalibrierungsphase oder in einer normalen Phase zu betreiben. In der Kalibrierungsphase können die Eingänge der Delta-Sigma-Modulatorschaltung 205 so gesteuert werden, dass der ADC 203 auf eine Weise betrieben wird, die bewertet, ob der ADC 203 einen Verstärkungsfehler aufweist, und basierend auf einer solchen Bestimmung den Betrieb des ADC 203 anpassen, um diese Verstärkungsfehler zu berücksichtigen. In der normalen Phase können die Eingänge der Delta-Sigma-Modulatorschaltung 205 gesteuert werden, um den ADC 203 auf eine Weise zu betreiben, die eine digitale Codeausgabe basierend auf den Eingaben von der Spannungsquelle 201 und der Referenz 202 erzeugt, die analoge Signale widerspiegeln, für die das System 200 einen zugehörigen digitalen Wert anfordert. Die Steuerlogik 207 kann ausgebildet sein, um selektiv einen oder mehrere von einem analogen Eingangsmultiplexer 204, einer Delta-Sigma-Modulatorschaltung 205 und einem digitalen Filter 206 zu betreiben.
3 veranschaulicht eine beispielhafte Implementierung des analogen Eingangsmultiplexers 204 gemäß Ausführungsformen der vorliegenden Offenbarung. Der analoge Eingangsmultiplexer kann acht Schalter 301 - 308 aufweisen. Der Schalter 301 kann VIN+ mit VOUT+ verbinden. Der Schalter 302 kann VIN- mit VOUT+ verbinden. Der Schalter 303 kann VREF+ mit VOUT+ verbinden. Der Schalter 304 kann VREF- mit VOUT+ verbinden. Der Schalter 305 kann VIN+ mit VOUT- verbinden. Der Schalter 306 kann VIN mit VOUT- verbinden. Der Schalter 307 kann VREF+ mit VOUT- verbinden. Der Schalter 308 kann VREF- mit VOUT- verbinden. Zu jedem gegebenen Zeitpunkt kann nur einer der Schalter 301, 302, 303, 304 aktiviert sein, während der Rest deaktiviert ist. In ähnlicher Weise kann nur einer der Schalter 305, 306, 307, 308 aktiviert werden, während der Rest deaktiviert oder ausgeschaltet ist. Die Aktivierung oder Deaktivierung von Schaltern in 3 kann auf Anweisung der Steuerlogik 207 (nicht gezeigt) durchgeführt werden. Diese Implementierung ermöglicht die Erzeugung der erforderlichen +/-VREF- oder Null-Differenzspannungen. Für eine Nullmessung können die Schalter 301 und 305 aktiviert werden oder die Schalter 302 und 306 können aktiviert werden. Für eine +VREF-Messung können die Schalter 303 und 308 aktiviert werden. Für eine VREF-Messung können die Schalter 304 und 307 aktiviert werden. In jedem dieser Beispiele kann der Rest der Schalter deaktiviert sein. Obwohl als eigenständige Komponente dargestellt, kann der Analogeingangsmultiplexer 104 als eine spezifische Schaltung innerhalb des ADC 203, außerhalb des ADC 203 oder innerhalb der Delta-Sigma-Modulatorschaltung 205 implementiert werden. Der Analogeingangsmultiplexer 204 kann auch zusätzliche Komponenten aufweisen und als Teil eines größeren Multiplexers implementiert werden, solange der analoge Eingangsmultiplexer 204 während der gesamten Zeit der A/D-Wandlung VOUT mit +/-VREF oder 0 verbinden kann.
4 ist eine Veranschaulichung einer beispielhaften Implementierung der Delta-Sigma-Modulatorschaltung 205 gemäß Ausführungsformen der vorliegenden Offenbarung.
Die Delta-Sigma-Modulatorschaltung 205 kann eine Pufferschaltung 401, eine Steuerschaltung 402 und eine Delta-Sigma-Modulatorschaltung 403 aufweisen. Die Pufferschaltung 401, die Steuerschaltung 402 und die Delta-Sigma-Modulatorschaltung 403 können durch eine analoge Schaltung, digitale Schaltung, Anweisungen zur Ausführung durch einen Prozessor (nicht gezeigt) oder eine beliebige geeignete Kombination davon implementiert werden.
Die Pufferschaltung 401 kann Puffereingangsspannungsanschlüsse VI+ und VI- aufweisen. Die Pufferschaltung 401 kann ausgebildet sein, um die Eingangsspannungen an VI+ und VIabzutasten. Außerdem kann die Pufferschaltung 401 ausgebildet sein, um eine Verstärkung G an die Eingangsspannungssignale anzulegen und diese an Pufferausgangsspannungsanschlüssen VO+ und VO- auszugeben. Die Pufferschaltung 401 kann ausgebildet sein, um basierend auf Befehlen oder Signalen von der Steuerschaltung 402 zu arbeiten. Die Steuerschaltung 402 kann weiterhin Befehle oder Signale von der Steuerlogik 207 (nicht gezeigt) empfangen. Die Delta-Sigma-Modulatorschaltung 403 kann ausgebildet sein, um den Ausgangsbitstrom zu erzeugen, der das digitale Filter 206 in den ADC 203 speist. Die Delta-Sigma-Modulatorschaltung 403 kann ausgebildet sein, um abgetastete Werte zu integrieren, die von der Pufferschaltung 401 ausgegeben und an der Delta-Sigma-Modulatorschaltung 403 an deren Eingangspins VINT+/- empfangen werden. Die Referenzeingangssignale von VREF+ und VREF- können ohne Modifikationen zu den Referenzpins der analogen Delta-Sigma-Schleifeneingangsschaltung 403 geleitet werden, die auch als VREF+ und VREF- angegeben sind. Die Delta-Sigma-Modulatorschaltung 403 kann ausgebildet sein, um eine Modulatorschaltung mit einer festen Verstärkung zu implementieren. Die feste Verstärkung kann für die Zwecke des Beispiels nach 4 beispielsweise gleich eins sein, da sie die Verstärkungsfehlermessung nicht ändert.
5 ist eine Veranschaulichung einer beispielhaften Implementierung der Pufferschaltung 401 gemäß Ausführungsformen der vorliegenden Offenbarung.
Die Pufferschaltung 401, wie in 5 gezeigt, kann eine variable Verstärkung aufweisen, die durch einen variablen Widerstand 503 realisiert wird, der mit RG bezeichnet wird. Die Pufferschaltung 401 kann als Präzisionseingangspuffer mit variabler Verstärkung durch einen Volldifferenzverstärker implementiert werden, der zwei separate Operationsverstärker 502A und 502B verwendet, die mit A1 und A2 bezeichnet sind. Die Implementierung kann modifiziert werden, um eine Single-Ended-Version der abgebildeten Eingangspufferschaltung 401 zu erzeugen.
Die Pufferschaltung 401 kann Eingangsschaltungen 501A, 501B aufweisen, die mit R-C-Filtern erster Ordnung erzeugt sind, die als Anti-Aliasing-Filter oder EMI-Filter wirken können. Die Eingangsschaltungen 501 können jeweils einen Eingangsanschluss VI+/- aufweisen, der mit einem Widerstand verbunden ist, der als REMI bezeichnet wird, verbunden mit einem Kondensator, der als CEMI bezeichnet wird und mit Masse verbunden ist. Der REMI kann weiterhin mit nicht-invertierenden Anschlüssen jeweiliger Operationsverstärker 502 verbunden sein. Eingangsschaltungen 501 können auf einer Seite mit entsprechenden Analogeingängen VI+- oder VI- der Pufferschaltung 401 und auf der anderen Seite mit dem nicht-invertierenden Eingang von jeweiligen Operationsverstärkern 502 verbunden sein. Operationsverstärker 502 können angepasst sein und ihre Implementierung kann von jedem geeigneten Typ sein. Der invertierende Eingang der Operationsverstärker 502 kann über eine Widerstandsrückkopplung mit entsprechenden Widerständen 505A, 505B, deren Wert als RF angegeben werden kann, mit ihrem jeweiligen Ausgang verbunden sein. Zwischen den beiden nicht invertierenden Eingängen der Operationsverstärker 502 befindet sich ein variabler Widerstand 503, dessen Wert als RG bezeichnet wird. Die Ausgänge jedes der Operationsverstärker 502 sind mit einem weiteren RC-Filter 504 erster Ordnung verbunden, das als Anti-Aliasing-Filter für die Eingänge der Delta-Sigma-Modulatorschaltung 403 (nicht gezeigt) wirken kann, die mit den Ausgangsanschlüssen VO+ und VO- verbunden sind.
Das R-C-Filter 504 erster Ordnung kann zwei Instanzen eines als RFLT bezeichneten Widerstands aufweisen, der mit den Ausgängen der jeweiligen Operationsverstärker 502 und den jeweiligen Ausgangsanschlussstiften VO+ und VO- verbunden ist. Das R-C-Filter 504 erster Ordnung kann einen Kondensator aufweisen, der als CFLT bezeichnet wird und zwischen die Ausgangsanschlussstifte VO+ und VO- geschaltet ist.
Wenn die Verstärkung der beiden Operationsverstärker unendlich ist, ist die Verstärkung der Übertragungsfunktion von VI+/- zu VO+/- gleich (G = 1+2*RF/RG). Die Pufferschaltung 401 kann jede Verstärkung G implementieren, solange der variable Widerstand 503 die Gleichung (RG = 2 RF/(G - 1)) erfüllt. G ist dann in dieser Implementierung definitionsgemäß größer als 1 und kann nur gleich 1 sein, wenn RG unendlich ist, was auftreten kann, wenn der Widerstand RG durch einen offenen Stromkreis ersetzt wird (da ein offener Stromkreis in Näherung erster Ordnung einen unendlichen Widerstandswert aufweist). Da die Verstärkung eine Funktion der beiden Widerstandswerte RF und RG ist, ist sie anfällig für eine Fehlanpassung zwischen den Werten RF und RG. Somit kann die Pufferschaltung 401 anfällig für Verstärkungsfehler aufgrund einer Widerstandsfehlanpassung sein. Ausführungsformen der vorliegenden Offenbarung können eine spezifische Implementierung des variablen Widerstands RG verwenden, um diesen Verstärkungsfehler auszuwerten, ohne dass eine spezifische Spannung, wie etwa +/-VREF/G, an den Eingang des ADC 203 angeschlossen werden muss.
Der Full-Scale-Wert von VREF sollte die Ausgangsbereiche der Operationsverstärker 502 nicht überschreiten. Dies kann durchgeführt werden, um ein Abschneiden jeglicher Spannung zu vermeiden, die in der Pufferschaltung 401 mit zwei multipliziert wird, wenn ein Widerstandszweig im variablen Widerstand 503 ausgewählt wird, was unten ausführlicher erörtert wird. Die Zwischenspannung (VINT+/-) wird möglicherweise nicht abgeschnitten, um diese Begrenzung von VREF zu erreichen.
6 veranschaulicht eine beispielhafte Implementierung des variablen Widerstands 503 gemäß Ausführungsformen der vorliegenden Offenbarung. In einer Ausführungsform kann der variable Widerstand 503 durch mehrere, einzeln auswählbare Widerstandszweige oder parallel geschaltete Pfade implementiert werden. Jeder Widerstandspfad zwischen einem ersten Anschluss 605 und einem zweiten Anschluss 606 des variablen Widerstands 503 kann zwei Instanzen eines Widerstands 602 mit einem in Reihe geschalteten Wert RF aufweisen. Jeder Widerstandspfad kann mit Schaltern 601 selektiv aktiviert oder deaktiviert werden. Die Schalter 601 können mit Befehlen SG[1....N] angesteuert werden. In einem gegebenen Widerstandspfad können zwei Instanzen des Schalters 601 an jedem Ende der zwei Instanzen des in Reihe geschalteten Widerstands 602 verwendet werden. Da alle Widerstände 602 in Sätzen parallel organisiert sind, weist jeder Satz einen Widerstandswert von 2*RF auf, wenn die Schalter 601 geschlossen oder aktiviert sind (wobei die angelegten Befehle SG[1...N] beispielsweise logisch hoch sind), der Widerstandswert des variablen Widerstands 503 ist gleich 2RF/N. Dies kann annehmen, dass der EIN-Widerstand eines gegebenen Schalters 601 vernachlässigt werden kann. Wenn die Schalter aufeinander abgestimmt sind und ihr EIN-Widerstand gleich RON ist, dann ist der Widerstandswert des variablen Widerstands 503 gleich 2(RF+RON)/N, wenn alle Schalter geschlossen oder aktiviert sind. Wenn die Schalter alle offen oder deaktiviert sind (wobei die angelegten Befehle SG1[...N] logisch niedrig sind), kann der variable Widerstand 503 äquivalent einem offenen Stromkreis mit einem unendlichen Widerstandswert sein.
Wenn die Implementierung des variablen Widerstands 503, wie in 6 dargestellt in der Implementierung der Pufferschaltung 401 wie in 5 gezeigt verwendet wird, dann kann die Verstärkung der Pufferschaltung 401 durch die Befehle SG[1...N] definiert werden. Wenn alle Befehle logisch hoch sind, wird die maximale Verstärkung gewählt und die Verstärkung ist gleich (G = 1+2*RF/RG = N+1), vorausgesetzt, der EIN-Widerstand der Schalter ist vernachlässigbar.
Wenn der Einschaltwiderstand in der Widerstandsanordnung des variablen Widerstands 503 nicht vernachlässigbar ist, kann der Widerstandswert des variablen Widerstands 503 angegeben werden als $RG = 2 (RF + RON) / N$
wobei N die Anzahl der aktivierten Widerstandszweige ist. Um diesen Einschaltwiderstand, der innerhalb des variablen Widerstands 503 vorhanden ist, anzupassen, können die Widerstände 505 von 5 ersetzt oder durch eine Reihenschaltung ersetzt werden, die einen Widerstand mit dem Wert von RF und einem geschlossenen Schalter beinhaltet. Der Widerstand der Reihenschaltung wäre (RF+RON), und das Verhältnis zwischen den Widerstandswerten der Widerstandselemente ist immer noch gleich N/2. Somit kann der Effekt von nicht idealen Schaltern durch Anpassung kompensiert werden.
Wenn im variablen Widerstand 503 in 6 nur eine Anzahl k von Schaltern 601 aktiviert ist, während die anderen N-k Schalter deaktiviert bleiben, würde sich die Verstärkung auf (G = k + 1) ändern. Somit kann der variable Widerstand 503 einen akkuraten Eingangspuffer mit variabler Verstärkung implementieren, der jeden Wert der Verstärkung G zwischen 1 und N+1 implementieren kann. Der Wert der Verstärkung G kann erhalten werden, indem eine beliebige Kombination von Schaltern 601 durch einen logisch hohen Befehl für SG[1 ... N] aktiviert wird, so dass G-1 aktiviert und der Rest (N-G+1) deaktiviert wird. Zum Beispiel kann der variable Widerstand 503 eine Verstärkung von 2 implementieren, indem er einen der SG[1...N]-Befehle aktiviert, während alle anderen deaktiviert werden, wodurch ein einzelner Widerstandszweig aktiviert wird, während alle anderen Widerstandszweige deaktiviert werden. Dies ist äquivalent zum Aktivieren nur eines Widerstandszweigs zwischen den Anschlüssen 605, 606. Der variable Widerstand 503 kann eine Verstärkung von 1 implementieren, wenn alle Schalter 601 deaktiviert sind. Da die Widerstände 602 nicht perfekt an die Widerstände 505 angepasst sind, kann der variable Widerstand 503 aufgrund einer Widerstandsfehlanpassung anfällig für Verstärkungsfehler sein. Ausführungsformen der vorliegenden Offenbarung können spezifische Befehle der Schalter SG[1...N] implementieren, so dass die Verstärkung des ADC 203 im Wesentlichen auf 1 gehalten wird, aber der Verstärkungsfehler der Verstärkung G Auswahl kann ohne Sättigung des ADC 203 bewertet und zur Kalibrierung gemessen werden und mit einem einfachen Eingang, der zwischen 0 und VREF wählbar ist, um Null- und Vollausschlagsmessungen zu erhalten, die zum Berechnen des Verstärkungsfehlers erforderlich sind.
7 veranschaulicht eine beispielhafte Implementierung der Delta-Sigma-ModulatorSchleifenschaltung 403 gemäß Ausführungsformen der vorliegenden Offenbarung.
Die Delta-Sigma-Modulatorschleifenschaltung 403 kann eine Abtastschaltung 701, eine Steuerschaltung 702 und eine Delta-Sigma-Analogschleifenschaltung 703 aufweisen. Die Schaltungen 701, 702, 703 können durch eine analoge Schaltung, eine digitale Schaltung oder eine beliebige geeignete Kombination davon implementiert werden.
Die Abtastschaltung 701 kann Eingangsspannungsanschlüsse VI+ und VI- und Ausgangsspannungsanschlüsse VO+ und VO- aufweisen. Die Abtastschaltung 701 kann ausgebildet sein, um Eingänge an ihren Eingangsspannungsanschlüssen abzutasten, eine Verstärkung auf ihre Eingangsspannung anzuwenden und die verstärkte Eingangsspannung an die analoge Delta-Sigma-Schleifenschaltung 703 bereitzustellen. Die Abtastschaltung 701 kann eine Verstärkung aufweisen. Die Verstärkung kann eine wählbare Verstärkung aufweisen, wie beispielsweise eine Auswahl zwischen 0,5x und 1x. Die Verstärkung kann durch die Steuerschaltung 702 ausgewählt werden. Die Steuerschaltung 702 kann wiederum durch die Steuerlogik 207 gesteuert werden. Die Abtastschaltung 701 kann ausgebildet sein, um die Ausgabe der Pufferschaltung 401 abzutasten, selektiv eine Verstärkung auf die Ausgabe der Pufferschaltung 401 anzuwenden, und die abgetastete Ausgabe der Pufferschaltung 401 mit der angewandten Verstärkung an eine Integratorschaltung wie etwa eine analoge Delta-Sigma-Schleifenschaltung 703 bereitzustellen, die ausgebildet ist, um den Ladungswert der Abtastschaltung 701 zu akkumulieren. Die abgetastete Ausgabe der Pufferschaltung 401 kann eine effektive Verstärkung von 1 aufweisen in Bezug auf die Spannung am ADC-Referenzeingangsanschluss, wie sie von der Pufferschaltung 401 während der Kalibrierungsphase empfangen wird.
Die analoge Delta-Sigma-Schleifenschaltung 703 kann Eingangsanschlüsse VSD+/- aufweisen, die mit den Ausgängen VO+/- der Abtastschaltung 701 verbunden sind. Die VREF+/--Spannungsreferenzeingänge des Delta-Sigma-Modulators 403 können mit den VREF+/--Eingängen von Delta-Sigma-Analogschleifenschaltung 703 verbunden sein. Die Bitstromausgänge der Schaltungen 703 und 403 können miteinander und mit dem digitalen Filter 206 verbunden sein.
Eine Verstärkungsauswahl von 0,5x der Abtastschaltung 701 kann verwendet werden, so dass, wenn ein Widerstandszweig des variablen Widerstands 503 durch die Steuerschaltung 402 ausgewählt wird, die resultierende Verstärkung eins ist. Wie oben gezeigt, kann ein einzelner Widerstandszweig des variablen Widerstands 503 zwei Widerstände 602 mit einem Wert RF aufweisen. Dies kann dazu führen, dass eine Verstärkung des Eingangspuffers 401 im Wesentlichen gleich 2x ist (wenn die Widerstände angepasst sind und die Verstärkung der Operationsverstärker 502 unendlich ist). Somit kann die Gesamtverstärkung des ADC 203 gleich 1 sein, wenn die Abtastschaltung 701 auf eine Verstärkung von 0,5x eingestellt ist. Die Verstärkung des ADC 203 von 1 kann auch erhalten werden, indem eine Verstärkung von 1x sowohl in der Abtastschaltung 701 als auch in der Eingangspufferschaltung 401 gewählt wird (indem alle SG[1 ... N]-Befehle auf logisch niedrig geschaltet werden).
8 veranschaulicht eine beispielhafte Implementierung der Abtastschaltung 701 gemäß Ausführungsformen der vorliegenden Offenbarung. Die Abtastschaltung 701 kann eine wählbare Verstärkung von 1x oder 0,5x implementieren. Das Abtasten der Eingänge VI+/- kann durch Umwandeln der Eingangsspannungen in eine Ladung über Kondensatoren 804 mit dem Wert CIN implementiert werden. Wenn an den Kondensatoren 804 eine Doppelabtastung auftritt, weist die Delta-Sigma-Modulatorschaltung 403 effektiv eine Verstärkung von 1x auf. Wenn eine einfache Abtastung an den Kondensatoren 804 durchgeführt wird, wäre die Verstärkung effektiv 0,5x.
Die Abtastfunktion kann durch die Schalter 801, 802, 803, 805 ausgeführt werden. Die Steuerung der Schalter 801, 802, 803, 805 kann durch die Steuerschaltung 702 und die Steuerlogik 207 erfolgen. Die Abtastung kann in zwei Phasen durchgeführt werden. Wenn die Eingangsspannungen VI+/- in einer ersten Phase abgetastet werden, werden die oberen Platten (diejenigen, die VO+/- am nächsten sind) der Kondensatoren 804 effektiv über Schalter 805 mit einer Gleichtaktspannungsquelle 806 mit niedriger Impedanz verbunden. Der Befehl S1, der die Schalter 805 steuert, ist logisch hoch, wodurch die Schalter 805 aktiviert oder geschlossen werden. In dieser ersten Phase können die Schalter 801 die unteren Platten (diejenigen, die VI+/- am nächsten sind) der Kondensatoren 804 mit den Eingängen VI+/- verbinden. Die Befehle, die Schalter 801 steuern, werden im Wesentlichen mit den Befehlen, Schalter 805 steuern, geteilt. Jedoch wird eine kleine nicht überlappende Verzögerung auf die Schalter 801 steuernden Befehle angewendet. Somit können die Befehle, die die Schalter 801 steuern, als S1D bezeichnet werden. Dadurch kann die Übertragung der abgetasteten Ladungen ohne Verlust realisiert werden. Während einer zweiten Phase werden entweder die Schalter 802 oder der Schalter 803 aktiviert, abhängig davon, ob die Verstärkungskonfiguration mit 1x bzw. 0,5x gewählt wird. Während dieser Phase sind die Schaltbefehle S1 und S1D deaktiviert oder logisch niedrig. Diese zweite Phase kann als Transferphase bezeichnet werden.
Während der Transferphase kann das Signal von VI+/- an den Kondensatoren 804 neu abgetastet werden, wenn die Schalter 802 aktiviert sind. Das Befehlssignal für Schalter 802 kann als S2G1 bezeichnet werden. In einem solchen Fall kann der Schalter 803 deaktiviert sein. Die in der ersten und zweiten Phase auftretende Abtastung kann mit entgegengesetzter Polarität durchgeführt werden, so dass die übertragene Ladung effektiv verdoppelt wird. Zu diesem Zweck sind die Ausgänge VO+/- während der zweiten (Übertragungs-)Phase mit einem niederohmigen Eingang einer Integratorschaltung verbunden, so dass die Ladung effektiv zur Verarbeitung durch die Delta-Sigma-Modulatorschaltung 403 übertragen werden kann. Die zwischen der ersten und zweiten Phase am Kondensator CIN+ 804A abgetastete Ladungsdifferenz ist gegeben durch (Qdiff+ = CIN+*(VI+-VI-)). In ähnlicher Weise ist am Kondensator CIN-804B die über die erste und zweite Phase abgetastete Ladungsdifferenz gegeben durch (Qdiff- = CIN- * (VI- - VI+)). Die Gesamtladung ist gegeben durch (Qtot = Qdiff+ - Qdiff-). Wenn beide Abtastkondensatoren 804 mit einem Wert CIN übereinstimmen, ist die Gesamtladung gegeben durch (Qtot [G=1x] = 2*CIN*(VI+ - VI-)). Der Faktor 2 in dieser Gleichung veranschaulicht die effektive doppelte Abtastung der Eingangsspannung.
Wenn die Schalter 802 deaktiviert sind und der Schalter 803 aktiviert ist, kann die Abtastschaltung 701 eine einfache Abtastung durchführen. Während der Transferphase sind die Kondensatoren 804 möglicherweise nicht mit den Eingangsspannungen von VI+/- verbunden, sondern werden stattdessen durch die Betätigung des Schalters 803 an ihren unteren Platten kurzgeschlossen. Das Befehlssignal für den Schalter 803 kann als S2G05 angegeben werden. In diesem Fall ist die während der Transferphase abgetastete Ladungsdifferenz gleich Null. Nur die während der ersten Phase abgetastete Ladung wird übertragen. Die übertragene Gesamtladung ist dann gleich der in der ersten Phase übertragenen Ladung, die gleich ist: (Qtot [G=0,5x] = CIN*(VI+ - VI-)), wenn beide Kondensatoren 804 den gleichen Wert CIN aufweisen. Somit (Qges[G=1x] = 2*Qges[G=0.5x]).
Wenn der gegebene Verstärkungswert des ADC 200 eine ganze Zahl G ist, kann die Größe des Satzes aktivierter Widerstandszweige des variablen Widerstands 503 G-1 sein. Jeder Widerstandszweig des Satzes kann für eine gleiche Anzahl von Abtastwerten aktiviert werden, die von der Abtastschaltung über eine Umwandlungsperiode durch die Steuerlogik 207 abgetastet werden. Die Abtastschaltung 701 kann ausgebildet sein, um die Ausgabe der Pufferschaltung 401 für eine Dauer von (G - 1) Umwandlungsperioden abzutasten entsprechend der Aktivierung jedes Widerstandszweigs des Satzes. Die Abtastschaltung 701 kann ausgebildet sein, um eine zusätzliche Umwandlungsperiode abzutasten, während die Steuerlogik 207 alle Widerstandszweige des variablen Widerstands deaktiviert. Die Steuerlogik 207 kann ausgebildet sein, um den Verstärkungsfehler aus einem Durchschnitt der Abtastwerte von jeder der (G-1) und der zusätzlichen Umwandlungsperioden zu bestimmen. Jeder Widerstandszweig des Satzes für den gegebenen Verstärkungswert kann für eine gleiche Anzahl von Abtastwerten aktiviert werden, die durch die Abtastschaltung 701 über eine Umwandlungsperiode abgetastet werden, was zu einer Gesamtzahl von Abtastwerten führt. Dieselbe Anzahl von Abtastwerten kann gleich der Gesamtzahl von Abtastwerten dividiert durch den gegebenen Verstärkungswert des ADC 200 sein. Der Quotient der Gesamtzahl von Abtastwerten dividiert durch den gegebenen Verstärkungswert des ADC 200 kann möglicherweise keinen Rest aufweisen. Der gegebene Verstärkungswert kann ein Vielfaches von 2 sein, so dass der ADC 200 eine Addier- und Verschiebeschaltung aufweist, um einen Durchschnittswert der Ladung zu realisieren.
Während der Kalibrierungsphase des Betriebs können die Steuerschaltungen 702 und 402 und die Steuerlogik 207 so ausgebildet sein, dass sie Schaltsignale an die Schalter 601, 802, 801, 803, 805 ausgeben. Solche Schaltsignale werden in weiteren Zeitdiagrammen weiter unten ausführlicher gezeigt. Die Steuerlogik 207 kann ausgebildet sein, um den Multiplexer 204 zu betreiben, um den Referenzspannungseingang (VREF) der ADC-Schaltung 200 an die Eingänge VI+/- der Pufferschaltung 401 während der Kalibrierungsphase des Betriebs zu leiten. Die Steuerschaltung 402 und die Steuerlogik 207 können ausgebildet sein, um zu bestimmen, welcher Verstärkungswert getestet werden soll. Die Bestimmung, welcher Verstärkungswert getestet werden soll, kann auf jeder geeigneten Basis durchgeführt werden, wie beispielsweise durch einen Befehl an die ADC-Schaltung 200, Registerwerte, Einstellungen oder jede andere geeignete Eingabe. Darüber hinaus können die möglichen Verstärkungswerte der ADC-Schaltung 200 nacheinander getestet werden. Basierend auf dem zu testenden Verstärkungswert können die Steuerschaltungen 402, 702 und die Steuerlogik 207 ausgebildet sein, um zu bestimmen, welche Teilmengen von Widerstandszweigen des variablen Widerstands 503 dem Verstärkungswert zugeordnet sind. Die Bestimmung, welche Teilmengen von Widerstandszweigen des variablen Widerstands 503, die dem Verstärkungswert zugeordnet sind, kann auf jede geeignete Weise erfolgen, beispielsweise durch Bezugnahme auf Benutzerbefehle, Einstellungen oder Registerwerte. Basierend darauf, welche Teilmengen von Widerstandszweigen des variablen Widerstands 503 dem Verstärkungswert zugeordnet sind, kann jede Teilmenge wiederum für eine bestimmte Anzahl von Abtastwerten aktiviert werden, während der Rest der anderen Teilmengen und Kondensatoren 507 deaktiviert wird. Dies kann unter Verwendung von Steuersignalen durchgeführt werden, die an die Schalter 601, 802, 801, 803, 805 ausgegeben werden, die weiter unten ausführlicher gezeigt werden. Der Prozess kann für jede Teilmenge von Widerstandszweigen des variablen Widerstands 503 wiederholt werden, die dem Verstärkungswert zugeordnet sind. Während des Aktivierens jeder Teilmenge von Widerstandszweigen des variablen Widerstands 503 kann die ADC-Schaltung 200 eine effektive Verstärkung von eins aufweisen. Jede Teilmenge von Widerstandszweigen des variablen Widerstands 503 kann für dieselbe Anzahl von Abtastwerten aktiviert werden. Nachdem alle Teilmengen von Widerstandszweigen des variablen Widerstands 503, die dem Verstärkungswert zugeordnet sind, aktiviert wurden, kann dieselbe Anzahl von Abtastwerten abgenommen werden, während alle Widerstandszweige des variablen Widerstands 503 abgeschaltet sind. Die in der Abtastschaltung gespeicherten Werte können durch die Delta-Sigma-Analogschleifenschaltung 703 integriert werden, die einen Ausgabecode in Form eines Bitstroms erzeugen kann. Die Steuerlogik 207 kann ausgebildet sein, um Korrekturmaßnahmen basierend auf dem Verstärkungsfehler basierend auf dem Ausgabecode zu ergreifen, um den Verstärkungsfehler zu korrigieren. Die Steuerlogik 207 kann einen anderen Verstärkungswert der ADC-Schaltung 200 bestimmen, für den die ADC-Schaltung 200 kalibriert werden soll, einen anderen Satz von Widerstandszweigen des variablen Widerstands 503 bestimmen, der verwendet wird, um diesen anderen Verstärkungswert zu erreichen, sukzessive Teilsätze des Satzes von Widerstandszweigen des variablen Widerstands 503 aktivieren, während der Rest der Widerstandszweige des variablen Widerstands 503 deaktiviert wird, einen weiteren Ausgabecode bestimmen, der sich aus dem Aktivieren aller Widerstandszweige des variablen Widerstands 503 aus dem anderen Satz ergeben hat, und aus dem weiteren Ausgabecode einen weiteren Verstärkungsfehler des weiteren Verstärkungswerts der ADC-Schaltung 200 bestimmen. Die Steuerlogik 207 kann ausgebildet sein, um eine Abtastung jeder Teilmenge der Menge von Widerstandszweigen des variablen Widerstands 503 für eine Teilmenge einer Gesamtzahl von Abtastungen zu bewirken. Die Gesamtzahl von Abtastungen kann über alle Teilmengen für einen gegebenen Verstärkungswert durchgeführt werden. Die Gesamtzahl der für den gegebenen Verstärkungswert abgenommenen Abtastwerte dividiert durch den gegebenen Verstärkungswert ist die Zahl der Abtastwerte in jeder Teilmenge der Gesamtzahl der Abtastwerte. Die Gesamtzahl der Abtastwerte dividiert durch den Verstärkungswert darf keinen Rest aufweisen. Die Steuerlogik 207 kann ausgebildet sein, um in einem normalen Betriebsmodus einen ausgewählten Verstärkungswert zu aktivieren, indem gleichzeitig zugehörige Widerstandszweige des variablen Widerstands 503 aktiviert werden.
9 veranschaulicht ein Zeitdiagramm 901 von Befehlen, die gemäß Ausführungsformen der vorliegenden Offenbarung von der Steuerschaltung 702 für die Abtastschaltung 701 erzeugt werden.
Das Zeitdiagramm 901 veranschaulicht die Befehle S1, S2G1 und S2G05 zur Anwendung in der Abtastschaltung 701 zur Verwendung einer gewünschten Verstärkung von 1x. Jede Abtastperiodenzeit der Delta-Sigma-Umwandlung kann als TCONV bezeichnet werden. Eine Konvertierung weist die Entnahme einer Menge OSR von Abtastwerten über die Wandlungszeit von TCONV auf. Jede Abtastung ist in zwei Phasen unterteilt. In der ersten Phase kann S1 auf logisch hoch gesetzt werden und S2G1 kann auf logisch niedrig gesetzt werden, wodurch eine erste Abtastung auf den Kondensatoren 804 implementiert wird. S1D ist nicht speziell dargestellt, kann aber eine Kopie von S1 mit einer kleinen nicht überlappenden Verzögerung sein, deren Länge gegenüber der Zeit einer Abtastung vernachlässigbar ist. Während der gesamten Umwandlung wird der Befehl S2G05 auf logisch niedrig gehalten, so dass der Schalter 803 deaktiviert ist. Während der zweiten Phase jeder Abtastung wird S1 auf logisch tief umgeschaltet und S2G1 wird auf logisch hoch umgeschaltet, so dass die Kondensatoren 804 wieder die Eingangsspannungen mit dem entgegengesetzten Vorzeichen abtasten. Die gespeicherte Ladung wird an die Delta-Sigma-Analogschleifenschaltung 703 übertragen. Das Zeitdiagramm 901 zeigt das Verhalten des ADC 203, wenn die Verstärkung der Abtastschaltung zu 1x gewählt wird. Dies kann ein typischer oder bevorzugter Fall sein, da in einem solchen Fall eine Doppelabtastung durchgeführt wird. Dies kann das Signal-Rausch-Verhältnis des ADC 203 verbessern. Das Timing-Diagramm 901 zeigt alle SG[1 ... G-1]-Befehle für zu aktivierende Schalter 601 (logisch hoch), während alle anderen SG[G ... N]-Befehle während der gesamten Wandlungszeit deaktiviert sind. Diese Befehle realisieren die Verstärkung G in der Eingangspufferschaltung 401 und daher ist die äquivalente ADC-Verstärkung effektiv G. Das Zeitdiagramm 901 zeigt den Standardfall einer ADC-Verstärkung, die gleich G ist, realisiert durch die Kombination der Abtastschaltung 701 und des Eingangspuffers 401 jeweils so eingestellt, dass sie während der Konvertierung Verstärkungen von 1 und G aufweisen.
10 veranschaulicht ein Zeitdiagramm 1001 weiterer Befehle, die gemäß Ausführungsformen der vorliegenden Offenbarung von der Steuerschaltung 702 für die Abtastschaltung 701 erzeugt werden.
Das Zeitdiagramm 1001 veranschaulicht Befehle für Anwendungen, bei denen die Eingangsabtastschaltung 701 ausgebildet ist, um eine Verstärkung von 0,5 zu erzeugen. In einem solchen Fall bleiben die Befehle S1 (und S1D) im Vergleich zu dem in 9 dargestellten Fall der Verstärkung von 1 unverändert. Die S2G1-Befehle werden während der gesamten Wandlungszeit TCONV logisch niedrig gehalten, wodurch die Schalter 802 deaktiviert werden. Das Zeitdiagramm 1001 kann eine erste und eine zweite Phase veranschaulichen. In der ersten Phase sind die S1-Befehle logisch hoch und der S2G05-Befehl ist logisch niedrig. In der zweiten Phase sind die S1-Befehle logisch niedrig und der Befehl S2G05 ist logisch hoch. Der Befehl S2G05 ist nur während der zweiten (Übertragungs-) Phase logisch hoch. Die Kombination der verschiedenen Befehle implementiert eine einfache Abtastung und Ladungsübertragung der analogen Eingangsspannungen an den Kondensatoren 804 der Abtastschaltung 701, die somit ausgebildet ist, um eine analoge Verstärkung von 0,5 zu erzeugen (die Hälfte der übertragenen Ladung im Vergleich zu der analogen Verstärkung nach 1).
11 veranschaulicht ein Zeitdiagramm 1101 von Befehlen, die von der Steuerschaltung 702 erzeugt werden, die in Kombination mit dem Zeitdiagramm 1001 von 10 gemäß Ausführungsformen der vorliegenden Offenbarung eine effektive Verstärkung von 1 für den ADC 203 bereitstellt.
Im Zeitdiagramm 1101 werden die SG[1...G-1]-Befehle nacheinander auf logisch hoch gesetzt, wobei jeweils nur ein solcher Befehl auf logisch hoch gesetzt wird. Jeder wird während einer vollen Wandlungszeit TCONV einschließlich einer Menge OSR von Abtastwerten aktiviert. Im Zeitdiagramm 1101 wird eine Menge G von Umwandlungen nacheinander ausgeführt. Bei jeder der ersten (G-1) Umwandlungen wird nur ein Widerstandszweig im variablen Widerstand 503 ausgewählt. Wenn alle Widerstände 602 angepasst sind und den gleichen Wert RF aufweisen, beträgt die durch dieses Zeitdiagramm realisierte effektive Verstärkung gemäß den Lehren dieser Offenbarung effektiv 2. In Kombination mit dem Zeitdiagramm 1001 ist die effektive Verstärkung des ADC 203 dann gleich 1, da die Verstärkung der Abtastschaltung 701 zu 0,5 gewählt ist. Wenn die Widerstände jedoch nicht übereinstimmen, hängt der Verstärkungsfehler der Pufferschaltung 401 vom Widerstandswert ab, da (G = 1 + 2RF/RG). Die letzte Umwandlung im Zeitdiagramm 1101 zeigt, dass SG[1....N] alle logisch niedrig sind, so dass alle Schalter ausgeschaltet sind. Dies kann gemäß den Lehren dieser Offenbarung einer effektiven Verstärkung von 1 für die Pufferschaltung 401 entsprechen. In diesem Fall wird die Verstärkung der Abtastschaltung 701 gleich 1x gewählt, so dass die effektive Verstärkung des ADC 203 ebenfalls gleich 1 ist, wodurch die effektive Verstärkung für alle anderen Umwandlungen angepasst wird. Insgesamt wird eine Menge G von Wandlungen durchgeführt, wobei jede Wandlung eine effektive Verstärkung von 1x für den ADC 203 aufweist, wenn alle Widerstände eine perfekte Anpassung aufweisen. In der Praxis hat jedoch jede eine andere Verstärkung auf. Der Durchschnitt dieser Umwandlungen ergibt eine Veranschaulichung des Verstärkungsfehlers des ADC 203, der eine bekannte Funktion desselben Verstärkungsfehlers ist, der ansonsten vom ADC 203 erfahren würde, wenn eine Verstärkung von G in der Eingangspufferschaltung 401 verwendet wird.
Wenn alle Widerstände 602 eine Fehlanpassung aufweisen, kann der Wert des äquivalenten Widerstands bei aktivierten SG[1... G-1]-Schaltern (unter Vernachlässigung des EIN-Widerstands der Eingangsschalter) beschrieben werden als (1/Req = L {1/(2RFk)}, wobei k von 1 bis G-1 reicht und 2RFk der Wert der beiden Widerstände 602 in Reihe ist, wobei jedes der Widerstandspaare einen Widerstandsnennwert von 2RF aufweist. Wenn alle Widerstände perfekt aufeinander abgestimmt sind, gilt 2RFk = 2RF. Wenn alle Widerstandszweige übereinstimmen, dann (Req = RG = 2RF/(G-1)).
Für eine Verstärkung G kann unter Verwendung des Zeitdiagramms 901 die Verstärkung der Schaltung als (Gmismatch = 1 + 2RF* Σ {1/(2RFk)}) angegeben werden, wobei k von 1 bis G-1 reicht. Gmismatch ist gleich G (und somit der Verstärkung des ADC 203), wenn alle Widerstände 602 an 2RF angepasst sind. Der Verstärkungsfehler ist dann definiert als (Gerr [Gain=G] = (Gmismatch-G)/G = (1+RF* Σ {1/RFk} - G)/G), wobei k von 1 bis G-1 reicht.
Im Fall der Kombination der Zeitdiagramme 1001 und 1101 ist die Verstärkung Gk für die k-te Umwandlung im Zeitdiagramm 1101 gleich 1+2*RF/(2RFk) für die Pufferschaltung 401 und 0,5 für die Abtastschaltung 701. Diese Kombination ergibt eine ADC-Verstärkung von (Gk = 0,5*(1+RF/RFk)). Diese Verstärkung Gk ist gleich 1, wenn der RFk-Wert gleich RF ist. Darüber hinaus ist GG (die Verstärkung der letzten Umwandlung) gleich 1, da der gewählte äquivalente Widerstand unendlich ist (alle Schalter sind geöffnet). Die während der G-Umwandlungen verwendete durchschnittliche Verstärkung ist dann gleich (Gavg = 0,5/G * Σ {RF/RFk + G-1 +2}), wobei k von 1 bis G-1 reicht. Der Verstärkungsfehler ist in diesem Fall dann gegeben durch (Gerr = (1+ Σ {RF/RFk} - G)/2G = Gerr[gain = G]/2). Es kann beobachtet werden, dass eine direkte Beziehung zwischen dem durchschnittlichen Verstärkungsfehler, der sich aus der Verwendung des Zeitdiagramms 1101 ergibt, und dem typischen Fall besteht, wenn die Verstärkung G am ADC 203 ausgewählt wird.
Ein Durchschnitt des Verstärkungsfehlers, der bei jeder der Umwandlungen des Zeitdiagramms 1101 entsteht, kann im Digitalfilter 206 bestimmt werden. Der ADC 203 kann eine Mittelung dieser Umwandlungen unter Verwendung des vollen Maßstabs des Signals VREF durchführen. Dies kann möglich sein, da die effektive Verstärkung bei allen Umwandlungen 1 beträgt, wodurch der Verstärkungsfehler vollständig durch eine Messung im vollen Maßstab bestimmt werden kann. Der ADC 203 kann somit den Wert des Verstärkungsfehlers des ADC 203 für eine gegebene Auswahl des Verstärkungsfaktors G vollständig auswerten, da der Verstärkungsfehlerdurchschnitt die Hälfte des Verstärkungsfehlers ist, der der Verstärkungsauswahl des Verstärkungsfaktors G zuzuschreiben ist. Somit stellt der Verstärkungsfehlerdurchschnitt eine einfache und genaue Veranschaulichung des Verstärkungsfehlers des Wandlers für jede Verstärkung G bereit. Darüber hinaus wird der Verstärkungsfehlerdurchschnitt bestimmt, während eine effektive Verstärkung von 1 beibehalten wird, wodurch die Notwendigkeit von Referenzspannungen mit Größen wie +/- VREF/G entfällt. Die Eingangsskalierung kann während der gesamten Messung auf dem vollen Wert VREF gehalten werden, was die Extraktion von Verstärkungsfehlern erleichtert.
Das Zeitdiagramm 1101 kann modifiziert werden, um die Reihenfolge der Umwandlungen in eine beliebige geeignete Reihenfolge zu verschieben. Die Reihenfolge der Umwandlungen hat möglicherweise keinen Einfluss auf den endgültigen Durchschnitt. Das Zeitdiagramm 1101 kann auch modifiziert werden, um eine Verzögerung zwischen Umwandlungen hinzuzufügen, damit sich die Pufferschaltung 401 jedes Mal auf einen korrekten Betriebszustand einstellen kann, wenn die Auswahl des variablen Widerstands 503 (und daher seine Verstärkung) geändert wird. Die gewählte Verstärkung kann ein Vielfaches von 2 sein, so dass die Mittelungen innerhalb des digitalen Filters 206 leichter durchzuführen sind, was mit einer Summen- und Verschiebeoperation oder Schaltung anstelle einer Vollteilerschaltung erreicht wird.
12 ist ein beispielhaftes Verfahren 1200 zum Bestimmen des ratiometrischen Verstärkungsfehlers für ADCs mit Eingangsstufen mit kapazitiver Verstärkung gemäß Ausführungsformen der vorliegenden Offenbarung. Das Verfahren 1200 kann mehr oder weniger Schritte als die in 12 gezeigten aufweisen. Darüber hinaus können verschiedene Schritte des Verfahrens 1200 weggelassen, wiederholt, parallel ausgeführt, in einer anderen Reihenfolge ausgeführt oder rekursiv ausgeführt werden. Das Verfahren 1200 kann durch Elemente aus 2 bis 8 unter Verwendung der in 9 bis 11 gezeigten Zeitablaufdiagramme implementiert werden. Insbesondere kann das Verfahren 1200 direkt oder indirekt von der Steuerlogik 207 ausgeführt werden.
Bei Schritt 1205 kann bestimmt werden, ob der ADC in einer normalen Phase oder in einer Kalibrierungsphase betrieben werden soll. Wenn der ADC in einer normalen Phase betrieben werden soll, kann das Verfahren 1200 mit Schritt 1210 fortfahren. Andernfalls kann das Verfahren 1200 mit Schritt 1215 fortfahren.
Bei Schritt 1210 kann eine im ADC zu verwendende Verstärkung bestimmt werden. Die Verstärkung kann auf eine Eingangsspannung angewendet werden, die in einen digitalen Wert umgewandelt werden soll. Nach dem Anwenden der Verstärkung kann die Eingangsspannung in einen Bereich umgewandelt werden, der durch einen Referenzspannungsbereich des ADC definiert ist. Ein digitaler Code, der auf der Eingangsspannung basiert, kann von dem ADC ausgegeben werden. Das Verfahren 1200 kann mit Schritt 1250 fortfahren.
Bei Schritt 1215 können die verschiedenen möglichen Verstärkungseinstellungen des ADC bestimmt werden. Außerdem kann die Referenzspannung des ADC an den ADC-Spannungseingang angelegt werden.
Bei Schritt 1220 kann eine ungetestete ADC-Verstärkungseinstellung zum Testen ausgewählt werden. Ein Satz von Widerstandszweigen in einem variablen Widerstand, die für die ausgewählte ADC-Verstärkungseinstellung zu verwenden sind, kann bestimmt werden.
Bei Schritt 1225 kann eine Teilmenge von Widerstandszweigen, wie beispielsweise ein einzelner Zweig, aktiviert werden. Die Verzweigung kann für eine ausreichende Zeitdauer aktiviert werden, um eine Menge von Abtastwerten zu erfassen, die durch die Abtastperiode dividiert durch die Verstärkung definiert ist. Während die Verzweigung aktiviert ist, können die anderen Verzweigungen deaktiviert sein. Am Ende des Abtastzeitraums können die Ergebnisse integriert werden.
Bei Schritt 1230 kann bestimmt werden, ob es zusätzliche nicht abgetastete Widerstandszweige aus dem bestimmten Satz von Widerstandszweigen aus Schritt 1220 gibt. Wenn ja, kann das Verfahren 1200 beispielsweise bei Schritt 1225 wiederholt werden. Andernfalls kann das Verfahren 1200 zu Schritt 1235 fortfahren.
Bei Schritt 1235 kann eine zusätzliche Abtastperiode erfolgen. Der Verstärkungsfehler kann aus den integrierten Ergebnissen für die ausgewählte Verstärkungseinstellung bestimmt werden. Bei Schritt 1240 kann ein Korrekturwert für den Verstärkungsfehler für die Verstärkung für den zukünftigen Betrieb in der Normalphase eingestellt werden.
Bei Schritt 1245 kann bestimmt werden, ob es zusätzliche Verstärkungseinstellungen gibt, die nicht getestet wurden. Wenn dies der Fall ist, kann das Verfahren 1200 beispielsweise bei Schritt 1220 wiederholt werden. Andernfalls kann das Verfahren 1200 zu Schritt 1250 fortfahren.
Bei Schritt 1250 kann bestimmt werden, ob das Verfahren 1200 wiederholt werden soll. Das Verfahren 1200 kann basierend auf beliebigen geeigneten Kriterien wiederholt werden, beispielsweise ob eine größere Vorrichtung oder ein größeres System, in dem der ADC implementiert ist, dem ADC befohlen hat, den Betrieb fortzusetzen oder anzuhalten. Wenn das Verfahren 1200 wiederholt werden soll, kann das Verfahren 1200 beispielsweise zu Schritt 1205 zurückkehren. Andernfalls kann das Verfahren 1200 bei Schritt 1255 enden.
Ausführungsformen der vorliegenden Offenbarung erfordern möglicherweise keine zusätzliche Spannungsquelle über VREF hinaus, um eine Verstärkungsfehlerkalibrierung für verschiedene Verstärkungswerte durchzuführen. Ausführungsformen der vorliegenden Offenbarung erfordern möglicherweise nicht, dass VREF präzise erzeugt wird. VREF wird an beide Eingänge der Delta-Sigma-Modulatorschaltung 403 angelegt, und somit kann die Lösung zum Bestimmen des Verstärkungsfehlers als ratiometrisch bezeichnet werden. Darüber hinaus erfordern Ausführungsformen der vorliegenden Offenbarung möglicherweise keine Präzisionsspannungsquelle oder -ausrüstung zum Messen des Verstärkungsfehlers. Ausführungsformen der vorliegenden Offenbarung können jede verfügbare Gleichstromspannung mit ausreichend geringem Rauschen als VREF verwenden. Die Erzeugung eines genauen Wertes von VREF/G, wie sie in anderen Lösungen zum Testen von Verstärkungsfehlern durchgeführt wird, kann unnötig sein. Da außerdem VREF als VIN-Eingang während der Kalibrierung verwendet wird, kann jegliches Rauschen oder andere Nichtidealität, die aus der Erzeugung von VREF entsteht, durch die ratiometrische Messung beseitigt werden. Außerdem kann die Kalibrierung durchgeführt werden, ohne auf die Einschwingzeit der Eingaben zwischen den Umwandlungen zu warten.
Die vorliegende Offenbarung wurde in Bezug auf eine oder mehrere Ausführungsformen beschrieben, und es sollte erkannt werden, dass viele Äquivalente, Alternativen, Variationen und Modifikationen, abgesehen von den ausdrücklich genannten, möglich sind und im Schutzumfang der Offenbarung liegen. Während die vorliegende Offenbarung verschiedenen Modifikationen und alternativen Formen zugänglich ist, wurden spezifische beispielhafte Ausführungsformen davon in den Zeichnungen gezeigt und hierin im Detail beschrieben. Es versteht sich jedoch, dass die Beschreibung spezifischer beispielhafter Ausführungsformen hierin die Offenbarung nicht auf die hierin offenbarten besonderen Formen beschränken soll.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 62/852678 [0001]

Claims

Analog-Digital-Wandler (ADC), der aufweist: einen ADC-Spannungseingangsanschluss; einen ADC-Referenzeingangsanschluss; eine Pufferschaltung, die aufweist: einen Pufferspannungseingangsanschluss; einen Pufferspannungsausgangsanschluss; und einen variablen Widerstand, der eine Vielzahl von Widerstandszweigen aufweist, die parallel miteinander verbunden sind, wobei jeder Widerstandszweig einzeln auswählbar ist, einen Multiplexer, der zwischen den ADC-Spannungseingangsanschluss und den Pufferspannungseingangsanschluss und zwischen den ADC-Referenzeingangsanschluss und den Pufferspannungseingangsanschluss geschaltet ist; und Steuerlogik, die ausgebildet ist, um in einer Kalibrierungsphase: den Multiplexer zu veranlassen, den ADC-Referenzeingangsanschluss auf den Pufferspannungseingangsanschluss zu leiten; einen gegebenen Verstärkungswert des ADC zu bestimmen, für den der Verstärkungsfehler zu kalibrieren ist; einen Satz der Vielzahl von Widerstandszweigen in der Pufferschaltung zu bestimmen, der verwendet werden soll, um den gegebenen Verstärkungswert zu erreichen; nacheinander einen anderen Widerstandszweig des variablen Widerstands des Satzes zu aktivieren, bis alle Widerstandszweige des Satzes aktiviert wurden; einen Ausgabecodes zu bestimmen, der sich ergibt, nachdem alle Widerstandszweige des Satzes aktiviert wurden; und aus dem Ausgabecode einen Verstärkungsfehler des gegebenen Verstärkungswerts des ADC zu bestimmen; wobei die Steuerlogik weiterhin ausgebildet ist, um Korrekturmaßnahmen basierend auf dem Verstärkungsfehler des gegebenen Verstärkungswerts des ADC zu ergreifen.
ADC nach Anspruch 1, wobei jeder Widerstandszweig des variablen Widerstands ein individuelles Paar von Widerständen aufweist, die aneinander und an Rückkopplungswiderstände der Pufferschaltung angepasst sind.
ADC nach einem der Ansprüche 1 bis 2, wobei die Steuerlogik weiterhin ausgebildet ist, um alle anderen Widerstandszweige des variablen Widerstands zu deaktivieren, während sie nacxheinander einen gegebenen unterschiedlichen Widerstandszweig des variablen Widerstands des Satzes aktiviert.
ADC nach Anspruch 3, wobei die Steuerlogik weiterhin ausgebildet ist, um in einem normalen Betriebsmodus den gegebenen Verstärkungswert durch Aktivieren der Widerstandszweige des Satzes zu aktivieren.
ADC nach einem der Ansprüche 1 bis 4, der weiterhin eine Abtastschaltung aufweist, die ausgebildet ist zum: Abtasten des Ausgangs der Pufferschaltung; selektiv eine Verstärkung auf den Ausgang der Pufferschaltung anzuwenden; und den abgetasteten Ausgang der Pufferschaltung mit der angewendeten Verstärkung an eine Integratorschaltung bereitzustellen.
ADC nach Anspruch 5, wobei der abgetastete Ausgang der Pufferschaltung mit der angewendeten Verstärkung eine effektive Verstärkung von eins aufweist in Bezug auf die Spannung am ADC-Referenzeingangsanschluss, wie sie von der Pufferschaltung empfangen wird.
ADC nach einem der Ansprüche 1 bis 6, wobei: der gegebene Verstärkungswert des ADC eine ganze Zahl G ist; und eine Größe des Satzes G-1 ist.
ADC nach Anspruch 7, der weiterhin eine Abtastschaltung aufweist, wobei: jeder Widerstandszweig des Satzes für eine gleiche Anzahl von Abtastwerten aktiviert wird, die von der Abtastschaltung über eine Umwandlungsperiode abgetastet werden; die Abtastschaltung so ausgebildet ist, dass sie für eine Dauer von (G-1) Umwandlungsperioden abtastet, die der Aktivierung jedes Widerstandszweigs des Satzes entspricht; die Abtastschaltung weiterhin dazu ausgebildet ist, für eine zusätzliche Umwandlungsperiode abzutasten, die der Deaktivierung aller Widerstandszweige des variablen Widerstands entspricht; und die Steuerlogik weiterhin ausgebildet ist, um den Verstärkungsfehler aus einem Durchschnitt der Abtastwerte von jeder der (G-1) und der zusätzlichen Umwandlungsperiode zu bestimmen.
ADC nach einem der Ansprüche 1 bis 8, wobei: der gegebene Verstärkungswert des ADC eine ganze Zahl G ist; jeder Widerstandszweig des Satzes für eine gleiche Anzahl von Abtastwerten aktiviert wird, die von der Abtastschaltung über eine Umwandlungsperiode abgetastet werden, was zu einer Gesamtzahl von Abtastwerten führt; und die gleiche Anzahl von Abtastwerten gleich der Gesamtzahl von Abtastwerten geteilt durch den gegebenen Verstärkungswert des ADC ist.
ADC nach Anspruch 9, wobei ein Quotient der Gesamtzahl von Abtastwerten dividiert durch den gegebenen Verstärkungswert des ADC keinen Rest aufweist.
ADC nach Anspruch 10, wobei: der angegebene Verstärkungswert ein Vielfaches von 2 ist; und der ADC eine Addier- und Verschiebeschaltung beinhaltet, um einen Durchschnittswert der Ladung zu realisieren.
System, das aufweist: einen der ADCs der Ansprüche 1-11; eine Eingangsspannung, die mit dem ADC-Spannungseingangsanschluss des ADC verbunden ist, wobei der ADC ausgebildet ist, um die Eingangsspannung in einen Bitcode umzuwandeln; und eine Referenzspannungsquelle, die mit dem ADC-Referenzeingangsanschluss verbunden ist, wobei der ADC ausgebildet ist, um die Eingangsspannung innerhalb eines durch die Referenzspannungsquelle definierten Bereichs umzuwandeln.
Verfahren, das den Betrieb der Ausbildungen eines der Systeme oder ADCs nach den Ansprüchen 1 bis 11 aufweist.