DE112017001729B4 - Halbleitermodule - Google Patents

Halbleitermodule Download PDF

Info

Publication number
DE112017001729B4
DE112017001729B4 DE112017001729.7T DE112017001729T DE112017001729B4 DE 112017001729 B4 DE112017001729 B4 DE 112017001729B4 DE 112017001729 T DE112017001729 T DE 112017001729T DE 112017001729 B4 DE112017001729 B4 DE 112017001729B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
semiconductor
internal
terminal
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112017001729.7T
Other languages
English (en)
Other versions
DE112017001729T5 (de
Inventor
Shinya Yano
Shinichi Kinouchi
Yasushi Nakayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017001729T5 publication Critical patent/DE112017001729T5/de
Application granted granted Critical
Publication of DE112017001729B4 publication Critical patent/DE112017001729B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4105—Shape
    • H01L2224/41051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/01402—Invar, i.e. single-phase alloy of around 36% nickel and 64% iron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16196—Cap forming a cavity, e.g. being a curved metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H01L2924/17151—Frame comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

Halbleitermodul (1, 41, 51), das Folgendes aufweist:- einen ersten bis N-ten Halbleiterchip (C1, C2), die auf einer Leiterschicht (22A) angeordnet sind; und- einen ersten und einen zweiten externen Anschluss (T1a, T2k, T2a), wobei N eine ganze Zahl gleich oder größer als zwei ist, wobei jeder von dem ersten bis N-ten Halbleiterchip (C1, C2) Folgendes aufweist:- ein schaltendes Element (2),- einen ersten internen Anschluss und einen zweiten internen Anschluss (P1a, P2a, P1k, P2k) und- ein eine Temperatur detektierendes Element (3), das zwischen den ersten internen Anschluss und den zweiten internen Anschluss (P1a, P2a, P1k, P2k) geschaltet ist und einen Widerstandswert aufweist, der sich gemäß der Temperatur des schaltenden Elements (2) ändert,wobei der erste interne Anschluss (P1a) des ersten Halbleiterchips (C1) mit dem ersten externen Anschluss (T1a) verbunden ist,wobei der zweite interne Anschluss (P2k, P2a) des N-ten Halbleiterchips (C2) mit dem zweiten externen Anschluss (T2k, T2a) verbunden ist, wobei n eine ganze Zahl gleich oder größer als eins und gleich oder kleiner als (N-1) ist, und einer von dem ersten und dem zweiten internen Anschluss (P1a, P1k) eines n-ten Halbleiterchips (C1) und einer von dem ersten und dem zweiten internen Anschluss (P2a, P2k) eines (n+1)-ten Halbleiterchips (C2) miteinander verbunden sind, und wobeidas Halbleitermodul (1, 41, 51) ferner einen streifenartigen Verdrahtungsbereich (23A, 25A) aufweist, der an den n-ten und (n+1)-ten Halbleiterchip (C1, C2) und räumlich zwischen den ersten und zweiten internen Anschlüssen (P1a, P2a, P1k, P2k) des n-ten und (n+1)-ten Halbleiterchips (C1, C2) und den ersten und zweiten externen Anschlüssen (T1a, T2k, T2a) in einer Richtung parallel zu einer ersten Oberfläche angeordnet und von der Leiterschicht (22A) isoliert ist, und wobei einer des ersten und zweiten internen Anschlusses (P1a, P1k) des n-ten Halbleiterchips (C1) und einer des ersten und zweiten internen Anschlusses (P2a, P2k) des (n+1)-ten Halbleiterchips (C2) beide elektrisch mit dem streifenartigen Verdrahtungsbereich (23A, 25A) verbunden sind.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Halbleitermodul und spezieller auf ein Halbleitermodul, das ein eine Temperatur detektierendes Element zum Detektieren der Temperatur einer Halbleitereinheit aufweist.
  • STAND DER TECHNIK
  • PTD 1 offenbart eine Leistungswandlungseinheit, die ein erstes und ein zweites Halbleitermodul aufweist. Jedes von dem ersten und dem zweiten Halbleitermodul weist ein schaltendes Element, einen ersten und einen zweiten externen Anschluss sowie eine Diode auf, die zwischen den ersten und den zweiten externen Anschluss geschaltet ist, um die Temperatur des schaltenden Elements zu detektieren. Die schaltenden Elemente des ersten und des zweiten Halbleitermoduls sind parallel zueinander geschaltet.
  • Der erste externe Anschluss des ersten Halbleitermoduls empfängt einen Konstantstrom von einer Konstantstromquelle, der zweite externe Anschluss des ersten Halbleitermoduls ist durch eine Verdrahtungsstruktur mit dem ersten externen Anschluss des zweiten Halbleitermoduls verbunden, und der zweite externe Anschluss des zweiten Halbleitermoduls empfängt ein Massepotential. Die Spannung zwischen dem ersten externen Anschluss des ersten Halbleitermoduls und dem zweiten externen Anschluss des zweiten Halbleitermoduls ändert sich entsprechend der mittleren Temperatur der schaltenden Elemente des ersten und des zweiten Halbleitermoduls. Wenn die mittlere Temperatur über eine Schwellentemperatur hinausgeht, wird ein durch die schaltenden Elemente hindurch fließender Strom verringert, und ein Überhitzen der schaltenden Elemente wird verhindert.
  • PTD 2 offenbart einen Halbleiterchip 21, in dem ein Halbleiterschaltelement und eine Temperaturerfassungsdiode ausgebildet sind, und einen Halbleiterchip 31, in dem eine Freilaufdiode ausgebildet ist. Die Halbleiterchips 21, 31 sind mit einer Hauptfläche einer Zwischenanschlussplatte MT1 verbunden. Ferner sind auf der anderen Hauptoberfläche der Zwischenanschlussplatte MT1 ein Halbleiterchip 1, in dem ein Halbleiterschaltelement und eine Temperaturerfassungsdiode ausgebildet sind, und ein Halbleiterchip, in dem eine Freilaufdiode ausgebildet ist, gebondet. Die Halbleiterschaltelemente in den Halbleiterchips 1 und 21 sind durch die Zwischenanschlussplatte MT1 in Reihe miteinander verbunden.
  • LITERATURLISTE
  • Patentdokument
    • PTD 1: Japanische Patentoffenlegungsschrift JP 2013 - 250 175 A
    • PTD 2: JP 2005 - 166 987 A
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Technisches Problem
  • Da bei der PTD 1 leider vier externe Anschlüsse für zwei Dioden angeordnet sind, ist die Anzahl externer Anschlüsse groß, was in einer großen Abmessung der Leistungswandlungseinheit resultiert.
  • Die Hauptaufgabe der vorliegenden Erfindung besteht darin, ein Halbleitermodul anzugeben, das in der Lage ist, eine Verringerung der Abmessung der Einheit zu erreichen.
  • Lösung für das Problem
  • Die vorliegende Erfindung löst die oben genannten Aufgaben entsprechend den unabhängigen Ansprüchen. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen angegeben.
  • Vorteilhafte Effekte der Erfindung
  • Da der erste oder der zweite interne Anschluss des n-ten Halbleiterchips und der erste oder der zweite interne Anschluss des (n+1)-ten Halbleiterchips bei dem Halbleitermodul gemäß der vorliegenden Erfindung miteinander verbunden sind, kann die Anzahl von externen Anschlüssen auf irgendeines von 2 bis (N+1) festgelegt werden. Daher kann die Anzahl von externen Anschlüssen im Vergleich mit einem herkömmlichen Beispiel reduziert werden, bei dem 2N externe Anschlüsse für N eine Temperatur detektierende Elemente angeordnet sind, so dass eine Verringerung der Abmessung der Einheit erzielt wird.
  • Figurenliste
  • In den Figuren sind:
    • 1 ein Schaltplan, der eine Konfiguration eines Halbleitermoduls gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 2 ein Blockdiagramm, das darstellt, wie das in 1 gezeigte Halbleitermodul verwendet wird;
    • 3 ein Blockschaltbild, das eine Konfiguration eines Bereichs in Bezug auf die Detektion einer Temperatur von Transistoren in einer in 2 gezeigten Steuerschaltung zeigt;
    • 4 eine Abbildung, die ein Layout des in 1 gezeigten Halbleitermoduls zeigt;
    • 5 eine Querschnittsansicht, das den wesentlichen Bereich des in 4 gezeigten Halbleitermoduls zeigt;
    • 6 ein Schaltbild, das eine Konfiguration eines Halbleitermoduls gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 7 ein Blockschaltbild, das eine Konfiguration eines Bereichs in Bezug auf die Detektion einer Temperatur von Transistoren in einer Steuerschaltung zeigt, die das in 6 gezeigte Halbleitermodul steuert;
    • 8 eine Abbildung, die ein Layout des in 6 gezeigten Halbleitermoduls zeigt;
    • 9 ein Schaltbild, das eine Konfiguration eines Halbleitermoduls gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
    • 10 ein Blockschaltbild, das eine Konfiguration eines Bereichs in Bezug auf die Detektion einer Temperatur von Transistoren in einer Steuerschaltung zeigt, die das in 9 gezeigte Halbleitermodul steuert;
    • 11 eine Abbildung, die ein Layout des in 9 gezeigten Halbleitermoduls zeigt;
    • 12 ein Schaltbild, das eine Konfiguration eines Halbleitermoduls gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
    • 13 ein Blockschaltbild, das eine Konfiguration eines Bereichs in Bezug auf die Detektion einer Temperatur von Transistoren in einer Steuerschaltung zeigt, die das in 12 gezeigte Halbleitermodul steuert;
    • 14 eine Abbildung, die ein Layout des in 12 gezeigten Halbleitermoduls zeigt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN Erste Ausführungsform
  • 1 ist ein Schaltbild, das eine Konfiguration eines Halbleitermoduls 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt. Zwei oder drei Halbleitermodule 1, die in 1 gezeigt sind, sind parallel geschaltet, um einen Gleichrichter zu bilden, der einen Gleichstrom (DC-Strom) in einen Wechselstrom (AC-Strom) umwandelt.
  • Das Halbleitermodul 1 weist vier schaltende Halbleiterchips C1 bis C4 und vier gleichrichtende Halbleiterchips C11 bis C14 auf. Jeder von den Halbleiterchips C1 bis C4 weist einen Transistor 2 (ein schaltendes Element) und eine Diode 3 zum Detektieren der Temperatur des Transistors 2 auf. Bei dem Transistor 2 handelt es sich zum Beispiel um einen IGBT (Insulated Gate Bipolar Transistor, Bipolartransistor mit isoliertem Gate), und er weist einen Kollektor, ein Gate, einen Emitter sowie einen Abtast-Emitter (sense emitter) auf. Durch den Abtast-Emitter fließt ein sehr kleiner Strom hindurch, der einen Wert aufweist, der dem Kollektorstrom entspricht. Jeder der Halbleiterchips C11 bis C14 weist eine Freilaufdiode 4 auf.
  • Dieses Halbleitermodul 1 weist ferner Folgendes auf: als externe Anschlüsse Gleichstrom-Anschlüsse Tp und Tn, einen Wechselstrom-Anschluss Tac, Steueranschlüsse T1g, T1a, T1 sowie T1e, die entsprechend dem Halbleiterchip C1 angeordnet sind, Steueranschlüsse T2g, T2K, T2se sowie T2e, die entsprechend dem Halbleiterchip C2 angeordnet sind, Steueranschlüsse T3g, T3a, T3se sowie T3e, die entsprechend dem Halbleiterchip C3 angeordnet sind, Steueranschlüsse T4g, T4k, T4se sowie T4e, die entsprechend dem Halbleiterchip C4 angeordnet sind, einen Steueranschluss T1ak, der von den Halbleiterchips C1 und C2 gemeinsam genutzt wird, sowie einen Steueranschluss T2ak, der von den Halbleiterchips C3 und C4 gemeinsam genutzt wird.
  • Die Kollektoren der Transistoren 2 der Halbleiterchips C1 und C2 sind beide mit dem Gleichstrom-Anschluss Tp verbunden, und die Emitter derselben sind beide mit dem Wechselstrom-Anschluss Tac verbunden. Die Kollektoren der Transistoren 2 der Halbleiterchips C3 und C4 sind beide mit dem Wechselstrom-Anschluss Tac verbunden, und die Emitter derselben sind beide mit dem Gleichstrom-Anschluss Tn verbunden.
  • Die Gates der Transistoren 2 der Halbleiterchips C1 bis C4 sind jeweils mit den Steueranschlüssen T1g bis T4g verbunden, ihre Emitter sind jeweils mit den Steueranschlüssen T1e bis T4e verbunden, und ihre Abtast-Emitter sind jeweils mit den Steueranschlüssen T1 se bis T4se verbunden.
  • Die Anoden der eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 und C3 sind jeweils mit den Steueranschlüssen T1a und T3a verbunden, und ihre Kathoden sind jeweils mit den Steueranschlüssen Tlak und T2ak verbunden. Die Anoden der eine Temperatur detektierenden Dioden 3 der Halbleiterchips C2 und C4 sind jeweils mit den Steueranschlüssen Tlak und T2ak verbunden, und ihre Kathoden sind jeweils mit den Steueranschlüssen T2k und T4k verbunden.
  • Die Anoden der Freilaufdioden 4 der Halbleiterchips C11 bis C14 sind jeweils mit den Emittern der Transistoren 2 der Halbleiterchips C1 bis C4 verbunden, und ihre Kathoden sind jeweils mit den Kollektoren der Transistoren 2 der Halbleiterchips C1 bis C4 verbunden. Das heißt, die Freilaufdioden sind antiparallel zu den entsprechenden Transistoren 2 geschaltet.
  • 2 ist ein Blockdiagramm, das darstellt, wie das Halbleitermodul 1 verwendet wird. In 2 sind die Gleichstrom-Anschlüsse Tp und Tn jeweils mit einem Ausgangsanschluss 10a auf der positiven Seite und einem Ausgangsanschluss 10b auf der negativen Seite einer Gleichstromversorgung 10 verbunden. Bei der Gleichstromversorgung 10 kann es sich um eine Batterie oder um einen Wandler handeln, der eine Wechselspannung in eine Gleichspannung umwandelt. Der Wechselstrom-Anschluss Tac ist mit einer Last 11 verbunden (zum Beispiel einem Motor), der mit einer von dem Halbleitermodul 1 zugeführten Wechselspannung angetrieben wird. Der Block des in 2 gezeigten Halbleitermoduls kann eine Mehrzahl von Halbleitermodulen aufweisen.
  • Die Steueranschlüsse T1g bis T4g, T1 se bis T4se, T1e bis T4e, T1a, T3a, T1ak, T2ak, T2k sowie T4k sind mit einer Steuerschaltung 12 zur Steuerung des Halbleitermoduls 1 verbunden.
  • Die Steuerschaltung 12 legt zwischen den Steueranschlüssen T1g und T1e ein erstes Steuersignal an, um den Transistor 2 des Halbleiterchips C1 ein- und auszuschalten. Die Steuerschaltung 12 legt zwischen den Steueranschlüssen T2g und T2e ein zweites Steuersignal an, um den Transistor 2 des Halbleiterchips C2 ein- und auszuschalten. Die Steuerschaltung 12 legt zwischen den Steueranschlüssen T3g und T3e ein drittes Steuersignal an, um den Transistor 2 des Halbleiterchips C3 ein- und auszuschalten. Die Steuerschaltung 12 legt zwischen den Steueranschlüssen T4g und T4e ein viertes Steuersignal an, um den Transistor 2 des Halbleiterchips C4 ein- und auszuschalten.
  • Wenn das erste bis vierte Steuersignal auf einen Pegel „H“ gesetzt werden, werden die Transistoren 2 der Halbleiterchips C1 bis C4 eingeschaltet, und wenn dass erste bis vierte Steuersignal auf einen Pegel „L“ gesetzt werden, werden die Transistoren 2 der Halbleiterchips C1 bis C4 ausgeschaltet. Die Transistoren 2 der Halbleiterchips C1 und C2 werden gleichzeitig eingeschaltet, und die Transistoren 2 der Halbleiterchips C3 und C4 werden gleichzeitig eingeschaltet. Die Transistoren 2 der Halbleiterchips C1 und C2 sind parallel geschaltet, und die Transistoren 2 der Halbleiterchips C3 und C4 sind parallel geschaltet, so dass ein Laststrom zugeführt werden kann, der höher als der Nennstrom eines einzelnen Transistors 2 ist. Die Transistoren 2 der Halbleiterchips C1 und C2 werden nicht gleichzeitig mit den Transistoren 2 der Halbleiterchips C3 und C4 eingeschaltet.
  • Wenn die Transistoren 2 der Halbleiterchips C1 und C2 eingeschaltet werden, fließt ein Strom von dem Gleichstrom-Anschluss Tp durch die Transistoren 2 der Halbleiterchips C1 und C2 zu dem Wechselstrom-Anschluss Tac. Wenn die Transistoren 2 der Halbleiterchips C3 und C4 eingeschaltet werden, fließt ein Strom von dem Wechselstrom-Anschluss Tac durch die Transistoren 2 der Halbleiterchips C3 und C4 zu dem Gleichstrom-Anschluss Tn. Daher werden zum Beispiel die Transistoren 2 der Halbleiterchips C1 und C2 und die Transistoren 2 der Halbleiterchips C3 und C4 abwechselnd eingeschaltet, um zu ermöglichen, dass ein Wechselstrom an den Wechselstrom-Anschluss Tac abgegeben wird.
  • Des Weiteren können drei Halbleitermodule 1 angeordnet werden, um eine PWM-Steuerung (Pulse Width Modulation control, Impulsbreitenmodulations-Steuerung) mit drei Halbleitermodulen 1 durchzuführen, die um 120 Grad phasenverschoben sind, so dass von drei Wechselstrom-Anschlüssen Tac dreiphasige Wechselspannungen abgegeben werden können.
  • Des Weiteren detektiert die Steuerschaltung 12 Kollektorströme der Transistoren 2 der Halbleiterchips C1 bis C4 basierend auf sehr kleinen Strömen, die aus den Steueranschlüssen T1 se bis T4se heraus fließen. Wenn der detektierte Wert des Kollektorstroms vorn irgendeinem der Transistoren 2 der Halbleiterchips C1 bis C4 über einen vorgegebenen oberen Grenzwert hinausgeht, das heißt, wenn durch irgendeinen der Transistoren 2 der Halbleiterchips C1 bis C4 ein Überstrom hindurch fließt, setzt die Steuerschaltung 12 das erste und das zweite oder das dritte und das vierte oder das erste bis vierte Steuersignal auf einen Pegel „L“, um sämtliche Transistoren 2 auszuschalten. Zu diesem Zeitpunkt kann die Gleichstromversorgung 10 von dem Halbleitermodul 1 elektrisch getrennt werden, oder das Halbleitermodul 1 kann von der Last 11 elektrisch getrennt werden.
  • Des Weiteren detektiert die Steuerschaltung 12 Temperaturen T1 bis T4 der Transistoren 2 der Halbleiterchips C1 bis C4 basierend auf Durchlassspannungen VF1 bis VF4 der eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 bis C4. Die Steuerschaltung 12 stellt zum Beispiel die Ein-Zeit (das heißt, den Strom) sowie die Ein- und Aus-Frequenzen der Transistoren der Halbleiterchips C1 bis C4 derart ein, dass die Temperaturen T1 bis T4 der Transistoren 2 der Halbleiterchips C1 bis C4 nicht über eine vorgegebene obere Grenztemperatur hinausgehen.
  • 3 ist ein Blockschaltbild, das einen Bereich in Bezug auf die Detektion einer Temperatur der Transistoren 2 in der Steuerschaltung 12 zeigt. In 3 weist die Steuerschaltung 12 Konstantstromquellen 13 und 14 sowie einen Temperaturdetektor 15 auf. Die Steueranschlüsse T1a, T1ak, T2k, T3a, T2ak sowie T4k sind sämtlich mit dem Temperaturdetektor 15 verbunden. Die Konstantstromquelle 13 ist zwischen die Leitung der Leistungsversorgungsspannung VCC und den Steueranschluss T1a geschaltet. Die Konstantstromquelle 14 ist zwischen die Leitung der Leistungsversorgungsspannung VCC und den Steueranschluss T3a geschaltet. Die Steueranschlüsse T2k und T4k sind beide mit der Leitung der Massespannung VSS verbunden. Wenngleich die Steueranschlüsse T2k und T4k hier mit den Leitungen der gleichen Spannung verbunden sind, können sie mit Leitungen unterschiedlicher Spannungen verbunden sein.
  • Somit wird jeder der Dioden 3 der Halbleiterchips C1 bis C4 ein Konstantstrom zugeführt, und in den Dioden 3 der Halbleiterchips C1 bis C4 werden jeweils Durchlassspannungen VF1 bis VF4 generiert. Wenn die Transistoren 2 der Halbleiterchips C1 bis C4 ein- und ausgeschaltet werden, tritt in jedem Transistor 2 ein Verlust auf (ein Schaltverlust, ein Leitungsverlust), und dieser Verlust erzeugt Wärme und erhöht die Temperatur des Transistors 2.
  • Wenn die Temperaturen T1 bis T4 der Transistoren 2 der Halbleiterchips C1 bis C4 ansteigen, nehmen die Werte der elektrischen Widerstände R1 bis R4 der Dioden 3 der Halbleiterchips C1 bis C4 entsprechend ab, und die Durchlassspannungen VF1 bis VF4 der Dioden 3 der Halbleiterchips C1 bis C4 nehmen ab. Der Temperaturdetektor 15 erhält die Temperaturen T1 bis T4 der Transistoren 2 der Halbleiterchips C1 bis C4 basierend auf den Durchlassspannungen VF1 bis VF4 und gibt Signale φT1 bis φT4 ab, welche die erhaltenen Temperaturen T1 bis T4 anzeigen. Die Steuerschaltung 12 stellt zum Beispiel die Ein-Zeit (das heißt, den Strom) und die Ein- und Aus-Frequenzen der Transistoren 2 der Halbleiterchips C1 bis C4 derart ein, dass die Temperaturen T1 bis T4, die durch die Signale φT1 bis φT4 angezeigt werden, nicht über eine vorgegebene obere Grenztemperatur hinausgehen.
  • 4 ist eine Abbildung, die ein Layout des Halbleitermoduls 1 zeigt. In 4 weist das Halbleitermodul 1 zwei Substrate 21A und 21B auf, die in der Figur vertikal angeordnet sind. Jedes der Substrate 21A und 21B ist aus einem Isolator in einer rechteckigen Form gebildet. Die kurze Seite von jedem der Substrate 21A und 21B erstreckt sich in der Figur in der x-Richtung (der horizontalen Richtung), und die lange Seite jedes Substrats 21A und 21B erstreckt sich in der Figur in der y-Richtung (der vertikalen Richtung). An den vorderen Oberflächen der Substrate 21A und 21B sind jeweils Leiterschichten 22A und 22B ausgebildet. Die Halbleiterchips C2 und C1 sind in der Figur in dem mittleren Bereich der vorderen Oberfläche der Leiterschicht 22A auf der linken und der rechten Seite angeordnet.
  • Steuer-Pads (interne Anschlüsse) P1se, P1k, P1a und P1g sind in der Figur in einem oberen Endbereich der vorderen Oberfläche des Halbleiterchips C1 sequentiell in der x-Richtung angeordnet. In einem Bereich der vorderen Oberfläche des Halbleiterchips C1 mit Ausnahme der Steuer-Pads P1se, P1k, P1a und P1g ist eine Emitter-Elektrode EL1 ausgebildet. Das Steuer-Pad P1se, das Steuer-Pad P1g und die Emitter-Elektrode EL1 sind jeweils mit dem Abtast-Emitter, dem Gate und dem Emitter des Transistors 2 des Halbleiterchips C1 verbunden.
  • Die Steuer-Pads P1k und P1a sind benachbart zueinander angeordnet und sind jeweils mit der Kathode und der Anode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C1 verbunden. Das Steuer-Pad P1a, das einen eine Temperatur detektierenden Strom empfängt, und das Steuer-Pad P1k, das einen eine Temperatur detektierenden Strom empfängt, sind benachbart zueinander angeordnet und löschen ein magnetisches Feld aus, das von dem eine Temperatur detektierenden Strom erzeugt wird, und eliminieren oder reduzieren den Effekt des magnetischen Felds, das von dem durch die Hauptschaltung hindurch fließenden Strom erzeugt wird, wobei ein Rauschen durch das magnetische Feld reduziert wird. An der Rückseite des Halbleiterchips C1 ist eine Kollektor-Elektrode (nicht gezeigt) ausgebildet, die mit dem Kollektor des Transistors 2 verbunden ist, und die Kollektor-Elektrode ist mit der Leiterschicht 22A verbunden.
  • Steuer-Pads P2se, P2k, P2a und P2g sind in der Figur in einem oberen Endbereich der vorderen Oberfläche des Halbleiterchips C2 sequentiell in der x-Richtung angeordnet. In einem Bereich der vorderen Oberfläche des Halbleiterchips C2 mit Ausnahme der Steuer-Pads P2se, P2k, P2a und P2g ist eine Emitter-Elektrode EL2 ausgebildet. Das Steuer-Pad P2se, das Steuer-Pad P2g und die Emitter-Elektrode EL2 sind jeweils mit dem Abtast-Emitter, dem Gate und dem Emitter des Transistors 2 des Halbleiterchips C2 verbunden.
  • Die Steuer-Pads P2k und P2a sind benachbart zueinander angeordnet und sind jeweils mit der Kathode und der Anode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C2 verbunden. Das Steuer-Pad P2a, das den eine Temperatur detektierenden Strom empfängt, und das Steuer-Pad P2k, das den eine Temperatur detektierenden Strom empfängt, sind benachbart zueinander angeordnet und löschen ein magnetisches Feld aus, das durch den eine Temperatur detektierenden Strom erzeugt wird, und reduzieren ein Rauschen durch das magnetische Feld. An der rückwärtigen Oberfläche des Halbleiterchips C2 ist eine Kollektor-Elektrode (nicht gezeigt) ausgebildet, die mit dem Kollektor des Transistors 2 verbunden ist, und die Kollektor-Elektrode ist mit der Leiterschicht 22A verbunden.
  • Die Steuer-Anschlüsse T2se, T2k, T1ak,T2e, T2g, T1se, T1a, T1e sowie T1g sind in der Figur in einem oberen Bereich der vorderen Oberfläche der Leiterschicht 22A sequentiell in der x-Richtung angeordnet. Die Steuer-Anschlüsse T2se, T2k, T1ak, T2g, T1se, T1a sowie T1g sind jeweils in der y-Richtung der Steuer-Pads P2se, P2k, P2a, P2g, P1 se, P1a und P1g angeordnet.
  • Der Steuer-Anschluss T2e ist zwischen den Steuer-Anschlüssen T1ak und T2g angeordnet. Der Steuer-Anschluss T1e ist zwischen den Steuer-Anschlüssen T1a und T1g angeordnet. Jeder der Steuer-Anschlüsse T2se, T2k, T1ak, T2e, T2g, T1se, T1a, T1e und T1g ist bei einer Betrachtung in der x-Richtung in der Form eines L ausgebildet und ist gegenüber der Leiterschicht 22A isoliert.
  • Ein streifenartiger Verdrahtungsbereich 23A ist an der vorderen Oberfläche der Leiterschicht 22A in einem Bereich zwischen den Halbleiterchips C2, C1 und den Steuer-Anschlüssen T2se, T2k, T1ak, T2e, T2g, T1se, T1a, T1e, T1g ausgebildet. Der Abstand von den Steuer-Anschlüssen T2se, T2k, T1ak, T2e, T2g, T1se, T1a, T1e und T1g zu den Halbleiterchips C2 und C1 ist größer als der Abstand von dem Verdrahtungsbereich 23A zu den Halbleiterchips C2 und C1. Der Verdrahtungsbereich 23A erstreckt sich in der x-Richtung und ist gegenüber der Leiterschicht 22A isoliert.
  • Der eine Endbereich des Verdrahtungsbereichs 23A ist durch einen Metalldraht W mit dem Steuer-Pad P2a verbunden und ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steuer-Anschlusses Tlak verbunden. Der andere Endbereich des Verdrahtungsbereichs 23A ist durch einen Metalldraht W mit dem Steuer-Pad P1k verbunden. Somit sind die Kathode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C1 und die Anode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C2 mit dem SteuerAnschluss Tlak verbunden.
  • Das Steuer-Pad P1a des Halbleiterchips C1 ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steuer-Anschlusses T1a verbunden, und das Steuer-Pad P2k des Halbleiterchips C2 ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des SteuerAnschlusses T2k verbunden. Somit ist die Anode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C1 mit dem Steuer-Anschluss T1a verbunden, und die Kathode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C2 ist mit dem Steuer-Anschluss T2k verbunden.
  • Das Steuer-Pad P1se des Halbleiterchips C1 ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steuer-Anschlusses T1 se verbunden, die Emitter-Elektrode EL1 ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steuer-Anschlusses T1e verbunden, und das Steuer-Pad P1g ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steuer-Anschlusses T1g verbunden. Somit sind der Abtast-Emitter, der Emitter und das Gate des Transistors 2 des Halbleiterchips C1 jeweils mit den Steuer-Anschlüssen T1se, T1e und T1g verbunden.
  • Das Steuer-Pad P2se des Halbleiterchips C2 ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steuer-Anschlusses T2se verbunden, die Emitter-Elektrode EL2 ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steuer-Anschlusses T2e verbunden, und das Steuer-Pad P2g ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steuer-Anschlusses T2g verbunden. Somit sind der Abtast-Emitter, der Emitter sowie das Gate des Transistors 2 des Halbleiterchips C2 jeweils mit den Steuer-Anschüssen T2se, T2e und T2g verbunden.
  • Die Halbleiterchips C12 und C11 sind in der Figur in dem unteren Bereich der vorderen Oberfläche der Leiterschicht 22A auf der linken Seite und der rechten Seite angeordnet. An der vorderen Oberfläche des Halbleiterchips C11 ist eine Anoden-Elektrode EL11 ausgebildet. Die Anoden-Elektrode EL11 ist mit der Anode der Diode 4 des Halbleiterchips C11 verbunden. An der rückwärtigen Oberfläche des Halbleiterchips C11 ist eine Kathoden-Elektrode (nicht gezeigt) ausgebildet, und die Kathoden-Elektrode ist mit der Kathode der Diode 4 des Halbleiterchips C11 verbunden und ist mit der Leiterschicht 22A verbunden.
  • An der vorderen Oberfläche des Halbleiterchips C12 ist eine Anoden-Elektrode EL12 ausgebildet. Die Anoden-Elektrode EL12 ist mit der Anode der Diode 4 des Halbleiterchips C12 verbunden. An der rückwärtigen Oberfläche des Halbleiterchips C12 ist eine Kathoden-Elektrode (nicht gezeigt) ausgebildet, und die Kathoden-Elektrode ist mit der Kathode der Diode 4 des Halbleiterchips C12 verbunden und ist mit der Leiterschicht 22A verbunden.
  • Der Gleichstrom-Anschluss Tp ist in der Figur an dem mittleren oberen Endbereich der vorderen Oberfläche der Leiterschicht 22A ausgebildet. Der Gleichstrom-Anschluss Tp ist mit der Leiterschicht 22A verbunden. Somit sind die Kollektoren der Transistoren 2 der Halbleiterchips C1 und C2 und die Kathoden der Dioden 4 der Halbleiterchips C11 und C12 mit dem Gleichstrom-Anschluss Tp verbunden.
  • An den Halbleiterchips C1, C2, C11 und C12 ist ein Leiterrahmen 24A angeordnet. Der Leiterrahmen 24A ist mit der Emitter-Elektrode EL1 des Halbleiterchips C1, der Emitter-Elektrode EL2 des Halbleiterchips C2, der Anoden-Elektrode EL11 des Halbleiterchips C11, der Anoden-Elektrode EL12 des Halbleiterchips C12 und dem in der Figur mittleren oberen Endbereich der Leiterschicht 22B verbunden. Ein Teil des Leiterrahmens 24A erstreckt sich in der x-Richtung, und dessen vorderer Endbereich wird als der Wechselstrom-Anschluss Tac verwendet. Somit sind die Emitter der Transistoren 2 der Halbleiterchips C1 und C2 und die Anoden der Dioden 4 der Halbleiterchips C11 und C12 mit dem Wechselstrom-Anschluss Tac verbunden.
  • Die Halbleiterchips C3 und C4 sind in der Figur in dem mittleren Bereich der vorderen Oberfläche der Leiterschicht 22B auf der linken und der rechten Seite angeordnet. Die Steuer-Pads P3g, P3a, P3k und P3se sind in der Figur in dem unteren Endbereich der vorderen Oberfläche des Halbleiterchips C3 sequentiell in der x-Richtung angeordnet. In einem Bereich der vorderen Oberfläche des Halbleiterchips C3 mit Ausnahme der Steuer-Pads P3g, P3a, P3k und P3se ist eine Emitter-Elektrode EL3 ausgebildet. Das Steuer-Pad P3g, das Steuer-Pad P3se und die Emitter-Elektrode EL3 sind jeweils mit dem Gate, dem Abtast-Emitter und dem Emitter des Transistors 2 des Halbleiterchips C3 verbunden.
  • Die Steuer-Pads P3a und P3k sind benachbart zueinander angeordnet und sind jeweils mit der Anode und der Kathode der eine Temperatur detektierenden Diode des Halbleiterchips C3 verbunden. Das Steuer-Pad P3a, das den eine Temperatur detektierenden Strom empfängt, und das Steuer-Pad P3k, das den eine Temperatur detektierenden Strom empfängt, sind benachbart zu einander angeordnet und löschen das von dem eine Temperatur detektierenden Strom erzeugte magnetische Feld aus und reduzieren ein Rauschen durch das magnetische Feld. An der rückwärtigen Oberfläche des Halbleiterchips C3 ist eine Kollektor-Elektrode (nicht gezeigt) ausgebildet, die mit dem Kollektor des Transistors 2 verbunden ist, und die Kollektor-Elektrode ist mit der Leiterschicht 22B verbunden.
  • Die Steuer-Pads P4g, P4a, P4k und P4se sind in der Figur in dem unteren Endbereich der vorderen Oberfläche des Halbleiterchips C4 sequentiell in der x-Richtung angeordnet. In einem Bereich der vorderen Oberfläche des Halbleiterchips C4 mit Ausnahme der Steuer-Pads P4g, P4a, P4k und P4se ist eine Emitter-Elektrode EL4 ausgebildet. Das Steuer-Pad P4g, das Steuer-Pad P4se und die Emitter-Elektrode EL4 sind jeweils mit dem Gate, dem Abtast-Emitter und dem Emitter des Transistors 2 des Halbleiterchips C4 verbunden.
  • Die Steuer-Pads P4a und P4k sind benachbart zueinander angeordnet und sind jeweils mit der Anode und der Kathode der Diode 3 des Halbleiterchips C4 verbunden. Das Steuer-Pad-P4a, das den eine Temperatur detektierenden Strom empfängt, und das Steuer-Pad P4k, das den eine Temperatur detektierenden Strom empfängt, sind benachbart zueinander angeordnet und löschen ein von dem eine Temperatur detektierenden Strom erzeugtes magnetisches Feld aus und eliminieren oder reduzieren den Effekt des magnetischen Felds, das durch einen durch die Hauptschaltung hindurch fließenden Strom erzeugt wird, wobei ein Rauschen durch das magnetische Feld reduziert wird. An der rückwärtigen Oberfläche des Halbleiterchips C4 ist eine Kollektor-Elektrode (nicht gezeigt) ausgebildet, die mit dem Kollektor des Transistors 2 verbunden ist, und die Kollektor-Elektrode ist mit der Leiterschicht 22B verbunden.
  • Steueranschlüsse T3g, T3e, T3a, T3se, T4g, T4e, T2ak, T4k und T4se sind in der Figur in dem unteren Bereich der vorderen Oberfläche der Leiterschicht 22B sequentiell in der x-Richtung angeordnet. Die Steueranschlüsse T3g, T3a, T3se, T4g, T2ak, T4k und T4se sind jeweils in der y-Richtung der Steuer-Pads P3g, P3a, P3se, P4g, P2ak, P4k und P4se angeordnet.
  • Der Steueranschluss T3e ist zwischen den Steueranschlüssen T3g und T3a angeordnet. Der Steueranschluss T4e ist zwischen den Steueranschlüssen T4g und T2ak angeordnet. Jeder von der Steueranschlüssen T3g, T3e, T3a, T3se, T4g, T4e, T2ak, T4k und T4se ist bei einer Betrachtung in der x-Richtung in der Form eines L ausgebildet und ist gegenüber der Leiterschicht 22B isoliert.
  • An der vorderen Oberfläche der Leiterschicht 22B ist ein streifenartiger Verdrahtungsbereich 23B in einem Bereich zwischen den Halbleiterchips C3, C4 und den Steueranschlüssen T3g, T3e, T3a, T3se, T4g, T4e, T2ak, T4k, T4se ausgebildet. Der Abstand von den Steueranschlüssen T3g, T3e, T3a, T3se, T4g, T4e, T2ak, T4k und T4se zu den Halbleiterchips C3 und C4 ist größer als der Abstand von dem Verdrahtungsbereich 23B zu den Halbleiterchips C3 und C4. Der Verdrahtungsbereich 23B erstreckt sich in der x-Richtung und ist gegenüber der Leiterschicht 22B isoliert.
  • Der eine Endbereich des Verdrahtungsbereichs 23B ist durch einen Metalldraht W mit dem Steuer-Pad P3k verbunden. Der andere Endbereich des Verdrahtungsbereichs 23B ist durch einen Metalldreht W mit dem Steuer-Pad P4a verbunden und ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steueranschlusses T2ak verbunden. Somit ist die Kathode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C3 und die Anode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C4 mit dem Steueranschluss T2ak verbunden.
  • Das Steuer-Pad P3a des Halbleiterchips C3 ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steueranschlusses T3a verbunden, und dass Steuer-Pad P4k des Halbleiterchips C4 ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steueranschlusses T4k verbunden. Somit ist die Anode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C3 mit dem Steueranschluss T3a verbunden, und die Kathode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C4 ist mit dem Steueranschluss T4k verbunden.
  • Das Steuer-Pad P3g des Halbleiterchips C3 ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steueranschlusses T3g verbunden, das Steuer-Pad P3se ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steueranschlusses T3se verbunden, und die Emitter-Elektrode EL3 ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steueranschlusses T3se verbunden. Somit sind das Gate, der Abtast-Emitter und der Emitter des Transistors 2 des Halbleiterchips C3 jeweils mit den Steueranschlüssen T3g, T3se und T3e verbunden.
  • Das Steuer-Pad P4g des Halbleiterchips C4 ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steueranschlusses T4g verbunden, das Steuer-Pad P4se ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steueranschlusses T4se verbunden, und die Emitter-Elektrode EL4 ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steueranschlusses T4e verbunden. Somit sind das Gate, der Abtast-Emitter und der Emitter des Transistors 2 des Halbleiterchips C4 jeweils mit den Steueranschlüssen T4g, T4se und T4e verbunden.
  • Die Halbleiterchips C13 und C14 sind in der Figur in dem oberen Bereich der vorderen Oberfläche der Leiterschicht 22B auf der linken und der rechten Seite angeordnet. An der vorderen Oberfläche des Halbleiterchips C13 ist eine Anoden-Elektrode EL13 ausgebildet. Die Anoden-Elektrode EL13 ist mit der Anode der Diode 4 des Halbleiterchips C13 verbunden. An der rückwärtigen Oberfläche des Halbleiterchips C13 ist eine Kathoden-Elektrode (nicht gezeigt) ausgebildet, und die Kathoden-Elektrode ist mit der Kathode der Diode 4 des Halbleiterchips C13 verbunden und ist mit der Leiterschicht 22B verbunden.
  • An der vorderen Oberfläche des Halbleiterchips C14 ist eine Anoden-Elektrode EL14 ausgebildet. Die Anoden-Elektrode EL14 ist mit der Anode der Diode 4 des Halbleiterchips C14 verbunden. An der rückwärtigen Oberfläche des Halbleiterchips C14 ist eine Kathoden-Elektrode (nicht gezeigt) ausgebildet, und die Kathoden-Elektrode ist mit der Kathode der Diode 4 des Halbleiterchips C14 verbunden und ist mit der Leiterschicht 22B verbunden. Somit sind die Kollektoren der Transistoren 2 der Halbleiterchips C3 und C4 und die Kathoden der Dioden 4 der Halbleiterchips C13 und C14 mit dem Wechselstromanschluss Tac verbunden.
  • An den Halbleiterchips C3, C4, C13 und C14 ist ein Leiterrahmen 24B angeordnet. Der Leiterrahmen 24B ist mit der Emitter-Elektrode EL 3 des Halbleiterchips C3, der Emitter-Elektrode EL4 des Halbleiterchips C4, der Anoden-Elektrode EL13 des Halbleiterchips C13 und der Anoden-Elektrode EL14 des Halbleiterchips C14 verbunden. Ein Teil des Leiterrahmens 24B erstreckt sich in der Figur nach unten, und sein vorderer Endbereich wird als Gleichstromanschluss Tn verwendet. Somit sind die Emitter der Transistoren 2 der Halbleiterchips C3 und C4 und die Anoden der Dioden 4 der Halbleiterchips C13 und C14 mit dem Gleichstromanschluss Tn verbunden.
  • 5 ist eine Querschnittsansicht, die einen wesentlichen Bereich des in 4 gezeigten Halbleitermoduls 1 zeigt. In 5 ist eine Leiterschicht 20A an der rückwärtigen Oberfläche des Substrats 21A ausgebildet. Die Leiterschicht 20A ist an einer Kühlvorrichtung (nicht gezeigt) zum Kühlen des Halbleitermoduls 1 angebracht. Wärme, die in dem Transistor 2 erzeugt wird, wird an die Kühlvorrichtung übermittelt und von der Rippe der Kühlvorrichtung in das Kältemittel abgeführt.
  • An der vorderen Oberfläche des Substrats 21A ist eine Leiterschicht 22A ausgebildet. An der vorderen Oberfläche der Leiterschicht 22A sind Halbleiterchips C2 und C12 angeordnet, und an den Halbleiterchips C2 und C12 ist ein Leiterrahmen 24A angeordnet. Die Kollektor-Elektrode an der unteren Oberfläche des Halbleiterchips C2 ist durch ein leitfähiges Bonding-Element 31 an die vordere Oberfläche der Leiterschicht 22A gebondet, und die Emitter-Elektrode EL2 an der oberen Oberfläche des Halbleiterchips C2 ist durch ein leitfähiges Bonding-Element 32 an die untere Oberfläche des Leiterrahmens 24A gebondet. Die Kathoden-Elektrode an der unteren Oberfläche des Halbleiterchips C12 ist durch ein leitfähiges Bonding-Element 33 an die vordere Oberfläche der Leiterschicht 22A gebondet, und die Anoden-Elektrode EL12 an der oberen Oberfläche des Halbleiterchips C12 ist durch ein leitfähiges Bonding-Element 34 an die untere Oberfläche des Leiterrahmens 24A gebondet.
  • Der Leiterrahmen 24A kann aus einem Metall gebildet sein, wie beispielsweise Kupfer, oder kann aus einem plattierten Element mit einer als Invar bezeichneten Legierung gebildet sein, das sandwichartig zwischen Kupfer angeordnet ist. Die Bonding-Elemente 31 bis 34 sind aus Lot, Silber oder dergleichen gebildet. Wenn der Leiterrahmen 24A unter Verwendung eines Lots gebondet wird, können die Leiterrahmen 24A und 24B in dem Halbleitermodul 1 gemeinsam gebondet werden.
  • Zwischen dem Leiterrahmen 24A und den Halbleiterchips C2 und C12 kann ein dämpfendes Element zur Abschwächung von Spannungen hinzugefügt werden. Anstelle des Leiterrahmens 24A kann ein Draht verwendet werden, der aus einem Metall gebildet ist, wie beispielsweise Aluminium, Kupfer und Gold.
  • Des Weiteren sind an der vorderen Oberfläche der Leiterschicht 22A der Verdrahtungsbereich 23A und der L-förmige Steueranschluss Tlak angeordnet. Zwischen dem Verdrahtungsbereich 23A und der Leiterschicht 22A ist eine Isolatorschicht 35 angeordnet. Zwischen dem Steueranschluss Tlak und der Leiterschicht 22A ist eine Isolatorschicht 36 angeordnet. Die Isolatorschicht 36 kann mittels eines Spritzgieß-Prozesses gebildet werden oder kann mittels eines Formprozesses unter Verwendung eines Epoxidharzes gebildet werden. Die Isolatorschicht 36 kann unter Verwendung eines Klebemittels an der Oberfläche der Leiterschicht 22A angebracht werden.
  • Der Verdrahtungsbereich 23A ist durch einen Metalldraht W mit dem Steuer-Pad P2a (der Anode der Diode 3) des Halbleiterchips C2 verbunden und ist durch einen Metalldraht W mit der vorderen Oberfläche des unteren Endbereichs des Steueranschlusses Tlak verbunden. Der Metalldraht W ist aus einem Metall gebildet, wie beispielsweise Aluminium, Kupfer und Gold.
  • An der äußeren Peripherie der vorderen Oberfläche der Leiterschicht 22A ist ein rohrförmiges Gehäuse 37 angeordnet. Das Innere des Gehäuses 37 mit Ausnahme des oberen Endbereichs des Steueranschlusses ist durch ein isolierendes Element 38 abgedichtet. Der obere Endbereich des Steueranschlusses Tlak liegt frei in der Luft. Bei dem isolierenden Element 38 handelt es sich um ein Gel, ein Epoxidharz oder dergleichen. Der Isolationsabstand kann im Inneren des isolierenden Elements 38 im Vergleich zu in der Luft reduziert sein.
  • Die Öffnung auf der oberen Seite des Gehäuses 37 ist durch ein Steuersubstrat 39 verschlossen. Die Steuerschaltung 12 zum Steuern des Halbleitermoduls 1 ist an dem Steuersubstrat 39 montiert. Der obere Endbereich des Steueranschlusses Tlak geht durch das Steuersubstrat 39 hindurch und ist mit der Steuerschaltung 12 verbunden. Des Weiteren kann eine Abdeckung zum Abdecken des Steuersubstrats 39 angeordnet sind.
  • In dem in 4 gezeigten Halbleitermodul 1 sind sämtliche Teilstücke, die an der vorderen Oberfläche der Leiterschichten 22A und 22B montiert sind, mit Ausnahme der oberen Endbereiche der Steueranschlüsse T1g, ..., T4se durch das isolierende Element 38 abgedichtet. Der Isolationsabstand wird durch Abdichten der Steuer-Pads P1g, ..., P4se der Halbleiterchips C1 bis C4, der Bereiche der Steueranschlüsse T1g, ..., T4se mit Ausnahme der oberen Endbereiche, der Verdrahtungsbereiche 23A und 23B und der Metalldrähte W durch das isolierende Element 38 reduziert. Die oberen Enden der Steueranschlüsse T1g, ..., T4se und die Bereiche (die Gleichstromanschlüsse Tp und Tn und der Wechselstromanschluss Tac) außerhalb der vorderen Oberflächen der Leiterschichten 22A und 22B liegen frei in der Luft.
  • Wie vorstehend beschrieben, ist bei der vorliegenden ersten Ausführungsform für die zwei Halbleiterchips C1 und C2 der gemeinsame Steueranschluss Tlak angeordnet, und für die zwei Halbleiterchips C3 und C4 ist der gemeinsame Steueranschluss T2ak angeordnet, so dass die Anzahl von Steueranschlüssen im Vergleich mit herkömmlichen Beispielen reduziert ist. Das heißt, wenn so viele Steueranschlüsse wie die Steuer-Pads und die Emitter-Elektrode der Halbleiterchips C1 bis C4 angeordnet sind, sind für jeden der Halbleiterchips C1 bis C4 fünf Steueranschlüsse notwendig. Da die oberen Endbereiche der Steueranschlüsse nicht durch das isolierende Element 38 abgedichtet sind und frei in der Luft liegen, müssen die Steueranschlüsse durch einen Abstand, der eine Isolation ermöglicht, voneinander beabstandet sein.
  • Wenn die Anzahl von parallel geschalteten Halbleiterchips zunimmt und die Anzahl von Steueranschlüssen dementsprechend zunimmt, nimmt dementsprechend die Länge der Steueranschluss-Zeile zu, so dass die Abmessung des Halbleitermoduls zunimmt. Bei einem Halbleitermodul, das vier schaltende Halbleiterchips aufweist, sind insgesamt 20 Steueranschlüsse notwendig, wenn für jeden Halbleiterchip fünf Steueranschlüsse angeordnet sind. Im Gegensatz dazu erfordert die vorliegende erste Ausführungsform 18 Steueranschlüsse. Daher kann die vorliegende erste Ausführungsform die Anzahl von Steueranschlüssen reduzieren und eine Verringerung der Abmessung der Einheit erzielen.
  • Bei der vorliegenden ersten Ausführungsform ist der Abstand von den Halbleiterchips C1 und C2 (oder C3 und C4) zu dem Verdrahtungsbereich 23A (oder 23B) geringer als der Abstand von den Halbleiterchips C1 und C2 (oder C3 und C4) zu den Steueranschlüssen T1g, ... (oder T3g, ...). Dadurch kann die Länge des Strompfads im Vergleich zu dem Fall reduziert werden, wenn die Dioden 3 der Halbleiterchips C1 und C2 (oder C3 und C4) auf dem Steuersubstrat 39 verbunden sind. Dadurch kann ein Spannungsabfall aufgrund eines parasitären Widerstands reduziert und die Genauigkeit der Signaldetektion verbessert werden.
  • Da bei der vorliegenden ersten Ausführungsform bei jedem der Halbleiterchips C1 bis C4 das Steuer-Pad (zum Beispiel P1a) für die Anode der Diode 3 und das Steuer-Pad (zum Beispiel P1k) für die Kathode benachbart zueinander angeordnet sind, kann der Effekt von elektromagnetischen Störungen reduziert werden, und die Genauigkeit des Detektierens einer Durchlassspannung (zum Beispiel VF1) der Diode 3 kann verbessert werden.
  • Bei der vorliegenden ersten Ausführungsform werden IGBTs als Transistoren 2 der schaltenden Halbleiterchips C1 bis C4 verwendet. Die Ausführungsformen sind jedoch nicht auf diese beschränkt, und es kann ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) als Transistor 2 verwendet werden. In diesem Fall kann eine in dem MOSFET vorhandene parasitäre Diode als Freilaufdiode 4 verwendet werden, ohne die gleichrichtenden Halbleiterchips C11 bis C14 zu verwenden.
  • Bei der vorliegenden ersten Ausführungsform sind die eine Temperatur detektierenden Elemente (die Dioden 3) und die einen Überstrom detektierenden Zellen (die Abtast-Emitter) nur in den schaltenden Halbleiterchips C1 bis C4 angeordnet. Die eine Temperatur detektierenden Elemente und die einen Überstrom detektierenden Zellen können auch in den gleichrichtenden Halbleiterchips C11 bis C14 angeordnet sein.
  • Bei der vorliegenden ersten Ausführungsform sind zwei Sätze eines schaltenden Halbleiterchips C1, C2 (oder C3, C4) und eines gleichrichtenden Halbleiterchips C11, C12 (oder C13, C14) parallel geschaltet. Es können jedoch N Sätze eines schaltenden Halbleiterchips und eines gleichrichtenden Halbleiterchips parallel geschaltet sein. Bei N handelt es sich um eine ganze Zahl gleich oder größer als zwei. Bei der vorliegenden ersten Ausführungsform ist N = 2.
  • Wenn das erste bis zum N-ten schaltenden Halbleiterchip parallel geschaltet sind, sind die N eine Temperatur detektierenden Dioden 3 in Reihe geschaltet. Unter der Voraussetzung, dass n eine ganze Zahl gleich oder größer als eins und gleich oder kleiner als (N-1) ist, ist die Kathode der eine Temperatur detektierenden Diode 3 des n-ten Halbleiterchips mit der Anode der eine Temperatur detektierenden Diode 3 des (n+1)-ten Halbleiterchips verbunden.
  • Mit jeder von der Anode der eine Temperatur detektierenden Diode 3 des ersten Halbleiterchips und von den Kathoden der eine Temperatur detektierenden Dioden 3 des ersten bis N-ten Halbleiterchips ist ein Steueranschluss verbunden, und insgesamt sind (N+1) eine Temperatur detektierende Steueranschlüsse angeordnet. Wenn mit jeder von der Anode und der Kathode der eine Temperatur detektierenden Diode 3 von jedem des ersten bis N-ten Halbleiterchips ein Steueranschluss verbunden ist, sind insgesamt 2N eine Temperatur detektierende Steueranschlüsse notwendig. Daher kann die vorliegende erste Ausführungsform die Anzahl von eine Temperatur detektierenden Steueranschlüssen reduzieren.
  • Des Weiteren ist es möglich, dass die Anzahl von schaltenden Halbleiterchips nicht gleich der Anzahl von gleichrichtenden Halbleiterchips ist, und es ist möglich, dass zwei schaltende Halbleiterchips und ein gleichrichtender Halbleiterchip parallel geschaltet sind.
  • Bei der vorliegenden ersten Ausführungsform wird ein Transistor 2 mit einer einen Überstrom detektierenden Zelle (mit einem Abtast-Emitter) verwendet. Es kann jedoch ein Transistor verwendet werden, der keine einen Überstrom detektierende Zelle (keinen Abtast-Emitter) aufweist.
  • Um die Anzahl von Steueranschlüssen zu reduzieren, können die Steueranschlüsse T1g und T2g (oder T3g und T4g) der schaltenden Halbleiterchips C1 und C2 (oder C3 und C4), die parallel geschaltet sind, miteinander verbunden werden, und können die Steueranschlüsse T1e und T2e (oder T3e und T4e) miteinander verbunden werden.
  • Des Weiteren kann ein Thermistor mit einem Wert eines elektrischen Widerstands verwendet werden, der sich mit der Temperatur verändert, anstelle die eine Temperatur detektierende Diode 3 als ein eine Temperatur detektierendes Element zu verwenden. In diesem Fall ist der Thermistor bevorzugt so nahe wie möglich bei dem Halbleiterchip angeordnet.
  • Des Weiteren können in einem Fall, in dem Halbleiterchips verwendet werden, die aus einem Halbleiter mit einer breiten Bandlücke gebildet sind, wie beispielsweise SiC (Siliciumcarbid), kostengünstige und kompakte Halbleiterchips verwendet werden, und eine große Anzahl von Halbleiterchips kann parallel geschaltet sein. Die vorliegende erste Ausführungsform ist auch in einem solchen Fall wirkungsvoll für eine Verringerung der Abmessung der Einheit.
  • Zweite Ausführungsform
  • 6 ist ein Schaltbild, das eine Konfiguration eines Halbleitermoduls 41 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung im Vergleich mit 1 zeigt. Bezugnehmend auf 6 unterscheidet sich das Halbleitermodul 41 von dem Halbleitermodul 1 in 1 dahingehend, dass die Steueranschlüsse Tlak und T2ak entfernt sind. Die eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 und C2 sind zwischen den Steueranschlüssen T1a und T2k in Reihe geschaltet. Die eine Temperatur detektierenden Dioden 3 der Halbleiterchips C3 und C4 sind zwischen den Steueranschlüssen T3a und T4k in Reihe geschaltet.
  • 7 ist ein Blockschaltbild, das eine Konfiguration eines Bereichs in Bezug auf die Detektion einer Temperatur der Transistoren 2 in der Steuerschaltung 12, die das Halbleitermodul 41 steuert, im Vergleich mit 3 zeigt. Bezugnehmend auf 7 unterscheidet sich dieser Schaltungsbereich von dem Schaltungsbereich von 3 dahingehend, dass der Temperaturdetektor 15 durch einen Temperaturdetektor 42 ersetzt ist.
  • Die Steueranschlüsse T1a, T2k, T3a und T4k sind sämtlich mit dem Temperaturdetektor 42 verbunden. Eine Konstantstromquelle 13 ist zwischen die Leitung der Leistungsversorgungsspannung VCC und den Steueranschluss T1a geschaltet. Eine Konstantstromquelle 14 ist zwischen die Leitung der Leistungsversorgungsspannung VDD und den Steueranschluss T3a geschaltet. Die Steueranschlüsse T2k und T4k sind beide mit der Leitung der Massespannung VSS verbunden. Wenngleich die Steueranschlüsse T2k und T4k hier mit den Leitungen der gleichen Spannung verbunden sind, können sie mit Leitungen unterschiedlicher Spannungen verbunden sein.
  • Somit fließt durch jede der eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 bis C4 ein Konstantstrom, und in den Dioden 3 der Halbleiterchips C1 bis C4 werden jeweils Durchlassspannungen VF1 bis VF4 generiert. Wenn die Transistoren 2 der Halbleiterchips C1 bis C4 ein- und ausgeschaltet werden, tritt in jedem Transistor 2 ein Verlust auf, und dieser Verlust erzeugt Wärme, welche die Temperatur des Transistors 2 erhöht.
  • Wenn die Temperaturen T1 bis T4 der Transistoren 2 der Halbleiterchips C1 bis C4 ansteigen, nehmen die Durchlassspannungen VF1 bis VF4 der eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 bis C4 entsprechend ab. Der Temperaturdetektor 42 erhält die mittlere Temperatur der Transistoren 2 der Halbleiterchips C1 und C2: T12 = (T1 + T2)/2 basierend auf dem Mittelwert (VF1 + VF2)/2 der Durchlassspannungen VF1 und VF2 und gibt ein Signal φT12 ab, das die erhaltene mittlere Temperatur T12 anzeigt.
  • Des Weiteren erhält der Temperaturdetektor 42 die mittlere Temperatur der Transistoren 2 der Halbleiterchips C3 und C4: T34 = (T3 + T4)/2 basierend auf dem Mittelwert (VF3 + VF4)/2 der Durchlassspannungen VF3 und VF4 und gibt ein Signal φT34 ab, das die erhaltene mittlere Temperatur T34 anzeigt. Die Steuerschaltung 12 stellt zum Beispiel die Ein-Zeit (das heißt, den Strom) und die Ein- und Aus-Frequenzen der Transistoren 2 der Halbleiterchips C1 bis C4 derart ein, dass die mittleren Temperaturen T12 und T34, die durch die Signale φT12 und φT34 angezeigt werden, nicht über eine vorgegebene obere Grenztemperatur hinausgehen.
  • 8 ist eine Abbildung, die ein Layout eines Halbleitermoduls 41 im Vergleich mit 4 zeigt. Bezugnehmend auf 8 unterscheidet sich das Halbleitermodul 41 von dem Halbleitermodul 1 dahingehend, dass die Steueranschlüsse Tlak und T2ak entfernt sind. Der Metalldraht W, der den Steueranschluss Tlak mit dem Verdrahtungsbereich 23A verbindet, und der Metalldraht W, der den Steueranschluss T2ak mit dem Verdrahtungsbereich 23B verbindet, sind entfernt. Somit sind die eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 und C2 zwischen den Steueranschlüssen T1a und T2k in Reihe geschaltet. Die eine Temperatur detektierenden Dioden 3 der Halbleiterchips C3 und C4 sind zwischen den Steueranschlüssen T3a und T4k in Reihe geschaltet.
  • Da die Steueranschlüsse Tlak und T2ak bei dieser zweiten Ausführungsform entfernt sind, kann die Anzahl von Steueranschlüssen im Vergleich mit der ersten Ausführungsform reduziert werden, so dass eine Verringerung der Abmessung der Einheit erzielt wird.
  • Bei der vorliegenden zweiten Ausführungsform sind zwei Sätze eines schaltenden Halbleiterchips C1, C2 (oder C3, C4) und eines gleichrichtenden Halbleiterchips C11, C12 (oder C13, C14) parallel geschaltet. Es können jedoch N Sätze eines schaltenden Halbleiterchips und eines gleichrichtenden Halbleiterchips parallel geschaltet sein. Bei N handelt es sich um eine ganze Zahl gleich oder größer als zwei. Bei der vorliegenden zweiten Ausführungsform ist N = 2.
  • Wenn das erste bis zum N-ten schaltenden Halbleiterchip parallel geschaltet sind, sind N eine Temperatur detektierende Dioden 3 in Reihe geschaltet. Unter der Voraussetzung, dass n eine ganze Zahl gleich oder größer als eins und gleich oder kleiner als (N-1) ist, ist die Kathode der eine Temperatur detektierenden Diode 3 des n-ten Halbleiterchips mit der Anode der eine Temperatur detektierenden Diode 3 des (n+1)-ten Halbleiterchips verbunden.
  • Mit jeder von der Anode der eine Temperatur detektierenden Diode 3 des ersten Halbleiterchips und von der Kathode der eine Temperatur detektierenden Diode 3 des N-ten Halbleiterchips ist ein Steueranschluss verbunden, und insgesamt sind zwei eine Temperatur detektierende Steueranschlüsse angeordnet. Wenn mit jeder von der Anode und der Kathode der eine Temperatur detektierenden Diode 3 von jedem von dem ersten bis N-ten Halbleiterchip ein Steueranschluss verbunden ist, sind insgesamt 2N eine Temperatur detektierende Steueranschlüsse notwendig. Daher kann die vorliegende zweite Ausführungsform die Anzahl von eine Temperatur detektierenden Steueranschlüssen reduzieren.
  • Dritte Ausführungsform
  • 9 ist ein Schaltbild, das eine Konfiguration eines Halbleitermoduls 51 gemäß einer dritten Ausführungsform der vorliegenden Erfindung im Vergleich mit 1 zeigt. Bezugnehmend auf 9 unterscheidet sich das Halbleitermodul 51 von dem Halbleitermodul 1 in 1 dahingehend, dass die Steueranschlüsse T1ak, T2ak, T2k und T4k entfernt sind und Steueranschlüsse T1k, T3k, T2a und T4a hinzugefügt sind.
  • Die Kathoden der eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 und C2 sind beide mit dem Steueranschluss T1k verbunden, und die Anode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C2 ist mit dem Steueranschluss T2a verbunden. Die Kathoden der eine Temperatur detektierenden Dioden 3 der Halbleiterchips C3 und C4 sind beide mit dem Steueranschluss T3k verbunden, und die Anode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C4 ist mit dem Steueranschluss T4a verbunden.
  • 10 ist ein Blockschaltbild, das eine Konfiguration eines Bereichs in Bezug auf die Detektion einer Temperatur der Transistoren 2 in der Steuerschaltung 12, die das Halbleitermodul 51 steuert, im Vergleich mit 3 zeigt. In 10 weist die Steuerschaltung 12 Konstantstromquellen 52 bis 55 sowie einen Temperaturdetektor 56 auf. Die Steueranschlüsse T1a, T2a, T1k, T3a, T4a und T3k sind sämtlich mit dem Temperaturdetektor 56 verbunden.
  • Die Konstantstromquelle 52 ist zwischen die Leitung der Leistungsversorgungsspannung VCC und den Steueranschluss T1a geschaltet. Die Konstantstromquelle 53 ist zwischen die Leitung der Leistungsversorgungsspannung VCC und den Steueranschluss T2a geschaltet. Die Konstantstromquelle 54 ist zwischen die Leitung der Leistungsversorgungsspannung VCC und den Steueranschluss T3a geschaltet. Die Konstantstromquelle 55 ist zwischen die Leitung der Leistungsversorgungsspannung VCC und den Steueranschluss T4a geschaltet. Die Steueranschlüsse T1k und T3k sind beide mit der Leitung der Massespannung VSS verbunden. Wenngleich die Steueranschlüsse T1k und T3k hier mit den Leitungen der gleichen Spannung verbunden sind, können sie mit Leitungen unterschiedlicher Spannungen verbunden sein.
  • Somit fließt ein Konstantstrom durch jede der eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 bis C4 hindurch, und in den eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 bis C4 werden jeweils Durchlassspannungen VF1 bis VF4 generiert. Wenn die Transistoren 2 der Halbleiterchips C1 bis C4 ein- und ausgeschaltet werden, tritt in jedem Transistor 2 ein Verlust auf, und der Verlust erzeugt Wärme, welche die Temperatur des Transistors 2 erhöht.
  • Wenn die Temperaturen T1 bis T4 der Transistoren 2 der Halbleiterchips C1 bis C4 ansteigen, nehmen die Durchlassspannungen VF1 bis VF4 der eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 bis C4 entsprechend ab. Der Temperaturdetektor 56 erhält Temperaturen T1 bis T4 der Transistoren 2 der Halbleiterchips C1 bis C4 basierend auf den Durchlassspannungen VF1 bis VF4 und gibt Signale φT1 bis φT4 ab, welche die erhaltenen Temperaturen T1 bis T4 anzeigen. Die Steuerschaltung 12 stellt zum Beispiel die Ein-Zeit (das heißt, den Strom) und die Ein- und Aus-Frequenzen der Transistoren 2 der Halbleiterchips C1 bis C4 derart ein, dass die Temperaturen T1 bis T4, die durch die Signale φT1 bis φT4 angezeigt werden, nicht über eine vorgegebene obere Grenztemperatur hinausgehen.
  • 11 ist eine Abbildung, die ein Layout des Halbleitermoduls 51 im Vergleich mit 4 zeigt. Bezugnehmend auf 11 unterscheidet sich das Halbleitermodul 51 von dem Halbleitermodul 1 dahingehend, dass die Steueranschlüsse Tlak und T2ak jeweils durch Steueranschlüsse T2a und T4a ersetzt sind, die Steueranschlüsse T2k und T4k entfernt sind, Steueranschlüsse T1k und T3k hinzugefügt sind und die Verdrahtungsbereiche 23A und 23B jeweils durch Verdrahtungsbereiche 25A und 25B ersetzt sind.
  • Das Steuer-Pad P2a des Halbleiterchips C2 ist durch einen Metalldraht W mit dem Steueranschluss T2a verbunden. Das Steuer-Pad P2k des Halbleiterchips C2 ist durch einen Metalldraht W mit dem einen Endbereich des Verdrahtungsbereichs 25A verbunden. Das Steuer-Pad P1k des Halbleiterchips C1 ist durch einen Metalldraht W mit dem anderen Endbereich des Verdrahtungsbereichs 25A verbunden. Der Steueranschluss T1k ist in der y-Richtung des Steuer-Pads P1k benachbart zu dem Steueranschluss T1a angeordnet. Der Steueranschluss T1k ist durch einen Metalldraht W mit dem anderen Endbereich des Verdrahtungsbereichs 25A verbunden. Somit ist die Anode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C2 mit dem Steueranschluss T2a verbunden, und die Kathoden der eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 und C2 sind beide mit dem Steueranschluss T1k verbunden.
  • Das Steuer-Pad P4a des Halbleiterchips C4 ist durch einen Metalldraht W mit dem Steueranschluss T4a verbunden. Das Steuer-Pad P3k des Halbleiterchips C3 ist durch einen Metalldraht W mit dem einen Endbereich des Verdrahtungsbereichs 25B verbunden. Der Steueranschluss T3k ist in der y-Richtung des Steuer-Pads P3k benachbart zu dem Steueranschluss T3a angeordnet. Der Steueranschluss T3k ist durch einen Metalldraht W mit dem einen Endbereich des Verdrahtungsbereichs 25B verbunden. Das Steuer-Pad P4k des Halbleiterchips C4 ist durch einen Metalldraht W mit dem anderen Endbereich des Verdrahtungsbereichs 25B verbunden. Somit ist die Anode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C4 mit dem Steueranschluss T4a verbunden, und die Kathoden der eine Temperatur detektierenden Dioden 3 der Halbleiterchips C3 und C4 sind beide mit dem Steueranschluss T3k verbunden.
  • Bei dieser dritten Ausführungsform ist für die zwei Halbleiterchips C1 und C2 der gemeinsame Steueranschluss T1k angeordnet, und für die zwei Halbleiterchips C3 und C4 ist der gemeinsame Steueranschluss T3k angeordnet, so dass die Anzahl von Steueranschlüssen im Vergleich mit herkömmlichen Beispielen reduziert ist. Das heißt, wenn so viele Steueranschlüsse wie die Steuer-Pads und die Emitter-Elektrode der Halbleiterchips C1 bis C4 angeordnet sind, sind für jeden der Halbleiterchips C1 bis C4 fünf Steueranschlüsse notwendig. Da die oberen Endbereiche der Steueranschlüsse nicht durch das isolierende Element 38 abgedichtet sind und frei in der Luft liegen, müssen die Steueranschlüsse durch einen Abstand, der eine Isolierung ermöglicht, voneinander beabstandet sein. Wenn die Anzahl von parallel geschalteten Halbleiterchips zunimmt und die Anzahl von Steueranschlüssen dementsprechend zunimmt, nimmt die Länge der Steueranschluss-Zeile dementsprechend zu, so dass die Abmessung des Halbleitermoduls zunimmt. Bei einem Halbleitermodul, das vier schaltende Halbleiterchips aufweist, sind insgesamt 20 Steueranschlüsse notwendig, wenn für jeden Halbleiterchip fünf Steueranschlüsse angeordnet sind. Im Gegensatz dazu erfordert die vorliegende dritte Ausführungsform insgesamt 18 Steueranschlüsse. Daher kann die vorliegende dritte Ausführungsform die Anzahl von Steueranschlüssen reduzieren und eine Verringerung der Abmessung der Einheit erzielen.
  • Bei der vorliegenden dritten Ausführungsform ist ein Verdrahtungsbereich 25A (oder 25B) zwischen den Halbleiterchips C1, C2 (oder C3, C4) und den Steueranschlüssen T1g, ... (oder T3g, ...) angeordnet. Mit anderen Worten, der Abstand von den Halbleiterchips C1 und C2 (oder C3 und C4) zu dem Verdrahtungsbereich 25A (oder 25B) ist geringer als der Abstand von den Halbleiterchips C1 und C2 (oder C3 und C4) zu den Steueranschlüssen T1g, ... (oder T3g, ...). Daher kann die Länge des Strompfads im Vergleich zu dem Fall reduziert sein, wenn die eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1, C2 (oder C3, C4) auf dem Steuersubstrat 39 verbunden sind. Dadurch kann ein Spannungsabfall aufgrund eines parasitären Widerstands reduziert und die Genauigkeit der Signaldetektion verbessert werden.
  • Bei der vorliegenden dritten Ausführungsform sind zwei Sätze eines schaltenden Halbleiterchips C1, C2 (oder C3, C4) und eines gleichrichtenden Halbleiterchips C11, C12 (oder C13, C14) parallel geschaltet. Es können jedoch N Sätze eines schaltenden Halbleiterchips und eines gleichrichtenden Halbleiterchips parallel geschaltet sein. Bei N handelt es sich um eine ganze Zahl gleich oder größer als zwei. Bei der vorliegenden dritten Ausführungsform ist N = 2.
  • Wenn der erste bis zum N-ten schaltenden Halbleiterchip parallel geschaltet sind, sind die Kathoden von N eine Temperatur detektierenden Dioden 3 miteinander verbunden. Unter der Voraussetzung, dass n eine ganze Zahl gleich oder größer als eins und gleich oder kleiner als (N-1) ist, ist die Kathode der eine Temperatur detektierenden Diode 3 des n-ten Halbleiterchips mit der Kathode der eine Temperatur detektierenden Diode 3 des (n+1)-ten Halbleiterchips verbunden.
  • Mit jeder der Anoden der eine Temperatur detektierenden Dioden 3 des ersten bis N-ten Halbleiterchips ist ein Steueranschluss verbunden, mit den Kathoden der eine Temperatur detektierenden Dioden 3 des ersten bis N-ten Halbleiterchips ist ein gemeinsamer Steueranschluss verbunden, und insgesamt sind (N+1) eine Temperatur detektierende Steueranschlüsse angeordnet. Wenn mit jeder von der Anode und der Kathode von jeder der eine Temperatur detektierenden Dioden 3 des ersten bis N-ten Halbleiterchips ein Steueranschluss verbunden ist, sind insgesamt 2N eine Temperatur detektierende Steueranschlüsse notwendig. Daher kann die vorliegende dritte Ausführungsform die Anzahl der eine Temperatur detektierenden Steueranschlüsse reduzieren.
  • Vierte Ausführungsform
  • 12 ist ein Schaltbild, das eine Konfiguration eines Halbleitermoduls 61 gemäß einer vierten Ausführungsform der vorliegenden Erfindung im Vergleich mit 9 zeigt. Bezugnehmend auf 12 unterscheidet sich das Halbleitermodul 61 von dem Halbleitermodul 51 in 9 dahingehend, dass die Steueranschlüsse T2a und T4a entfernt sind. Die Anoden der eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 und C2 sind beide mit dem Steueranschluss T1a verbunden. Die eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 und C2 sind zwischen den Steueranschlüssen T1a und T1k parallel geschaltet. Die Anoden der eine Temperatur detektierenden Dioden 3 der Halbleiterchips C3 und C4 sind beide mit dem Steueranschluss T3a verbunden. Die eine Temperatur detektierenden Dioden 3 der Halbleiterchips C3 und C4 sind zwischen den Steueranschlüssen T3a und T3k parallel geschaltet.
  • 13 ist ein Blockschaltbild, das eine Konfiguration eines Bereichs in Bezug auf die Detektion der Temperatur der Transistoren 2 in der Steuerschaltung 12, die das Halbleitermodul 61 steuert, im Vergleich mit 10 zeigt. In 13 weist die Steuerschaltung 12 Konstantstromquellen 62 und 63 sowie einen Temperaturdetektor 64 auf. Die Steueranschlüsse T1a, T3a, T1k und T3k sind sämtlich mit dem Temperaturdetektor 64 verbunden.
  • Die Konstantstromquelle 62 ist zwischen die Leitung der Leistungsversorgungsspannung VCC und den Steueranschluss T1a geschaltet. Die Konstantstromquelle 53 ist zwischen die Leitung der Leistungsversorgungsspannung VCC und den Steueranschluss T3a geschaltet. Die Steueranschlüsse T1k und T3k sind beide mit der Leitung der Massespannung VSS verbunden. Wenngleich die Steueranschlüsse T1k und T3k hier mit den Leitungen der gleichen Spannung verbunden sind, können sie mit Leitungen unterschiedlicher Spannungen verbunden sein.
  • Ein Strom von der Konstantstromquelle 62 wird in die eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 und C2 hinein derart aufgeteilt, dass die Durchlassspannungen VF1 und VF2 der eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 und C2 den gleichen Wert aufweisen. Werte der elektrischen Widerstände R1 und R2 in der Durchlassrichtung der Dioden 3 der Halbleiterchips C1 und C2 ändern sich jeweils entsprechend den Temperaturen T1 und T2 der Transistoren 2 der Halbleiterchips C1 und C2. Das Verhältnis 11/12 zwischen den Strömen 11 und 12, die durch die eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 und C2 hindurch fließen, ist gleich dem inversen Verhältnis R2/R1 zwischen den Werten der elektrischen Widerstände R1 und R2 der Transistoren 2 der Halbleiterchips C1 und C2.
  • Der Temperaturdetektor 64 schätzt die mittlere Temperatur T12 der Transistoren 2 der Halbleiterchips C1 und C2 basierend auf dem Stromwert, der mittels Teilen des Stromwerts der Konstantstromquelle 62 durch die Anzahl (in diesem Fall zwei) von parallelen, eine Temperatur detektierenden Dioden 3 erhalten wird, und der Ausgangsspannung VF1 = VF2 ab und gibt ein Signal φT12 ab, das die abgeschätzte mittlere Temperatur T12 anzeigt.
  • In einer ähnlichen Weise schätzt der Temperaturdetektor 64 die mittlere Temperatur T34 der Transistoren 2 der Halbleiterchips C3 und C4 basierend auf dem Stromwert, der mittels Teilen des Stromwerts der Konstantstromquelle 63 durch die Anzahl (in diesem Fall zwei) von parallelen, eine Temperatur detektierenden Dioden 3 erhalten wird, und der Ausgangsspannung VF3 = VF4 ab und gibt ein Signal φT34 ab, das die abgeschätzte mittlere Temperatur T34 anzeigt. Die Steuerschaltung 12 stellt zum Beispiel die Ein-Zeit (das heißt, den Strom) und die Ein- und Aus-Frequenzen der Transistoren 2 der Halbleiterchips C1 bis C4 derart ein, dass die mittleren Temperaturen T12 und T34, die durch die Signale φT12 und φT34 angezeigt werden, nicht über eine vorgegebene obere Grenztemperatur hinausgehen.
  • 14 ist eine Abbildung, die ein Layout des Halbleitermoduls 61 im Vergleich mit 11 zeigt. Bezugnehmend auf 14 unterscheidet sich das Halbleitermodul 61 von dem Halbleitermodul 51 dahingehend, dass die Steueranschlüsse T2a und T4a entfernt sind und Verdrahtungsbereiche 26A und 26B hinzugefügt sind.
  • An der vorderen Oberfläche der Leiterschicht 22A ist ein streifenartiger Verdrahtungsbereich 26A in einem Bereich zwischen den Halbleiterchips C2, C1 und dem Verdrahtungsbereich 25A ausgebildet. Der Abstand von den Steueranschlüssen T2se, T2e, T2g, T1se, T1k, T1a, T1e und T1g zu den Halbleiterchips C2 und C1 ist größer als der Abstand von dem Verdrahtungsbereich 26A zu den Halbleiterchips C2 und C1. Der Verdrahtungsbereich 26A erstreckt sich in der x-Richtung und ist gegenüber der Leiterschicht 22A isoliert.
  • Der eine Endbereich des Verdrahtungsbereichs 26 A ist durch einen Metalldraht W mit dem Steuer-Pad P2a verbunden. Der andere Endbereich des Verdrahtungsbereichs 26A ist durch einen Metalldraht W mit dem Steuer-Pad P1k verbunden und ist durch einen Metalldraht W mit dem Steueranschluss T1a verbunden. Somit sind die Kathode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C1 und die Anode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C2 mit dem Steueranschluss T1a verbunden. Die eine Temperatur detektierenden Dioden 3 der Halbleiterchips C1 und C2 sind zwischen den Steueranschlüssen T1a und T1k parallel geschaltet.
  • An der vorderen Oberfläche der Leiterschicht 22B ist ein streifenartiger Verdrahtungsbereich 26B in einem Bereich zwischen den Halbleiterchips C3, C4 und dem Verdrahtungsbereich 25B ausgebildet. Der Abstand von den Steueranschlüssen T3g, T3e, T3a, T3k, T3se, T4g, T4e und T4se zu den Halbleiterchips C3 und C4 ist größer als der Abstand von dem Verdrahtungsbereich 26B zu den Halbleiterchips C3 und C4. Der Verdrahtungsbereich 26B erstreckt sich in der x-Richtung und ist gegenüber der Leiterschicht 22B isoliert.
  • Der eine Endbereich des Verdrahtungsbereichs 26B ist durch einen Metalldraht W mit dem Steuer-Pad P3a verbunden und ist durch einen Metalldraht W mit dem Steueranschluss T3a verbunden. Der andere Endbereich des Verdrahtungsbereichs 26B ist durch einen Metalldraht W mit dem Steuer-Pad P4a verbunden. Somit sind die Anode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C3 und die Anode der eine Temperatur detektierenden Diode 3 des Halbleiterchips C4 mit dem Steueranschluss T3a verbunden. Die eine Temperatur detektierenden Dioden 3 der Halbleiterchips C3 und C4 sind zwischen den Steueranschlüssen T3a und T3k parallel geschaltet.
  • Bei dieser vierten Ausführungsform kann die Anzahl von Steueranschlüssen im Vergleich mit der dritten Ausführungsform reduziert sein, da die Steueranschlüsse T2a und T4a entfernt sind, so dass eine Verringerung der Abmessung der Einheit erzielt wird.
  • Die Anzahl von Steueranschlüssen ist die gleiche wie bei der zweiten Ausführungsform. Die Spannung VF1 = VF2 (oder VF3 = VF4), die an dem Temperaturdetektor 64 anliegt, ist gleich 1/2 der Spannung VF1 + VF2 (oder VF3 + VF4), die bei der zweiten Ausführungsform an dem Temperaturdetektor 42 anliegt. Im Gegensatz dazu ist der Stromwert der Konstantstromquellen 62 und 63 gleich dem Doppelten des Stromwerts der Konstantstromquellen 13 und 14 bei der zweiten Ausführungsform.
  • Bei der vorliegenden vierten Ausführungsform sind zwei Sätze eines schaltenden Halbleiterchips C1, C2 (oder C3, C4) und eines gleichrichtenden Halbleiterchips C11, C12 (oder C13, C14) parallel geschaltet. Es können jedoch N Sätze eines schaltenden Halbleiterchips und eines gleichrichtenden Halbleiterchips parallel geschaltet sein. Bei N handelt es sich um eine ganze Zahl gleich oder größer als zwei. Bei der vorliegenden vierten Ausführungsform ist N = 2.
  • Wenn der erste bis zum N-ten schaltenden Halbleiterchip parallel geschaltet sind, sind die Anoden der N eine Temperatur detektierenden Dioden 3 miteinander verbunden, und die Kathoden der N eine Temperatur detektierenden Dioden 3 sind miteinander verbunden. Unter der Voraussetzung, dass n eine ganze Zahl gleich oder größer als eins und gleich oder kleiner als (N-1) ist, ist die Anode der eine Temperatur detektierenden Diode 3 des n-ten Halbleiterchips mit der Anode der eine Temperatur detektierenden Diode 3 des (n+1)-ten Halbleiterchips verbunden. Die Kathode der eine Temperatur detektierenden Diode 3 des n-ten Halbleiterchips ist mit der Kathode der eine Temperatur detektierenden Diode 3 des (n+1)-ten Halbleiterchips verbunden.
  • Mit den Anoden der eine Temperatur detektierenden Dioden 3 des ersten bis N-ten Halbleiterchips ist ein gemeinsamer Steueranschluss verbunden, mit den Kathoden DPMA, Nr. 11 2017 001 729 -35 - M/FPO-196-PC/DE der eine Temperatur detektierenden Dioden 3 des ersten bis N-ten Halbleiterchips ist ein gemeinsamer Steueranschluss verbunden, und insgesamt sind zwei eine Temperatur detektierende Steueranschlüsse angeordnet. Wenn mit jeder von der Anode und der Kathode der eine Temperatur detektierenden Diode 3 von jedem von dem ersten bis N-ten Halbleiterchip ein Steueranschluss verbunden ist, sind insgesamt 2N eine Temperatur detektierende Steueranschlüsse notwendig. Daher kann die vorliegende vierte Ausführungsform die Anzahl von eine Temperatur detektierenden Steueranschlüssen reduzieren.
  • Selbstverständlich können die erste bis vierte Ausführungsform und Modifikationen derselben gegebenenfalls kombiniert werden.
  • Bezugszeichenliste
    • 1, 41, 51, 61
    Halbleitermodul
    Tp, Tn
    Gleichstromanschluss
    Tac
    Wechselstromanschluss
    T1g bis T4g, T1 se bis T4se, T1e bis T4e, T1a bis T4a, T1ak, T2ak, T1k bis T4k
    Steueranschluss
    C1 bis C4, C11 bis C14
    Halbleiterchip
    2
    Transistor
    3
    Diode
    4
    Freilaufdiode
    10
    Gleichstromversorgung
    11
    Last
    12
    Steuerschaltung
    13, 14, 52 bis 55, 62, 63
    Konstantstromquelle
    15, 42, 56, 64
    Temperaturdetektor
    21A, 21B
    Substrat
    20A, 20B, 22A, 22B
    Leiterschicht
    P1se bis P4se, P1k bis P4k, P1a bis P4a, P1g bis P4g
    Steuer-Pad
    EL1 bis EL4
    Emitter-Elektrode
    EL11 bis EL14
    Anoden-Elektrode
    23A, 23B, 25A, 25B, 26A, 26B
    Verdrahtungsbereich
    W
    Metalldraht
    24A, 24B
    Leiterrahmen
    31 bis 34
    Bonding-Element
    35, 36
    Isolatorschicht
    37
    Gehäuse
    38
    isolierendes Element
    39
    Steuersubstrat

Claims (11)

  1. Halbleitermodul (1, 41, 51), das Folgendes aufweist: - einen ersten bis N-ten Halbleiterchip (C1, C2), die auf einer Leiterschicht (22A) angeordnet sind; und - einen ersten und einen zweiten externen Anschluss (T1a, T2k, T2a), wobei N eine ganze Zahl gleich oder größer als zwei ist, wobei jeder von dem ersten bis N-ten Halbleiterchip (C1, C2) Folgendes aufweist: - ein schaltendes Element (2), - einen ersten internen Anschluss und einen zweiten internen Anschluss (P1a, P2a, P1k, P2k) und - ein eine Temperatur detektierendes Element (3), das zwischen den ersten internen Anschluss und den zweiten internen Anschluss (P1a, P2a, P1k, P2k) geschaltet ist und einen Widerstandswert aufweist, der sich gemäß der Temperatur des schaltenden Elements (2) ändert, wobei der erste interne Anschluss (P1a) des ersten Halbleiterchips (C1) mit dem ersten externen Anschluss (T1a) verbunden ist, wobei der zweite interne Anschluss (P2k, P2a) des N-ten Halbleiterchips (C2) mit dem zweiten externen Anschluss (T2k, T2a) verbunden ist, wobei n eine ganze Zahl gleich oder größer als eins und gleich oder kleiner als (N-1) ist, und einer von dem ersten und dem zweiten internen Anschluss (P1a, P1k) eines n-ten Halbleiterchips (C1) und einer von dem ersten und dem zweiten internen Anschluss (P2a, P2k) eines (n+1)-ten Halbleiterchips (C2) miteinander verbunden sind, und wobei das Halbleitermodul (1, 41, 51) ferner einen streifenartigen Verdrahtungsbereich (23A, 25A) aufweist, der an den n-ten und (n+1)-ten Halbleiterchip (C1, C2) und räumlich zwischen den ersten und zweiten internen Anschlüssen (P1a, P2a, P1k, P2k) des n-ten und (n+1)-ten Halbleiterchips (C1, C2) und den ersten und zweiten externen Anschlüssen (T1a, T2k, T2a) in einer Richtung parallel zu einer ersten Oberfläche angeordnet und von der Leiterschicht (22A) isoliert ist, und wobei einer des ersten und zweiten internen Anschlusses (P1a, P1k) des n-ten Halbleiterchips (C1) und einer des ersten und zweiten internen Anschlusses (P2a, P2k) des (n+1)-ten Halbleiterchips (C2) beide elektrisch mit dem streifenartigen Verdrahtungsbereich (23A, 25A) verbunden sind.
  2. Halbleitermodul (1, 41, 51) nach Anspruch 1, wobei der erste interne Anschluss (P1a) des ersten Halbleiterchips (C1) mit dem einen Endbereich des ersten externen Anschlusses (T1a) verbunden ist und der zweite interne Anschluss (P2k, P2a) des N-ten Halbleiterchips (C2) mit dem einen Endbereich des zweiten externen Anschlusses (T2k, T2a) verbunden ist, ein Bereich, durch den ein Strom hindurchfließt, zwischen dem ersten internen Anschluss (P1a) des ersten Halbleiterchips (C1) und dem einen Endbereich des ersten externen Anschlusses (T1a) und ein Bereich, durch den ein Strom hindurchfließt, zwischen dem zweiten internen Anschluss (P2k, P2a) des N-ten Halbleiterchips (C2) und dem einen Endbereich des zweiten externen Anschlusses (T2k, T2a) durch ein isolierendes Element (38) abgedichtet sind und die anderen Endbereiche des ersten und des zweiten externen Anschlusses (T1a, T2k, T2a) zu dem Außenbereich des isolierenden Elements (38) hin freiliegen.
  3. Halbleitermodul (1, 41, 51) nach Anspruch 1 oder 2, wobei der streifenartige Verdrahtungsbereich (23A, 25A) und der erste und zweite externe Anschluss (T1a, T2k, T2a) auf der Leiterschicht (22A, 22B) angeordnet sind.
  4. Halbleitermodul (1, 41, 51) nach Anspruch 3, wobei ein Abstand von dem ersten und dem zweiten externen Anschluss (T1a, T2k, T2a) zu dem n-ten und dem (n+1)-ten Halbleiterchip (C1, C2) größer als ein Abstand von dem Verdrahtungsbereich (23A, 25A) zu dem n-ten und dem (n+1)-ten Halbleiterchip (C1, C2) ist.
  5. Halbleitermodul (1, 41, 51) nach einem der Ansprüche 1 bis 4, wobei der erste interne Anschluss) und der zweite interne Anschluss (P1a, P2a, P1k, P2k) in jedem von dem ersten bis N-ten Halbleiterchip (C1, C2) benachbart zueinander angeordnet sind.
  6. Halbleitermodul (1, 41, 51) nach einem der Ansprüche 1 bis 5, wobei das eine Temperatur detektierende Element (3) eine Diode ist, der erste interne Anschluss (P1a, P2a) mit einer Anode der Diode verbunden ist und der zweite interne Anschluss (P1k, P2k) mit einer Kathode der Diode verbunden ist.
  7. Halbleitermodul (1, 41, 51) nach einem der Ansprüche 1 bis 6, wobei N schaltende Elemente (2), die in dem ersten bis N-ten Halbleiterchip (C1, C2) enthalten sind, parallel zueinander geschaltet sind.
  8. Halbleitermodul (1, 41) nach einem der Ansprüche 1 bis 7, wobei der zweite interne Anschluss (P1k) des n-ten Halbleiterchips (C1) und der erste interne Anschluss (P2a) des (n+1)-ten Halbleiterchips (C2) miteinander verbunden sind.
  9. Halbleitermodul (1) nach Anspruch 8, das des Weiteren einen dritten externen Anschluss (T1ak) aufweist, der von dem n-ten und dem (n+1)-ten Halbleiterchip (C1, C2) gemeinsam genutzt wird und der mit dem zweiten internen Anschluss (P1k) des n-ten Halbleiterchips (C1) und dem ersten internen Anschluss (P2a) des (n+1)-ten Halbleiterchips (C2) verbunden ist.
  10. Halbleitermodul (51) nach einem der Ansprüche 1 bis 7, das des Weiteren (N-1) externe Anschlüsse (T1k) aufweist, die dem zweiten bis N-ten Halbleiterchip (C2) entsprechen, wobei jeder der (N-1) externen Anschlüsse (T1k) mit dem ersten internen Anschluss des entsprechenden Halbleiterchips verbunden ist, wobei der zweite interne Anschluss (P1k, P1a) des n-ten Halbleiterchips (C1) und der zweite interne Anschluss (P2k, P2a) des (n+1)-ten Halbleiterchips (C2) miteinander verbunden sind.
  11. Halbleitermodul (61), das Folgendes aufweist: - einen ersten bis N-ten Halbleiterchip (C1, C2), die auf einer Leiterschicht (22A) angeordnet sind; und - einen ersten und einen zweiten externen Anschluss (T1a, T1k), wobei N eine ganze Zahl gleich oder größer als zwei ist, wobei jeder von dem ersten bis N-ten Halbleiterchip (C1, C2) Folgendes aufweist: - ein schaltendes Element (2), - einen ersten internen Anschluss (P1a, P2a) und einen zweiten internen Anschluss (P1k, P2k) und - ein eine Temperatur detektierendes Element (3), das zwischen den ersten internen Anschluss (P1a, P2a) und den zweiten internen Anschluss (P1k, P2k) geschaltet ist und einen Widerstandswert aufweist, der sich gemäß der Temperatur des schaltenden Elements (2) ändert, wobei der erste interne Anschluss (P1a) des ersten Halbleiterchips (C1) mit dem ersten externen Anschluss (T1a) verbunden ist, wobei der zweite interne Anschluss (P2k) des N-ten Halbleiterchips (C2) mit dem zweiten externen Anschluss (T1k) verbunden ist, wobei n eine ganze Zahl gleich oder größer als eins und gleich oder kleiner als (N-1) ist, und einer von dem ersten und dem zweiten internen Anschluss (P1a, P1k) eines n-ten Halbleiterchips (C1) und einer von dem ersten und dem zweiten internen Anschluss (P2a, P2k) eines (n+1)-ten Halbleiterchips (C2) miteinander verbunden sind, und wobei das Halbleitermodul (61) ferner einen streifenartigen Verdrahtungsbereich (25A, 26A) aufweist, der an den n-ten und (n+1)-ten Halbleiterchip (C1, C2) und räumlich zwischen den ersten (P1a, P2a) und zweiten internen Anschlüssen (P1k, P2k) des n-ten und (n+1)-ten Halbleiterchips (C1, C2) und den ersten und zweiten externen Anschlüssen (T1a, T1k) in einer Richtung parallel zu einer ersten Oberfläche angeordnet und von der Leiterschicht (22A) isoliert ist, und wobei der erste (P1a) interne Anschluss des n-ten Halbleiterchips (C1) und der erste (P2a) interne Anschlussdes (n+1)-ten Halbleiterchips (C2) beide elektrisch mit dem streifenartigen Verdrahtungsbereich (26A) verbunden sind und der zweite interne Anschluss (P1k) des n-ten Halbleiterchips (C1) und der zweite interne Anschluss (P2k) des (n+1)-ten Halbleiterchips (C2) beide elektrisch mit dem streifenartigen Verdrahtungsbereich (25A) verbunden sind, wobei die ersten internen Anschlüsse (P1a,P2a) des ersten bis N-ten Halbleiterchips (C1, C2) sämtlich mit dem ersten externen Anschluss (T1a) verbunden sind und die zweiten internen Anschlüsse (P1k, P2k) des ersten bis N-ten Halbleiterchips (C1, C2) sämtlich mit dem zweiten externen Anschluss (T1k) verbunden sind.
DE112017001729.7T 2016-04-01 2017-03-13 Halbleitermodule Active DE112017001729B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-074350 2016-04-01
JP2016074350 2016-04-01
PCT/JP2017/009969 WO2017169693A1 (ja) 2016-04-01 2017-03-13 半導体モジュール

Publications (2)

Publication Number Publication Date
DE112017001729T5 DE112017001729T5 (de) 2018-12-20
DE112017001729B4 true DE112017001729B4 (de) 2022-11-03

Family

ID=59964259

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017001729.7T Active DE112017001729B4 (de) 2016-04-01 2017-03-13 Halbleitermodule

Country Status (5)

Country Link
US (1) US10580754B2 (de)
JP (1) JP6611913B2 (de)
CN (1) CN109168321B (de)
DE (1) DE112017001729B4 (de)
WO (1) WO2017169693A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7037390B2 (ja) * 2018-02-27 2022-03-16 新電元工業株式会社 パワーモジュール
JP6754387B2 (ja) * 2018-03-15 2020-09-09 本田技研工業株式会社 電力変換装置
JP7070070B2 (ja) * 2018-05-15 2022-05-18 株式会社デンソー 半導体装置
JP6921794B2 (ja) * 2018-09-14 2021-08-18 株式会社東芝 半導体装置
JP7088048B2 (ja) * 2019-01-30 2022-06-21 株式会社デンソー 半導体装置
JP7056622B2 (ja) * 2019-04-05 2022-04-19 株式会社デンソー 半導体装置
JP7328008B2 (ja) * 2019-05-29 2023-08-16 ローム株式会社 半導体装置
JP2021057534A (ja) * 2019-10-01 2021-04-08 株式会社デンソー 半導体装置
JP6906583B2 (ja) * 2019-10-29 2021-07-21 三菱電機株式会社 半導体パワーモジュール
US20230178461A1 (en) 2020-04-17 2023-06-08 Rohm Co., Ltd. Semiconductor device
JP2022038003A (ja) * 2020-08-26 2022-03-10 三菱電機株式会社 半導体装置
JPWO2022176675A1 (de) * 2021-02-16 2022-08-25

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166987A (ja) 2003-12-03 2005-06-23 Mitsubishi Electric Corp 半導体装置
JP2013250175A (ja) 2012-06-01 2013-12-12 Denso Corp 温度検出装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01231638A (ja) 1988-03-11 1989-09-14 Fuji Electric Co Ltd 電動機の巻線温度検出装置
JP4040838B2 (ja) * 2000-12-18 2008-01-30 三菱電機株式会社 電力用半導体装置
DE10135805A1 (de) * 2001-07-23 2003-02-13 Infineon Technologies Ag Vorrichtung und Verfahren zur Erfassung einer Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
JP3701228B2 (ja) * 2001-11-01 2005-09-28 三菱電機株式会社 半導体装置
DE102008045410B4 (de) * 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
JP5921055B2 (ja) * 2010-03-08 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置
US8637981B2 (en) * 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
US8405206B1 (en) * 2011-09-30 2013-03-26 Infineon Technologies Ag Low-inductive semiconductor module
JP2014033060A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 電力用半導体装置モジュール
JP5990437B2 (ja) * 2012-09-10 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
EP4372804A2 (de) 2012-09-20 2024-05-22 Rohm Co., Ltd. Leistungshalbleiter-modul
DE102014115464B4 (de) * 2014-10-23 2019-10-24 Infineon Technologies Austria Ag Leistungs-halbleitervorrichtung mit temperaturschutz

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166987A (ja) 2003-12-03 2005-06-23 Mitsubishi Electric Corp 半導体装置
JP2013250175A (ja) 2012-06-01 2013-12-12 Denso Corp 温度検出装置

Also Published As

Publication number Publication date
CN109168321B (zh) 2022-03-01
US20190051640A1 (en) 2019-02-14
WO2017169693A1 (ja) 2017-10-05
US10580754B2 (en) 2020-03-03
CN109168321A (zh) 2019-01-08
JP6611913B2 (ja) 2019-11-27
DE112017001729T5 (de) 2018-12-20
JPWO2017169693A1 (ja) 2018-12-20

Similar Documents

Publication Publication Date Title
DE112017001729B4 (de) Halbleitermodule
DE69233450T2 (de) Halbleitermodul
DE102014101261B4 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102015110653A1 (de) Doppelseitiges Kühl-Chipgehäuse und Verfahren zum Herstellen desselben
DE102011007624B4 (de) Halbleitervorrichtung
DE102009043441B4 (de) Halbleitermodul
DE102006060768A1 (de) Gehäusegruppe für Geräte hoher Leistungsdichte
DE212020000492U1 (de) Halbleiterbauteil
DE102018131999B4 (de) Leistungsmodul und leistungwandler
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE112013007376T5 (de) Halbleitervorrichtung
DE102015121524A1 (de) Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation
DE4028524A1 (de) Halbleiterbauelement mit isoliertem gate
DE212018000073U1 (de) Halbleiterbauelement
DE102019103032B4 (de) Schaltnetzteilvorrichtung
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE102019201284A1 (de) Halbleitervorrichtung, Halbleiterbaugruppe, Halbleitermodul und Halbleiterschaltungsvorrichtung
DE102021115824A1 (de) Leistungshalbleitermodul
DE112019003336T5 (de) Halbleitervorrichtung
DE102020112338A1 (de) Halbleitervorrichtung
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102019201726A1 (de) Inverter vom I-Typ mit drei Niveaus und Halbleitermodul
DE102018126311B4 (de) Leistungshalbleitermodul
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0025070000

Ipc: H01L0025180000

R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R085 Willingness to licence withdrawn
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence