DE112014001924B4 - Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung - Google Patents

Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE112014001924B4
DE112014001924B4 DE112014001924.0T DE112014001924T DE112014001924B4 DE 112014001924 B4 DE112014001924 B4 DE 112014001924B4 DE 112014001924 T DE112014001924 T DE 112014001924T DE 112014001924 B4 DE112014001924 B4 DE 112014001924B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor chip
optoelectronic semiconductor
sublayers
indium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112014001924.0T
Other languages
English (en)
Other versions
DE112014001924A5 (de
Inventor
Andreas Löffler
Tobias Meyer
Adam Bauer
Christian Leirer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of DE112014001924A5 publication Critical patent/DE112014001924A5/de
Application granted granted Critical
Publication of DE112014001924B4 publication Critical patent/DE112014001924B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

Verfahren (10) zum Herstellen eines optoelektronischen Halbleiterchips (20) mit den folgenden Schritten:- Bereitstellen eines Substrats (210);- Aufwachsen einer ersten Schicht (230), umfassend ein Aufwachsen mehrerer erster Teilschichten (240) und mehrerer zweiter Teilschichten (250), die jeweils abwechselnd aufgewachsen werden, wobei- aufeinanderfolgende erste Teilschichten (240) in Richtung der zweiten Schicht (260) abnehmende Dotiergrade aufweisen;- Durchführen eines Ätzprozesses, um V-Defekte (290) anzulegen;- Aufwachsen einer zweiten Schicht (260);- Aufwachsen einer Quantenfilmstruktur (270).

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines optoelektronischen Halbleiterchips gemäß Patentanspruch 1 sowie einen optoelektronischen Halbleiterchip gemäß Patentanspruch 6.
  • Es ist bekannt, dass Nitridhalbleiterchips, beispielsweise optoelektronische Nitridhalbleiterchips, bereits durch sehr kleine elektrostatische Entladungen (ESD) dauerhaft geschädigt oder zerstört werden können. Wird bei der Herstellung solcher Halbleiterchips ein Saphir-aufweisendes Substrat verwendet, so entsteht beim epitaktischen Aufwachsen einer Nitridhalbleiter-Schichtenfolge ein Kristall mit einer hohen Versetzungsdichte. Diese Versetzungen wirken als Leckstrompfade, über die im Falle einer ESD-Belastung Leckströme fließen, was zu einer Beschädigung oder Zerstörung des Nitridhalbleiterchips führen kann.
  • Zur Vermeidung von Beschädigungen durch elektrostatische Entladungen sind schützende Maßnahmen erforderlich. Aus der DE 10 2009 060 750 A1 ist bekannt, einen optoelektronischen Halbleiterchip mit in einer Halbleiterschichtenfolge integrierten Mikrodioden zu versehen, die einen Schutz vor einer Beschädigung durch elektrostatische Entladungen bewirken. Die Mikrodioden werden durch in einer aktiven Schicht der Halbleiterschichtenfolge angeordnete V-Defekte gebildet. Die V-Defekte werden durch Wahl geeigneter Wachstumsparameter während des epitaktischen Wachstums der Halbleiterschichtenfolge erzeugt. Dies führt allerdings auch zu einer Reduzierung der Kristallqualität in außerhalb der V-Defekte angeordneten Bereichen der aktiven Schicht, was im Falle eines Leuchtdioden-Halbleiterchips eine reduzierte Lichtleistung zur Folge haben kann.
  • Aus der DE 11 2006 001 084 T5 ist ein lichtemittierendes Bauteil mit einer aktiven Schicht bekannt, die sich in Grübchen erstreckt.
  • Aus der DE 10 2011 012 925 A1 ist ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips bekannt, bei dem sich eine aktive Schicht in V-Defekte erstreckt.
  • Aus der US 5 801 071 A ist eine Halbleiterlaserdiode bekannt, bei der sich eine aktive Schicht in einen Graben erstreckt.
  • Aus der US 2002 / 0 084 452 A1 ist ein Verfahren zur Ausbildung von V-Defekten mittels Ätzen bekannt.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Halbleiterchips anzugeben. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, einen optoelektronischen Halbleiterchip bereitzustellen.
  • Insbesondere können bei dem hier beschriebenen Verfahren V-Defekte erzeugt werden, ohne die Wachstumsbedingungen für die Erzeugung verändern zu müssen. Speziell gewählte Wachstumsbedingungen dienen lediglich dem Erhalt der V-Defekte. Da es nicht nötig ist, die Wachstumsbedingungen an die Erzeugung der V-Defekte anzupassen, ist das Wachstum epitaktischer Schichten mit einer hohen kristallinen Qualität, die V-Defekte enthalten, möglich. Dies ermöglicht die Herstellung ESD-stabiler Halbleiterchips ohne gleichzeitigen Verlust der Helligkeit bzw. eine Reduktion der Lichtleistung durch Kristallfehler.
  • Ein Verfahren zum Herstellen eines optoelektronischen Halbleiterchips umfasst Schritte zum Bereitstellen eines Substrats, zum Aufwachsen einer ersten Schicht, zum Durchführen eines Ätzprozesses, um V-Defekte anzulegen, zum Aufwachsen einer zweiten Schicht, und zum Aufwachsen einer Quantenfilmstruktur. Die erste und die zweite Schicht können Schichten eines Nitrid-Verbindungshalbleitermaterials, wie beispielsweise InGaN, umfassen. Vorteilhafterweise ermöglicht dieses Verfahren die Herstellung eines optoelektronischen Halbleiterchips, in dessen Quantenfilmstruktur V-Defekte eingebettet sind. Diese V-Defekte können als der Quantenfilmstruktur parallel geschaltete ESD-Schutzdioden wirken. Vorteilhafterweise werden durch das Anlegen der V-Defekte mittels des Ätzprozesses nur geringe Morphologiestörungen in den Kristall des optoelektronischen Halbleiterchips eingebracht, wodurch eine starke Reduzierung einer Lichtleistung des optoelektronischen Halbleiterchips vermieden werden kann. Der Ätzprozess ermöglicht es vorteilhafterweise außerdem, V-Defekte mit definierter Größe und homogener Größenverteilung anzulegen.
  • In einer nicht beanspruchten Ausführungsform des Verfahrens umfasst das Aufwachsen der ersten Schicht ein Aufwachsen mindestens einer ersten Teilschicht und einer zweiten Teilschicht. Dabei weist die erste Teilschicht einen anderen Aluminium-Anteil und/oder einen anderen Indium-Anteil auf, als die zweite Teilschicht. Vorteilhafterweise ermöglicht die erste Schicht eine Anlage von V-Defekten, die sich während des weiteren Wachstums durch die zweite Schicht und die Quantenfilmstruktur fortsetzen. Die Unterteilung der ersten Schicht in eine erste Teilschicht und eine zweite Teilschicht ermöglicht eine präzise Kontrolle über einen Indium-Anteil und/oder einen Aluminium-Anteil und/oder eine Dotierung und/oder weitere Eigenschaften der ersten Schicht.
  • Das Aufwachsen der Schichten kann in einer Epitaxie-Anlage mittels beispielsweise MOVPE bei einer vorgegebenen Reaktortemperatur unter Zugabe von Präkursor-Gasen wie beispielsweise Trimethylgallium, Triethylgallium, Ammoniak und/oder Wasserstoff erfolgen.
  • Das Aufwachsen der zweiten Schicht kann hierbei mittels kaltem Wachstum erfolgen. Die Reaktortemperatur während des Aufwachsens der zweiten Schicht kann wenigstens 50 K, bevorzugt wenigstens 100 K und besonders bevorzugt wenigstens 200 K, niedriger liegen als die Reaktortemperatur während des Aufwachsens der ersten Schicht. Beispielsweise beträgt die Reaktortemperatur während des Aufwachsens der zweiten Schicht wenigstens 700°C bis höchstens 900°C. Für das Aufwachsen der ersten Schicht kann die Reaktortemperatur im Bereich zwischen wenigstens 700°C und höchstens 1100°C, bevorzugt in einem Bereich von wenigstens 900°C bis höchstens 1100°C, gewählt werden. Die erste Schicht kann also mittels heißem Wachstum gewachsen werden. Bei dem Verfahren ist es somit möglich, die erste Schicht mit einem glättenden heißen Wachstum, welches bei einer Reaktortemperatur von wenigstens 900°C durchgeführt wird, aufzuwachsen. Bei einem heißen Wachstum kann sich insbesondere eine gute kristalline Qualität der aufgewachsenen Schichten ergeben. Die speziellen Wachstumsbedingungen der zweiten Schicht dienen lediglich dem Erhalt der V-Defekte, sind jedoch nicht zu deren Erzeugung nötig. Die Erzeugung der V-Defekte erfolgt mittels dem hier beschriebenen Ätzverfahren.
  • In einer Ausführungsform des Verfahrens wird die erste Teilschicht mit einem ersten Indium-Anteil und die zweite Teilschicht mit einem zweiten Indium-Anteil aufgewachsen. Dabei ist der erste Indium-Anteil mindestens so groß wie der zweite Indium-Anteil. Die Unterteilung der ersten Schicht in die erste Teilschicht und die zweite Teilschicht ermöglicht dadurch eine präzise Kontrolle über einen Indium-Anteil der ersten Schicht.
  • Bei dem beanspruchten Verfahren werden mehrere erste Teilschichten und zweite Teilschichten jeweils abwechselnd aufgewachsen. Aufeinanderfolgende erste Teilschichten weisen in Richtung der zweiten Schicht abnehmende Dotiergrade auf. Vorteilhafterweise ergibt sich durch eine Erhöhung der Zahl der Teilschichten der ersten Schicht eine im Mittel erhöhte Homogenität der ersten Schicht.
  • In einer Ausführungsform des Verfahrens wird während des Ätzprozesses eine Öffnung in mindestens einer ersten Teilschicht erzeugt. Vorteilhafterweise kann sich in der Öffnung der ersten Teilschicht Material der zweiten Schicht anlagern, wodurch sich ein in der ersten Schicht erzeugter V-Defekt in die zweite Schicht und die Quantenfilmstruktur fortsetzt. Bevorzugt kann die Öffnung die zumindest eine erste Teilschicht vollständig durchdringen.
  • In einer Ausführungsform des Verfahrens wird der Ätzprozess innerhalb einer Epitaxie-Anlage durchgeführt. Vorteilhafterweise ist zur Durchführung des Ätzprozesses dadurch keine Entnahme der Schichtenfolge des optoelektronischen Halbleiterchips aus der Epitaxie-Anlage erforderlich, wodurch das Verfahren schnell und kostengünstig durchführbar ist. Außerdem wird ein mit einer Entnahme aus der Epitaxie-Anlage einhergehendes Risiko einer Verschmutzung oder Beschädigung der Schichtenfolge des optoelektronischen Halbleiterchips vorteilhafterweise vermieden.
  • Das Ätzen innerhalb einer Epitaxie-Anlage kann beispielsweise mittels Rückätzen in der Reaktoranlage erfolgen. Hierzu kann die Gallium-Zufuhr, d.h. die Zufuhr von Trimethyl- und/oder Triethylgallium, in der Anlage stark reduziert oder vollständig unterdrückt werden. Ferner kann die Zufuhr von Wasserstoff erhöht werden und/oder die Zufuhr von Ammoniak verringert werden. Hierdurch kann eine Einbaurate der Schichten, d.h. die Rate des Schichten-Zuwachses, so stark verringert werden, dass eine Zerlegungsrate der Schichten, d.h. die Rate der Schichten-Auflösung während des Wachstums, durch beispielsweise Reaktionen mit Wasserstoff überwiegt und sich damit eine negative Wachstumsrate ergibt. Beispielsweise beträgt die Einbaurate während des normalen Schicht-Wachstums 2 nm bis 100 nm pro Minute, während die Zerlegungsrate während des normalen Schicht-Wachstums höchstens 1 nm pro Minute beträgt, wodurch sich bei einem normalen Schicht-Wachstum netto eine positive Wachstumsrate ergibt. Bei einer Rückätzung ist die Einbaurate geringer als die Zerlegungsrate, wodurch sich netto eine negative Wachstumsrate, also ein Ätzprozess, ergibt.
  • In einer Ausführungsform des Verfahrens wird während des Ätzprozesses ein Wachstum unterbrochen. Dabei wird der Epitaxie-Anlage während des Ätzprozesses Wasserstoff zugeführt. Vorteilhafterweise eignet sich Wasserstoff zur Anlage von V-Defekten in der zuvor aufgewachsenen ersten Schicht. Durch die Zufuhr von Wasserstoff kann es zum oben beschriebenen Rückätzen kommen.
  • In einer anderen Ausführungsform des Verfahrens wird der Ätzprozess außerhalb einer Epitaxie-Anlage durchgeführt. Vorteilhafterweise kann der Ätzprozess dadurch beispielsweise in einer spezialisierten Ätzanlage erfolgen, wodurch eine besonders genaue Kontrollierbarkeit der Ätzbedingungen ermöglicht wird. Bei dem Ätzprozess kann es sich um einen nasschemischen Ätzprozess, beispielsweise mit Phosphorsäure, oder einen trockenchemischen Ätzprozess, mit beispielsweise einem Plasma, handeln.
  • Ein optoelektronischer Halbleiterchip umfasst eine erste Schicht, eine zweite Schicht, die oberhalb der ersten Schicht angeordnet ist, und eine Quantenfilmstruktur, die oberhalb der zweiten Schicht angeordnet ist. Dabei umfasst die erste Schicht mehrere erste Teilschichten und mehrere zweite Teilschichten. Die ersten Teilschichten weisen einen anderen Aluminium-Anteil und/oder einen anderen Indium-Anteil auf als die zweiten Teilschichten. Außerdem weist der Halbleiterchip mindestens einen V-Defekt auf, der sich zumindest durch Teile der ersten Schicht, der zweiten Schicht und der Quantenfilmstruktur erstreckt. Ferner ist mindestens eine der ersten Teilschichten im Bereich des V-Defekts durchbrochen. Zumindest eine erste Teilschicht kann im Bereich des V-Defekts insbesondere vollständig durchbrochen sein.
  • Vorteilhafterweise wirkt der V-Defekt dieses optoelektronischen Halbleiterchips als der Quantenfilmstruktur parallel geschaltete Schutzdiode, die eine Beschädigung des optoelektronischen Halbleiterchips durch elektrostatische Entladungen verhindert. Dabei können die Schichten des optoelektronischen Halbleiterchips eine hohe Kristallqualität aufweisen, wodurch mit dem optoelektronischen Halbleiterchip eine hohe Lichtleistung erzielbar ist.
  • In einer Ausführungsform des optoelektronischen Halbleiterchips weist die erste Teilschicht einen ersten Indium-Anteil und die zweite Teilschicht einen zweiten Indium-Anteil auf. Dabei ist der erste Indium-Anteil mindestens so groß wie der zweite Indium-Anteil. Die Unterteilung der ersten Schicht in die erste Teilschicht und die zweite Teilschicht ermöglicht vorteilhafterweise eine präzise Kontrolle über einen Indium-Anteil der ersten Schicht.
  • In einer Ausführungsform des optoelektronischen Halbleiterchips beträgt der erste Indium-Anteil zwischen 0 % und 12 %, bevorzugt zwischen 1 % und 3 %. Insbesondere kann der erste Indium-Anteil etwa 2 % betragen. Versuche haben gezeigt, dass ein optoelektronischer Halbleiterchip mit einem ersten Indium-Anteil dieser Größe eine besonders günstige Kristallqualität aufweisen kann.
  • In einer Ausführungsform des optoelektronischen Halbleiterchips beträgt der zweite Indium-Anteil höchstens 6 % und bevorzugt 0 %. Versuche haben gezeigt, dass ein optoelektronischer Halbleiterchip mit einem zweiten Indium-Anteil dieser Größe eine besonders günstige Kristallqualität aufweisen kann.
  • In einer Ausführungsform des optoelektronischen Halbleiterchips folgen mehrere erste Teilschichten und zweite Teilschichten abwechselnd aufeinander. Versuche haben ergeben, dass eine Erhöhung der Zahl der Teilschichten der ersten Schicht eine besonders vorteilhafte Kristallqualität ermöglicht.
  • In einer Ausführungsform des optoelektronischen Halbleiterchips umfasst die erste Schicht zwischen 2 und 100 Teilschichten, bevorzugt etwa 20 erste Teilschichten. Versuche haben ergeben, dass eine erste Schicht mit dieser Anzahl an Teilschichten einen optoelektronischen Halbleiterchip mit einer besonders günstigen Kristallqualität ermöglicht.
  • In einer Ausführungsform des optoelektronischen Halbleiterchips weist die erste Schicht eine Dotierung mit einem mittleren Dotiergrad zwischen 0 und 1 × 10^19 pro Kubikzentimeter auf, bevorzugt eine Dotierung mit einem mittleren Dotiergrad zwischen 2 × 10^18 pro Kubikzentimeter und 6 × 10^18 pro Kubikzentimeter. Vorteilhafterweise haben sich diese Werte in Versuchen als günstig erwiesen.
  • In einer nicht beanspruchten Ausführungsform des optoelektronischen Halbleiterchips weisen die zweiten Teilschichten eine Dotierung auf, während die ersten Teilschichten keine oder nur eine geringe Dotierung aufweisen. Vorteilhafterweise weist die erste Schicht dann insgesamt eine Modulationsdotierung auf. Es ist auch ein umgekehrtes Dotierprofil möglich, bei dem die zweiten Teilschichten gering dotiert oder undotiert sind und die ersten Teilschichten einen höheren Dotiergrad aufweisen.
  • In einer Ausführungsform des optoelektronischen Halbleiterchips weisen mindestens zwei erste Teilschichten Dotierungen mit unterschiedlichen Dotiergraden auf. Vorteilhafterweise variiert der Dotiergrad der ersten Schicht bei diesem optoelektronischen Halbleiterchip in Wachstumsrichtung.
  • Bei dem optoelektronischen Halbleiterchip weisen aufeinanderfolgende erste Teilschichten in Richtung der zweiten Schicht abnehmende Dotiergrade auf. Vorteilhafterweise hat sich ein derartiges Dotierprofil in Versuchen als günstig erwiesen.
  • In einer Ausführungsform des optoelektronischen Halbleiterchips weist die zweite Schicht eine Dicke zwischen 1 nm und 120 nm auf, bevorzugt eine Dicke zwischen 10 nm und 30 nm, besonders bevorzugt eine Dicke zwischen 15 nm und 25 nm. Beispielsweise kann die Dicke der zweiten Schicht etwa 20 nm betragen. Versuche haben gezeigt, dass eine zweite Schicht mit derartiger Dicke sich dazu eignen kann, während eines Ätzprozesses in die erste Schicht eingebrachte Defekte auszugleichen, ohne dabei während des Ätzprozesses in der ersten Schicht angelegte V-Defekte zu schließen.
  • In einer Ausführungsform des optoelektronischen Halbleiterchips weist jede erste Teilschicht eine Dicke zwischen 0,5 nm und 10 nm auf. Dabei weist jede zweite Teilschicht eine Dicke zwischen 0,5 nm und 30 nm auf. Beispielsweise kann jede erste Teilschicht eine Dicke von etwa 2 nm aufweisen, während jede zweite Teilschicht eine Dicke von etwa 4 nm aufweist. Vorteilhafterweise haben sich derartige Schichtdicken in Versuchen als günstig erwiesen.
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen
    • 1 ein zeitabhängiges Wachstumsdiagramm eines Verfahrens zum Herstellen eines optoelektronischen Halbleiterchips; und
    • 2 eine schematische Darstellung einer Schichtstruktur eines optoelektronischen Halbleiterchips.
  • 1 zeigt in schematischer Darstellung ein Wachstumsdiagramm 100 zur Erläuterung eines Verfahrens 10 zur Herstellung eines optoelektronischen Halbleiterchips 20. 2 zeigt in stark schematisierter Darstellung eine Schichtstruktur 200 des optoelektronischen Halbleiterchips 20, die mit dem in 1 gezeigten Herstellungsverfahren 10 herstellbar ist.
  • Der optoelektronische Halbleiterchip 20 kann beispielsweise ein Leuchtdioden-Chip (LED-Chip) sein. Die Schichtstruktur 200 des optoelektronischen Halbleiterchips 20 umfasst Schichten eines Nitrid-Verbindungshalbleitermaterials. Das Nitrid-Verbindungshalbleitermaterial kann beispielsweise InGaN sein.
  • Die Schichtstruktur 200 wird durch epitaktisches Wachstum und einen Ätzprozess hergestellt. Ein zeitlicher Ablauf des Herstellungsverfahrens 10 ist im Wachstumsdiagramm 100 der 1 dargestellt. Auf einer horizontalen Achse des Wachstumsdiagramms 100 ist eine fortschreitende Zeit 110 dargestellt. Auf einer vertikalen Achse des Wachstumsdiagramms 100 ist eine Indiumkonzentration 120 aufgetragen, die sich in einer zur jeweiligen Zeit 110 in einer Epitaxieanlage aufgewachsenen Schicht der Schichtstruktur 200 einstellt.
  • Das Herstellungsverfahren 10 beginnt mit der Bereitstellung eines Substrats 210. Das Substrat 210 kann beispielsweise Saphir aufweisen. Vor der Durchführung der nachfolgend erläuterten Verfahrensschritte des Herstellungsverfahrens 10 können auf der Oberfläche des Substrats 210 bereits eine oder mehrere Schichten angelegt werden.
  • Während eines ersten Zeitraums 111 wird eine n-dotierte Schicht 220 aufgewachsen. Die n-dotierte Schicht 220 weist eine zweite Indiumkonzentration 122 auf. Die zweite Indiumkonzentration 122 beträgt bevorzugt höchstens 6 % und kann beispielsweise den Wert 0 betragen. In diesem Fall kann die n-dotierte Schicht 220 beispielsweise GaN ohne Indium-Anteil aufweisen. Die n-dotierte Schicht 220 wird mit einer n-Dotierung angelegt.
  • Während eines zweiten Zeitraums 112, der dem ersten Zeitraum 111 nachfolgt, wird eine erste Schicht 230 aufgewachsen. Bevorzugt wird die erste Schicht 230 aus einer Mehrzahl erster Teilschichten 240 und zweiter Teilschichten 250 aufgebaut, die jeweils abwechselnd aufeinander folgen. In diesem Fall umfasst der zweite Zeitraum 112 zunächst einen ersten Teilzeitraum 113, während dessen eine erste Teilschicht 240 aufgewachsen wird. Anschließend folgt ein zweiter Teilzeitraum 114, während dessen eine zweite Teilschicht 250 aufgewachsen wird. Hierauf folgt wiederum ein erster Teilzeitraum 113, während dessen eine weitere erste Teilschicht 240 aufgewachsen wird. Anschließend folgt ein erneuter zweiter Teilzeitraum 114, der zum Aufwachsen einer weiteren zweiten Teilschicht 250 dient. Diese Abfolge setzt sich während des gesamten zweiten Zeitraums 112 wiederholt fort, bis die erste Schicht 230 mit den mehreren abwechselnd aufeinander folgenden ersten Teilschichten 240 und zweiten Teilschichten 250 vollständig aufgewachsen ist.
  • Die erste Schicht 230 kann zwischen eine und beispielsweise einhundert erste Teilschichten 240 und entsprechend viele zweite Teilschichten 250 umfassen. Bevorzugt umfasst die erste Schicht 230 zwanzig erste Teilschichten 240 und zwanzig zweite Teilschichten 250. Der zweite Zeitraum 112 umfasst entsprechend viele einander abwechselnde erste Teilzeiträume 113 und zweite Teilzeiträume 114.
  • Die ersten Teilschichten 240 werden bevorzugt mit einer ersten Indiumkonzentration 121 aufgewachsen. Die zweiten Teilschichten 250 werden dann mit der zweiten Indiumkonzentration 122 aufgewachsen. Dabei ist die erste Indiumkonzentration 121 bevorzugt mindestens so groß wie die zweite Indiumkonzentration 122. Die erste Indiumkonzentration 121 beträgt bevorzugt zwischen 0 % und 12 %. Besonders bevorzugt beträgt die erste Indiumkonzentration 121 in den ersten Teilschichten 240 zwischen 1 % und 3 %. Beispielsweise kann die erste Indiumkonzentration 121 in den ersten Teilschichten 240 etwa 2 % betragen. Die zweite Indiumkonzentration 122 in den zweiten Teilschichten 250 liegt bevorzugt wiederum bei höchstens 6 %, besonders bevorzugt bei etwa 0 %.
  • Es ist auch möglich, dass sich die ersten Teilschichten 240 nicht durch eine abweichende Indiumkonzentration 121, 122 von den zweiten Teilschichten 250 unterscheiden, sondern durch eine abweichende Aluminiumkonzentration. Die Aluminiumkonzentration kann dabei in den ersten Teilschichten 240 und den zweiten Teilschichten 250 jeweils zwischen 0 % und 30 % liegen. Bevorzugt beträgt die Aluminiumkonzentration in den ersten Teilschichten 240 und den zweiten Teilschichten 250 aber 0 %. Es ist auch möglich, dass die ersten Teilschichten 240 und die zweiten Teilschichten 250 sowohl voneinander abweichende Indiumkonzentrationen 121, 122 als auch voneinander abweichende Aluminiumkonzentrationen aufweisen.
  • Die erste Schicht 230 weist bevorzugt eine Dotierung mit einem mittleren Dotiergrad zwischen 0 und 1 × 10^19 pro Kubikzentimeter auf. Besonders bevorzugt weist die erste Schicht 230 eine Dotierung mit einem mittleren Dotiergrad auf, der zwischen 2 × 10^18 pro Kubikzentimeter und 6 × 10^18 pro Kubikzentimeter liegt. Beispielsweise kann der mittlere Dotiergrad bei etwa 4 × 10^18 pro Kubikzentimeter liegen.
  • Die erste Schicht 230 kann dabei über ihre gesamte Dicke in Wachstumsrichtung gleichmäßig dotiert sein. Der Dotiergrad der ersten Schicht 230 kann in Wachstumsrichtung der ersten Schicht 230 allerdings auch variieren. In Wachstumsrichtung der ersten Schicht 230 können sich auch dotierte und undotierte Schichtabschnitte mit jeweiligen Dicken im Bereich weniger Nanometer abwechseln.
  • In einem Beispiel ist die erste Schicht 230 modulationsdotiert. Dabei sind die ersten Teilschichten 240 der ersten Schicht 230 undotiert oder mit geringem Dotiergrad dotiert. Die zweiten Teilschichten 250 der ersten Schicht 230 weisen eine Dotierung mit Silizium auf. Dabei können aufeinanderfolgende zweite Teilschichten 250 der ersten Schicht 230 Dotierungen mit unterschiedlichen Dotiergraden aufweisen. Bevorzugt nimmt der Dotiergrad der zweiten Teilschichten 250 der ersten Schicht 230 mit zunehmendem Abstand von der n-dotierten Schicht 220, also mit dem Ablauf des zweiten Zeitraums 112, ab. Es ist auch ein umgekehrtes Dotierprofil möglich, bei dem die zweiten Teilschichten 250 gering dotiert oder undotiert sind und die ersten Teilschichten 240 einen höheren Dotiergrad aufweisen.
  • Die ersten Teilschichten 240 weisen in Wachstumsrichtung jeweils eine erste Teilschichtdicke 241 auf. Die zweiten Teilschichten 250 der ersten Schicht 230 weisen in Wachstumsrichtung jeweils eine zweite Teilschichtdicke 251 auf. Die erste Teilschichtdicke 241 kann zwischen 0,5 nm und 10 nm liegen. Die zweite Teilschichtdicke 251 kann zwischen 0,5 nm und 20 nm liegen. Beispielsweise können die erste Teilschichtdicke 241 etwa 2 nm und die zweite Teilschichtdicke 251 etwa 4 nm betragen. Die erste Schicht 230 weist in Wachstumsrichtung insgesamt eine erste Schichtdicke 231 auf, die sich aus einer Multiplikation der Summe von erster Teilschichtdicke 241 und zweiter Teilschichtdicke 251 mit der Zahl der Wiederholungen von erster Teilschicht 240 und zweiter Teilschicht 250 ergibt.
  • Während eines dritten Zeitraums 115, der dem zweiten Zeitraum 112 zeitlich nachfolgt, wird ein Ätzprozess durchgeführt, um V-Defekte in der ersten Schicht 230 der Schichtstruktur 200 anzulegen. V-Defekte (V-Pits) stellen Defekte dar, die in Nitrid-Verbindungshalbleitermaterial beispielsweise die Form einer offenen, in Wachstumsrichtung invertierten Pyramide mit einer beispielsweise hexagonalen Grundfläche aufweisen können. In der Querschnittsdarstellung der 2 hat ein V-Defekt 290 somit die Form eines sich in Wachstumsrichtung öffnenden Vs.
  • Es ist bekannt, dass V-Defekte während eines epitaktischen Wachstums durch eine Wahl spezieller Wachstumsparameter, insbesondere einer speziellen Wachstumstemperatur, angelegt werden können. Diese speziellen Wachstumsparameter können jedoch eine Kristallqualität eines während des epitaktischen Wachstums gewachsenen Kristalls reduzieren. Das Herstellungsverfahren 10 zur Herstellung der Schichtstruktur 200 sieht daher vor, die V-Defekte 290 erst nach dem Aufwachsen der ersten Schicht 230 mittels eines Ätzprozesses zu erzeugen. Dies hat den Vorteil, dass die zwischen den V-Defekten 290 verbleibenden Bereiche der ersten Schicht 230 mit höherer Kristallqualität angelegt werden können. Insbesondere kann die Oberfläche der ersten Schicht 230 morphologisch glatter sein.
  • Bereits während des Aufwachsens der n-dotierten Schicht 220 im ersten Zeitraum 111 können sich in der n-dotierten Schicht 220 sich in Wachstumsrichtung erstreckende Fadenversetzungen 291 (threading dislocations) gebildet haben. Diese Fadenversetzungen 291 setzen sich auch während des epitaktischen Wachstums der ersten Schicht 230 im zweiten Zeitraum 112 durch die erste Schicht 230 fort. Die im dritten Zeitraum 115 mittels des Ätzprozesses gebildeten V-Defekte 290 bilden sich bevorzugt an solchen Fadenversetzungen 291.
  • Durch den Ätzprozess im dritten Zeitraum 115 wird im Bereich der angelegten V-Defekte 290 ein Teil der ersten Schicht 230 mit den ersten Teilschichten 240 und den zweiten Teilschichten 250 entfernt. Dadurch werden zumindest eine oder mehrere der ersten Teilschichten 240 der ersten Schicht 230 vollständig durchbrochen, sodass sich eine Öffnung 292 in diesen ersten Teilschichten 240 bildet. Auch in den zweiten Teilschichten 250 der ersten Schicht 230 bilden sich entsprechende Öffnungen.
  • Der Ätzprozess während des dritten Zeitraums 115 kann in der Epitaxie-Anlage erfolgen, in der auch die erste Schicht 230 aufgewachsen wurde. Hierzu kann der Epitaxie-Anlage beispielsweise Wasserstoff zugeführt werden. Dabei wird das epitaktische Wachstum in der Epitaxie-Anlage unterbrochen. Alternativ kann der Ätzprozess während des dritten Zeitraums 115 auch außerhalb der Epitaxie-Anlage durchgeführt werden.
  • Die durch den Ätzprozess während des dritten Zeitraums 115 angelegten V-Defekte 290 können eine definierte Größe und eine homogene Größenverteilung aufweisen.
  • Während eines vierten Zeitraums 116, der dem dritten Zeitraum 115 nachfolgt, wird eine zweite Schicht 260 epitaktisch aufgewachsen. Die zweite Schicht 260 dient dazu, die nachfolgend aufgewachsene Quantenfilmstruktur von der bearbeiteten ersten Schicht 230 zu beabstanden.
  • Die zweite Schicht 260 wird bevorzugt mit der zweiten Indiumkonzentration 122 aufgewachsen, sodass sich in der zweiten Schicht 260 ein nur geringer Indium-Anteil zwischen 0 % und 6 %, besonders bevorzugt ein Indium-Anteil von 0 %, einstellt.
  • Die zweite Schicht 260 wird mit einer zweiten Schichtdicke 261 in Wachstumsrichtung angelegt. Die zweite Schichtdicke 261 liegt bevorzugt zwischen 1 nm und 120 nm. Besonders bevorzugt liegt die zweite Schichtdicke 261 zwischen 10 nm und 30 nm. Insbesondere kann die zweite Schichtdicke 261 zwischen 15 nm und 25 nm liegen. Beispielsweise kann die zweite Schichtdicke 261 der zweiten Schicht 260 20 nm betragen.
  • Die zweite Schicht 260 wird auch im Bereich der V-Defekte 290 aufgewachsen. Hierdurch setzen sich die V-Defekte 290 aus der ersten Schicht 230 durch die zweite Schicht 260 fort.
  • Während eines fünften Zeitraums 117, der dem vierten Zeitraum 116 zeitlich nachfolgt, wird eine Quantenfilmstruktur 270 aufgewachsen. Die Quantenfilmstruktur 270 bildet eine aktive Schicht der Schichtstruktur 200 des optoelektronischen Halbleiterchips 20.
  • Die Quantenfilmstruktur 270 umfasst in Wachstumsrichtung abwechselnd aufeinander folgende Quantenfilme 271 und Barrieren 272. Die Quantenfilmstruktur 270 kann beispielsweise zwischen 1 und 20 Quantenfilme 271, bevorzugt zwischen 3 und 10 Quantenfilme 271, besonders bevorzugt 6 Quantenfilme 271, und eine entsprechende Anzahl an Barrieren 272 aufweisen.
  • Die Quantenfilme 271 der Quantenfilmstruktur 270 werden bevorzugt mit einer dritten Indiumkonzentration 123 aufgewachsen, die höher als die erste Indiumkonzentration 121 ist. Die Barrieren 272 werden bevorzugt mit der zweiten Indiumkonzentration 122 aufgewachsen. Somit weisen die Barrieren 272 bevorzugt einen nur geringen Indium-Anteil von höchstens 6 % oder überhaupt keinen Indium-Anteil auf.
  • Die Teilschichten 271, 272 der Quantenfilmstruktur 270 werden während des Wachstums der Quantenfilmstruktur 270 auch im Bereich der V-Defekte 290 aufgewachsen, wodurch sich die V-Defekte 290 durch die Quantenfilmstruktur 270 fortsetzen. In der Quantenfilmstruktur 270 bilden die V-Defekte 290 auf bekannte Weise Mikrodioden, die einem Schutz des optoelektronischen Halbleiterchips 20 vor einer Beschädigung durch eine elektrostatische Entladung dienen.
  • In einem weiteren Schritt des Herstellungsverfahrens 10, der im Wachstumsdiagramm 100 der 1 nicht dargestellt ist, kann nachfolgend noch eine p-dotierte Schicht 280 auf der Quantenfilmstruktur 270 der Schichtstruktur 200 des optoelektronischen Halbleiterchips 20 aufgewachsen werden.

Claims (15)

  1. Verfahren (10) zum Herstellen eines optoelektronischen Halbleiterchips (20) mit den folgenden Schritten: - Bereitstellen eines Substrats (210); - Aufwachsen einer ersten Schicht (230), umfassend ein Aufwachsen mehrerer erster Teilschichten (240) und mehrerer zweiter Teilschichten (250), die jeweils abwechselnd aufgewachsen werden, wobei - aufeinanderfolgende erste Teilschichten (240) in Richtung der zweiten Schicht (260) abnehmende Dotiergrade aufweisen; - Durchführen eines Ätzprozesses, um V-Defekte (290) anzulegen; - Aufwachsen einer zweiten Schicht (260); - Aufwachsen einer Quantenfilmstruktur (270).
  2. Verfahren (10) nach Anspruch 1, wobei die erste Teilschicht (240) mit einem ersten Indium-Anteil (121) und die zweite Teilschicht (250) mit einem zweiten Indium-Anteil (122) aufgewachsen wird, wobei der erste Indium-Anteil (121) mindestens so groß wie der zweite Indium-Anteil (122) ist.
  3. Verfahren (10) nach einem der vorhergehenden Ansprüche, wobei der Ätzprozess innerhalb einer Epitaxie-Anlage durchgeführt wird.
  4. Verfahren (10) nach dem vorherigen Anspruch, wobei während des Ätzprozesses ein Wachstum unterbrochen ist, wobei der Epitaxie-Anlage während des Ätzprozesses Wasserstoff zugeführt wird.
  5. Verfahren (10) nach einem der Ansprüche 1 bis 2, wobei der Ätzprozess außerhalb einer Epitaxie-Anlage durchgeführt wird.
  6. Optoelektronischer Halbleiterchip (20) mit - einer ersten Schicht (230), - einer zweiten Schicht (260), die oberhalb der ersten Schicht (230) angeordnet ist, und - einer Quantenfilmstruktur (270), die oberhalb der zweiten Schicht (260) angeordnet ist, - wobei die erste Schicht (230) mehrere erste Teilschichten (240) und mehrere zweite Teilschichten (250) umfasst, - wobei die ersten Teilschichten (240) einen anderen Aluminium-Anteil und/oder einen anderen Indium-Anteil (121) aufweisen, als die zweiten Teilschichten (250), - wobei der Halbleiterchip (20) mindestens einen V-Defekt (290) aufweist, der sich zumindest durch Teile der ersten Schicht (230), der zweiten Schicht (260) und der Quantenfilmstruktur (270) erstreckt, - wobei mindestens eine der ersten Teilschichten (240) im Bereich des V-Defekts (290) durchbrochen ist, und - wobei aufeinanderfolgende erste Teilschichten (240) in Richtung der zweiten Schicht (260) abnehmende Dotiergrade aufweisen.
  7. Optoelektronischer Halbleiterchip (20) nach Anspruch 6, wobei die erste/n Teilschicht/en (240) einen ersten Indium-Anteil (121) und die zweite/n Teilschicht/en (250) einen zweiten Indium-Anteil (122) aufweist/aufweisen, wobei der erste Indium-Anteil (121) mindestens so groß wie der zweite Indium-Anteil (122) ist.
  8. Optoelektronischer Halbleiterchip (20) nach Anspruch 7, wobei der erste Indium-Anteil (121) zwischen 0 % und 12 %, bevorzugt zwischen 1 % und 3 %, beträgt.
  9. Optoelektronischer Halbleiterchip (20) nach einem der Ansprüche 7 und 8, wobei der zweite Indium-Anteil (122) höchstens 6 % und bevorzugt 0 % beträgt.
  10. Optoelektronischer Halbleiterchip (20) nach einem der Ansprüche 6 bis 9, wobei mehrere erste Teilschichten (240) und mehrere zweite Teilschichten (250) abwechselnd aufeinanderfolgen.
  11. Optoelektronischer Halbleiterchip (20) nach einem der Ansprüche 6 bis 10, wobei die erste Schicht (230) zwischen 2 und 100, bevorzugt 20, erste Teilschichten (240) umfasst.
  12. Optoelektronischer Halbleiterchip (20) nach einem der Ansprüche 6 bis 11, wobei die erste Schicht (230) eine Dotierung mit einem mittleren Dotiergrad zwischen 0 und 1 × 10^19 pro Kubikzentimeter aufweist, bevorzugt eine Dotierung mit einem mittleren Dotiergrad zwischen 2 × 10^18 pro Kubikzentimeter und 6 × 10^18 pro Kubikzentimeter.
  13. Optoelektronischer Halbleiterchip (20) nach einem der Ansprüche 6 bis 12, wobei mindestens zwei erste Teilschichten (240) Dotierungen mit unterschiedlichen Dotiergraden aufweisen.
  14. Optoelektronischer Halbleiterchip (20) nach einem der Ansprüche 6 bis 13, wobei die zweite Schicht (260) eine Dicke (261) zwischen 1 nm und 120 nm aufweist, bevorzugt eine Dicke (261) zwischen 10 nm und 30 nm, besonders bevorzugt eine Dicke (261) zwischen 15 nm und 25 nm.
  15. Optoelektronischer Halbleiterchip (20) nach einem der Ansprüche 6 bis 14, wobei jede erste Teilschicht (240) eine Dicke (241) zwischen 0,5 nm und 10 nm aufweist, wobei jede zweite Teilschicht (250) eine Dicke (251) zwischen 0,5 nm und 30 nm aufweist.
DE112014001924.0T 2013-04-10 2014-03-28 Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung Active DE112014001924B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013103602.3 2013-04-10
DE102013103602.3A DE102013103602A1 (de) 2013-04-10 2013-04-10 Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
PCT/EP2014/056328 WO2014166764A1 (de) 2013-04-10 2014-03-28 Optoelektronischer halbleiterchip und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
DE112014001924A5 DE112014001924A5 (de) 2016-01-07
DE112014001924B4 true DE112014001924B4 (de) 2024-06-13

Family

ID=50389445

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102013103602.3A Withdrawn DE102013103602A1 (de) 2013-04-10 2013-04-10 Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE112014001924.0T Active DE112014001924B4 (de) 2013-04-10 2014-03-28 Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102013103602.3A Withdrawn DE102013103602A1 (de) 2013-04-10 2013-04-10 Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US10475951B2 (de)
JP (2) JP6218920B2 (de)
CN (1) CN105122473B (de)
DE (2) DE102013103602A1 (de)
TW (1) TWI524554B (de)
WO (1) WO2014166764A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103602A1 (de) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE102015104665A1 (de) 2015-03-26 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102015112944A1 (de) * 2015-08-06 2017-02-09 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
CN105161577A (zh) * 2015-08-11 2015-12-16 厦门市三安光电科技有限公司 发光二极管制作方法
DE102016103346A1 (de) * 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
DE102016208717B4 (de) * 2016-05-20 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801071A (en) 1993-12-22 1998-09-01 Ricoh Company, Ltd. Method for producing semiconductor laser diode
US20020084452A1 (en) 1999-02-09 2002-07-04 Pioneer Corporation Nitride semiconductor light emitting device and manufacturing method thereof
DE112006001084T5 (de) 2005-04-29 2008-05-29 Cree, Inc. Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE102011012925A1 (de) 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US127402A (en) * 1872-06-04 Improvement in apparatus for burning hydrocarbon vapors
US5814839A (en) * 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
JP2002026456A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置、半導体レーザ及びその製造方法並びにエッチング方法
JP4556300B2 (ja) 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
AU2002219966A1 (en) * 2000-11-30 2002-06-11 North Carolina State University Methods and apparatus for producing m'n based materials
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
US9279193B2 (en) * 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
TW587346B (en) * 2003-03-28 2004-05-11 United Epitaxy Co Ltd Optoelectronic device made by semiconductor compound
JP4895587B2 (ja) * 2005-11-29 2012-03-14 ローム株式会社 窒化物半導体発光素子
FR2898434B1 (fr) * 2006-03-13 2008-05-23 Centre Nat Rech Scient Diode electroluminescente blanche monolithique
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
US7759689B2 (en) * 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
KR101164026B1 (ko) * 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
US8377796B2 (en) * 2008-08-11 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy from a non-III-V substrate
KR101101135B1 (ko) * 2008-10-01 2012-01-05 삼성엘이디 주식회사 액정고분자를 이용한 발광다이오드 패키지
JP5571679B2 (ja) * 2008-11-14 2014-08-13 ソイテック 半導体材料を含む構造の品質を改善する方法
KR101521259B1 (ko) 2008-12-23 2015-05-18 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20100093872A (ko) * 2009-02-17 2010-08-26 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
DE102009023351A1 (de) * 2009-05-29 2010-12-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP5758293B2 (ja) * 2009-06-24 2015-08-05 日亜化学工業株式会社 窒化物半導体発光ダイオード
US8232568B2 (en) 2009-08-21 2012-07-31 Bridgelux, Inc. High brightness LED utilizing a roughened active layer and conformal cladding
US8525221B2 (en) 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
KR100993085B1 (ko) * 2009-12-07 2010-11-08 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 라이트 유닛
DE102009060750A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102009060747A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
KR101007136B1 (ko) * 2010-02-18 2011-01-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
JP5789782B2 (ja) * 2010-05-20 2015-10-07 パナソニックＩｐマネジメント株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
US9287452B2 (en) * 2010-08-09 2016-03-15 Micron Technology, Inc. Solid state lighting devices with dielectric insulation and methods of manufacturing
EP2482343B1 (de) * 2011-01-26 2019-11-27 LG Innotek Co., Ltd. Halbleiterbasierte Leuchtdiode
US8748867B2 (en) * 2011-01-26 2014-06-10 Lg Innotek Co., Ltd. Light emitting device
US8536594B2 (en) * 2011-01-28 2013-09-17 Micron Technology, Inc. Solid state lighting devices with reduced dimensions and methods of manufacturing
JP2012169383A (ja) * 2011-02-11 2012-09-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US8148252B1 (en) * 2011-03-02 2012-04-03 S.O.I. Tec Silicon On Insulator Technologies Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods
US9496454B2 (en) * 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
US8409892B2 (en) * 2011-04-14 2013-04-02 Opto Tech Corporation Method of selective photo-enhanced wet oxidation for nitride layer regrowth on substrates
DE102011100037A1 (de) 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
JP6005346B2 (ja) 2011-08-12 2016-10-12 シャープ株式会社 窒化物半導体発光素子およびその製造方法
KR101804408B1 (ko) * 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자
JP5162016B1 (ja) * 2011-09-15 2013-03-13 株式会社東芝 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
JP5881393B2 (ja) * 2011-12-06 2016-03-09 国立大学法人山口大学 窒化物半導体発光素子およびその製造方法
WO2013109628A1 (en) * 2012-01-17 2013-07-25 Ramgoss, Inc. Rotated channel semiconductor field effect transistor
KR101881064B1 (ko) * 2012-03-05 2018-07-24 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
KR101903361B1 (ko) * 2012-03-07 2018-10-04 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
DE102012217640B4 (de) * 2012-09-27 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013103602A1 (de) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
KR20160029005A (ko) * 2013-06-28 2016-03-14 인텔 코포레이션 III-N 에피택시를 위한 Si (100) 웨이퍼들 상의 Si (111) 평면들을 가진 나노구조들 및 나노피처들
US9660085B2 (en) * 2013-12-23 2017-05-23 Intel Coporation Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
US10032911B2 (en) * 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
US9671507B2 (en) * 2014-03-26 2017-06-06 University Of Houston System Solid-state neutron detector device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801071A (en) 1993-12-22 1998-09-01 Ricoh Company, Ltd. Method for producing semiconductor laser diode
US20020084452A1 (en) 1999-02-09 2002-07-04 Pioneer Corporation Nitride semiconductor light emitting device and manufacturing method thereof
DE112006001084T5 (de) 2005-04-29 2008-05-29 Cree, Inc. Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE102011012925A1 (de) 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Also Published As

Publication number Publication date
DE112014001924A5 (de) 2016-01-07
JP2016518712A (ja) 2016-06-23
US10475951B2 (en) 2019-11-12
JP6218920B2 (ja) 2017-10-25
TWI524554B (zh) 2016-03-01
CN105122473A (zh) 2015-12-02
CN105122473B (zh) 2018-08-07
DE102013103602A1 (de) 2014-10-16
JP6509284B2 (ja) 2019-05-08
TW201501355A (zh) 2015-01-01
US20160056326A1 (en) 2016-02-25
JP2017208566A (ja) 2017-11-24
WO2014166764A1 (de) 2014-10-16

Similar Documents

Publication Publication Date Title
DE112014001924B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE60128134T2 (de) Gallium nitrid materialen und verfahren zur herstellung von schichten dieser materialen
DE19680872B4 (de) Verfahren zur Herstellung eines Licht emittierenden Elements
EP2519981B1 (de) Optoelektronischer halbleiterchip
DE102012217640B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112015000824B4 (de) Verfahren zur Herstellung eines elektronischen Halbleiterchips
DE112012001920B9 (de) Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
DE102016208717B4 (de) Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
DE112014003533T5 (de) Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE112012005796T5 (de) Photoaktive Bauelemente mit einer verbesserten Verteilung von Ladungsträgern sowie Verfahren zum Ausbilden derselben
DE102015104665A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE112004002804T5 (de) Züchtungsverfahren für eine Nitridhalbleiterschicht sowie Lichtemissionsbauteil unter Verwendung dieses Züchtungsverfahrens
WO2014019752A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102019129273B4 (de) Verfahren zur Herstellung eines SiC-Epitaxiewafers
DE102012217631A1 (de) Optoelektronisches Bauelement mit einer Schichtstruktur
DE10260937A1 (de) Strahlungssemittierender Halbleiterkörper und Verfahren zu dessen Herstellung
DE112014002691B4 (de) Anregungsbereich, der Nanopunkte (auch als "Quantenpunkte" bezeichnet) in einem Matrixkristall umfasst, der auf Si-Substrat gezüchtet wurde und aus AlyInxGa1-y-xN-Kristall (y ≧ 0, x > 0) mit Zinkblendestruktur (auch als "kubisch" bezeichnet) besteht, und lichtemittierende Vorrichtung (LED und LD), die unter Verwendung desselben erhalten wurde
DE102010020789B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
DE112015001803B4 (de) Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
DE102021113253A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxie-Wafers
EP2245657B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE19819259A1 (de) Verfahren zur epitaktischen Herstellung von Halbleiter-Wachstumsinseln
DE102013104272A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0033020000

Ipc: H01L0033320000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division