DE112011103772T5 - Halbleiterbauelement und Verfahren zum Herstellen desselben - Google Patents

Halbleiterbauelement und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE112011103772T5
DE112011103772T5 DE112011103772T DE112011103772T DE112011103772T5 DE 112011103772 T5 DE112011103772 T5 DE 112011103772T5 DE 112011103772 T DE112011103772 T DE 112011103772T DE 112011103772 T DE112011103772 T DE 112011103772T DE 112011103772 T5 DE112011103772 T5 DE 112011103772T5
Authority
DE
Germany
Prior art keywords
layer
opening
type gan
regrown
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112011103772T
Other languages
English (en)
Inventor
Masaya Okada
Makoto Kiyama
Yu Saitoh
Seiji Yaegashi
Mitsunori Yokoyama
Kazutaka Inoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112011103772T5 publication Critical patent/DE112011103772T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Es ist eine Aufgabe der Erfindung, die Durchschlagspannungseigenschaften eines vertikalen Halbleiterbauelements zu verbessern, das eine Öffnung aufweist und einen aus einem zweidimensionalen Elektronengas gebildeten Kanal in der Öffnung umfasst. Eine GaN-basierte Stapelschicht 15 umfasst eine n–-Typ-GaN-Driftschicht 4, eine p-Typ-GaN-Barriereschicht 6 und eine n+-Typ-GaN-Kontaktschicht 7. Eine Öffnung 28 erstreckt sich von einer obersten Schicht und erreicht die n–-Typ-GaN-Driftschicht 4. Das Halbleiterbauelement umfasst eine nachgezüchtete Schicht 27, die derart angeordnet ist, dass sie eine Wandfläche und einen Bodenteil der Öffnung bedeckt, wobei die nachgezüchtete Schicht 27 eine Elektronendriftschicht 22 und eine Elektronenquellenschicht 26 umfasst, eine Source-Elektrode S, die um die Öffnung herum angeordnet ist, eine Gate-Elektrode G, die auf der nachgezüchteten Schicht in der Öffnung angeordnet ist, und eine Bodenisolationsschicht 37, die in dem Bodenteil der Öffnung angeordnet ist.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement, das für ein Hochleistungsschalten verwendet wird, und ein Verfahren zum Herstellen des Halbleiterbauelements sowie insbesondere ein Halbleiterbauelement, das einen GaN-basierten Halbleiter aus Nitrid-basierten Halbleitern verwendet, und ein Verfahren zum Herstellen des Halbleiterbauelements.
  • Stand der Technik
  • Eine hohe Sperrrichtungs-Durchschlagspannung und ein niedriger Ein-Widerstand sind für Hochstrom-Schalteinrichtungen erforderlich. Feldeffekttransistoren (FETs), die einen Gruppe-III-Nitrid-basierten Halbleiter verwenden, sind für einen Betrieb mit einer hohen Durchschlagspannung und einer hohen Temperatur hervorragend geeignet, weil sie eine breite Bandlücke aufweisen. Insbesondere werden vertikale Transistoren, die einen GaN-basierten Halbleiter verwenden, als Transistoren für das Steuern einer hohen Leistung in Erwägung gezogen. Zum Beispiel schlägt die PTL 1 einen vertikalen GaN-basierten FET vor, dessen Mobilität erhöht wird und dessen Ein-Widerstand vermindert wird, indem eine Öffnung in einem GaN-basierten Halbleiter ausgebildet wird und eine nachgezüchtete Schicht einschließlich eines Kanals aus einem zweidimensionalen Elektronengas (2DEG) in einer Wandfläche der Öffnung ausgebildet wird. In diesem vertikalen GaN-basierten FET wird ein Aufbau einschließlich einer p-Typ-GaN-Barriereschicht und ähnlichem vorgeschlagen, um die Durchschlagspannungseigenschaften und die Abschnüreigenschaften zu verbessern.
  • Referenzliste
  • Patentliteratur
    • PTL 1: Japanische ungeprüfte Patentanmeldungsveröffentlichung Nr. 2006-286942
  • Zusammenfassung der Erfindung
  • Problemstellung
  • In dem oben genannten vertikalen GaN-basierten FET können die Durchschlagspannungseigenschaften durch eine Sperrschicht verbessert werden, die in einem pn-Übergang zwischen der p-Typ-GaN-Barriereschicht und einer n–-Typ-GaN-Driftschicht ausgebildet ist. Jedoch erstreckt sich die Öffnung durch die p-Typ-GaN-Barriereschicht und erreicht die n–-Typ-GaN-Driftschicht. Deshalb ist eine Gate-Elektrode G einer Drain-Elektrode zugewandt, wobei dazwischen keine p-Typ-GaN-Barriereschicht angeordnet ist. Wenn das Halbleiterbauelement als eine Hochleistungs-Schalteinrichtung verwendet wird, wird eine Spannung von mehreren hundert Volt bis eintausend und mehreren hundert Volt zwischen der Source-Elektrode (Erde) und der Drain-Elektrode in dem Aus-Zustand angelegt. Eine Spannung von ungefähr minus mehreren Volt wird an der Gate-Elektrode in dem Aus-Zustand angelegt. Wegen der hohen Source-Drain-Spannung wird eine elektrische Feldkonzentration in einem Bodenteil der Öffnung erzeugt, insbesondere in einem Teil der n–-Typ-GaN-Driftschicht in der Nähe einer Kante (Ecke in einer Schnittansicht) des Bodenteils. Daraus resultiert, dass ein Durchschlag eines Halbleiters von einem ungleichmäßigen Teil oder ähnlichem auftritt, der unvermeidlicherweise durch die Kante des Bodenteils der Öffnung vorgesehen wird.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein vertikales Halbleiterbauelement anzugeben, das eine Öffnung aufweist und einen Kanal sowie eine Gate-Elektrode in der Öffnung umfasst. In dem Halbleiterbauelement werden die Durchschlagspannungseigenschaften in dem Aus-Zustand verbessert. Es ist eine andere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen des Halbleiterbauelements anzugeben.
  • Problemlösung
  • Ein Halbleiterbauelement der vorliegenden Erfindung ist ein vertikales Halbleiterbauelement, das eine GaN-basierte Stapelschicht mit einer Öffnung aufweist. In dem Halbleiterbauelement enthält die GaN-basierte Stapelschicht eine n-Typ-GaN-basierte Driftschicht, eine p-Typ-GaN-basierte Barriereschicht und eine n-Typ-GaN-basierte Kontaktschicht in dieser Reihenfolge zu der Seite der obersten Schicht und erstreckt sich die Öffnung von einer obersten Schicht und erreicht die n-Typ-GaN-basierte Driftschicht. Das Halbleiterbauelement umfasst: eine nachgezüchtete Schicht, die derart angeordnet ist, dass sie eine Wandfläche und einen Bodenteil der Öffnung bedeckt, wobei die nachgezüchtete Schicht eine Elektronendriftschicht und eine Elektronenquellenschicht umfasst; eine Source-Elektrode, die in Kontakt mit der nachgezüchteten Schicht, der n-Typ-GaN-basierten Kontaktschicht und der p-Typ-GaN-basierten Barriereschicht ist; eine Gate-Elektrode, die über der nachgezüchteten Schicht in der Öffnung angeordnet ist; und eine Bodenisolationsschicht, die unter der Gate-Elektrode und nur in dem Bodenteil der Öffnung angeordnet ist.
  • In dem vertikalen Halbleiterbauelement wird eine hohe Spannung von mehreren hundert Volt bis zu eintausend und mehreren hundert Volt zwischen der Source-Elektrode, die an einer Hauptfläche (einer obersten Fläche der GaN-basierten Halbleiterschicht) angeordnet ist, und der Drain-Elektrode, die der Source-Elektrode mit dazwischen der GaN-basierten Halbleiterschicht zugewandt ist, angelegt. Die Source-Elektrode ist bei einem Erdpotential fixiert, und es wird eine hohe Spannung an der Drain-Elektrode angelegt. Die Gate-Elektrode wird bei minus mehreren Volt wie etwa –5 V in dem Aus-Zustand gehalten, um den Kanal zu öffnen und zu schließen. Das heißt, dass in dem Aus-Zustand die Gate-Elektrode ein minimales Potential aufweist. Die Distanz zwischen der Gate-Elektrode und der Drain-Elektrode ist kleiner als die Distanz zwischen der Source-Elektrode und der Drain-Elektrode. In dem Aus-Zustand wird eine um –5 V erhöhte Spannung zwischen der Drain-Elektrode und der Gate-Elektrode angelegt. In bestehenden Halbleiterbauelementen ist die Gate-Elektrode in einem Kontakt mit einer Halbleiterschicht und bildet einen Metallteil eines Schottky-Aufbaus.
  • Gemäß diesem Aufbau ist die in dem Bodenteil der Öffnung vorgesehene Bodenisolationsschicht zwischen der Gate-Elektrode, die ein minimales Potential aufweist, und dem Teil der n-Typ-GaN-basierten Driftschicht, die in Kontakt mit dem Bodenteil der Öffnung ist, angeordnet. Deshalb ist die Distanz zwischen der Gate-Elektrode und der n-Typ-GaN-basierten Driftschicht um die Dicke der Isolationsschicht vergrößert. Ein vorstehender Teil der Gate-Elektrode, der in bestehenden Halbleiterbauelementen von innen auf eine Ecke der Öffnung gepasst ist, ist von der Ecke getrennt. Anstatt eines in den bestehenden Bauelementen durch die Gate-Elektrode gebildeten Schottky-Aufbaus wird in der vorliegenden Erfindung ein Metallisolator-Halbleiter(MIS)-Aufbau verwendet. Dadurch wird die in der n-Typ-GaN-basierten Driftschicht, die in einem Kontakt mit der Außenseite der Ecke ist, erzeugte elektrische Feldkonzentration reduziert. Deshalb tritt nicht einfach ein Durchschlag der n-Typ-GaN-basierten Driftschicht in diesem Teil auf.
  • Was den Leitungstyp, d. h. den n-Typ oder p-Typ, betrifft, werden für die Konzentration einer Verunreinigung keine besonderen Vorgaben gemacht, wobei es sich um eine niedrige oder um eine hohe Konzentration handeln kann.
  • Die Bodenisolationsschicht kann auf der nachgezüchteten Schicht angeordnet sein, die den Bodenteil der Öffnung bedeckt.
  • Weil der Bodenteil und die Wandfläche der Öffnung kontinuierlich mit der nachgezüchteten Schicht bedeckt sind, werden keine unregelmäßigen oder ungleichmäßigen Teile an der Ecke oder ähnliches gebildet. Folglich können Formfaktoren, die eine lokale elektrische Feldkonzentration fördern, beseitigt werden. Und indem die Bodenisolationsschicht auf der nachgezüchteten Schicht angeordnet wird, die den Bodenteil und die Wandfläche der Öffnung kontinuierlich bedeckt, kann der Herstellungsprozess vereinfacht werden.
  • Die nachgezüchtete Schicht kann die Wandfläche der Öffnung bedecken und kann an der n-Typ-GaN-basierten Driftschicht enden, die den Bodenteil der Öffnung bildet. Und die Bodenisolationsschicht kann derart angeordnet sein, dass sie die n-Typ-GaN-basierte Driftschicht bedeckt, die in dem Bodenteil der Öffnung angeordnet ist.
  • Der Bodenteil der Öffnung weist einen einfachen Aufbau auf, der ein Metall (Gate-Elektrode), die Bodenisolationsschicht und die n-Typ-GaN-basierte Driftschicht umfasst, was einen vorteilhaften Aufbau hinsichtlich der Durchschlagspannungseigenschaften darstellt.
  • Das Halbleiterbauelement kann weiterhin eine Isolationsschicht umfassen, die unter der Gate-Elektrode und auf der nachgezüchteten Schicht angeordnet ist, wobei die Isolationsschicht wenigstens an der Wandfläche der Öffnung angeordnet ist.
  • Indem die Isolationsschicht unter der Gate-Elektrode und auf dem Kanal angeordnet wird, kann ein bei Anlegung einer positiven Spannung an der Gate-Elektrode erzeugter Gate-Leckstrom reduziert werden, was einen Betrieb mit einem hohen Strom ermöglicht. Weil die Schwellwertspannung weiter in einer positiven Richtung verschoben werden kann, wird ein normalerweise ausgeschalteter Zustand einfach erzielt.
  • Die Isolationsschicht kann sich kontinuierlich zu dem Bodenteil der Öffnung erstrecken, sodass sie an oder unter der in dem Bodenteil vorgesehenen Bodenisolationsschicht angeordnet ist. In diesem Fall wird die Dicke der Isolationsschicht und der Bodenisolationsschicht in dem Bodenteil vergrößert, wodurch die Distanz zwischen der Gate-Elektrode, die in dem Aus-Zustand ein minimales Potential aufweist, und der n–-Typ-GaN-Driftschicht vergrößert wird. Daraus resultiert, dass die elektrische Feldkonzentration in dem Teil der n–-Typ-GaN-Driftschicht, der in Kontakt mit der Ecke ist, weiter reduziert werden kann.
  • Die nachgezüchtete Schicht kann die Wandfläche der Öffnung bedecken und kann an einer Position enden, wo die Wandfläche und der Bodenteil der Öffnung einander kreuzen. Und die Isolationsschicht kann sich kontinuierlich von der Wandfläche der Öffnung erstrecken, um als Bodenisolationsschicht zu dienen, und kann derart angeordnet sein, dass sie die n-Typ-GaN-basierte Driftschicht bedeckt, die in dem Bodenteil der Öffnung angeordnet ist.
  • Es kann ein einfacher Aufbau erhalten werden, in dem die Durchschlagspannungseigenschaften verbessert sind und andere Eigenschaften wie etwa ein normalerweise ausgeschalteter Zustand erzielt werden können.
  • Ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß der vorliegenden Erfindung ist ein Verfahren zum Herstellen eines vertikalen GaN-basierten Halbleiterbauelements. Das Herstellungsverfahren umfasst einen Schritt zum Ausbilden einer p-Typ-GaN-basierten Barriereschicht auf einer n-Typ-GaN-basierten Driftschicht; einen Schritt zum Ausbilden einer n-Typ-GaN-basierten Kontaktschicht auf der p-Typ-GaN-basierten Barriereschicht; einen Schritt zum Ausbilden, durch Ätzen, einer Öffnung, die sich von einer obersten Schicht erstreckt und die n-Typ-GaN-basierte Driftschicht erreicht; einen Schritt zum epitaxialen Züchten einer nachgezüchteten Schicht, die eine Wandfläche und einen Bodenteil der Öffnung bedeckt, wobei die nachgezüchtete Schicht eine Elektronendriftschicht und eine Elektronenquellenschicht umfasst; einen Schritt zum Ausbilden einer Bodenisolationsschicht nur in dem Bodenteil der Öffnung; und einen Schritt zum Ausbilden einer Gate-Elektrode auf der Bodenisolationsschicht.
  • Gemäß diesem Verfahren wird die Bodenisolationsschicht nach der Ausbildung der nachgezüchteten Schicht und vor der Ausbildung der Gate-Elektrode ausgebildet. Deshalb kann die in der n-Typ-GaN-basierten Driftschicht in der Nähe der Ecke der Öffnung erzeugte elektrische Feldkonzentration einfach reduziert werden.
  • In dem Schritt zum Züchten der nachgezüchteten Schicht kann die nachgezüchtete Schicht an der Wandfläche der Öffnung ausgebildet werden, sodass sie an der n-Typ-GaN-basierten Driftschicht endet, die den Bodenteil der Öffnung bildet, oder kann die in dem Bodenteil der Öffnung angeordnete nachgezüchtete Schicht durch Ätzen entfernt werden, wobei dann in dem Schritt zum Ausbilden der Bodenisolationsschicht die Bodenisolationsschicht derart ausgebildet werden kann, dass sie die in dem Bodenteil der Öffnung freiliegende n-Typ-GaN-basierte Driftschicht bedeckt.
  • Alternativ hierzu kann in dem Schritt zum Ausbilden der nachgezüchteten Schicht die nachgezüchtete Schicht derart ausgebildet werden, dass sie die Wandfläche und den Bodenteil der Öffnung bedeckt, und kann in dem Schritt zum Ausbilden der Bodenisolationsschicht die Bodenisolationsschicht auf der nachgezüchteten Schicht ausgebildet werden.
  • Durch eines der Herstellungsverfahren kann ein Halbleiterbauelement einfach hergestellt werden, in dem aufgrund des Vorhandenseins der Bodenisolationsschicht nicht einfach eine elektrische Feldkonzentration auftritt.
  • Das Verfahren zum Herstellen eines Halbleiterbauelements kann weiterhin einen Schritt zum Ausbilden einer unter der Gate-Elektrode angeordneten Isolationsschicht, wobei die Isolationsschicht wenigstens an der Wandfläche der Öffnung vorgesehen ist, vor dem Schritt zum Ausbilden der Gate-Elektrode und nach oder vor dem Schritt zum Ausbilden der Bodenisolationsschicht umfassen.
  • Ein bei Anlegung einer positiven Spannung an der Gate-Elektrode erzeugter Gate-Leckstrom kann reduziert werden, sodass ein Halbleiterbauelement, mit dem ein Betrieb mit einem hohen Strom erzielt wird, einfach erzeugt werden kann. Und durch das Vorsehen der Isolationsschicht kann ein Halbleiterbauelement, in dem ein normalerweise ausgeschalteter Zustand einfach erzielt werden kann, erzeugt werden.
  • Vorteilhafte Effekte der Erfindung
  • Gemäß dem Halbleiterbauelement der vorliegenden Erfindung können in einem vertikalen Halbleiterbauelement, das eine Öffnung aufweist und einen Kanal und eine Gate-Elektrode in der Öffnung umfasst, die Durchbruchspannungseigenschaften in dem Aus-Zustand verbessert werden.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Schnittansicht, die einen vertikalen GaN-basierten FET (Halbleiterbauelement) gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt (Schnittansicht entlang der Linie I-I von 2).
  • 2 ist eine Draufsicht auf den vertikalen GaN-basierten FET von 1.
  • 3 ist ein Diagramm, das ein Verfahren zum Herstellen des vertikalen GaN-basierten FET von 1 zeigt, wobei das Diagramm einen Zustand zeigt, in dem eine epitaxiale Stapelschicht mit Schichten bis zu einer Kontaktschicht auf einem Substrat einschließlich einer GaN-Schicht in einem Ohmschen Kontakt mit einem Haltesubstrat ausgebildet wurde.
  • 4 ist ein Diagramm, das einen Zustand zeigt, in dem eine Öffnung durch Ätzen ausgebildet wurde.
  • 5A ist ein Diagramm, das einen Zustand zeigt, in dem während des Ausbildens einer Öffnung mittels eines RIE ein Resistmuster ausgebildet wurde.
  • 5B ist ein Diagramm, das einen Zustand zeigt, in dem während des Ausbildens einer Öffnung mittels eines RIE die Stapelschicht durch das Durchführen einer Ionenbestrahlung herabgeätzt wird und eine Öffnung erweitert wird (ein Schwund verursacht wird).
  • 6 ist ein Diagramm, das einen Zustand zeigt, in dem eine nachgezüchtete Schicht in der Öffnung ausgebildet wurde.
  • 7 ist ein Diagramm, das einen Zustand zeigt, in dem eine Bodenisolationsschicht auf der nachgezüchteten Schicht in einem Bodenteil der Öffnung ausgebildet wurde.
  • 8 ist eine Schnittansicht eines Halbleiterbauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung, die eine Modifikation des Halbleiterbauelements von 1 ist.
  • 9 ist eine Schnittansicht, die einen vertikalen GaN-basierten FET (Halbleiterbauelement) gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • Bezugszeichenliste
    • 1
    GaN-Substrat
    4
    n–-Typ-GaN-Driftschicht
    6
    p-Typ-GaN-Barriereschicht
    7
    n+-Typ-GaN-Kontaktschicht
    9
    Isolationsschicht
    10
    Halbleiterbauelement (vertikaler GaN-basierter FET)
    12
    Gate-Verdrahtungsleitung
    13
    Gate-Pad
    15
    GaN-basierte Stapelschicht
    22
    GaN-Elektronendriftschicht
    26
    AlGaN-Elektronenquellenschicht
    27
    nachgezüchtete Schicht
    28
    Öffnung
    28a
    Wandfläche der Öffnung
    28b
    Bodenteil der Öffnung
    37
    Bodenisolationsschicht
    D
    Drain-Elektrode
    G
    Gate-Elektrode
    K
    Kante oder Ecke der Öffnung
    M1
    Resistmuster
    S
    Source-Elektrode
  • Beschreibung von Ausführungsformen
  • (Erste Ausführungsform)
  • 1 ist eine Schnittansicht eines vertikalen GaN-basierten FET (Halbleiterbauelement) 10 gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Der vertikale GaN-basierte FET 10 umfasst ein leitendes GaN-Substrat 1 und eine n–-Typ-GaN-Driftschicht 4, eine p-Typ-GaN-Barriereschicht 6 und eine n+-Typ-GaN-Kontaktschicht 7, die epitaxial auf dem GaN-Substrat 1 gezüchtet wurden. Die n–-Typ-GaN-Driftschicht 4, die p-Typ-GaN-Barriereschicht 6 und die n+-Typ-GaN-Kontaktschicht 7 werden nacheinander ausgebildet, um eine GaN-basierte Stapelschicht 15 zu bilden. Eine Pufferschicht aus einer AlGaN-Schicht oder einer GaN-Schicht kann zwischen dem GaN-Substrat 1 und der n–-Typ-GaN-Driftschicht 4 in Abhängigkeit von dem Typ des GaN-Substrats 1 eingefügt sein.
  • Das GaN-Substrat 1 kann ein so genanntes monolithisches, dickes GaN-Substrat oder ein Substrat sein, das eine GaN-Schicht umfasst, die in einem Ohmschen Kontakt mit einem Haltesubstrat ist. Außerdem kann durch das Ausbilden einer GaN-Schicht auf einem GaN-Substrat oder ähnlichem während des Züchtens einer GaN-basierten Stapelschicht und das folgende Entfernen eines Teils mit einer bestimmten Dicke in Entsprechung zu der Dicke des GaN-Substrats oder ähnlichem nur eine dünne GaN-Schicht als eine Basis in der Form von Produkten gelassen werden. Das GaN-Substrat, das Substrat einschließlich der GaN-Schicht, die in einem Ohmschen Kontakt mit einem Haltesubstrat ist, und die dünne GaN-Schicht, die als eine Basis in der Form von Produkten gelassen wird, können einfach als ein GaN-Substrat bezeichnet werden.
  • Die als eine Basis gelassene dünne GaN-Schicht kann eine leitende oder nicht-leitende Schicht sein, wobei eine Drain-Elektrode auf der oberen oder unteren Fläche der dünnen GaN-Schicht in Abhängigkeit von dem Herstellungsprozess und dem Aufbau der Produkte gelassen werden kann. Wenn das GaN-Substrat, das Haltesubstrat oder ähnliches in einem Produkt gelassen wird, kann das Haltesubstrat oder das Substrat ein leitendes oder nicht-leitendes Substrat sein. Wenn das Haltesubstrat oder das Substrat ein leitendes Substrat ist, kann die Drain-Elektrode direkt auf der untersten (unteren) Fläche oder der obersten (oberen) Fläche des Haltesubstrats oder des Substrats angeordnet sein. Wenn das Haltesubstrat oder das Substrat ein nicht-leitendes Substrat ist, kann die Drain-Elektrode über dem nicht-leitenden Substrat und auf einer leitenden Schicht angeordnet sein, die auf der Seite der unteren Schicht in den Halbleiterschichten vorgesehen ist.
  • In dieser Ausführungsform wird die p-Typ-GaN-Barriereschicht 6 als die p-Typ-GaN-Barriereschicht verwendet, wobei aber auch eine p-Typ-AlGaN-Schicht verwendet werden kann. Was die anderen Schichten der Stapelschicht 15 betrifft, können auch andere GaN-basierte Halbleiterschichten anstelle der oben beschriebenen GaN-Schichten verwendet werden, wenn dies erforderlich ist.
  • In der GaN-basierten Stapelschicht 15 ist eine Öffnung 28 derart ausgebildet, dass sie sich von der n+-Typ-GaN-Kontaktschicht 7 zu der p-Typ-GaN-Barriereschicht 6 erstreckt und die n–-Typ-GaN-Driftschicht 4 erreicht. In der Öffnung 28 liegen eine Wandfläche (Seitenfläche) 28a und ein Bodenteil 28b frei. Eine nachgezüchtete Schicht 27 wird epitaxial gezüchtet, um die Wandfläche 28a und den Bodenteil 28b der Öffnung 28 und die obere Schicht (n+-Typ-GaN-Kontaktschicht 7) der GaN-basierten Stapelschicht 15 zu bedecken. Die nachgezüchtete Schicht 27 wird durch eine intrinsische GaN(i-Typ-GaN)-Elektronendriftschicht 22 und eine AlGaN-Elektronenquellenschicht 26 gebildet. Eine Zwischenschicht aus AlN oder ähnlichem kann zwischen der i-Typ-GaN-Elektronendriftschicht 22 und der AlGaN-Elektronenquellenschicht 26 eingefügt sein. Eine Source-Elektrode S ist elektrisch mit der nachgezüchteten Schicht 27, der n+-Typ-Kontaktschicht 7 und der p-Typ-GaN-Barriereschicht verbunden. In 1 erstreckt sich die Source-Elektrode S nach unten und umfasst eine Seitenfläche, die in Kontakt mit der nachgezüchteten Schicht 27 und der n+-Typ-Kontaktschicht 7 ist, und einen Endteil, der in Kontakt mit der p-Typ-GaN-Kontaktschicht 7 ist. Dadurch wird eine elektrische Verbindung hergestellt. Eine Drain-Elektrode D ist auf der unteren Fläche des GaN-Substrats 1 angeordnet.
  • Eine Isolationsschicht 9 ist unter einer Gate-Elektrode G angeordnet, um die nachgezüchtete Schicht 27 zu bedecken. Die Isolationsschicht 9 ist angeordnet, um einen durch bei Anlegung einer positiven Spannung an der Gate-Elektrode erzeugten Gate-Leckstrom zu reduzieren, sodass ein Betrieb mit einem hohen Strom ermöglicht wird. Weil die Schwellwertspannung weiter in einer positiven Richtung verschoben werden kann, wird ein normalerweise ausgeschalteter Zustand einfach erzielt. Es ist zu beachten, dass die Isolationsschicht 9 nicht notwendigerweise vorgesehen sein muss.
  • In dem Ein-Zustand wird ein zweidimensionales Elektronengas (2DEG) in der i-Typ-GaN-Elektronendriftschicht an einer Position in der Nähe der Schnittfläche zwischen der i-Typ-GaN-Elektronendriftschicht 22 und der AlGaN-Elektronenquellenschicht 26 in der nachgezüchteten Schicht 27 erzeugt. Ein derartiges zweidimensionales Elektronengas wird in der i-Typ-GaN-Elektronendriftschicht 22 an einer Position in der Nähe der Schnittfläche zwischen der i-Typ-GaN-Elektronendriftschicht 22 und der AlGaN-Schicht aufgrund von zum Beispiel einer spontanen Polarisation oder einer piezoelekrischen Polarisation erzeugt, die durch eine Differenz in der Gitterkonstante verursacht wird. Elektronen, die zu einem Schalten beitragen, fließen von der Source-Elektrode S zu der Drain-Elektrode D durch das zweidimensionale Elektronengas und die n–-Typ-GaN-Driftschicht 4. Weil die nachgezüchtete Schicht 27 ausgebildet wird, indem nacheinander die i-Typ-GaN-Elektronendriftschicht 22 und die AlGaN-Elektronenquellenschicht 26 gezüchtet werden, kann das Verunreinigungsniveau oder ähnliches an der Schnittfläche auf einen niedrigen Wert reduziert werden. Auf diese Weise kann ein großer Stromfluss (pro Einheitsfläche) mit einem niedrigen Ein-Widerstand veranlasst werden, wobei ein hoher Stromfluss in einer Dickenrichtung vorgesehen wird, indem die Öffnung 28 ausgebildet wird.
  • Das Merkmal dieser Ausführungsform ist das Vorhandensein einer Bodenisolationsschicht 37 in dem Bodenteil 28b der Öffnung 28. Das Vorhandensein der Bodenisolationsschicht 37 vergrößert die Distanz zwischen der Gate-Elektrode G und der n–-Typ-GaN-Driftschicht 4 in der Nähe des Bodenteils der Öffnung. Insbesondere ist die n–-Typ-GaN-Driftschicht 4, die von außen in Kontakt mit einer Kante oder Ecke K ist, wo der Bodenteil 28b und die Wandfläche 28a der Öffnung einander kreuzen, mit einer bestimmten Distanz von der Gate-Elektrode G entfernt. Ein bestehendes Halbleiterbauelement weist einen Schottky-Aufbau auf, in dem die Gate-Elektrode G direkt in Kontakt mit der nachgezüchteten Schicht 27 oder der n–-Typ-GaN-Driftschicht 4 ist, während ein Halbleiterbauelement in dieser Ausführungsform einen MIS-Aufbau aufweist, in dem die Bodenisolationsschicht 37 zwischen der Gate-Elektrode G und der nachgezüchteten Schicht 27 vorhanden ist.
  • Wie oben beschrieben, wird in dem Aus-Zustand eine hohe Spannung von mehreren hundert Volt bis zu eintausend und mehreren hundert Volt zwischen der bei einem Erdpotential gehaltenen Source-Elektrode S und der Drain-Elektrode D angelegt. Die Gate-Elektrode wird bei minus mehreren Volt wie etwa –5 Volt in dem Aus-Zustand gehalten, um den Kanal zu öffnen und zu schließen. In dem Aus-Zustand weist die Gate-Elektrode ein minimales Potential auf.
  • Bestehende Halbleiterbauelemente weisen einen Aufbau auf, in dem die Gate-Elektrode G den Bodenteil 28b und die Wandfläche 28a der Öffnung 28 kontinuierlich bedeckt. In einem derartigen Aufbau wird eine hohe elektrische Feldkonzentration in einem Teil der n–-Typ-GaN-Driftschicht 4, der in Kontakt mit der Ecke K ist, unter den Grenzbedingungen des Potentials erzeugt. In bestehenden Halbleiterbauelementen weist die Gate-Elektrode einen vorstehenden Teil auf, der von innen an die Ecke K gepasst wird. In dem Teil der n–-Typ-GaN-Driftschicht 4, der in Kontakt mit der Ecke K ist, wird der elektrische Kraftlinien enthaltende Abschnitt in einer Richtung von außen nach innen an der Ecke K schmäler, wodurch die Dichte der elektrischen Kraftlinien erhöht wird. Streng genommen müsste gesagt werden, dass der vorstehende Teil auf die nachgezüchtete Schicht gepasst wird, die die Ecke K von innen bedeckt. Die Dicke der nachgezüchteten Schicht ist jedoch klein, sodass das Vorhandensein der nachgezüchteten Schicht nur eine kleine Differenz vorsieht. Wenn kein großer Einfluss ausgeübt wird, nimmt die Beschreibung nicht auf das Vorhandensein oder die Abwesenheit der nachgezüchteten Schicht Bezug.
  • Wegen des Vorhandenseins des von innen auf die Ecke K gepassten vorstehenden Teils wird eine hohe elektrische Feldkonzentration in dem Teil der n-Typ-GaN-basierten Driftschicht 4 erzeugt, die in Kontakt mit dem vorstehenden Teil der Gate-Elektrode G mit einem minimalen Potential ist. Die p-Typ-GaN-Barriereschicht 6 in diesem Teil kann durch diese elektrische Feldkonzentration gebrochen werden.
  • Die Gate-Elektrode G des Halbleiterbauelements 10 gemäß dieser Ausführungsform wird durch die Bodenisolationsschicht 37 mit einer bestimmten Distanz von der n–-Typ-GaN-Driftschicht 4 getrennt, die in Kontakt mit dem Bodenteil 28b der Öffnung 28 ist. Insbesondere weist die Gate-Elektrode G keinen von innen auf die Ecke K der Öffnung 28 gepassten Teil auf. Indem die Dicke der Bodenisolationsschicht 37 vergrößert wird, wird die elektrische Feldkonzentration in dem Teil der n–-Typ-GaN-Driftschicht 4, der in Kontakt mit der Ecke ist, reduziert. Daraus resultiert, dass keine hohe elektrische Feldkonzentration in dem Teil der n–-Typ-GaN-Driftschicht 4 erzeugt wird, der in Kontakt mit der Kante oder Ecke K ist, sodass nicht einfach ein durch eine hohe Spannung verursachter dielektrischer Durchschlag auftritt.
  • Wenn die Dicke der Bodenisolationsschicht 37 größer wird, wird die Distanz zwischen der Gate-Elektrode G, die ein minimales Potential aufweist, und der n–-Typ-GaN-Driftschicht 4 größer. Deshalb ist die Dicke der Bodenisolationsschicht 37 vorzugsweise mindestens dreimal so groß oder noch besser mindestens fünfmal so groß wie die Dicke der nachgezüchteten Schicht 27 (22, 26). Weil die Dicke der nachgezüchteten Schicht 27 höchstens ungefähr 0,3 μm beträgt, beträgt die Dicke der Bodenisolationsschicht 37 vorzugsweise 0,9 μm (dreimal so groß) oder mehr und noch besser 1,5 μm (fünfmal so groß) oder mehr.
  • Die Bodenisolationsschicht 37 kann zum Beispiel aus Al2O3, SiO2, SiN, NiO oder Sc2O3 bestehen.
  • Die p-Typ-Verunreinigungskonzentration der p-Typ-GaN-Barriereschicht 6 kann ungefähr 1 × 1017 (1E17) cm–3 bis 1 × 1019 (1E19) cm–3 betragen. Die p-Typ-Verunreinigung kann eine Verunreinigung wie etwa Mg sein, die einen Akzeptor in einem GaN-basierten Halbleiter bildet. Die Dicke der p-Typ-GaN-Barriereschicht 6 hängt zum Beispiel von der Dicke der n–-Typ-GaN-Driftschicht ab, sodass der Bereich der Dicke nicht allgemein bestimmt werden kann. Die in vielen Bauelementen verwendete typische Dicke beträgt jedoch ungefähr 0,3 μm bis 1 μm. Wenn die Dicke kleiner als 0,3 μm ist, können die Durchschlagspannungseigenschaften und die Abschnüreigenschaften nicht ausreichend erzeugt werden, sodass 0,3 μm als die untere Grenze für die Dicke gesetzt werden kann. Wenn die p-Typ-GaN-Barriereschicht 6 mit einer Dicke von ungefähr 0,3 μm bis 1 μm einen übermäßig hohen Mg-Gehalt aufweist, tritt eine gerade Bewegung zu der Endfläche der p-Typ-GaN-Barriereschicht 6 auf, die sich nachteilig auf den Kanal auswirkt. Die Sperrrichtungs-Spannungseigenschaften (Durchschlagspannungseigenschaften) an einem pn-Übergang zwischen der p-Typ-GaN-Barriereschicht 6 und der n–-Typ-GaN-Driftschicht während der Kanalunterbrechung werden ebenfalls beeinträchtigt.
  • Die Dicke der n+-Typ-GaN-Kontaktschicht 7 kann ungefähr 0,1 μm bis 0,6 μm betragen. Die Länge der n+-Typ-GaN-Kontaktschicht 7 kann 5 μm oder weniger betragen.
  • 2 ist eine Draufsicht auf das vertikale GaN-basierte Halbleiterbauelement 10 von 1, und 1 ist eine Schnittansicht entlang der Linie I-I von 2. Wie in 2 gezeigt, weisen die Öffnung 28 und die Gate-Elektrode G eine hexagonale Form auf und wird ein Bereich um die Gate-Elektrode G herum im Wesentlichen durch die Source-Elektrode S bedeckt, während die Source-Elektrode S nicht mit einer Gate-Verdrahtungsleitung 12 überlappt. Folglich wird ein engst gepackter Aufbau (ein Honigwabenaufbau) gebildet, sodass die Gate-Elektrode einen langen Umfang pro Einheitsfläche aufweist. Durch die Verwendung einer derartigen Form kann auch der Ein-Widerstand vermindert werden. Ein elektrischer Strom fließt von der Source-Elektrode S und tritt in einen Kanal (Elektronendriftschicht 22) in der nachgezüchteten Schicht 27 direkt oder über die n+-Typ-GaN-Kontaktschicht 7 ein. Dann fließt der elektrische Strom zu der Drain-Elektrode D durch die n–-Typ-GaN-Driftschicht 4. Um zu verhindern, dass die Source-Elektrode S und die Verdrahtungsleitung derselben einen Gate-Aufbau einschließlich der Gate-Elektrode G, der Gate-Verdrahtungsleitung 12 und eines Gate-Pads 13 behindern, ist die Source-Verdrahtungsleitung auf einer Zwischenschicht-Isolationsschicht (nicht gezeigt) angeordnet. Ein Durchgangsloch ist in der Zwischenschicht-Isolationsschicht ausgebildet, und die Source-Elektrode S einschließlich eines durch das Füllen des Durchgangslochs erhaltenen leitenden Teils ist leitend mit einer Source-Leitungsschicht (nicht gezeigt) auf der Zwischenschicht-Isolationsschicht verbunden. Daraus resultiert, dass ein Source-Aufbau einschließlich der Source-Elektrode S einen niedrigen elektrischen Widerstand und eine hohe Mobilität aufweisen kann, die für Hochleistungs-Bauelemente geeignet sind.
  • Der Umfang der Öffnungen pro Einheitsfläche kann auch durch eine dichte Anordnung von länglichen Öffnungen anstelle des hexagonalen Honigwabenaufbaus vergrößert werden. Folglich kann die Stromdichte verbessert werden.
  • Im Folgenden wird ein Verfahren zum Herstellen des Halbleiterbauelements 10 gemäß dieser Ausführungsform beschrieben. Wie in 3 gezeigt, wird eine Stapelschicht 15 einschließlich einer n–-Typ-GaN-Driftschicht 4, einer p-Typ-GaN-Barriereschicht 6 und einer n+-Typ-GaN-Kontaktschicht 7 auf einem GaN-Substrat 1 gezüchtet, das dem oben beschriebenen GaN-Substrat entspricht. Eine GaN-basierte Pufferschicht (nicht gezeigt) kann zwischen dem GaN-Substrat 1 und der n–-Typ-GaN-Driftschicht 4 eingefügt sein.
  • Die Ausbildung der oben genannten Schichten kann zum Beispiel durch eine metallorganische chemische Dampfphasenabscheidung (MOCVD) durchgeführt werden. Indem ein Züchten unter Verwendung einer MOCVD durchgeführt wird, kann eine Stapelschicht 15 mit einer guten Kristallinität ausgebildet werden. Wenn das GaN-Substrat 1 durch das Züchten eines Galliumnitridfilms auf einem leitenden Substrat unter Verwendung einer MOCVD ausgebildet wird, wird Trimethylgallium als Gallium-Rohmaterial verwendet. Ein hochreines Ammoniak wird als Stickstoff-Rohmaterial verwendet. Ein gereinigter Wasserstoff wird als ein Trägergas verwendet. Die Reinheit des hochreinen Ammoniaks liegt bei 99,999% oder mehr, und die Reinheit des gereinigten Wasserstoffs liegt bei 99,999995% oder mehr. Ein Wasserstoff-basiertes Silan kann als ein Si-Rohmaterial für ein n-Typ-Dotierungsmittel (Donator) verwendet werden, und Cyclopentadienylmagnesium kann als ein Mg-Rohmaterial für ein p-Typ-Dotierungsmittel (Akzeptor) verwendet werden.
  • Ein leitendes GaN-Substrat mit einem Durchmesser von zwei Zoll wird als das leitende Substrat verwendet. Das Substrat wird bei 1030°C und 100 Torr in einer Atmosphäre aus Ammoniak und Wasserstoff gereinigt. Anschließend wird die Temperatur auf 1050°C erhöht und wird eine Galliumnitridschicht bei 200 Torr mit einem V/III-Verhältnis von 1500 gezüchtet, das das Verhältnis zwischen dem Stickstoff-Rohmaterial und dem Gallium-Rohmaterial ist. Das Ausbildungsverfahren für die GaN-Schicht auf dem leitenden Substrat wird nicht nur für die Ausbildung des GaN-Substrats 1, sondern auch für das Züchten der Stapelschicht 15 auf dem GaN-Substrat 1 verwendet.
  • Unter Verwendung des oben beschriebenen Verfahrens werden die n–-Typ-GaN-Schicht-Driftschicht 4, die p-Typ-GaN-Barriereschicht 6 und die n+-Typ-GaN-Kontaktschicht 7 auf dem GaN-Substrat 1 in dieser Reihenfolge gezüchtet.
  • Dann wird wie in 4 gezeigt eine Öffnung 28 durch ein reaktives Ionenätzen (RIE) ausgebildet. Wie in 5A und 5B gezeigt, wird ein Resistmuster M1 über den epitaxialen Schichten 4, 6 und 7 ausgebildet. Das Resistmuster M1 wird dann durch das RIE geätzt, damit das Resistmuster M1 schwindet, wodurch eine Öffnung erweitert wird, um die Öffnung 28 zu bilden. Bei diesem RIE-Vorgang wird die geneigte Fläche der Öffnung 28, d. h. die Endfläche der Stapelschicht 15 beschädigt, indem sie einer Ionenbestrahlung unterzogen wird. In dem beschädigten Teil wird zum Beispiel ein hochdichter Bereich von nicht abgesättigten Bindungen und Gitterdefekten gebildet. Aus einer RIE-Ausstattung oder unspezifizierten Quellen stammende leitende Verunreinigungen erreichen den beschädigten Teil, sodass eine Anreicherung auftritt. Die Ausbildung des beschädigten Teils hat eine Vergrößerung des Drain-Leckstroms zur Folge, sodass eine Wiederherstellung durchgeführt werden muss. Wenn Wasserstoff und Ammoniak mit bestimmten Anteilen enthalten sind, können die Wiederherstellung hinsichtlich der nicht abgesättigten Bindungen usw. und die Entfernung und Passivierung der Verunreinigungen während des Züchtens einer weiter unten beschriebenen nachgezüchteten Schicht 27 erzielt werden.
  • Dann wird das Resistmuster M1 entfernt und wird der Wafer gereinigt. Der Wafer wird in eine MOCVD-Vorrichtung eingeführt und eine nachgezüchtete Schicht 27 einschließlich einer aus undotiertem GaN bestehenden Elektronendriftschicht 22 und einer aus undotiertem AlGaN bestehenden Elektronenquellenschicht 26 wird wie in 6 gezeigt gezüchtet. Bei dem Züchten der undotierten GaN-Schicht 22 und der undotierten AlGaN-Schicht 26 wird eine thermische Reinigung in einer Atmosphäre aus (NH3 + H2) durchgeführt, wobei dann ein organisches Material zugeführt wird, während (NH3 + H2) eingeführt wird. Bei dem thermischen Reinigen vor der Ausbildung der nachgezüchteten Schicht 27 oder bei der Ausbildung der nachgezüchteten Schicht 27 können die Wiederherstellung hinsichtlich des beschädigten Teils und die Entfernung und Passivierung der leitenden Verunreinigungen fortschreiten.
  • Dann wird der Wafer aus der MOCVD-Vorrichtung entnommen. Wie in 7 gezeigt, wird eine Bodenisolationsschicht 37 unter Verwendung eines Resistmusters (nicht gezeigt) mit einem Loch in dem Bodenteil der Öffnung gezüchtet. Eine Source-Elektrode S und eine Drain-Elektrode D werden dann jeweils auf der oberen Fläche der epitaxialen Schicht und auf der unteren Fläche des GaN-Substrats 1 durch Photolithographie und eine Elektronenstrahlbeschichtung wie in 1 gezeigt ausgebildet.
  • <Modifikation des Halbleiterbauelements von Fig. 1>
  • 8 zeigt ein Halbleiterbauelement 10 gemäß einer Ausführungsform der vorliegenden Erfindung, die eine Modifikation der ersten Ausführungsform ist. In dieser Modifikation ist im Gegensatz zu dem Halbleiterbauelement von 1 eine Isolationsschicht 9 unter der Gate-Elektrode G angeordnet.
  • Weil die Isolationsschicht unter der Gate-Elektrode angeordnet ist, wird ein bei Anlegung einer positiven Spannung an der Gate-Elektrode erzeugter Gate-Leckstrom reduziert, wodurch ein Betrieb mit einem großen Strom ermöglicht wird. Weil die Schwellwertspannung weiter in einer positiven Richtung verschoben werden kann, wird einfach ein normalerweise ausgeschalteter Zustand erzielt. Und weil die Bodenisolationsschicht 37 und die Isolationsschicht 9 übereinander gestapelt sind, wird die Distanz zwischen der Gate-Elektrode G und der n–-Typ-GaN-Driftschicht 4 vergrößert. Folglich kann die elektrische Feldkonzentration in dem Teil der n–-Typ-GaN-Driftschicht 4, der in Kontakt mit der Ecke K ist, weiter reduziert werden.
  • Die Dicke der Isolationsschicht 9 kann ungefähr 0,05 μm oder mehr und 0,3 μm oder weniger betragen. Die Isolationsschicht 9 kann wie die Bodenisolationsschicht 37 zum Beispiel aus Al2O3, SiO2, SiN, NiO oder Sc2O3 bestehen.
  • Die Isolationsschicht 9 kann unter der Bodenisolationsschicht 37 und auf der nachgezüchteten Schicht 27 angeordnet sein.
  • (Zweite Ausführungsform)
  • 9 ist eine Schnittansicht, die einen vertikalen GaN-basierten FET (Halbleiterbauelement) 10 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt. Der im Folgenden beschriebene Aufbau ist mit demjenigen der ersten Ausführungsform identisch. Die GaN-basierte Stapelschicht 15 umfasst eine n–-Typ-GaN-Driftschicht 4, eine p-Typ-GaN-Barriereschicht 6 und eine n+-Typ-GaN-Kontaktschicht 7, und die Öffnung 28 ist derart ausgebildet, dass sie sich von der obersten Schicht erstreckt und die n–-Typ-GaN-Driftschicht 4 erreicht.
  • Die Merkmale des Halbleiterbauelements 10 gemäß dieser Ausführungsform sind wie folgt.
    • (1) Die Bodenisolationsschicht 37 ist in dem Bodenteil 28b der Öffnung 28 angeordnet. Dieser Aufbau entspricht demjenigen des Halbleiterbauelements der ersten Ausführungsform von 1 oder des Halbleiterbauelements der Modifikation von 8.
    • (2) Die nachgezüchtete Schicht ist nicht in dem Bodenteil 28b der Öffnung 28 angeordnet, und die nachgezüchtete Schicht 27 erstreckt sich entlang der Wandfläche der Öffnung 28 und endet an einer Position, an der die Wandfläche und der Bodenteil der Öffnung einander kreuzen.
  • Das Merkmal (2) macht keinen wesentlichen Unterschied zwischen dem Halbleiterbauelement 10 dieser Ausführungsform und dem Halbleiterbauelement der ersten Ausführungsform aus. In Zusammenwirkung mit der Isolationsschicht 9 vergrößert die Bodenisolationsschicht 37 die Distanz zwischen dem Teil der n–-Typ-GaN-Driftschicht 4, die in Kontakt mit der Ecke K der Öffnung 28 ist, und der Gate-Elektrode G, die ein minimales Potential aufweist. Daraus resultiert, dass die elektrische Feldkonzentration an der Ecke K der n–-Typ-GaN-Driftschicht 4 wie in der ersten Ausführungsform reduziert werden kann.
  • Der durch das Anordnen der Isolationsschicht 9 unter der Gate-Elektrode erzielte Effekt ist derselbe wie in der ersten Ausführungsform. Das heißt, dass ein bei Anlegung einer positiven Spannung an der Gate-Elektrode erzeugter Gate-Leckstrom durch das Anordnen der Isolationsschicht an dem Kanal und unter der Gate-Elektrode reduziert wird, wodurch ein Betrieb mit einem hohen Strom ermöglicht wird. Und weil die Schwellwertspannung weiter in einer positiven Richtung verschoben werden kann, wird ein normalerweise ausgeschalteter Zustand einfach erzielt.
  • Die Isolationsschicht 9 in 9 ist auf der Bodenisolationsschicht 37 angeordnet, kann aber auch unter der Bodenisolationsschicht 37 angeordnet sein. Der Effekt der Isolationsschichten 37 und 9 in dem Bodenteil 28b der Öffnung 28 wird nicht durch die Reihenfolge der in dem Bodenteil gestapelten Isolationsschichten beeinflusst.
  • Die Isolationsschicht 9 muss nicht angeordnet sein. Wenn die Isolationsschicht 9 angeordnet ist, kann der oben beschriebene Effekt erzeugt werden. Wenn jedoch die Zielsetzung auf eine Verbesserung der Durchschlagspannungseigenschaften oder ähnliches begrenzt ist, wird die Isolationsschicht 9 nicht benötigt.
  • Die in den oben beschriebenen Ausführungsformen der vorliegenden Erfindung angegebenen Aufbauten sind lediglich beispielhaft aufzufassen, wobei die Erfindung nicht auf diese Ausführungsformen beschränkt ist. Der Erfindungsumfang wird durch die beigefügten Ansprüche definiert und umfasst alle durch die Ansprüche und deren Äquivalente gedeckten Änderungen.
  • Industrielle Anwendbarkeit
  • Gemäß dem Halbleiterbauelement oder ähnlichem der vorliegenden Erfindung können in einem vertikalen Halbleiterbauelement mit einer Öffnung die Durchschlagspannungseigenschaften in dem Aus-Zustand verbessert werden, indem eine Isolationsschicht nur in einem Bodenteil der Öffnung angeordnet wird. Ein derartiges Halbleiterbauelement weist einen niedrigen Ein-Widerstand auf, der durch das Ausbilden eines zweidimensionalen Elektronengases entlang einer Wandfläche der Öffnung in einer Dickenrichtung erzielt wird, und gute Durchschlagspannungseigenschaften, die wie oben beschrieben erzielt werden. Deshalb kann das Halbleiterbauelement als eine Hochstrom-Schalteinrichtung verwendet werden.

Claims (9)

  1. Vertikales Halbleiterbauelement, das eine GaN-basierte Stapelschicht mit einer Öffnung umfasst, wobei die GaN-basierte Stapelschicht eine n-Typ-GaN-basierte Driftschicht, eine p-Typ-GaN-basierte Barriereschicht und eine n-Typ-GaN-basierte Kontaktschicht in dieser Reihenfolge zu der Seite der obersten Schicht umfasst, wobei sich die Öffnung von einer obersten Schicht erstreckt und die n-Typ-GaN-basierte Driftschicht erreicht, wobei das Halbleiterbauelement umfasst: eine nachgezüchtete Schicht, die derart angeordnet ist, dass sie eine Wandfläche und einen Bodenteil der Öffnung bedeckt, wobei die nachgezüchtete Schicht eine Elektronendriftschicht und eine Elektronenquellenschicht umfasst, eine Source-Elektrode, die in Kontakt mit der nachgezüchteten Schicht, der n-Typ-GaN-basierten Kontaktschicht und der p-Typ-GaN-basierten Barriereschicht ist, eine Gate-Elektrode, die über der nachgezüchteten Schicht in der Öffnung angeordnet ist, und eine Bodenisolationsschicht, die unter der Gate-Elektrode und nur in dem Bodenteil der Öffnung angeordnet ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei die Bodenisolationsschicht auf der nachgezüchteten Schicht angeordnet ist, die den Bodenteil der Öffnung bedeckt.
  3. Halbleiterbauelement nach Anspruch 1, wobei die nachgezüchtete Schicht die Wandfläche der Öffnung bedeckt und an der n-Typ-GaN-basierten Driftschicht endet, die den Bodenteil der Öffnung bildet, und wobei die Bodenisolationsschicht derart angeordnet ist, dass sie die n-Typ-GaN-basierte Driftschicht bedeckt, die in dem Bodenteil der Öffnung angeordnet ist.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, das weiterhin eine Isolationsschicht umfasst, die unter der Gate-Elektrode und auf der nachgezüchteten Schicht angeordnet ist, wobei die Isolationsschicht wenigstens an der Wandfläche der Öffnung angeordnet ist.
  5. Halbleiterbauelement nach Anspruch 4, wobei die nachgezüchtete Schicht die Wandfläche der Öffnung bedeckt und an einer Position endet, an welcher die Wandfläche und der Bodenteil der Öffnung einander kreuzen, und wobei sich die Isolationsschicht kontinuierlich von der Wandfläche der Öffnung erstreckt, um als die Bodenisolationsschicht zu dienen, und derart angeordnet ist, dass sie die n-Typ-GaN-basierte Driftschicht bedeckt, die in dem Bodenteil der Öffnung angeordnet ist.
  6. Verfahren zum Herstellen eines vertikalen GaN-basierten Halbleiterbauelements, wobei das Verfahren umfasst: einen Schritt zum Ausbilden einer p-Typ-GaN-basierten Barriereschicht auf einer n-Typ-GaN-basierten Driftschicht, einen Schritt zum Ausbilden einer n-Typ-GaN-basierten Kontaktschicht auf der p-Typ-GaN-basierten Barriereschicht, einen Schritt zum Ausbilden, durch Ätzen, einer Öffnung, die sich von einer obersten Schicht erstreckt und die n-Typ-GaN-basierte Driftschicht erreicht, einen Schritt zum epitaxialen Züchten einer nachgezüchteten Schicht, die eine Wandfläche und einen Bodenteil der Öffnung bedeckt, wobei die nachgezüchtete Schicht eine Elektronendriftschicht und eine Elektronenquellenschicht umfasst, einen Schritt zum Ausbilden einer Bodenisolationsschicht nur in dem Bodenteil der Öffnung, und einen Schritt zum Ausbilden einer Gate-Elektrode auf der Bodenisolationsschicht.
  7. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 6, wobei in dem Schritt zum Züchten der nachgezüchteten Schicht die nachgezüchtete Schicht an der Wandfläche der Öffnung ausgebildet wird, sodass sie an der n-Typ-GaN-basierten Driftschicht endet, die den Bodenteil der Öffnung bildet, oder die in dem Bodenteil der Öffnung angeordnete nachgezüchtete Schicht durch Ätzen entfernt wird, wobei dann in dem Schritt zum Erzeugen der Bodenisolationsschicht die Bodenisolationsschicht derart ausgebildet wird, dass sie die in dem Bodenteil der Öffnung freiliegende n-Typ-GaN-basierte Driftschicht bedeckt.
  8. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 6, wobei in dem Schritt zum Ausbilden der nachgezüchteten Schicht die nachgezüchtete Schicht derart ausgebildet wird, dass sie die Wandfläche und den Bodenteil der Öffnung bedeckt, und in dem Schritt zum Ausbilden der Bodenisolationsschicht die Bodenisolationsschicht auf der nachgezüchteten Schicht ausgebildet wird.
  9. Verfahren zum Herstellen eines Halbleiterbauelements nach einem der Ansprüche 6 bis 8, das weiterhin einen Schritt zum Ausbilden einer Isolationsschicht unter der Gate-Elektrode, wobei die Isolationsschicht wenigstens an der Wandfläche der Öffnung angeordnet wird, vor dem Schritt zum Ausbilden der Gate-Elektrode und nach oder vor dem Schritt zum Ausbilden der Bodenisolationsschicht umfasst.
DE112011103772T 2010-11-15 2011-10-17 Halbleiterbauelement und Verfahren zum Herstellen desselben Withdrawn DE112011103772T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-255007 2010-11-15
JP2010255007A JP5003813B2 (ja) 2010-11-15 2010-11-15 半導体装置およびその製造方法
PCT/JP2011/073828 WO2012066892A1 (ja) 2010-11-15 2011-10-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE112011103772T5 true DE112011103772T5 (de) 2013-08-22

Family

ID=46083832

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011103772T Withdrawn DE112011103772T5 (de) 2010-11-15 2011-10-17 Halbleiterbauelement und Verfahren zum Herstellen desselben

Country Status (5)

Country Link
US (1) US8941174B2 (de)
JP (1) JP5003813B2 (de)
CN (1) CN103210496A (de)
DE (1) DE112011103772T5 (de)
WO (1) WO2012066892A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032745A (ja) * 2013-08-05 2015-02-16 株式会社東芝 半導体装置および半導体装置の製造方法
US9590096B2 (en) * 2014-12-15 2017-03-07 Infineon Technologies Americas Corp. Vertical FET having reduced on-resistance
JP6755892B2 (ja) * 2016-02-08 2020-09-16 パナソニック株式会社 半導体装置
CN106653610A (zh) * 2016-12-26 2017-05-10 东莞市联洲知识产权运营管理有限公司 一种改良的沟槽超势垒整流器件及其制造方法
CN111344842B (zh) * 2017-11-16 2023-02-21 松下控股株式会社 氮化物半导体装置
CN110277445A (zh) * 2018-03-16 2019-09-24 中国科学院上海微***与信息技术研究所 基于AlGaN/p-GaN沟道的增强型纵向功率器件及制作方法
CN111886683B (zh) * 2018-03-22 2024-01-02 松下控股株式会社 氮化物半导体装置
CN111902920A (zh) * 2018-03-27 2020-11-06 松下电器产业株式会社 氮化物半导体装置
US10756207B2 (en) * 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
KR20200141335A (ko) * 2019-06-10 2020-12-18 삼성전자주식회사 점진적으로 변화하는 조성을 갖는 채널을 포함하는 전계 효과 트랜지스터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286942A (ja) 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098188A (ja) * 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
JP4957005B2 (ja) * 2006-01-31 2012-06-20 富士電機株式会社 炭化珪素半導体素子の製造方法
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP4584293B2 (ja) * 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
JP2010177474A (ja) * 2009-01-29 2010-08-12 Toyota Motor Corp 半導体装置の製造方法
JP2010182857A (ja) * 2009-02-05 2010-08-19 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286942A (ja) 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20130234156A1 (en) 2013-09-12
US8941174B2 (en) 2015-01-27
JP2012109304A (ja) 2012-06-07
WO2012066892A1 (ja) 2012-05-24
JP5003813B2 (ja) 2012-08-15
CN103210496A (zh) 2013-07-17

Similar Documents

Publication Publication Date Title
DE112006001893B4 (de) Normalerweise abgeschaltetes Gruppe-III-Nitrid-Halbleiter-Bauteil und Verfahren zur Herstellung desselben
DE112011103772T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE112011103705T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102004058431B4 (de) III-Nitrid Halbleitervorrichtung mit Grabenstruktur
DE102014114635B4 (de) Seitenwand-Passivierung für HEMT-Vorrichtungen
DE112011103695T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102005045542B4 (de) Nicht-Planare III-Nitrid-Leistungshalbleitervorrichtung mit einem lateralen Leitungspfad
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102012113110B4 (de) Integrierte Halbleitervorrichtung mit Heteroübergang und Verfahren zur Erzeugung einer integrierten Halbleitervorrichtung mit Heteroübergang
DE102016120393A1 (de) Bidirektionales III-Nitrid-Bauelement
DE102015114707A1 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013104130A1 (de) Schutzringe auf Fin-Strukturen
DE102013008512A1 (de) Gruppe lll-Nitrid-Transistor mit Ladungs-Induzierschicht
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102018133325B4 (de) Halbleitervorrichtung
DE102012111830B4 (de) III-V Halbleiterbauelement mit vergrabenen Kontakten und Herstellungsverfahren dafür
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112011103588T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE112018005908T5 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee