DE112009004529T5 - AD-Wandler und programmierbares Steuersystem - Google Patents

AD-Wandler und programmierbares Steuersystem Download PDF

Info

Publication number
DE112009004529T5
DE112009004529T5 DE112009004529T DE112009004529T DE112009004529T5 DE 112009004529 T5 DE112009004529 T5 DE 112009004529T5 DE 112009004529 T DE112009004529 T DE 112009004529T DE 112009004529 T DE112009004529 T DE 112009004529T DE 112009004529 T5 DE112009004529 T5 DE 112009004529T5
Authority
DE
Germany
Prior art keywords
recording
converter
data
plc
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112009004529T
Other languages
English (en)
Other versions
DE112009004529B4 (de
DE112009004529T8 (de
Inventor
Atsuko Onishi
Yoshiyuki Kubota
Satoru Ukena
Shigeaki Takase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112009004529T5 publication Critical patent/DE112009004529T5/de
Application granted granted Critical
Publication of DE112009004529T8 publication Critical patent/DE112009004529T8/de
Publication of DE112009004529B4 publication Critical patent/DE112009004529B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054Input/output
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/15Plc structure of the system
    • G05B2219/15118Shared memory
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/21Pc I-O input output
    • G05B2219/21137Analog to digital conversion, ADC, DAC

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Recording Measured Values (AREA)
  • Debugging And Monitoring (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

Ein A/D-Wandler, der angeschlossen ist an einer programmierbaren Steuervorrichtung (PLC) und einen von außen eingegebenen analogen Wert sequentiell in einen digitalen Wert wandelt. Der A/D-Wandler umfasst: einen gemeinsam verwendeten Speicher zum Durchführen eines Lesezugriffs von einer CPU-Einheit, die die gesamte PLC steuert, und einen Aufzeichnungsspeicherbereich mit einer Ring-Puffer-Konfiguration umfasst zum sequentiellen Aufzeichnen des digitalen Werts und einen Parameterspeicherbereich zum Speichern eines Head-Pointers, der als ein Parameter dient zum Anzeigen einer Position, an der nächste Aufzeichnungsdaten gespeichert werden; und eine Aufzeichnungsausführungseinheit zum Schreiben eines digitalen Werts in einer Adresse, die durch den Head-Pointer angezeigt wird, in dem Aufzeichnungsspeicherbereich als Aufzeichnungsdaten, und zum Aktualisieren des Head-Pointers.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft einen AD-Wandler, der an einer programmierbaren Steuervorrichtung (engl. Programmable Controller (PLC)) angebracht ist, und ein programmierbares Steuersystem.
  • Stand der Technik
  • Wenn analoge Datenwerte in eine PLC eingegeben werden, wird eine Analogeingabeeinheit (ein A/D-Wandler) verwendet, die einen eingegebenen analogen Datenwert in einen digitalen Wert wandelt. Im Allgemeinen ist eine Abtastperiode der A/D-Wandlung der Analogeingabeeinheit, die einen eingegebenen analogen Datenwert in einen digitalen Wert wandelt, nicht synchron mit einer Steuerperiode (eine Lesezeit) einer CPU-Einheit, die die gesamte PLC steuert, und die Abtastperiode ist im Allgemeinen schneller. Wenn daher die Analogeingabeeinheit einen A/D-Wandler-Wert aufzeichnet, ist es schwierig, alle A/D-Wandler-Werte in der CPU-Einheit ohne Fehler aufzuzeichnen.
  • Als Verfahren zum Aufzeichnen aller A/D-Wandler-Werte ohne Fehler gibt es ein Verfahren zum Durchführen eines Aufzeichnungsprozesses in einer Analogeingabeeinheit. Um jedoch auf die gesammelten Daten zu verweisen, müssen die Daten in eine CPU-Einheit gelesen werden, nachdem die Aufzeichnung beendet ist. Da dieser Leseprozess herkömmlich einen dedizierten Kommunikationsprozess erfordert, sodass dieser häufig durchgeführt werden kann, ist dieser Prozess aufwendig.
  • Um dieses Problem zu lösen, wurde ein Verfahren vorgeschlagen zum Speichern von A/D-Wandler-Werten in einem gemeinsam verwendeten Speicher (engl. Shared Memory), der als ein Speicherbereich dient, auf die eine CPU-Einheit immer zugreifen kann, ohne dass irgendein dedizierter Kommunikationsprozess erforderlich ist (siehe zum Beispiel Patentdokument 1). Ferner wurde als Verfahren zum Sammeln sukzessiver Daten ein Verfahren vorgeschlagen zum Sammeln von Daten in der Art eines Ring-Puffers (siehe zum Beispiel Patentdokument 2). Ferner wurde ein Verfahren vorgeschlagen zum Sammeln von Daten in einem gemeinsam verwendeten Speicher in der Art eines Ring-Puffers (siehe zum Beispiel Patentdokument 3).
    Patentdokument 1: Japanische veröffentlichte Patentanmeldung H8-69355
    Patentdokument 2: Japanische veröffentlichte Patentanmeldung 2008-20392
    Patentdokument 3: Japanische veröffentlichte Patentanmeldung 2007-233593
  • Offenbarung der Erfindung
  • Durch die Erfindung zu lösendes Problem
  • Gemäß der im Patentdokument 1 beschriebenen Technik werden jedoch vorhergehende Daten jedes Mal dann überschrieben, wenn Daten gespeichert werden, und somit können Daten nicht sukzessiv gesammelt und darauf verwiesen werden.
  • Gemäß der im Patentdokument 2 beschriebenen Technik können die letzten Daten und die ältesten Daten in einem Speicherbereich mit einer Ring-Puffer-Konfiguration nicht voneinander unterschieden werden, und gesammelte Daten können somit nicht in einer Zeitreihe gehandhabt werden.
  • Die im Patentdokument 3 beschriebene Technik ist eine Technik zum Erreichen einer Aufzeichnung, die synchron mit einer Steuerperiode einer CPU-Einheit ist, und ein A/D-Wandler-Wert, der bei einer schnelleren Abtastperiode der A/D-Wandlung aktualisiert wird, kann nicht aufgezeichnet werden.
  • Die vorliegende Erfindung dient zur Lösung der obigen Probleme, und eine Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines A/D-Wandlers, der alle A/D-Wandler-Werte ohne Fehler aufzeichnen kann, und der aufgezeichnete Daten leicht lesen kann, so dass diese mit einer Zeitreihe zusammenhängen, ohne dass irgendein bestimmter Kommunikationsprozess erforderlich ist, und in der Bereitstellung eines PLC-Systems.
  • Mittel zum Lösen des Problems
  • Um das obige Ziel zu erreichen, umfasst ein A/D-Wandler, der an einer programmierbaren Steuervorrichtung (PLC) angeschlossen ist und einen von außen eingegebenen analogen Wert in einen digitalen Wert wandelt: einen gemeinsam verwendeten Speicher zum Durchführen eines Lesezugriffs von einer CPU-Einheit, die die gesamte PLC steuert, und einen Aufzeichnungsspeicherbereich umfasst mit einer Ring-Puffer-Konfiguration zum sequentiellen Aufzeichnen des digitalen Werts, und einen Parameterspeicherbereich zum Speichern eines Head-Pointers, der als ein Parameter dient zum Anzeigen einer Position, an der nächste Aufzeichnungsdaten gespeichert werden; und eine Aufzeichnungsausführungseinheit zum Schreiben eines digitalen Werts in einer Adresse, die durch den Head-Pointer angezeigt wird, in dem Aufzeichnungsspeicherbereich als Aufzeichnungsdaten, und den Head-Pointer aktualisiert.
  • Effekt der Erfindung
  • Gemäß der vorliegenden Erfindung ist der Aufzeichnungsspeicherbereich mit einer Ring-Puffer-Konfiguration in dem gemeinsam verwendeten Speicher gewährleistet, und der Parameterspeicherbereich zum Speichern des Head-Pointers, der eine Adresse einer Grenze zwischen den letzten Aufzeichnungsdaten und den ältesten Aufzeichnungsdaten anzeigt, die in dem Aufzeichnungsspeicherbereich gespeichert sind, wird ebenso in dem gemeinsam verwendeten Speicher gewährleistet. Es ist daher möglich, einen A/D-Wandler bereitzustellen, der alle A/D-Wandler-Werte ohne Fehler aufzeichnen kann und aufgezeichnete Daten leicht lesen kann, so dass diese mit einer Zeitreihe zusammenhängen, ohne dass irgendein bestimmter Kommunikationsprozess erforderlich ist.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine Konfiguration eines PLC-Systems gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 2 ist ein erläuterndes Diagramm von Datenstrukturen von Daten, die in einem Aufzeichnungsspeicherbereich und einem Parameterspeicherbereich gespeichert werden.
  • 3 ist ein erläuterndes Diagramm von Datenstrukturen von Daten, die in dem Aufzeichnungsspeicherbereich und dem Parameterspeicherbereich gespeichert werden.
  • 4 ist ein Flussdiagramm zum Erläutern eines Betriebs einer Analogeingabeeinheit gemäß der Ausführungsform der vorliegenden Erfindung.
  • 5 ist ein Flussdiagramm zur Erläuterung eines Betriebs der Analogeingabeeinheit gemäß der Ausführungsform der vorliegenden Erfindung.
  • 6 ist ein erläuterndes Diagramm einer Neuanordnung von Aufzeichnungsdaten.
  • 7 ist ein erläuterndes Diagramm eines Zustands eines Aufzeichnungsspeicherbereichs nach der Neuanordnung.
  • Bezugszeichenliste
  • 100
    Analogeingabeeinheit
    110
    Analog-Dateneingabe I/F
    120
    A/D-Wandlereinheit
    130
    Berechnungseinheit
    131
    Auslösererfassungseinheit
    132
    Aufzeichnungsausführungseinheit
    140
    gemeinsam verwendeter Speicher
    141
    A/D-Wandler-Wert-Speicherbereich
    142
    Aufzeichnungsspeicherbereich
    143
    Parameterspeicherbereich
    150
    Auslöser-Eingabe I/F
    160
    Bus I/F
    210
    Berechnungseinheit
    220
    interner Speicher
    230
    Bus I/F
    240
    Personalcomputer I/F
    250
    Anzeigevorrichtung I/F
    300
    Zwischen-Einheiten-Bus
    1000
    PLC
  • Bester Modus bzw. beste Modi zum Ausführen der Erfindung
  • Beispielhafte Ausführungsformen eines A/D-Wandlers gemäß der vorliegenden Erfindung werden im Folgenden detailliert mit Bezug auf die begleitenden Zeichnungen erläutert. Die vorliegende Erfindung ist nicht auf die Ausführungsformen beschränkt.
  • Ausführungsform
  • 1 ist ein Blockdiagramm zum Erläutern einer Konfiguration eines PLC-Systems mit einem A/D-Wandler (eine Analogeingabeeinheit). Wie in 1 gezeigt, ist eine Analogeingabeeinheit 100 mit einer CPU-Einheit 200 über einen Zwischen-Einheiten-Bus 300 verbunden. Die Analogeingabeeinheit 100 und die CPU-Einheit 200 bilden einen Teil einer PLC 1000 aus. Zusätzlich zu der Analogeingabeeinheit 100 und der CPU-Einheit 200 werden, je nach Bedarf, eine Bewegungssteuereinheit, die einen Servoverstärker zum Durchführen einer Mehrachsen-Positionssteuerung steuert, und eine Temperatursteuereinheit, die ein Temperatursteuersignal zum Erhitzen und Abkühlen ausgibt, so dass eine durch die CPU-Einheit 200 angewiesene Temperatur erreicht wird, über den Zwischen-Einheiten-Bus 300 angeschlossen; außer der Analogeingabeeinheit 100 und der CPU-Einheit 200 werden hier jedoch keine Einheiten erläutert.
  • Die Analogeingabeeinheit 100 empfängt eine Eingabe eines analogen Datenwerts von einem Sensor, der verschiedene Beobachtungswerte überwacht, die mit industriellen Apparaturen in Verbindung stehen, um durch die PLC 1000 gesteuert zu werden, wie zum Beispiel eine Flussrate, einen Druck und eine Temperatur, um diese Werte als einen Stromwert und einen Spannungswert auszugeben, wandelt die Eingabe des empfangenen analogen Datenwerts in einen digitalen Wert, und schreibt den digitalen Wert (einen A/D-Wandler-Wert) in einen gemeinsam verwendeten Speicher 140, der in der Analogeingabeeinheit 100 bereitgestellt ist. Die CPU-Einheit 200 wiederholt, in einer vorbestimmten Periode, die Ausführung eines Nutzerprogramms zur Bedienung verschiedener Einheiten, die in der PLC 1000 bereitgestellt sind, um industrielle Apparaturen zu steuern, Ausführungsresultate auszugeben und Eingabewerte zu erfassen, wie zum Beispiel Werte, die durch das Nutzerprogramm verwendet werden. Dieser iterative Betrieb wird als ein „zyklischer Prozess” bezeichnete. Die CPU-Einheit 200 liest einen digitalen Wert (einen A/D-Wandler-Wert) des Beobachtungswerts aus dem gemeinsam verwendeten Speicher 140 aus, als ein Teil einer Eingabewert-Erfassungsoperation, die in dem zyklischen Prozess enthalten ist.
  • Die CPU-Einheit 200 umfasst eine Berechnungseinheit 210, die das Nutzerprogramm ausführt und die gesamte CPU-Einheit 200 steuert, einen internen Speicher 120, der als ein Speicher zum Speichern von Daten dient, die zum Ausführen des Nutzerprogramms erforderlich sind, und von Eingabe/Ausgabe-Werten des Nutzerprogramms, einen Bus I/F 230, der als eine Kommunikationsschnittstelle dient, zum Kommunizieren mit der Analogeingabeeinheit 100 über den Zwischen-Einheiten-Bus 300, und einen Personalcomputer I/F 240, und eine Anzeigevorrichtung I/F 250, die als Schnittstellen dienen zum Verbinden eines Personalcomputers und einer Anzeigevorrichtung als eine periphere Vorrichtung zum Einstellen des Nutzerprogramms und zum Anzeigen eines Zustands von Daten in dem internen Speicher 220. Die Berechnungseinheit 210, der interne Speicher 220 und der Bus I/F 230 werden durch einen internen Bus miteinander verbunden. Ein System einschließlich der PLC 1000 und peripherer Vorrichtungen (der Personalcomputer und/oder die Anzeigevorrichtung), die mit der PLC 1000 verbunden sind, wird als ein „PLC-System” bezeichnet.
  • Der gemeinsam verwendete Speicher 140, der in der Analogeingabeeinheit 100 enthalten ist, wird im Folgenden erläutert. Ein A/D-Wandler-Wert-Speicherbereich 141, der A/D-Wandler-Werte speichert, die durch den zyklischen Prozess gelesen werden, der durch die CPU-Einheit 200 durchgeführt wird, wird in dem gemeinsam verwendeten Speicher 140 gewährleistet. Da, wie oben erwähnt, ein Intervall, in dem ein analoger Datenwert abgetastet wird, um in einen digitalen Wert gewandelt zu werden (ein Abtastintervall), normalerweise schneller als die Periode des zyklischen Prozesses ist, ist es für die CPU-Einheit 200 schwierig, alle A/D-Wandler-Werte zu lesen, die in den A/D-Wandler-Wert-Speicherbereich 141 geschrieben werden, und diese Werte ohne Fehler aufzuzeichnen. Gemäß einer Ausführungsform der vorliegenden Erfindung wird zusätzlich zu dem A/D-Wandler-Wert-Speicherbereich 141, der oben erläutert wurde, ein Aufzeichnungsspeicherbereich 142, der als ein Speicherbereich zum Speichern von A/D-Wandler-Werten als Aufzeichnungsdaten dient, in den gemeinsam verwendeten Speicher 140 gewährleistet, in den die analoge Eingabeeinheit 100 Daten mit einer hohen Geschwindigkeit schreiben kann und auf den die CPU-Einheit 200 einen Lesezugriff durchführen kann, ohne irgendeinen komplizierten Kommunikationsprozess durchzuführen. Die Aufzeichnungsdaten, die in dem Aufzeichnungsspeicherbereich 142 gespeichert werden, werden über den Zwischen-Einheiten-Bus 300 und die CPU-Einheit 200 in eine periphere Vorrichtung gelesen.
  • Der Aufzeichnungsspeicherbereich 142 weist eine Ringpufferkonfiguration auf. D. h., dass Aufzeichnungsdaten in dem Aufzeichnungsspeicherbereich 142 ab einer Head-Adresse in einer Zeitreihe geschrieben werden. Wenn die Schreibadresse der Aufzeichnungsdaten die letzte erreicht, führt der Prozess einen Umgriff durch und die Aufzeichnungsdaten werden von der Head-Adresse überschrieben. Es wird angenommen, dass ein Schreiben von Aufzeichnungsdaten, beginnend wenn die Aufzeichnung gestartet wird bis dahin, wenn der Prozess einen Umgriff durchführt, als Schreiben eines ersten Zyklus dargestellt wird, und ein anschließendes Schreiben als 1 + n-tes Zyklusschreiben dargestellt wird (n bezeichnet die Anzahl von Umgriffen). Der gemeinsam verwendete Speicher 140 umfasst ferner einen Parameterspeicherbereich 143, der die Anzahl gespeicherter Daten speichert, die als ein Parameter zum Bestimmen einer letzten Aufzeichnungsdaten-Schreibposition in dem ersten Zyklus dienen, und einen Head-Pointer, der als ein Pointer dient, der die letzte Aufzeichnungsdaten-Schreibposition in dem zweiten Zyklus und den anschließenden Zyklen anzeigt. Da der Head-Pointer die letzte Aufzeichnungsdaten-Schreibposition in dem zweiten Zyklus und den anschließenden Zyklen anzeigt, zeigt der Head-Pointer eine Grenze zwischen den letzten Aufzeichnungsdaten und den ältesten Aufzeichnungsdaten an.
  • Die 2 und 3 sind erläuternde Diagramme von Datenstrukturen des Aufzeichnungsspeicherbereichs 142 und des Parameterspeicherbereichs 143. 2 zeigt eine Datenstruktur in dem ersten Zyklus und 3 zeigt eine Datenstruktur in dem zweiten Zyklus. Es wird angenommen, dass der Aufzeichnungsspeicherbereich 142 eine Speicherkapazität aufweist, die mit N Wörtern zusammenhängt, und Aufzeichnungsdaten eines Wortes (ein A/D-Wandler-Wert als die Aufzeichnungsdaten) dann jedes Mal geschrieben werden, wenn eine Zeit T abläuft. Da, wie in 2 gezeigt, ein Zeitpunkt, wenn eine Zeit nT (n < N) abgelaufen ist, seitdem die Aufzeichnung in dem ersten Zyklus gestartet wurde, wird der Head-Pointer auf 0 fixiert und die Anzahl gespeicherter Daten ist n + 1. D. h., dass die nächste Position, an der Daten geschrieben werden, die Position ist, die durch die Head-Adresse des Aufzeichnungsspeicherbereichs zu 142 + (n + 1) Wörtern bestimmt ist. Wie in 3 gezeigt, werden in dem zweiten Zyklus die letzten Daten in der Position geschrieben, die von der Head-Adresse um n-N Wörtern verschoben ist, und somit ist der Bead-Pointer gleich n + 1 – N und die Anzahl gespeicherter Daten gleich N (fixiert). Der Head-Pointer-Wert in dem dritten Zyklus und den anschließenden Zyklen ist mod(n, N) + 1.
  • Mit einem Rückverweis auf 1 umfasst die Analogeingabeeinheit 100 zusätzlich zu dem oben erwähnten gemeinsam verwendeten Speicher 140 eine Analogdaten-Eingabeschnittstelle (I/F) 110, die eine Eingabe eines analogen Datenwerts empfängt, eine A/D-Wandlereinheit 120, die den empfangenen analogen Datenwert in einen digitalen Wert wandelt (einen A/D-Wandler-Wert), eine Auslöser-Eingabeschnittstelle (I/F) 150, die einen Auslöser zum Stoppen der Aufzeichnung eines A/D-Wandler-Werts empfängt, eine Berechnungseinheit 130, die die gesamte Analogeingabeeinheit 100 steuert, und einen Bus I/F 160, der als eine Kommunikationsschnittstelle zum Kommunizieren mit der CPU-Einheit 200 über den Zwischen-Einheiten-Bus 300 dient. Die Berechnungseinheit 130, der gemeinsam verwendete Speicher 140 und der Bus I/F 160 werden durch einen internen Bus miteinander verbunden.
  • Die Berechnungseinheit 130 umfasst ferner eine Auslösererfassungseinheit 131, die einen Auslöser erfasst, der durch die Auslösereingabe I/F 150 empfangen wird, und eine Aufzeichnungsausführungseinheit 132, die einen A/D-Wandler-Wert, der durch die A/D-Wandlereinheit 120 ausgegeben wird, sequentiell in den Aufzeichnungsspeicherbereich 142 schreibt, als Aufzeichnungsdaten, auf Grundlage eines Auslösers, der durch die Auslösererfassungseinheit 131 erfasst wird, und eines Parameters, der in dem Parameterspeicherbereich 143 gespeichert wird. Die Aufzeichnungsausführungseinheit 132 schreibt Aufzeichnungsdaten, die zusammenhängen mit der Anzahl von Daten, die vorab eingestellt werden, beginnend mit der Erfassung eines Auslösers durch die Auslösererfassungseinheit 131 (der Anzahl von Daten nach der Auslösung), und stoppt dann die Aufzeichnung. Bezüglich des Auslösers können die folgenden Auslösertypen verwendet werden, zusätzlich zu einem Auslöser, der erzeugt wird durch ein Signal, das von der Auslöser-Eingabe I/F 150 eingegeben wird.
    • – Ein Auslöser durch ein internes Signal der PLC 1000.
    • – Ein Auslöser, der erzeugt wird, wenn der A/D-Wandler-Wert größer oder geringer als ein eingestellter Wert ist.
    • – Ein regulärer Auslöser, der täglich zur gleichen Zeit erzeugt wird, unter Verwendung interner Taktinformationen der PLC 1000.
    • – Ein Puffer-Voll-Auslöser, der erzeugt wird, wenn die Kapazität des Aufzeichnungsspeicherbereichs 142 voll wird.
    • – Ein Fehlerauslöser und ein Alarmauslöser in Kooperation mit einer Fehlerausgabefunktion und einer Alarmerfassungsfunktion, die in der Analogeingabeeinheit 100 enthalten sind.
    • – Ein Verbundauslöser, der erzeugt wird, durch eine Vielzahl von AND-Bedingungen und OR-Bedingungen der Auslöser, die oben erwähnt wurden.
  • Ein Betrieb der Ausführungsform der vorliegenden Erfindung wird mit Bezug auf die 4 und 5 erläutert. Die 4 und 5 sind Flussdiagramme zum Erläutern eines Betriebs der Analogeingabeeinheit 100.
  • Die Aufzeichnungsausführungseinheit 132 erfasst mit Bezug auf 4 eine anfängliche Einstellung, die sich auf eine Aufzeichnung bezieht, die durch einen Nutzer eingestellt wird (Schritt S10). Bei der anfänglichen Einstellung werden eine Aufzeichnungsperiode, ein Auslösungstyp und die Anzahl von Daten nach der Auslösung eingestellt. Die Aufzeichnungsperiode wird eingestellt, so dass diese ein ganzzahliges Vielfaches der Periode eines Abtastintervalls ist.
  • Wenn als nächstes eine A/D-Wandlung durch die A/D-Wandlereinheit 120 gestartet wird, startet die Aufzeichnungsausführungseinheit 132 die Aufzeichnung eines A/D-Wandler-Werts (Schritt S11). Insbesondere verwendet die Aufzeichnungsausführungseinheit 132 einen Taktgeber und einen Zähler, um zu bestimmen, ob eine Aufzeichnungsperioden-Intervallzeit zum Schreiben von Aufzeichnungsdaten in dem Aufzeichnungsspeicherbereich 142 in jeder Aufzeichnungsperiode erreicht ist (Schritt S12).
  • Wenn die abgelaufene Zeit vom Schritt S11 oder das vorhergehende Schreiben die Aufzeichnungsperioden-Intervallzeit nicht erreicht (NEIN im Schritt S12), wird ein Schritt zum Bestimmen fortgesetzt, ob die Aufzeichnungsperioden-Intervallzeit erreicht ist. Wenn die Aufzeichnungsperioden-Intervallzeit erreicht ist (JA im Schritt S12), bestimmt die Aufzeichnungsausführungseinheit 132 ferner, ob die Aufzeichnung in dem ersten Zyklus ist (Schritt S13). Ob die Aufzeichnung in dem ersten Zyklus ist, kann zum Beispiel bestimmt werden, indem bestimmt wird, ob die Speicherkapazität, die durch die Anzahl gespeicherter Daten angezeigt wird, gleich dem Speicherbereich in dem Aufzeichnungsspeicherbereich 142 ist.
  • Wenn die Aufzeichnung in dem ersten Zyklus ist (JA im Schritt S13), erfasst die Aufzeichnungsausführungseinheit 132 die Anzahl der gespeicherten Daten von dem Parameterspeicherbereich 143 (Schritt S14), und schreibt dann einen A/D-Wandler-Wert, der durch die A/D-Wandlereinheit 120 ausgegeben wird, in eine Adresse, die bereitgestellt wird, durch Hinzufügen der Kapazität, die mit der Anzahl gespeicherter Daten zusammenhängt, zur Head-Adresse des Aufzeichnungsspeicherbereichs 142 (Schritt S15). Die Aufzeichnungsausführungseinheit 132 führt dann eine Aktualisierung durch zum Hinzufügen einer eins zur Anzahl gespeicherter Daten (Schritt S16).
  • Wenn die Aufzeichnung in dem zweiten Zyklus und anschließenden Zyklen ist (NEIN im Schritt S13), erfasst die Aufzeichnungsausführungseinheit 132 einen Head-Pointer von dem Parameterspeicherbereich 143 (Schritt S17) und schreibt einen A/D-Wandler-Wert, der durch die A/D-Wandlereinheit 120 ausgegeben wird, in eine Adresse, die angezeigt wird, durch den Head-Pointer des Aufzeichnungsspeicherbereichs 142 (Schritt S18). Die Aufzeichnungsausführungseinheit 132 addiert dann ein Datenelement zu dem Head-Pointer (Schritt S19) und bestimmt, ob der Head-Pointer die letzte Adresse des Aufzeichnungsspeicherbereichs 142 überschreitet (Schritt S20). Wenn der Head-Pointer die letzte Adresse überschreitet (JA im Schritt S20), wird der Head-Pointer auf die Head-Adresse des Aufzeichnungsspeicherbereichs 142 eingestellt (S21).
  • Wenn der Head-Pointer die letzte Adresse des Aufzeichnungsspeicherbereichs 142 im Schritt S16, S21 oder S20 nicht überschreitet (NEIN im Schritt S20), gibt die Aufzeichnungsausführungseinheit 132 die Anzahl gespeicherter Daten an den Parameterspeicherbereich 143 aus (Schritt S22) und den Head-Pointer an den Parameterspeicherbereich 143 (Schritt S23). Der Prozess geht dann zum Schritt S12.
  • Im Folgenden wird ein Betrieb der Analogeingabeeinheit 100 erläutert, wenn ein Auslöser erfasst wird. 5 ist ein erläuterndes Diagramm eines Betriebs der Analogeingabeeinheit 100, wenn ein Auslöser bzw. Trigger erfasst wird.
  • Die Aufzeichnungsausführungseinheit 132 erfasst zuerst eine anfängliche Einstellung und dann die Anzahl von Daten nach der Auslösung (Schritt S30). Die Aufzeichnungsausführungseinheit 132 bestimmt dann, ob die Auslösererfassungseinheit 131 einen Auslöser bzw. Trigger erfasst (Schritt S31). Wenn ein Auslöser nicht erfasst wird (NEIN im Schritt S31), wird die Bestimmung fortgesetzt, bis ein Auslöser erfasst wird. Wenn ein Auslöser erfasst wird (JA im Schritt S31), bestimmt die Aufzeichnungsausführungseinheit 132 ferner, ob Daten, die mit der Anzahl von Daten nach der Auslösung zusammenhängen, seit der Auslösererfassung, in den Aufzeichnungsspeicherbereich 142 geschrieben wurden (Schritt S32). Wenn die Daten, die mit der Anzahl von Daten nach der Auslösung zusammenhängen, nicht in den Aufzeichnungsspeicherbereich 142 geschrieben wurden (NEIN im Schritt S32), wird die Bestimmung fortgesetzt bis die Daten, die mit der Anzahl von Daten nach der Auslösung zusammenhängen, geschrieben werden.
  • Wenn die Daten, die mit der Anzahl von Daten nach der Auslösung zusammenhängen, in den Aufzeichnungsspeicherbereich 142 geschrieben werden (JA im Schritt S32), stoppt die Aufzeichnungsausführungseinheit 132 einen Aufzeichnungsdaten-Speicherprozess (Schritt S33) und führt eine Neuordnung bzw. Reorganisation der Aufzeichnungsdaten durch, die in dem Aufzeichnungsspeicherbereich 142 gespeichert sind, so dass sich diese in einer Zeitreihe vom Anfang des Aufzeichnungsspeicherbereichs 142 befinden (Schritt S34). 6 ist ein erläuterndes Diagramm der Reorganisation im Schritt S34. Da, wie oben erläutert, der Aufzeichnungsspeicherbereich 142 eine Ring-Puffer-Konfiguration aufweist, existiert eine Grenze zwischen den letzten Aufzeichnungsdaten und den ältesten Aufzeichnungsdaten an einem vorbestimmten Zeitpunkt, wie in der linken Tabelle von 6 gezeigt. Die Aufzeichnungsausführungseinheit 132 führt eine Neuorganisation der Daten durch, die wie in der linken Tabelle der 6 gezeigt gespeichert sind, um so zu sein, wie in der rechten Tabelle der 6 gezeigt, so dass die ältesten Aufzeichnungsdaten am Beginn gespeichert sind und die letzten Aufzeichnungsdaten zuletzt gespeichert sind. 7 ist ein erläuterndes Diagramm eines Zustands des Aufzeichnungsspeicherbereichs 142 nach der Neuorganisation. Wie in 7 gezeigt, werden Aufzeichnungsdaten, die mit der Anzahl von Daten nach der Auslösung zusammenhängen, in Adressen nach einer Schreibadresse zum Zeitpunkt der Auslösererfassung gespeichert. Während die Daten in einer Zeitreihe von oben neu angeordnet werden, können die Daten auch in einer Zeitreihe von unten angeordnet werden.
  • Nach dem Schritt S34 schaltet die Aufzeichnungsausführungseinheit 132 ein Aufzeichnungsbeendigungsflag an, das anzeigt, dass die Aufzeichnung beendet wurde (Schritt S35), und beendet den Betrieb. Ein Teil von Bits in dem gemeinsam verwendeten Speicher 140 kann als ein Speicherbereich für das Aufzeichnungsbeendigungsflag eingestellt sein und die Beendigung der Aufzeichnung kann angezeigt werden, wenn das Bit des Speicherbereichs zu 1 wird. Alternativ können andere Speicherbereiche als Aufzeichnungsbeendigungsflag eingestellt werden. Ferner kann die Aufzeichnungsausführungseinheit 132 die CPU-Einheit 200 benachrichtigen, dass die Aufzeichnung beendet wurde, während das Aufzeichnungsbeendigungsflag angeschaltet wird. Wenn die Aufzeichnungsdaten sequentiell von der Head-Adresse des Aufzeichnungsspeicherbereichs 142 in einem Personalcomputer oder in eine Anzeigevorrichtung in einem derartigen Zustand gelesen werden, können die Aufzeichnungsdaten in einer Zeitreihe erfasst werden.
  • Während erläutert wurde, dass die Daten neu angeordnet werden, um in einer Zeitreihe von der Head-Adresse gespeichert zu werden, im Schritt S34, kann durch die anfängliche Einstellung eingestellt werden, ob die Operation im Schritt S34 durchgeführt oder übersprungen wird. In einem Fall, bei dem die Operation übersprungen wird, können die Aufzeichnungsdaten durch die periphere Vorrichtung in einer Zeitreihe neu angeordnet werden, wenn die periphere Vorrichtung den Head-Pointer sowie die Aufzeichnungsdaten liest. Ferner kann die periphere Vorrichtung einen Lesezugriff auf den gemeinsam verwendeten Speicher 140 durchführen, um die Aufzeichnungsdaten zu jeder Zeit zu lesen, sowie auch nur dann, wenn das Aufzeichnungsbeendigungsflag angeschaltet wird. Zu diesem Zeitpunkt wird, wie oben erläutert, bevorzugt, dass der Head-Pointer auch gelesen wird.
  • Während erläutert wurde, dass die Aufzeichnung bei einem Abtastprozessintervall durchgeführt wird, das schneller ist als die Periode des zyklischen Prozesses, kann die Aufzeichnungsperiode langsamer als die Periode des zyklischen Prozesses eingestellt werden, und Aufzeichnungsdaten können über die CPU-Einheit 200 in die periphere Vorrichtung gelesen werden, im Wesentlichen in einer Echtzeit. Wenn ferner die gelesenen Aufzeichnungsdaten in einer Lesereihenfolge angeordnet werden, kann die periphere Vorrichtung einen Echtzeit-Tendenzgraphen erzeugen, der einen zeitlichen Übergang von Aufzeichnungsdaten anzeigt.
  • Wie oben erläutert, ist gemäß der Ausführungsform der vorliegenden Erfindung die Analogeingabeeinheit 100 konfiguriert, um zu gewährleisten, dass der Aufzeichnungsspeicherbereich 142 in dem gemeinsam verwendeten Speicher 140 eine Ring-Puffer-Konfiguration aufweist, und zum Speichern des Head-Pointers, der die Adresse einer Grenze zwischen den letzten Aufzeichnungsdaten und den ältesten Aufzeichnungsdaten unter den Aufzeichnungsdaten anzeigt, die in dem Aufzeichnungsspeicherbereich 142 in dem gemeinsam verwendeten Speicher 140 gespeichert sind. Daher können alle A/D-Wandler-Werte ohne Fehler aufgezeichnet werden und die aufgezeichneten Daten können leicht gelesen werden, so dass diese mit einer Zeitreihe zusammenhängen können, ohne dass irgendein bestimmter Kommunikationsprozess erforderlich ist. Da die Analogeingabeeinheit 100 zur Neuanordnung der Aufzeichnungsdaten, die in dem Aufzeichnungsspeicherbereich 142 mit der Ring-Puffer-Konfiguration gespeichert sind, in einer Zeitreihe konfiguriert ist, können Aufzeichnungsdaten in einer Zeitreihe gelesen werden, ohne irgendwelche bestimmen Operation durchzuführen.
  • Während in der obigen Erläuterung ein A/D-Wandler-Wert, der durch den zyklischen Prozess gelesen bzw. ausgelesen wird, in dem A/D-Wandlerwert-Speicherbereich 141 gespeichert wird, und die Aufzeichnungsdaten des A/D-Wandlerwerts in dem Aufzeichnungsspeicherbereich 142 gespeichert werden, kann der A/D-Wandlerwert-Speicherbereich 141 gelöscht werden und die CPU-Einheit 200 kann einen A/D-Wandlerwert lesen, der als Aufzeichnungsdaten dient, die in dem Aufzeichnungsspeicherbereich 142 in dem zyklischen Prozess gespeichert werden. Zu diesem Zeitpunkt bezieht sich die CPU 200 bevorzugt auf eine Position, an der die letzten Daten auf Grundlage des Head-Pointers oder der Anzahl gespeicherter Daten gespeichert sind. Das heißt, dass in dem Fall des ersten Zyklus die Adresse, welche den letzten A/D-Wandler-Wert speichert, die Adresse ist, die bestimmt wird durch Addieren der Speicherkapazität, die mit der Anzahl gespeicherter Daten zusammenhängt, zu der Head-Adresse. In dem Fall des zweiten Zyklus und der anschließenden Zyklen ist die Adresse, die den letzten A/D-Wandler-Wert speichert, die Adresse, die durch (den Head-Pointer –1) angezeigt wird. Wenn ferner ein Nutzerprogramm einen vergangenen Wert des A/D-Wandler-Werts verwendet, kann die CPU-Einheit 200 den vergangenen Wert des A/D-Wandler-Werts, der in dem Aufzeichnungsspeicherbereich 142 gespeichert ist, als die Aufzeichnungsdaten lesen.
  • Ferner kann der Aufzeichnungsprozess neu gestartet werden, durch Ausgabe der Auslöserbedingung, nachdem die Aufzeichnung aufgrund der Erfassung eines Auslösers bzw. Triggers gestoppt ist. Mit dieser Konfiguration kann das Starten und Stoppen der Aufzeichnung durch an- oder ausschalten der Auslöserbedingung gesteuert werden.
  • Während ferner erläutert wurde, dass die Aufzeichnung gestartet wird, wenn die A/D-Wandlereinheit 120 die A/D-Wandlung startet, kann die Aufzeichnung durch Erfassen eines Auslösers bzw. Triggers gestartet werden, nachdem die A/D-Wandlung gestartet ist.
  • Industrielle Anwendbarkeit
  • Wie oben erläutert, sind der A/D-Wandler und das PLC-System gemäß der vorliegenden Erfindung bevorzugt für Anwendungen für einen A/D-Wandler, der an einer PLC angeschlossen ist, und ein PLC-System dafür.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 8-69355 [0004]
    • JP 2008-20392 [0004]
    • JP 2007-233593 [0004]

Claims (5)

  1. A/D-Wandler, der an einer programmierbaren Steuervorrichtung (PLC) angeschlossen ist und einen von außen eingegebenen analogen Wert sequentiell in einen digitalen Wert wandelt, wobei der A/D-Wandler umfasst: einen gemeinsam verwendeten Speicher zum Durchführen eines Lesezugriffs von einer CPU-Einheit, die die gesamte PLC steuert, und einen Aufzeichnungsspeicherbereich mit einer Ring-Puffer-Konfiguration umfasst, zum sequentiellen Aufzeichnen des digitalen Werts und einen Parameterspeicherbereich zum Speichern eines Head-Pointers, der als ein Parameter zum Anzeigen einer Position dient, an der nächsten Aufzeichnungsdaten gespeichert werden; und eine Aufzeichnungsausführungseinheit zum Schreiben eines digitalen Werts in eine Adresse, die durch den Head-Pointer angezeigt wird, in den Aufzeichnungsspeicherbereich als Aufzeichnungsdaten, und zum Aktualisieren des Head-Pointers.
  2. A/D-Wandler nach Anspruch 1, wobei nach einem Stopp der Aufzeichnung die Aufzeichnungsausführungseinheit Speicherpositionen jeweiliger Aufzeichnungsdaten verändert, die in dem Aufzeichnungsspeicherbereich gespeichert sind, auf Grundlage der Head-Position, um die Positionen in einer Zeitreihe anzuordnen.
  3. A/D-Wandler nach Anspruch 2, wobei in einem Fall, bei dem ein vorbestimmter Auslöser erfasst wird, wenn eine Anzahl von Aufzeichnungsdaten, die nach einem Zeitpunkt aufgezeichnet sind, wenn der Auslöser erfasst wird, eine vorbestimmte Anzahl erreicht, die Aufzeichnungsausführungseinheit das Aufzeichnen stoppt.
  4. A/D-Wandler nach Anspruch 3, wobei der vorbestimmte Auslöser einer von Signalen in einer Gruppe ist, die einschließt ein internes Signal der PLC, ein Eingabesignal, das von außen eingegeben wird, ein Signal, das erzeugt wird, wenn ein A/D-Wandler-Wert größer oder geringer als ein vorbestimmter Wert ist, ein reguläres Signal unter Verwendung interner Taktinformationen der PLC, ein Puffer-Voll-Signal zum Stoppen der Aufzeichnung, wenn in einer Kapazität des Aufzeichnungsspeicherbereichs kein Platz mehr vorhanden ist, und ein Signal, das erzeugt wird, wenn der A/D-Wandler einen Alarm erfasst, der durch den A/D-Wandler selbst erzeugt wird oder der A/D-Wandler selbst einen Fehler erfasst, oder ein Signal, das erzeugt wird, wenn alle diese Signale empfangen werden oder eines dieser Signale empfangen wird.
  5. PLC-System, umfassend: eine PLC mit dem A/D-Wandler nach irgendeinem der Ansprüche 1–4, eine CPU-Einheit und einen Bus, der den A/D-Wandler und die CPU-Einheit verbindet; und eine periphere Vorrichtung zum Lesen von Aufzeichnungsdaten aus einem Aufzeichnungsspeicherbereich in einem gemeinsam verwendeten Speicher, der in dem A/D-Wandler bereitgestellt wird, über die CPU-Einheit und den Bus, wobei die periphere Vorrichtung die Aufzeichnungsdaten im Wesentlichen in einer Echtzeit liest, um einen Entwicklungsgraphen darzustellen, bei dem digitale Werte der gelesenen Aufzeichnungsdaten in einer Zeitreihe angeordnet sind.
DE112009004529.4T 2009-03-23 2009-03-23 AD-Wandler und programmierbares Steuersystem Active DE112009004529B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/055692 WO2010109584A1 (ja) 2009-03-23 2009-03-23 A/d変換装置およびプログラマブルコントローラシステム

Publications (3)

Publication Number Publication Date
DE112009004529T5 true DE112009004529T5 (de) 2012-10-04
DE112009004529T8 DE112009004529T8 (de) 2013-03-07
DE112009004529B4 DE112009004529B4 (de) 2017-01-19

Family

ID=42780293

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009004529.4T Active DE112009004529B4 (de) 2009-03-23 2009-03-23 AD-Wandler und programmierbares Steuersystem

Country Status (7)

Country Link
US (1) US8543744B2 (de)
JP (1) JP5122000B2 (de)
KR (1) KR101277426B1 (de)
CN (1) CN102362232B (de)
DE (1) DE112009004529B4 (de)
TW (1) TWI423593B (de)
WO (1) WO2010109584A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9369145B2 (en) 2012-10-26 2016-06-14 Mitsubishi Electric Corporation Analog conversion device and programmable controller system
US10088812B2 (en) 2014-04-25 2018-10-02 Mitsubishi Electric Corporation Function unit, analog input unit, and programmable controller system

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012098676A1 (ja) * 2011-01-21 2012-07-26 三菱電機株式会社 アナログ入力ユニットおよびプログラマブルコントローラ
EP2750295B1 (de) * 2012-03-28 2016-07-27 Mitsubishi Electric Corporation Umwandlungsvorrichtung, periphere vorrichtung und programmierbare steuerung
US8938219B2 (en) * 2012-05-03 2015-01-20 Bristol, Inc. Flow computers having wireless communication protocol interfaces and related methods
KR101586163B1 (ko) 2012-05-11 2016-01-15 미쓰비시덴키 가부시키가이샤 아날로그 변환 장치 및 프로그래머블 컨트롤러 시스템
TWI489237B (zh) * 2012-11-16 2015-06-21 Ind Tech Res Inst 即時取樣裝置及其方法
DE112012007061B4 (de) * 2012-11-22 2016-09-08 Mitsubishi Electric Corp. Datensammel- und Übertragungsvorrichtung
CN103226340A (zh) * 2013-04-16 2013-07-31 深圳市汇川控制技术有限公司 可编程逻辑控制器及实现方法
WO2015132972A1 (ja) * 2014-03-07 2015-09-11 三菱電機株式会社 アナログユニット、変換特性テーブル作成装置およびプログラマブルコントローラシステム
KR101781324B1 (ko) * 2015-01-30 2017-09-22 미쓰비시덴키 가부시키가이샤 A/d 변환장치, d/a 변환장치, 및 plc
KR20180042659A (ko) * 2016-10-18 2018-04-26 주식회사 아트메스 계측데이터 처리 방법 및 그 장치
JP6419400B1 (ja) 2018-01-18 2018-11-07 三菱電機株式会社 Plc、ネットワークユニット、cpuユニット、及びデータ転送方法
US11275356B2 (en) 2018-11-22 2022-03-15 Mitsubishi Electric Corporation Input-output control unit, PLC and data control method
WO2022190186A1 (ja) * 2021-03-09 2022-09-15 三菱電機株式会社 プログラマブルコントローラの通信ユニット、受信データ記憶方法及びプログラム
CN113489378B (zh) * 2021-08-19 2022-05-10 厦门乃尔电子有限公司 一种支持动态可调节采样率的振动能量计算方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869355A (ja) 1994-08-26 1996-03-12 Matsushita Electric Works Ltd アナログ/デジタル変換装置
JP2007233593A (ja) 2006-02-28 2007-09-13 Mitsubishi Electric Corp ロギングシステム
JP2008020392A (ja) 2006-07-14 2008-01-31 Keyence Corp 波形収集装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809217A (en) 1985-10-31 1989-02-28 Allen-Bradley Company, Inc. Remote I/O port for transfer of I/O data in a programmable controller
JPH04288602A (ja) 1991-02-27 1992-10-13 Mitsubishi Electric Corp A/d変換機能付プログラマブルコントローラ
JPH0744090A (ja) * 1993-07-27 1995-02-14 Matsushita Electric Works Ltd マルチcpuシステム
GB9802097D0 (en) * 1998-01-30 1998-03-25 Sgs Thomson Microelectronics DMA controller
US6384753B1 (en) 2001-05-15 2002-05-07 General Electric Company High density analog interface
CN2519346Y (zh) * 2001-12-31 2002-10-30 仪垂杰 并口数据采集器
TW200534678A (en) * 2004-04-05 2005-10-16 Dbtel Inc Realization method for the hearing aid function in the mobile phone
JP2008145336A (ja) * 2006-12-12 2008-06-26 Mitsubishi Electric Corp センサ検出値モニタ装置
JP4969315B2 (ja) 2007-05-18 2012-07-04 株式会社キーエンス プログラマブルコントローラ
US7653762B1 (en) * 2007-10-04 2010-01-26 Xilinx, Inc. Profiling circuit arrangement
TWM347631U (en) * 2008-01-14 2008-12-21 Jing-Hong Lin Hazard warning device
CN101344772B (zh) * 2008-08-26 2011-10-26 中国北车股份有限公司大连电力牵引研发中心 基于PLCcore-CF54模块的模拟量输入板卡
US8122177B1 (en) * 2009-05-19 2012-02-21 Xilinx, Inc. Direct memory access technique for use with PCIe endpoints
US9229947B2 (en) * 2010-09-27 2016-01-05 Fisher-Rosemount Systems, Inc. Methods and apparatus to manage process data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869355A (ja) 1994-08-26 1996-03-12 Matsushita Electric Works Ltd アナログ/デジタル変換装置
JP2007233593A (ja) 2006-02-28 2007-09-13 Mitsubishi Electric Corp ロギングシステム
JP2008020392A (ja) 2006-07-14 2008-01-31 Keyence Corp 波形収集装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9369145B2 (en) 2012-10-26 2016-06-14 Mitsubishi Electric Corporation Analog conversion device and programmable controller system
DE112012006775B4 (de) * 2012-10-26 2018-12-27 Mitsubishi Electric Corporation Analogwandlungsvorrichtung und System einer programmierbaren Steuereinheit
US10088812B2 (en) 2014-04-25 2018-10-02 Mitsubishi Electric Corporation Function unit, analog input unit, and programmable controller system

Also Published As

Publication number Publication date
DE112009004529B4 (de) 2017-01-19
CN102362232B (zh) 2014-10-29
TW201036340A (en) 2010-10-01
JPWO2010109584A1 (ja) 2012-09-20
WO2010109584A1 (ja) 2010-09-30
KR20110106944A (ko) 2011-09-29
DE112009004529T8 (de) 2013-03-07
JP5122000B2 (ja) 2013-01-16
TWI423593B (zh) 2014-01-11
KR101277426B1 (ko) 2013-06-20
US8543744B2 (en) 2013-09-24
CN102362232A (zh) 2012-02-22
US20110307635A1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
DE112009004529B4 (de) AD-Wandler und programmierbares Steuersystem
DE69410680T2 (de) Programmierbarer Kontroller und Verfahren zur Durchführung von SFC-Programmen mit Hilfe eines programmierbaren Kontrollers
DE2801981A1 (de) Verfahren zum steuern einer textverarbeitungseinrichtung beim speichern und lesen von text
EP2419799A1 (de) Verfahren zum aufbereiten von prozesszustandsdaten und/oder maschinenzustandsdaten einer werkzeugmaschine
DE112012006775B4 (de) Analogwandlungsvorrichtung und System einer programmierbaren Steuereinheit
WO2001067193A2 (de) Vorrichtung und verfahren zur eingabe von maschinenparametern und zur simulation und beobachtung
DE102016013406A1 (de) Verfahren zum Betrieb eines Zustandsüberwachungssystems einer Schwingmaschine und Zustandsüberwachungssystem
US20030163475A1 (en) In-place dynamically re-sizeable persistent historical database
DE112015006551T5 (de) Speicherprogrammierbare Steuerung, Entwicklungswerkzeug und Entwicklungswerkzeugprogramm
DE3744398A1 (de) Verfahren und vorrichtung zur registrierung von signalkurven
DE69415612T2 (de) Verfahren zur fehlerbeseitigung in einem folgesteuerungsprogramm
DE112019007572T5 (de) Speicherprogrammierbare Steuerung, Einstellwerkzeug und Programm
EP0862763A2 (de) Simulatoreinheit zum simulieren einer peripherieeinheit einer modular aufgebauten speicherprogrammierbaren steuerung
DE19500626A1 (de) Programmierbare Steuerung und Verfahren zum Ändern ihrer Programmaufnahmefähigkeit
DE19617620A1 (de) Diagnoseeinrichtung
EP1297425A2 (de) Verfahren und vorrichtung für die optimierung eines testprogramms
EP1269358B1 (de) Verfahren und system zur erfassung und speicherung von daten aus einer produktionsanlage
DE102021003650A1 (de) Informationsverarbeitungsvorrichtung, Verfahren zum Steuern einer Informationsverarbeitungsvorrichtung, Fertigungssystem, Verfahren zur Herstellung von Gegenständen und Aufzeichnungsmedium
DE112016006217T5 (de) Programmierbare Anzeigevorrichtung
DE3931980C2 (de) Frequenz-Digital-Wandler
DE4407573C1 (de) Datenverarbeitungsanlage mit Einrichtungen zur Aufzeichnung von bei Programmabläufen wirksam werdenden Steuersignalen und/oder Adressen
DE3130409C2 (de) Verfahren zum Starten von Programmen in variablen Zeitabständen in Zentralsteuerwerken von Fernsprechvermittlungsanlagen
DE69026048T2 (de) Überwachungsgerät zur selektiven Feststellung von einem Signalzustand in einem Betriebssystem
DE3034754C2 (de) Schaltungsanordnung zur Erzeugung von Adreßsignalen
DE19746130B4 (de) Werkzeugmaschine

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final