DE112008000100T5 - Verfahren zur Bildung von Transistorkontakten und Durchkontaktierungen - Google Patents
Verfahren zur Bildung von Transistorkontakten und Durchkontaktierungen Download PDFInfo
- Publication number
- DE112008000100T5 DE112008000100T5 DE112008000100T DE112008000100T DE112008000100T5 DE 112008000100 T5 DE112008000100 T5 DE 112008000100T5 DE 112008000100 T DE112008000100 T DE 112008000100T DE 112008000100 T DE112008000100 T DE 112008000100T DE 112008000100 T5 DE112008000100 T5 DE 112008000100T5
- Authority
- DE
- Germany
- Prior art keywords
- opening
- etching
- dielectric layer
- photoresist
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 238000005530 etching Methods 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- 238000004140 cleaning Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- -1 carbon-doped oxide Chemical compound 0.000 claims description 3
- 229940104869 fluorosilicate Drugs 0.000 claims description 3
- 239000003960 organic solvent Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 claims description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 claims description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 57
- 230000007547 defect Effects 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 102000008115 Signaling Lymphocytic Activation Molecule Family Member 1 Human genes 0.000 description 1
- 108010074687 Signaling Lymphocytic Activation Molecule Family Member 1 Proteins 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Verfahren, umfassend:
Aufbringen einer dielektrischen Schicht auf ein Substrat mit einem Transistor;
Ätzen einer ersten Öffnung in die dielektrische Schicht, die einen Gate-Stapel des Transistors kontaktiert;
Aufbringen eines Opfermaterials in der ersten Öffnung; und
Ätzen einer zweiten und einer dritten Öffnung in die dielektrische Schicht, die eine Source- und eine Drain-Region des Transistors kontaktieren, wobei die zweiten und dritten Öffnungen geätzt werden, nachdem die erste Öffnung geätzt ist.
Aufbringen einer dielektrischen Schicht auf ein Substrat mit einem Transistor;
Ätzen einer ersten Öffnung in die dielektrische Schicht, die einen Gate-Stapel des Transistors kontaktiert;
Aufbringen eines Opfermaterials in der ersten Öffnung; und
Ätzen einer zweiten und einer dritten Öffnung in die dielektrische Schicht, die eine Source- und eine Drain-Region des Transistors kontaktieren, wobei die zweiten und dritten Öffnungen geätzt werden, nachdem die erste Öffnung geätzt ist.
Description
- Hintergrund
- Bei der Herstellung von integrierten Schaltungen werden Einrichtungen bzw. Bauelemente, wie zum Beispiel Transistoren, auf einem Siliziumwafer gebildet und unter Verwendung von mehreren Metallisierungsschichten miteinander verbunden. Die Metallisierungsschichten enthalten Durchkontaktierungen (Vias) und Verdrahtungen (Interconnects), die im Stand der Technik allgemein bekannt sind und als elektrische Leitungen zum Miteinanderverbinden der Einrichtungen bzw. Bauelemente fungieren. Durchkontaktierungen und Verdrahtungen werden allgemein durch Ätzen von Öffnungen und Gräben in dielektrische Schichten und Füllen der Öffnungen und Gräben mit einem Metall gebildet.
- Transistorkontakte werden herkömmlicherweise durch Aufbringen eines ILD (Interlayer Dielectric) über dem Transistor, Durchführen eines ersten Ätzprozesses zur Bildung von Grabenöffnungen in dem ILD über den Source- und Drain-Regionen des Transistors, Durchführen eines zweiten Ätzprozesses zum Bilden einer Öffnung in dem ILD über dem Transistor-Gate-Stapel und Füllen der Öffnungen mit Metall gebildet. Leider kann dieser Prozess zur Bildung von elektrischen Kontakten, wenn bzw. da die Abmessungen der Einrichtungen abnehmen, an Defekten, wie zum Beispiel Kontakt-Zu-Gate-Kurzschlüssen, leiden. Dies liegt daran, dass die Grabenöffnungen über den Source- und Drain-Regionen zwei Nassreinigungsdurchgängen unterliegen und die Nassreinigung, die nach dem zweiten Ätzprozess erfolgt, diese Grabenöffnungen durch Entfernen von überschüssigem ILD- Material verschlechtern kann. Dies erhöht die kritische Abmessung der Grabenöffnungen und führt zu Defekten.
- Außerdem leiden herkömmliche Ätzprozesse, die zur Bildung von Durchkontaktierungen verwendet werden, an zusätzlichen Nachteilen. Zum Beispiel kann sich während des Ätzens einer Durchkontaktierung der als eine Maske für den Ätzprozess verwendete Fotolack während der Anwendung eines Hochleistungsplasma verschlechtern, was zu einer schlechten Linienkantenrauheit, Extrusionen an der Kante der Kontakte und Abschnüren bzw. Abquetschen (pinching off) der Kontakte führt. Diese Defekte gehen häufig in einen Ertragsausfall, wie zum Beispiel Kontakt-Zu-Gate-Kurzschlüssen und Durchschläge, über. Dementsprechend werden verbesserte Prozesse zur Bildung von Transistorkontakten und zur Bildung von Durchkontaktierungen benötigt.
- Kurzbeschreibung der Zeichnungen
-
1 zeigt ein Verfahren zur Bildung von Kontakten mit einem Transistor gemäß einer Implementierung der Erfindung. -
2A bis2F stellen Strukturen dar, die gebildet werden, wenn das Verfahren von1 durchgeführt wird. -
3 zeigt ein Verfahren zur Bildung einer Durchkontaktierung gemäß einer Implementierung der Erfindung. -
4A bis4F stellen Strukturen dar, die gebildet werden, wenn das Verfahren von3 durchgeführt wird. - Ausführliche Beschreibung
- Hierin werden Systeme und Verfahren zur Bildung von Gate- und Diffusionskontakten für Transistoren und Durchkontaktierungen für integrierte Schaltungen beschrieben. In der folgenden Beschreibung werden zahlreiche Aspekte der illustrativen Implementierungen unter Verwendung von Begriffen beschrieben werden, die von Fachleuten auf dem Gebiet allgemein verwendet werden, um den Gegenstand von deren Arbeit anderen Fachleuten auf dem Gebiet mitzuteilen. Es wird jedoch für Fachleute auf dem Gebiet verständlich sein, dass die vorliegende Erfindung ohne einige der beschriebenen Aspekte in die Praxis umgesetzt werden kann. Zu Erläuterungszwecken werden spezielle Zahlen, Materialien und Konfigurationen dargelegt, um für ein umfassendes Verständnis der illustrativen Implementierungen zu sorgen. Es wird jedoch für einen Fachmann auf dem Gebiet verständlich sein, dass die vorliegende Erfindung ohne die speziellen Details in die Praxis umgesetzt werden kann. In anderen Beispielen werden allgemein bekannte Merkmale weggelassen oder vereinfacht, um die illustrativen Implementierungen nicht zu verschleiern.
- Zahlreiche Operationen werden als mehrere diskrete Operationen wiederum in einer Art beschrieben, die für das Verständnis der vorliegenden Erfindung hilfreich ist, jedoch sollte die Reihenfolge der Beschreibung nicht so ausgelegt werden, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Insbesondere müssen diese Operationen nicht in der Reihenfolge der Präsentation durchgeführt werden.
-
1 zeigt ein Verfahren100 zur Bildung von Kontakten mit einem Transistor gemäß einer Implementierung der Erfindung. Versehen mit einem auf einem Halbleitersubstrat ausgebildeten Transistor beginnt das Verfahren100 mit Aufbringen eines ILD (Interlayer Dielectric) auf dem Substrat über dem Transistor (Prozess102 von1 ). - Das Halbleitersubstrat kann unter Verwendung eines Blocksiliziums oder einer Silizium-auf-Isolator-Struktur gebildet sein. In anderen Implementierungen kann das Substrat unter Verwendung von alternativen Materialien gebildet sein, die mit Silizium kombiniert sein können oder nicht und, ohne aber darauf beschränkt zu sein, Germanium, Indiumantimonid, Bleitellurid, Indiumarsendid, Indiumphosphid, Galliumarsenid, Galliumantimonid, oder andere Materialien der Gruppen III–V enthalten. Obwohl wenige Beispiele von Materialien, aus denen das Halbleitersubstrat gebildet sein kann, hier beschrieben werden, fällt jedes Material, das als Basis dienen kann, auf der ein Halbleiterbauelement gebaut werden kann, in den Geist und Schutzbereich der vorliegenden Erfindung.
- Das ILD kann unter Verwendung von Materialien gebildet werden, die für die Anwendbarkeit in dielektrischen Schichten für integrierte Schaltungen bekannt sind, wie zum Beispiel dielektrische Materialien mit niedrigem k. Derartige dielektrische Materialien schließen, ohne aber darauf beschränkt zu sein, Oxide, wie zum Beispiel Siliziumdioxid (SiO2) und kohlenstoffdotiertes Oxid (Carbon Doped Oxide (CDO)), Siliziumnitrid, organische Polymere, wie zum Beispiel Perfluorcyclobutan oder Polytetrafluorethylen, Fluorsilicatglas (Fluorsilicate glass (FSG)) und Organosilicate, wie zum Beispiel Silsesquioxan, Siloxan oder Organosilicatglas ein. Die dielektrische Schicht kann Poren oder andere Leerstellen enthalten, um ihre dielektrische Konstante weiter zu reduzieren.
- Zur Bildung von elektrischen Kontakten mit dem Transistor müssen Öffnungen in dem ILD gebildet werden, die die Diffusionsregionen des Transistors (d. h. die Source- und Drain-Regionen) und den Gate-Stapel des Transistors kontaktieren. Allgemein werden Grabenöffnungen in das ILD geätzt, um Kontakte mit den Diffusionsregionen zu bilden, während entweder eine Grabenöffnung oder eine Durchkontaktierung in dem ILD geätzt wird, um einen Kontakt mit dem Gate-Stapel zu bilden. In der hierin verwendeten Form bezieht sich der Begriff „TCN-Öffnung” auf eine Grabenöffnung, die eine Diffusionsregion kontaktiert, und der Begriff „GCN-Öffnung” auf eine Grabenöffnung (trench opening) oder eine Durchkontaktierung (via opening), die den Gate-Stapel kontaktiert.
- In Prozessen gemäß dem Stand der Technik werden als erstes TCN-Öffnungen geätzt, gefolgt durch das Ätzen einer GCN-Öffnung. Wie oben erläutert, unterliegen die TCN-Öffnungen zwei Nassreinigungen. Die erste Nassreinigung erfolgt kurz nach Ätzen der TCN-Öffnungen in einem ersten Ätzprozess. Die zweite Nassreinigung erfolgt kurz nach Ätzen der GCN-Öffnung in einem zweiten Ätzprozess. Die Anwendung von zwei Nassreinigungen auf die TCN-Öffnungen in herkömmlichen Prozessen kann die kritische Abmessung der TCN-Öffnungen erhöhen, wodurch verursacht wird, dass die TCN-Öffnungen mit dem Gate-Stapel versehentlich in elektrischen Kontakt kommen und einen Kontakt-zu-Gate-Kurzschluss verursachen. Ein derartiger Kurzschluss macht den Transistor unbrauchbar.
- Dementsprechend kehren Implementierungen der Erfindung entgegen diesen bekannten Verfahren den Ätzablauf um und bilden die TCN-Öffnung zum Gate-Stapel, bevor die TCN-Öffnungen gebildet werden. Als solches setzt sich das Verfahren
100 nach dem ILD-Aufbringen mit Ätzen einer GCN-Öffnung fort, die einen Gate-Stapel des Transistors kontaktiert (Prozess104 ). Zur Bildung der GCN-Öffnung können herkömmliche Ätzprozesse verwendet werden. Zum Beispiel kann ein Fotolackmaterial aufgebracht und mit einem Muster versehen werden, um eine Maske zu bilden, die die GCN-Öffnung definiert, und danach können bekannte Nass- oder Trockenätzverfahren verwendet werden, um das ILD zu ätzen und die GCN-Öffnung zu bilden, die den Gate-Stapel kontaktiert. Die Fotolackmaske kann dann unter Verwendung von herkömmlichen Verfahren entfernt werden. - An den Ätzprozess kann sich ein erster Nassreinigungsprozess anschließen, um die GCN-Öffnung zu reinigen (Prozess
106 ). Dies ist die erste Nassreinigung, die erfolgt, und weist keinen Einfluss auf die TCN-Öffnungen auf, weil sie noch nicht gebildet worden ist. Zum Reinigen der Durchkontaktierung können herkömmliche Nassreinigungschemikalien, die auf dem Gebiet allgemein bekannt sind, und organische Lösungsmittel verwendet werden. - Eine Opferschicht kann über dem ILD aufgetragen werden, um die GCN-Öffnung zu füllen (Prozess
108 ). Die Opferschicht kann aus einem lichtabsorbierenden Opfermaterial (Sacrificial Light-Absorbing Material (SLAM)) oder anderen auf dem Gebiet bekannten Opfermaterialien bestehen. Einige Beispiele für SLAMs, die hier verwendet werden können, schließen, ohne aber darauf beschränkt zu sein, SOG (Spin-On-Glass) oder SOG-ähnliche Materialien, wie zum Beispiel von Honeywell Electronic Materials, Tempe, Arizona, erhältliche DUOTM-Spin-on-Opfermaterialien, ein. - Wenn die GCN-Öffnung zum Gate-Stapel gefüllt ist, wird ein zweiter Ätzprozess durchgeführt, um TCN-Öffnungen zu bilden, die die Diffusionsregionen, wie zum Beispiel die Source- und Drain-Regionen, des Transistors kontaktieren (Prozess
110 ). Zur Bildung der TCN-Öffnungen zu den Diffusionsregionen können wieder herkömmliche Ätzprozesse verwendet werden. Zum Beispiel kann ein Fotolackmaterial aufgebracht und mit einem Muster versehen werden, um eine Maske zu bilden, die die Gräben definiert, und können dann bekannte Nass- oder Trockenätzprozesse verwendet werden, um das ILD zu ätzen und die TCN-Öffnungen zu den Diffusionsregionen zu bilden. Die Maske kann danach unter Verwendung von bekannten Verfahren entfernt werden. - Ein zweiter Nassreinigungsprozess kann nun angewendet werden, der sowohl die Opferschicht entfernt als auch die TCN-Öffnungen und die GCN-Öffnung reinigt (Prozess
112 ). Diese Nassreinigung entfernt die Opferschicht, wie zum Beispiel das SLAM, aus der GCN-Öffnung, nachdem die TCN-Öffnungen gebildet worden sind. Dieser Nassreinigungsprozess ist der erste Nassreinigungsdurchgang für die TCN-Öffnungen und erzeugt somit typischerweise keine Kontakt-zu-Gate-Kurzschlüsse. Obwohl dieser Nassreinigungsprozess der zweite Nassreinigungsdurchgang für den GCN-Kontakt ist, hat außerdem irgendeine Zunahme der kritischen Abmessung der GCN-Öffnung einen minimalen negativen Einfluss und führt sie typischerweise nicht zu Defekten. Es können hier herkömmliche Nassreinigungschemikalien, die auf dem Gebiet allgemein bekannt sind, und organische Lösungsmittel verwendet werden. - Schließlich können herkömmliche Prozesse zum Füllen der Grabenöffnungen und Durchkontaktierung mit einem oder mehreren Metall(en) verwendet werden, um Kontakte zu dem Transistor zu bilden (Prozess
114 ). In einigen Implementierungen kann das in all den Öffnungen verwendete Metall dasselbe Metall oder dieselbe Kombination von Metallen sein. In anderen Implementierungen können unterschiedliche Metalle in den Grabenöffnungen und der Durchkontaktierung verwendet werden. Metalle, die hier verwendet werden können, sind auf dem Gebiet allgemein bekannt und schließen, ohne aber darauf beschränkt zu sein, Kupfer, Aluminium, Wolfram, Kobalt, Silber, Titan, Tantal und deren Legierungen ein. - Es gibt mehrere Vorteile, die durch Umkehren des herkömmlichen Prozessablaufs und zuerst Ätzen der GCN-Öffnungen gemäß Implementierungen der Erfindung erzielt werden. Wie oben angegeben, besteht ein Vorteil in der Reduzierung oder Beseitigung von Kontakt-zu-Gate-Kurzschlüssen, die durch Schaden an den TCN-Öffnungen verursacht werden. Ein weiterer Vorteil besteht darin, dass aufgrund des geringen Seitenverhältnisses der GCN-Öffnung das SLAM relativ leicht zu entfernen ist. Im Stand der Technik muss das SLAM in den TCN-Öffnungen während des Ätzens der GCN-Öffnung aufgebracht werden, weil die TCN-Öffnungen als erstes gebildet werden. Da die TCN-Öffnungen ein größeres Seitenverhältnis aufweisen, kann das SLAM schwieriger entfernbar sein.
- Ein letzter Vorteil ergibt sich, wenn auf der GCN-Öffnungs-Stufe eine Nacharbeit notwendig wird. Wie auf dem Gebiet bekannt ist, bezieht sich Nacharbeit auf Entfernen und erneutes Bemustern des Fotolacks zum Modifizieren einer Öffnung, die Passierkriterien, wie zum Beispiel kritische Abmessung oder Fluchtung, nicht erfüllt. Wenn im Stand der Technik Nacharbeit notwendig war, nachdem die GCN-Öffnung geätzt wurde, würden die TCN-Öffnungen weiteren Nassreinigungen und weiterem Oxidverlust unterliegen. In den Implementierungen der Erfindung hat nun irgendeine Nacharbeit an der GCN-Öffnung keinen Einfluss auf die TCN-Öffnungen, da die TCN-Öffnungen zuletzt gebildet werden. Wenn Nacharbeit an den TCN-Öffnungen notwendig ist, ist ferner der Einfluss auf die GCN-Öffnung minimal, da eine Erhöhung der kritischen Abmessung der GCN-Öffnung nicht typischerweise zu Defekten führt.
- Die
2A bis2F stellen die Strukturen dar, die gebildet werden, wenn das Verfahren100 von1 durchgeführt wird. Beginnend mit2A ist dort ein Halbleitersubstrat200 gezeigt, auf dem ein Transistor202 gebildet ist. Der Transistor enthält einen Gate-Stapel202A und Diffusionsregionen202B . Eine ILD-Schicht204 ist auf das Substrat200 und dem Transistor202 aufgebracht. - Nunmehr der
2B zuwendend, wird ein erster Ätzprozess durchgeführt, in dem eine GCN-Öffnung206 in die ILD-Schicht204 geätzt wird. Die GCN-Öffnung206 wird den gesamten Weg zum Gate-Stapel202A hinab geätzt. Weiter mit2C fortsetzend, wird eine SLAM-Schicht208 , nachdem die GCN-Öffnung206 gereinigt ist, über der ILD-Schicht204 aufgebracht, um die GCN-Öffnung206 zu füllen. - Wie in
2D gezeigt, wird als nächstes ein zweiter Ätzprozess durchgeführt, um TCN-Öffnungen210 zu den Diffusionsregionen202B hinab zu bilden. Wie oben erwähnt, neigen die TCN-Öffnungen210 dazu, Grabenöffnungen zu sein. Unter Bezugnahme auf2E wird die SLAM-Schicht208 entfernt, um die GCN-Öffnung206 freizulegen. Unter Bezugnahme auf2F werden schließlich die GCN-Öffnung206 und die TCN-Öffnungen210 mit einem Metall212 gefüllt, um elektrische Kontakte zum Transistor202 zu bilden. - Ein weiterer Typ von Defekt, der sich in Durchkontaktierungs- und Grabenbemusterung selbst zeigen kann, bezieht sich auf die Linienkantenrauheit der Öffnung. In herkömmlichen Prozesses wird das Ätzen traditionell unter Verwendung von Fotolack als eine Maske durchgeführt. Leider kann sich der Fotolack bei Hochleistungsplasmaätzen leicht verschlechtern und verformen. Dies verursacht Probleme, wie zum Beispiel schlechte Linienkantenrauheit, Extrusionen an der Kante der Öffnungen und Abschnüren bzw. Abquetschungen der Öffnungen. Diese Defekte gehen in Ertragsausfälle über.
-
3 beschreibt ein neuartiges Verfahren300 gemäß einer Implementierung der Erfindung zur Bildung einer Öffnung mit einer geringeren Wahrscheinlichkeit für Defekte. Das Verfahren300 beginnt mit dem Bereitstellen eines Halbleitersubstrats (302 ). Beispiele für Halbleitermaterialien, die verwendet werden können, wurden oben geliefert. Das Halbleitersubstrat kann eine Bauelementschicht, die aus Bauelementen, wie zum Beispiel Transistoren, besteht, und mindestens eine ILD-Schicht enthalten, in der die Durchkontaktierung gebildet wird. Die ILD-Schicht kann sich auf der Bauelementschicht befinden oder kann sich auf einer oder mehreren Metallisierungschicht(en) befinden. - Als nächstes wird eine SLAM-Schicht über dem ILD des Halbleitersubstrats aufgebracht (
304 ). Beispiele für SLAM-Materialien, die hier verwendet werden können, schließen, ohne aber darauf beschränkt zu sein, SOG oder SOG-ähnliche Materialien, wie zum Beispiel das oben beschrieben DUOTM-Spin-on-Opfermaterial, ein. Die SLAM-Schicht bietet mehrere Funktionen. Die SLAM-Schicht schirmt das Fotolackmuster von darunter befindlichen topografischen Variationen ab. Die SLAM-Schicht fungiert auch als eine harte Maske später in dem Verfahren300 von3 . In weiteren Ausführungsformen können anstelle der SLAM-Schicht alternative Opfermaterialien verwendet werden. Zum Beispiel können Materialien, die hier verwendet werden können, BARC (Oganic Bottom Anti-Reflective Coating)-Materialien sein, ohne aber darauf beschränkt zu sein. - Eine Fotolackschicht wird über der SLAM-Schicht aufgebracht (
306 ). Fotolackmaterialien, die hier verwendet werden können, schließen, ohne aber darauf beschränkt zu sein, Positive-Tone-Fotolacke ein. Die Fotolackschicht wird dann mit einem Muster versehen, um eine Maske für den Durchkontaktierungsätzprozess zu bilden (308 ). Musterungsprozesse für Fotolackmaterialien sind auf dem Gebiet allgemein bekannt. - Als nächstes wird ein Ätzprozess durchgeführt, um die SLAM-Schicht unter Verwendung eines Plasmas und die Fotolackmaske zumindest teilweise zu ätzen (
310 ). Das verwendete Plasma kann ein Niedrigleistungsplasma, wie zum Beispiel ein Einkilowattplasma unter Verwendung von SF6-basierten Chemikalien sein. Das Ätzen der SLAM-Schicht bildet eine gemusterte SLAM-Schicht. In zahlreichen Implementierungen der Erfindung kann die SLAM-Schicht teilweise geätzt werden oder kann die SLAM-Schicht vollständig geätzt werden. Wenn das Plasma durch die SLAM-Schicht vollständig ätzt, kann die darunter befindliche ILD-Schicht auch teilweise geätzt werden. - Die darunter befindliche ILD-Schicht wird unter Verwendung der Fotolackmaske nicht vollständig geätzt. Dies liegt daran, dass das in dem Ätzprozess verwendete Hochleistungsplasma das gemusterte Fotolackmaterial beschädigen kann. Wie oben erwähnt, kann ein Schaden an dem Fotolackmaterial zu Defekten in der Durchkontaktierung führen, die gebildet wird. Somit wird nach dem Ätzen der SLAM-Schicht ein In-situ-Veraschungsprozess durchgeführt, um die gemusterte Fotolackschicht zu veraschen und entfernen (
312 ). Der Veraschungsprozess soll dazu dienen, die gemusterte Fotolackschicht zu entfernen, bevor der Fotolack Defekte in der Durchkontaktierung verursachen kann. - Nachdem die Fotolackschicht entfernt ist, setzt sich der Plasmaätzprozess nun unter Verwendung der gemusterten SLAM-Schicht als eine harte Maske zum Ätzen einer Durchkontaktierung in dem ILD fort (
314 ). Da die SLAM-Schicht eine harte Maske ist, verschlechtert sie sich unter dem Hochleistungsplasma nicht. Der Plasmaätzprozess setzt sich somit unter Verwendung der harten SLAM-Schicht fort, bis die Durchkontaktierung in dem ILD vollständig geätzt ist. Falls notwendig, kann die SLAM-Schicht entfernt werden (316 ), nachdem die Durchkontaktierung geätzt ist. Die Durchkontaktierung kann auch einer Nassreinigung unterzogen werden. - Dementsprechend führt das Verfahren
300 zur Bildung einer Durchkontaktierung (via opening), die Defekte vermeidet, die aufgrund von Verschlechterung der Fotolackmaske auftreten können. Die4A bis4F stellen Strukturen dar, die gebildet werden, wenn das Verfahren300 durchgeführt wird. Beginnend mit4A , ist dort ein Halbleitersubstrat400 gezeigt, das eine ILD-Schicht402 aufweist, die auf dessen Oberfläche aufgebracht ist. Eine SLAM-Schicht404 wird dann auf die ILD-Schicht402 aufgetragen und eine Fotolackschicht406 wird dann auf die SLAM-Schicht404 aufgebracht. - Wie in
4B gezeigt, wird als nächstes die Fotolackschicht406 unter Verwendung von auf dem Gebiet bekannten Techniken mit einem Muster versehen. Die Musterbildung in der Fotolackschicht406 erzeugt eine Fotolackmaske408 . - Danach wird eine Niedrigleistungsplasmaätzung eingesetzt, um die Struktur unter Verwendung der Fotolackmaske
408 teilweise zu ätzen, wie in4D gezeigt. Hier versieht die Teilätzung die SLAM-Schicht404 mit einem Muster, wodurch eine harte SLAM-Maske410 gebildet wird, und ätzt einen geringfügigen Abschnitt der ILD-Schicht402 . In alternativen Implementierungen kann nur ein Abschnitt der SLAM-Schicht404 durch ein Muster versehen werden und kann die ILD-Schicht402 in diesem Stadium nicht geätzt werden. - Unter Bezugnahme auf
4D wird nach der Teilätzung ein Veraschungsprozess durchgeführt, um die Fotolackmaske408 zu entfernen, wodurch die gemusterte harte SLAM-Maske410 zurückgelassen wird. Unter Bezugnahme auf4E setzt sich der Plasmaätzprozess durch Verwendung der harten SLAM-Maske410 zum Ätzen der ILD402 und Bilden einer Durchkontaktierung412 fort. Falls gewünscht, kann schließlich die harte SLAM-Maske410 entfernt werden, wie in4F gezeigt. - Die obige Beschreibung von dargestellten Implementierungen der Erfindung, einschließlich dessen, was in der Zusammenfassung beschrieben ist, soll nicht als abschließend oder die Erfindung auf die offenbarten genauen Ausführungsformen beschränkend angesehen werden. Während spezielle Implementierungen von und Beispiele für die Erfindung hierin zu Darstellungszwecken beschrieben werden, sind zahlreiche äquivalente Modifikationen innerhalb des Schutzbereiches der Erfindung möglich, wie dies Fachleute auf dem maßgeblichen Gebiet erkennen werden.
- Diese Modifikationen können im Lichte der obigen ausführlichen Beschreibung vorgenommen werden. Die in den folgenden Ansprüchen verwendeten Begriffe sollten nicht so ausgelegt werden, dass sie die Erfindung auf den in der Beschreibung und in den Ansprüchen offenbarten speziellen Ausführungsformen beschränken. Statt dessen soll der Schutzbereich der Erfindung vollständig durch die beigefügten Ansprüche bestimmt werden, die gemäß den etablierten Lehren von der Interpretation von Ansprüchen ausgelegt werden sollen.
- Zusammenfassung
- Ein Verfahren zur Bildung von Kontakten mit einem Transistor umfasst Aufbringen einer dielektrischen Schicht auf ein Substrat mit dem Transistor, Ätzen einer ersten Öffnung in die dielektrische Schicht, die einen Gate-Stapel des Transistors kontaktiert, Aufbringen eines Opfermaterials in der ersten Öffnung und Ätzen einer zweiten und einer dritten Öffnung in die dielektrische Schicht, die eine Source- und eine Drain-Region des Transistors kontaktieren, wobei die zweiten und dritten Öffnungen geätzt werden, nachdem die erste Öffnung geätzt worden ist. Durch als erstes Ätzen der Öffnung zum Gate-Stapel werden Defekte, wie zum Beispiel Kontakt-zu-Gate-Kurzschlüsse, reduziert oder beseitigt.
Claims (15)
- Verfahren, umfassend: Aufbringen einer dielektrischen Schicht auf ein Substrat mit einem Transistor; Ätzen einer ersten Öffnung in die dielektrische Schicht, die einen Gate-Stapel des Transistors kontaktiert; Aufbringen eines Opfermaterials in der ersten Öffnung; und Ätzen einer zweiten und einer dritten Öffnung in die dielektrische Schicht, die eine Source- und eine Drain-Region des Transistors kontaktieren, wobei die zweiten und dritten Öffnungen geätzt werden, nachdem die erste Öffnung geätzt ist.
- Verfahren nach Anspruch 1, ferner umfassend: Entfernen des Opfermaterials aus der ersten Öffnung; und Aufbringen von einem oder mehreren Metall(en) in der ersten Öffnung, der zweiten Öffnung und der dritten Öffnung.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat einen Halbleiterwafer aufweist und die dielektrische Schicht ein Material aufweist, das aus der Gruppe ausgewählt ist, die aus Siliziumdioxid, kohlenstoffdotiertem Oxid, Siliziumnitrid, Perfluorcyclobutan, Polytetrafluorethylen, Fluorsilicatglas, Silsesquioxan, Siloxan und Organosilicatglas besteht.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Durchführen des ersten Ätzprozesses umfassst: Aufbringen eines Fotolackmaterials auf die dielektrische Schicht; Versehen der Fotolackschicht mit einem Muster, um eine Fotolackmaske zu bilden, die die erste Öffnung definiert; Ätzen der dielektrischen Schicht unter Verwendung der Fotolackmaske; und Entfernen der Fotolackmaske.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Durchführen des zweiten Ätzprozesses umfasst: Aufbringen eines Fotolackmaterials auf die dielektrische Schicht; Versehen der Fotolackschicht mit einem Muster, um eine Fotolackmaske zu bilden, die die zweiten und dritten Öffnungen definiert; Ätzen der dielektrischen Schicht unter Verwendung der Fotolackmaske; und Entfernen der Fotolackmaske.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Opfermaterial SLAM umfasst.
- Verfahren nach Anspruch 1, ferner umfassend Anwenden einer ersten Nassreinigung auf das Substrat nach dem Ätzen der ersten Öffnung.
- Verfahren nach Anspruch 1, ferner umfassend Anwenden einer zweiten Nassreinigung auf das Substrat nach dem Ätzen der zweiten und dritten Öffnungen, wobei die zweite Nassreinigung das Opfermaterial aus der ersten Öffnung entfernt und die ersten, zweiten und dritten Öffnungen reinigt.
- Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die zweite Nassreinigung Anwenden eines organischen Lösungsmittels auf das Substrat umfasst.
- Verfahren, umfassend: Aufbringen einer Opferschicht auf eine dielektrische Schicht; Aufbringen eines Fotolackmaterials auf die Opferschicht; Versehen des Fotolackmaterials mit einem Muster, um eine Fotolackmaske zu bilden; Ätzen zumindest der Opferschicht unter Verwendung der Fotolackmaske, um eine harte Opfermaske zu bilden; Entfernen der Fotolackmaske; und Ätzen der dielektrischen Schicht unter Verwendung der harten Opfermaske, um eine Öffnung in der dielektrischen Schicht zu bilden.
- Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Opferschicht ein SLAM umfasst.
- Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Fotolackmaske unter Verwendung eines Veraschungsprozesses entfernt wird.
- Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die dielektrische Schicht auf einem Halbleitersubstrat gebildet wird.
- Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die harte Opfermaske entfernt wird, nachdem die Öffnung in der dielektrischen Schicht gebildet ist.
- Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Öffnung eine Durchkontaktierung und Grabenöffnung umfasst.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/678,059 | 2007-02-22 | ||
US11/678,059 US20080206991A1 (en) | 2007-02-22 | 2007-02-22 | Methods of forming transistor contacts and via openings |
PCT/US2008/054374 WO2008103705A2 (en) | 2007-02-22 | 2008-02-20 | Methods of forming transistor contacts and via openings |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112008000100T5 true DE112008000100T5 (de) | 2009-11-19 |
Family
ID=39710717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112008000100T Ceased DE112008000100T5 (de) | 2007-02-22 | 2008-02-20 | Verfahren zur Bildung von Transistorkontakten und Durchkontaktierungen |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080206991A1 (de) |
KR (1) | KR20090085139A (de) |
CN (1) | CN101617389A (de) |
DE (1) | DE112008000100T5 (de) |
WO (1) | WO2008103705A2 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7709866B2 (en) * | 2007-06-26 | 2010-05-04 | Intel Corporation | Method for forming semiconductor contacts |
US8110877B2 (en) | 2008-12-19 | 2012-02-07 | Intel Corporation | Metal-insulator-semiconductor tunneling contacts having an insulative layer disposed between source/drain contacts and source/drain regions |
US8962490B1 (en) * | 2013-10-08 | 2015-02-24 | United Microelectronics Corp. | Method for fabricating semiconductor device |
US10242918B2 (en) | 2017-02-08 | 2019-03-26 | International Business Machines Corporation | Shallow trench isolation structures and contact patterning |
US10727118B2 (en) * | 2017-11-30 | 2020-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing semiconductor device and pre-clean apparatus for semiconductor device |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5026666A (en) * | 1989-12-28 | 1991-06-25 | At&T Bell Laboratories | Method of making integrated circuits having a planarized dielectric |
JPH0536628A (ja) * | 1991-08-01 | 1993-02-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5417802A (en) * | 1994-03-18 | 1995-05-23 | At&T Corp. | Integrated circuit manufacturing |
US6090700A (en) * | 1996-03-15 | 2000-07-18 | Vanguard International Semiconductor Corporation | Metallization method for forming interconnects in an integrated circuit |
JP2001110776A (ja) * | 1999-10-13 | 2001-04-20 | Nec Corp | プラズマエッチング方法 |
KR100586538B1 (ko) * | 1999-12-30 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체장치의 미세 콘택홀 형성방법 |
US7294567B2 (en) * | 2002-03-11 | 2007-11-13 | Micron Technology, Inc. | Semiconductor contact device and method |
US6743712B2 (en) * | 2002-07-12 | 2004-06-01 | Intel Corporation | Method of making a semiconductor device by forming a masking layer with a tapered etch profile |
KR100953332B1 (ko) * | 2002-12-31 | 2010-04-20 | 동부일렉트로닉스 주식회사 | 반도체 장치의 제조 방법 |
JP4681217B2 (ja) * | 2003-08-28 | 2011-05-11 | 株式会社アルバック | 層間絶縁膜のドライエッチング方法 |
DE102004020938B3 (de) * | 2004-04-28 | 2005-09-08 | Infineon Technologies Ag | Verfahren zum Herstellen einer ersten Kontaktlochebene in einem Speicherbaustein |
KR100647288B1 (ko) * | 2004-09-13 | 2006-11-23 | 삼성전자주식회사 | 나노와이어 발광소자 및 그 제조방법 |
DE102004052577B4 (de) * | 2004-10-29 | 2010-08-12 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält |
US7220668B2 (en) * | 2005-06-28 | 2007-05-22 | Intel Corporation | Method of patterning a porous dielectric material |
US7560388B2 (en) * | 2005-11-30 | 2009-07-14 | Lam Research Corporation | Self-aligned pitch reduction |
-
2007
- 2007-02-22 US US11/678,059 patent/US20080206991A1/en not_active Abandoned
-
2008
- 2008-02-20 DE DE112008000100T patent/DE112008000100T5/de not_active Ceased
- 2008-02-20 CN CN200880001501A patent/CN101617389A/zh active Pending
- 2008-02-20 WO PCT/US2008/054374 patent/WO2008103705A2/en active Application Filing
- 2008-02-20 KR KR1020097013439A patent/KR20090085139A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20090085139A (ko) | 2009-08-06 |
WO2008103705A2 (en) | 2008-08-28 |
WO2008103705A3 (en) | 2008-11-27 |
US20080206991A1 (en) | 2008-08-28 |
CN101617389A (zh) | 2009-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102016100766B4 (de) | Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung | |
DE69837313T2 (de) | Verfahren zur Herstellung von koplanaren Metal/isolierenden mehrlagigen Schichten unter Verwendung eines damaszenen Prozesses mit fliesfähiger Opferoxyd | |
DE102008016425B4 (de) | Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials | |
DE69933933T2 (de) | Verfahren zur herstellung einer leiterbahnstruktur für eine integrierte schaltung | |
DE102006046374B4 (de) | Verfahren zum Reduzieren der Lackvergiftung während des Strukturierens von Siliziumnitridschichten in einem Halbleiterbauelement | |
DE102008016424B4 (de) | Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε | |
DE102010029533B3 (de) | Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement | |
DE102018202897A1 (de) | Austauschmetallgatestrukturierung für Nanosheet-Vorrichtungen | |
DE102008021568B3 (de) | Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht | |
DE102015106713B4 (de) | Struktur und Verfahren zum Ausbilden einer Dual-Damascene-Struktur | |
DE10054109C2 (de) | Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist | |
DE69228099T2 (de) | Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur | |
DE102010064288B4 (de) | Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten | |
DE102011002769B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement | |
DE102018125000B4 (de) | Durchkontaktierungsstruktur und Verfahren davon | |
DE102006053927A1 (de) | Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung | |
DE102010002411B4 (de) | Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement | |
DE69015564T2 (de) | Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram. | |
DE102010063780A1 (de) | Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität | |
DE102013103976A1 (de) | Halbleiterbauelement mit selbstausgerichteten Verbindungen und Sperrabschnitten | |
DE102009006798A1 (de) | Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung | |
DE112020003222B4 (de) | Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten | |
DE112008000100T5 (de) | Verfahren zur Bildung von Transistorkontakten und Durchkontaktierungen | |
DE102008054068A1 (de) | Veringern von Metallhohlräumen in einem metallischen Schichtstapel eines Halbleiterbauelements durch Vorsehen einer dielektrischen Barrierenschicht | |
DE102004001853B3 (de) | Verfahren zum Herstellen von Kontaktierungsanschlüssen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |