DE112007000092B4 - Group III nitride power semiconductors with a field relaxation feature - Google Patents

Group III nitride power semiconductors with a field relaxation feature Download PDF

Info

Publication number
DE112007000092B4
DE112007000092B4 DE112007000092.9T DE112007000092T DE112007000092B4 DE 112007000092 B4 DE112007000092 B4 DE 112007000092B4 DE 112007000092 T DE112007000092 T DE 112007000092T DE 112007000092 B4 DE112007000092 B4 DE 112007000092B4
Authority
DE
Germany
Prior art keywords
group iii
iii nitride
semiconductor device
power semiconductor
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112007000092.9T
Other languages
German (de)
Other versions
DE112007000092T5 (en
Inventor
Robert Beach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE112007000092T5 publication Critical patent/DE112007000092T5/en
Application granted granted Critical
Publication of DE112007000092B4 publication Critical patent/DE112007000092B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Leistungshalbleiter-Bauteil mit: einem Gruppe-III-Nitrid-basiertem Heteroübergang, wobei der Heteroübergang eine erste Gruppe-III-Nitrid-Schicht mit einem Bandabstand und eine zweite Gruppe-III-Nitrid-Schicht mit einem anderen Bandabstand über der ersten Gruppe-III-Nitrid-Schicht einschließt; einer ersten Leistungs-Elektrode, die elektrisch mit der zweiten Gruppe-III-Nitrid-Schicht verbunden ist; einer zweiten Leistungs-Elektrode, die elektrisch mit der zweiten Gruppe-III-Nitrid-Schicht verbunden ist; einer Gate-Struktur, die zwischen der ersten Leistungs-Elektrode und der zweiten Leistungs-Elektrode angeordnet ist; und einem Feld-Relaxations-Merkmal, das über der zweiten Gruppe-III-Nitrid-Schicht benachbart zu der Gate-Struktur angeordnet ist, wobei die Gate-Struktur die erste Leistungselektrode umgibt.Power semiconductor device with: a group III nitride-based heterojunction, the heterojunction a first group III nitride layer with a bandgap and a second group III nitride layer with a different bandgap over the first group III - Includes nitride layer; a first power electrode electrically connected to the second group III nitride layer; a second power electrode electrically connected to the second group III nitride layer; a gate structure arranged between the first power electrode and the second power electrode; and a field relaxation feature disposed over the second Group III nitride layer adjacent to the gate structure, the gate structure surrounding the first power electrode.

Description

Hintergrund der ErfindungBackground of the invention

Die vorliegende Erfindung bezieht sich auf ein Gruppe-III-Nitrid-Heteroübergang-Leistungshalbleiter-Bauteil.The present invention relates to a group III nitride heterojunction power semiconductor device.

Gruppe-III-Nitrid-Heteroübergang-Leistungshalbleiter-Bauteile sind gut bekannt. Ein typisches Gruppe-III-Nitrid-Leistungshalbleiter-Bauteil schließt eine Drain-Elektrode, eine Source-Elektrode und eine Gate-Elektrode ein, die zwischen der Drain-Elektrode und der Source-Elektrode angeordnet ist. Die Gate-Elektrode steuert den Strom zwischen der Source-Elektrode und der Drain-Elektrode. Um den Strom in einer Hochleistungs-Anwendung zu steuern, wird eine große negative Spannung an die Gate-Elektrode angelegt, um die Spannung an der Gate-Elektrode schnell zu ändern. Wenn eine große Spannung sehr schnell an die Gate-Elektrode angelegt wird, entwickelt sich eine hohe Spannung zwischen der Gate-Elektrode und der Drain-Elektrode. Das Gate kann beschädigt werden, wenn die Spannung zwischen den Gate- und Drain-Elektroden die Durchbruchspannung des Gates übersteigt.Group III nitride heterojunction power semiconductor devices are well known. A typical Group III nitride power semiconductor device includes a drain, a source, and a gate disposed between the drain and the source. The gate electrode controls the current between the source electrode and the drain electrode. To control the current in a high power application, a large negative voltage is applied to the gate electrode to rapidly change the voltage at the gate electrode. When a large voltage is applied to the gate electrode very rapidly, a high voltage develops between the gate electrode and the drain electrode. The gate may be damaged if the voltage between the gate and drain electrodes exceeds the breakdown voltage of the gate.

Der Durchbruch des Gates wird durch die Entwicklung großer elektrischer Felder um das Gate herum begünstigt. Daher ist es wünschenswert, die Intensität der elektrischen Felder um das Gate herum zu verringern, um die Durchbruchspannung des Bauteils zu vergrößern. Aus der US 2005/0051796 A1 sind derartige Feld-Relaxations-Merkmale als Feldplatten bekannt.The breakthrough of the gate is favored by the development of large electric fields around the gate. Therefore, it is desirable to reduce the intensity of the electric fields around the gate to increase the breakdown voltage of the device. From the US 2005/0051796 A1 Such field relaxation features are known as field plates.

Zusammenfassung der ErfindungSummary of the invention

Ein Leistungshalbleiter-Bauteil gemäß der vorliegenden Erfindung schließt einen Gruppe-III-Nitrid-basierten Heteroübergang, wobei der Heteroübergang eine erste Gruppe-III-Nitrid-Schicht mit einem ersten Bandabstand und eine zweite Gruppe-III-Nitrid-Schicht mit einem anderen Bandabstand über der ersten Gruppe-III-Nitrid-Schicht einschließt, eine erste Leistungs-Elektrode, die elektrisch mit der zweiten Gruppe-III-Nitrid-Schicht verbunden ist, eine zweite Leistungs-Elektrode, die elektrisch mit der zweiten Gruppe-III-Nitrid-Schicht verbunden ist, eine Gate-Struktur, die zwischen der ersten Leistungs-Elektrode und der zweiten Leistungs-Elektrode angeordnet ist, und ein Feld-Relaxations-Merkmal ein, das über der zweiten Gruppe-III-Nitrid-Schicht benachbart zu der Gate-Struktur angeordnet ist, wobei die Gate-Struktur die erste Leistungselektrode umgibt.A power semiconductor device according to the present invention includes a group III nitride-based heterojunction wherein the heterojunction transmits a first group III nitride layer having a first band gap and a second group III nitride layer having a different band gap the first group III nitride layer, a first power electrode electrically connected to the second group III nitride layer, a second power electrode electrically connected to the second group III nitride layer , a gate structure disposed between the first power electrode and the second power electrode, and a field relaxation feature disposed over the second group III nitride layer adjacent to the gate structure is arranged, wherein the gate structure surrounds the first power electrode.

Bei einer Ausführungsform der vorliegenden Erfindung schließt das Feld-Relaxations-Merkmal eine einen extrem hohen spezifischen Widerstand aufweisende Feldplatte ein.In one embodiment of the present invention, the field relaxation feature includes an extremely high resistivity field plate.

Bei einer alternativen Ausführungsform ist die Feldplatte über der zweiten Gruppe-III-Nitrid-Schicht angeordnet. Bei einer Variation dieser Ausführungsform ist die Gate-Struktur auf der Feldplatte und der zweiten Gruppe-III-Nitrid-Schicht angeordnet. Bei einer anderen Variation ist die Gate-Struktur auf der Feldplatte angeordnet. Die Feldplatte kann mit einem siliziumreichen SiN-Material oder einem kompensierten Gruppe-III-Nitrid-Halbleiter gebildet werden.In an alternative embodiment, the field plate is disposed over the second group III nitride layer. In a variation of this embodiment, the gate structure is disposed on the field plate and the second group III nitride layer. In another variation, the gate structure is arranged on the field plate. The field plate may be formed with a silicon-rich SiN material or a compensated Group III nitride semiconductor.

Bei einer weiteren Ausführungsform kann eine Vielzahl von schwimmenden Feldringen um die Gate-Struktur herum angeordnet sein. Bei einer Variation dieser Ausführungsform können die schwimmenden Feldringe über der Feldplatte angeordnet sein. Die Schutzringe können koplanar zueinander oder nicht-koplanar sein, und auch die Schutzringe können koplanar zu der Gate-Struktur sein oder nicht. Zusätzlich können die Schutzringe unabhängig voneinander schwimmend sein, gegeneinander kurzgeschlossen sein, mit der Gate-Struktur kurzgeschlossen sein oder mit einer der Leistungs-Elektrode kurzgeschlossen sein.In another embodiment, a plurality of floating field rings may be disposed around the gate structure. In a variation of this embodiment, the floating field rings may be disposed over the field plate. The guard rings may be coplanar with each other or non-coplanar, and also the guard rings may or may not be coplanar with the gate structure. In addition, the guard rings may be independently floating, shorted together, shorted to the gate structure, or shorted to one of the power electrodes.

Weitere Merkmale, Ausführungsformen und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Erfindung ersichtlich, die sich auf die beigefügten Zeichnungen bezieht.Further features, embodiments and advantages of the present invention will become apparent from the following description of the invention, which refers to the accompanying drawings.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

1 zeigt eine Draufsicht auf zwei benachbart zueinander angeordnete aktive Zellen eines Bauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung. 1 shows a plan view of two adjacent to each other arranged active cells of a component according to the first embodiment of the present invention.

2 zeigt eine Querschnittsansicht eines Bauteils gemäß der ersten Ausführungsform entlang der Linie A-A bei Betrachtung in Richtung der Pfeile. 2 shows a cross-sectional view of a component according to the first embodiment along the line AA when viewed in the direction of the arrows.

3 zeigt eine Draufsicht auf zwei benachbart zueinander angeordnete aktive Zellen eines Bauteils gemäß der zweiten Ausführungsform der vorliegenden Erfindung. 3 shows a plan view of two adjacent to each other arranged active cells of a component according to the second embodiment of the present invention.

4 zeigt eine Querschnittsansicht eines Bauteils gemäß der zweiten Ausführungsform entlang der Linie B-B bei Betrachtung in Richtung der Pfeile. 4 shows a cross-sectional view of a component according to the second embodiment along the line BB viewed in the direction of the arrows.

5 zeigt eine Querschnittsansicht eines Bauteils gemäß der dritten Ausführungsform. 5 shows a cross-sectional view of a component according to the third embodiment.

6 zeigt eine Querschnittsansicht eines Bauteils gemäß der vierten Ausführungsform. 6 shows a cross-sectional view of a component according to the fourth embodiment.

7 zeigt eine Draufsicht auf zwei benachbart zueinander angeordnete aktive Zellen eines Bauteils gemäß der fünften Ausführungsform der vorliegenden Erfindung. 7 shows a plan view of two adjacent to each other arranged active cells of a component according to the fifth embodiment of the present invention.

8 zeigt eine Querschnittsansicht eines Bauteils gemäß der fünften Ausführungsform entlang der Linie C-C bei Betrachtung in Richtung der Pfeile. 8th shows a cross-sectional view of a component according to the fifth embodiment along the line CC viewed in the direction of the arrows.

9 zeigt eine Querschnittsansicht eines Bauteils gemäß der sechsten Ausführungsform. 9 shows a cross-sectional view of a component according to the sixth embodiment.

10 zeigt eine Querschnittsansicht eines Bauteils gemäß der siebten Ausführungsform. 10 shows a cross-sectional view of a component according to the seventh embodiment.

11 zeigt eine Querschnittsansicht eines Bauteils gemäß der achten Ausführungsform. 11 shows a cross-sectional view of a component according to the eighth embodiment.

12 zeigt eine Querschnittsansicht eines Bauteils gemäß der neunten Ausführungsform. 12 shows a cross-sectional view of a component according to the ninth embodiment.

13 zeigt eine Querschnittsansicht eines Bauteils gemäß der zehnten Ausführungsform. 13 shows a cross-sectional view of a component according to the tenth embodiment.

14 zeigt eine Querschnittsansicht eines Bauteils gemäß der elften Ausführungsform. 14 shows a cross-sectional view of a component according to the eleventh embodiment.

15 zeigt eine Querschnittsansicht eines Bauteils gemäß der zwölften Ausführungsform. 15 shows a cross-sectional view of a component according to the twelfth embodiment.

Ausführliche Beschreibung der AusführungsformenDetailed description of the embodiments

Gemäß den 1 und 2 schließt ein Leistungshalbleiter-Bauteil gemäß der ersten Ausführungsform der vorliegenden Erfindung einen Gruppe-III-Nitrid-basierten Heteroübergang 10 ein, der über einem Trägerkörper 12 angeordnet ist. Der Heteroübergang 10 schließt einen ersten Gruppe-III-Nitrid-Halbleiterkörper 14 und einen zweiten Gruppe-III-Nitrid-Halbleiterkörper 16 über dem ersten Gruppe-III-Nitrid-Halbleiterkörper 14 ein. Eine erste Leistungs-Elektrode 18 (das heißt eine Source-Elektrode) und eine zweite Leistungs-Elektrode 20 (das heißt eine Drain-Elektrode) sind elektrisch mit dem zweiten Gruppe-III-Nitrid-Halbleiterkörper 16 über eine direkte ohmsche Verbindung oder über andere geeignete Einrichtungen verbunden. Eine Gate-Struktur 22 ist zwischen der ersten Leistungs-Elektrode 18 und der zweiten Leistungs-Elektrode 20 über dem zweiten Gruppe-III-Nitrid-Halbleiterkörper 14 angeordnet. Bei der bevorzugten Ausführungsform der vorliegenden Erfindung schließt die Gate-Struktur 22 eine Gate-Elektrode ein, die mit der zweiten Gruppe-III-Nitrid-Schicht 16 über einen Schottky-Kontakt verbunden ist. Alternativ kann die Gate-Struktur 22 eine Gate-Elektrode einschließen, die kapazitiv mit dem zweiten Gruppe-III-Nitrid-Halbleiterkörper über einen Gate-Isolierkörper verbunden ist. Es ist weiterhin festzustellen, dass die Gate-Struktur 22 um die erste Leistungs-Elektrode 18 herum angeordnet ist und somit zum gleichzeitigen Einschalten des Kanals zwischen den zweiten Leistungs-Elektroden 20, 20' betrieben werden kann.According to the 1 and 2 A power semiconductor device according to the first embodiment of the present invention includes a group III nitride-based heterojunction 10 one over a carrier body 12 is arranged. The heterojunction 10 includes a first group III nitride semiconductor body 14 and a second group III nitride semiconductor body 16 over the first group III nitride semiconductor body 14 one. A first power electrode 18 (that is, a source electrode) and a second power electrode 20 (That is, a drain electrode) are electrically connected to the second group III nitride semiconductor body 16 connected via a direct ohmic connection or via other suitable devices. A gate structure 22 is between the first power electrode 18 and the second power electrode 20 over the second group III nitride semiconductor body 14 arranged. In the preferred embodiment of the present invention, the gate structure closes 22 a gate electrode connected to the second group III nitride layer 16 connected via a Schottky contact. Alternatively, the gate structure 22 a gate electrode capacitively connected to the second group III nitride semiconductor body via a gate insulator. It is further noted that the gate structure 22 around the first power electrode 18 is arranged around and thus to simultaneously turn on the channel between the second power electrodes 20 . 20 ' can be operated.

Gemäß einem Gesichtspunkt der vorliegenden Erfindung ist ein Feld-Relaxations-Merkmal 24 über der zweiten Gruppe-III-Nitrid-Schicht 16 benachbart zur Gate-Struktur 22 und zwischen der Gate-Struktur 22 und der zweiten Leistungs-Elektrode 20 angeordnet. Bei der bevorzugten Ausführungsform der vorliegenden Erfindung ist das Feld-Relaxations-Merkmal 24 eine einen extrem hohen spezifischen Widerstand aufweisende Feldplatte 25, die aus einem einen hohen spezifischen Widerstand aufweisenden Material gebildet ist, wie z. B. aus siliziumreichem SiN, kompensiertem GaN oder ähnlichem Material.According to one aspect of the present invention is a field relaxation feature 24 over the second group III nitride layer 16 adjacent to the gate structure 22 and between the gate structure 22 and the second power electrode 20 arranged. In the preferred embodiment of the present invention, the field relaxation feature is 24 an extremely high resistivity field plate 25 formed from a material having a high resistivity such. As silicon-rich SiN, compensated GaN or similar material.

Bei der ersten Ausführungsform der vorliegenden Erfindung ist die Gate-Struktur 22 auf der Feldplatte 25 und dem zweiten Gruppe-III-Nitrid-Halbleiterkörper 14 angeordnet. Das heißt, dass sich die Feldplatte 25 unterhalb eines Teils der Gate-Struktur 22 erstreckt.In the first embodiment of the present invention, the gate structure is 22 on the field plate 25 and the second group III nitride semiconductor body 14 arranged. That means that the field plate 25 below a part of the gate structure 22 extends.

Gemäß den 3 und 4 ist bei einem Leistungshalbleiter-Bauteil gemäß der zweiten Ausführungsform der vorliegenden Erfindung eine Gate-Struktur 22 lediglich auf der Feldplatte 25 angeordnet. Ein Leistungshalbleiter-Bauteil gemäß der dritten Ausführungsform der vorliegenden Erfindung schließt weiterhin eine Vielzahl von mit Abstand voneinander angeordneten Schutzringen 26 ein, die zwischen der Gate-Struktur 22 und der zweiten Leistungs-Elektrode 20 angeordnet sind. Es sei bemerkt, dass die Schutzringe 26 um die Gate-Struktur 22 herum angeordnet sind (siehe 3).According to the 3 and 4 is a gate structure in a power semiconductor device according to the second embodiment of the present invention 22 only on the field plate 25 arranged. A power semiconductor device according to the third embodiment of the present invention further includes a plurality of spaced apart protection rings 26 one between the gate structure 22 and the second power electrode 20 are arranged. It should be noted that the guard rings 26 around the gate structure 22 are arranged around (see 3 ).

Als nächstes wird auf die 5 Bezug genommen, bei der in einem Leistungshalbleiter-Bauteil gemäß der dritten Ausführungsform der vorliegenden Erfindung ein Gate-Isolierkörper 28 zwischen dem zweiten Gruppe-III-Nitrid-Halbleiterkörper 16 und der Gate-Struktur 22 und dem Feld-Relaxations-Merkmal 24 angeordnet ist. Es sei bemerkt, dass bei der dritten Ausführungsform die Gate-Struktur 22 eine Gate-Elektrode ist, die kapazitiv über die Gate-Isolation 28 mit dem zweiten Gruppe-III-Nitrid-Halbleiterkörper 16 verbunden ist.Next will be on the 5 Referring to Fig. 12, in a power semiconductor device according to the third embodiment of the present invention, a gate insulating body 28 between the second group III nitride semiconductor body 16 and the gate structure 22 and the field relaxation feature 24 is arranged. It should be noted that in the third embodiment, the gate structure 22 a gate electrode is capacitive over the gate insulation 28 with the second group III nitride semiconductor body 16 connected is.

Gemäß 6 ist bei einem Leistungshalbleiter-Bauteil gemäß der vierten Ausführungsform der vorliegenden Erfindung ein Gate-Isolierkörper 28 zwischen dem Feld-Relaxations-Merkmal 24 und dem zweiten Gruppe-III-Nitrid-Halbleiterkörper 16 eingefügt. In ähnlicher Weise wie bei der zweiten Ausführungsform ist die Gate-Struktur 22 lediglich auf der Feldplatte 25 angeordnet, im Gegensatz zu der dritten Ausführungsform, bei der die Gate-Struktur 22 und die Feldplatte 25 beide auf dem Gate-Isolierkörper 28 angeordnet sind. Ähnlich wie bei der dritten Ausführungsform ist die Gate-Struktur 22 bei der vierten Ausführungsform eine Gate-Elektrode, die kapazitiv mit dem zweiten Gruppe-III-Nitrid-Halbleiterkörper 16 über die Feldplatte 24 und den Gate-Isolierkörper 28 verbunden ist.According to 6 is a gate insulating body in a power semiconductor device according to the fourth embodiment of the present invention 28 between the field relaxation feature 24 and the second group III nitride semiconductor body 16 inserted. In a similar manner to the second embodiment, the gate structure is 22 only on the field plate 25 arranged, in contrast to the third embodiment, in which the gate structure 22 and the field plate 25 both on the gate insulator 28 are arranged. Similar to the third embodiment, the gate structure 22 in the fourth embodiment, a gate capacitively connected to the second group III nitride Semiconductor body 16 over the field plate 24 and the gate insulator 28 connected is.

Als nächstes wird auf die 7 und 8 Bezug genommen, bei denen das Feld-Relaxations-Merkmal in einem Leistungshalbleiter-Bauteil gemäß der fünften Ausführungsform eine Vielzahl von mit Abstand angeordneten Schutzringen 26 ist, die auf dem zweiten Gruppe-III-Nitrid-Halbleiterkörper 16 zwischen der Gate-Struktur 22 und der zweiten Leistungs-Elektrode 20 und um die Gate-Struktur 22 herum angeordnet sind.Next will be on the 7 and 8th Referring to FIG. 1, in which the field relaxation feature in a power semiconductor device according to the fifth embodiment includes a plurality of spaced apart guard rings 26 that is on the second group III nitride semiconductor body 16 between the gate structure 22 and the second power electrode 20 and the gate structure 22 are arranged around.

Gemäß 9 ist bei der sechsten Ausführungsform der vorliegenden Erfindung der Gate-Isolierkörper 28 zwischen dem zweiten Gruppe-III-Nitrid-Halbleiterkörper 16, den Schutzringen 26 und der Gate-Struktur 22 angeordnet.According to 9 In the sixth embodiment of the present invention, the gate insulator is 28 between the second group III nitride semiconductor body 16 , the protective rings 26 and the gate structure 22 arranged.

Bei der siebten Ausführungsform der vorliegenden Erfindung gemäß 10 ist die Gate-Struktur 22 auf dem zweiten Gruppe-III-Nitrid-Halbleiterkörper 16 angeordnet, während die Schutzringe 26 auf einem Gate-Isolierkörper 28 angeordnet sind. Somit sind im Gegensatz zu den fünften und sechsten Ausführungsformen die Schutzringe 26 und die Gate-Struktur 22 nicht koplanar. Vorzugsweise schließt die Gate-Struktur 22 eine Gate-Elektrode ein, die elektrisch mit dem zweiten Gruppe-III-Nitrid-Halbleiterkörper 16 über eine Schottky-Verbindung verbunden ist.In the seventh embodiment of the present invention according to 10 is the gate structure 22 on the second group III nitride semiconductor body 16 arranged while the protective rings 26 on a gate insulator 28 are arranged. Thus, in contrast to the fifth and sixth embodiments, the guard rings 26 and the gate structure 22 not coplanar. Preferably, the gate structure closes 22 a gate electrode electrically connected to the second group III nitride semiconductor body 16 connected via a Schottky connection.

Gemäß der 11 schließt ein Leistungshalbleiter-Bauteil gemäß der achten Ausführungsform alle die Merkmale der sechsten Ausführungsform (9) ein, und es schließt weiterhin einen Feld-Isolierkörper 30 ein, der zwischen dem Gate-Isolierkörper 28 und den Schutzringen 26 angeordnet ist. Somit sind ähnlich zu der siebten Ausführungsform (10) die Schutzringe 26 und die Gate-Struktur 22 nicht koplanar.According to the 11 a power semiconductor device according to the eighth embodiment includes all the features of the sixth embodiment ( 9 ), and it further includes a field insulator 30 one between the gate insulator 28 and the protective rings 26 is arranged. Thus, similarly to the seventh embodiment ( 10 ) the guard rings 26 and the gate structure 22 not coplanar.

Es wird als nächstes auf die 12 Bezug genommen, in der ein Bauteil gemäß der neunten Ausführungsform der vorliegenden Erfindung alle die Merkmale der achten Ausführungsform einschließt, mit Ausnahme der Tatsache, dass die Feld-Isolation 30 bei der neunten Ausführungsform unter den Schutzringen 26 abgestuft ist, wodurch die Schutzringe 26 nicht-koplanar werden. Das heißt, dass im Gegensatz zu den Schutzringen 26 bei der achten Ausführungsform die Schutzringe 26 bei der neunten Ausführungsform nicht koplanar sind.It will be next on the 12 Referring to FIG. 1, a component according to the ninth embodiment of the present invention includes all the features of the eighth embodiment, except for the fact that the field insulation 30 in the ninth embodiment, under the protection rings 26 graded, causing the protective rings 26 be non-coplanar. That is, unlike the protective rings 26 in the eighth embodiment, the guard rings 26 in the ninth embodiment are not coplanar.

Bei den vorstehend erläuterten Ausführungsformen sind die Schutzringe 26 unabhängig voneinander schwimmend. Das heißt, dass die Schutzringe 26 nicht auf irgendein anderes Potential bezogen sind, sondern jeweils schwimmend sind.In the embodiments discussed above, the guard rings are 26 floating independently. That means the guard rings 26 are not related to any other potential but are each floating.

Gemäß 13 sind bei einem Bauteil gemäß der zehnten Ausführungsform die Schutzringe 26 gegeneinander kurzgeschlossen, wodurch alle Schutzringe 26 auf das gleiche Potential bezogen und bei diesem schwimmend sind, statt dass sie unabhängig voneinander schwimmend sind.According to 13 are the protective rings in a component according to the tenth embodiment 26 shorted to each other, eliminating all protection rings 26 related to and floating in the same potential, rather than floating independently of each other.

Gemäß 14 können bei einem Bauteil gemäß der elften Ausführungsform der vorliegenden Erfindung die Schutzringe 26 gegeneinander kurzgeschlossen werden und mit einer ersten Leistungs-Elektrode 18 kurzgeschlossen werden.According to 14 For example, in a component according to the eleventh embodiment of the present invention, the guard rings 26 be shorted against each other and with a first power electrode 18 be shorted.

Somit können die Schutzringe 26 auf das Potential der ersten Leistungs-Elektrode 18 bezogen werden.Thus, the guard rings 26 to the potential of the first power electrode 18 be obtained.

Als nächstes wird auf die 15 Bezug genommen, bei der in einem Bauteil gemäß der zwölften Ausführungsform der vorliegenden Erfindung die Schutzringe 26 gegeneinander kurzgeschlossen sind und mit der Gate-Struktur 22 kurzgeschlossen sind. Somit werden die Schutzringe 26 auf das gleiche Potential bezogen, wie die Gate-Struktur 22.Next will be on the 15 Referring to Fig. 12, in a member according to the twelfth embodiment of the present invention, the guard rings 26 are shorted to each other and to the gate structure 22 are shorted. Thus, the guard rings 26 related to the same potential as the gate structure 22 ,

Bei einem Bauteil gemäß irgendeiner der Ausführungsformen der vorliegenden Erfindung ist der erste Gruppe-III-Nitrid-Halbleiterkörper eine Legierung aus dem InAlGaN-System, wie z. B. GaN, und der zweite Gruppe-III-Nitrid-Halbleiterkörper 16 ist eine weitere Legierung aus dem InAlGaNSystem, die einen Bandabstand oder eine Bandlücke hat, der bzw. die von dem bzw. der des ersten Gruppe-III-Nitrid-Halbleiter(s) 14 verschieden ist, so dass ein zweidimensionales Elektronengas aufgrund des Heteroübergangs der ersten und zweiten Gruppe-III-Nitrid-Halbleiterkörper gebildet wird, wie dies in der Technik gut bekannt ist. Beispielsweise kann ein zweiter Gruppe-III-Nitrid-Halbleiterkörper mit AlGaN gebildet werden.In a device according to any one of the embodiments of the present invention, the first group III nitride semiconductor body is an alloy of the InAlGaN system, such as AlGaN. GaN, and the second group III nitride semiconductor body 16 is another InAlGaNS system alloy having a bandgap or bandgap from that of the first Group III nitride semiconductor (s) 14 is different so that a two-dimensional electron gas is formed due to the heterojunction of the first and second group III nitride semiconductor bodies, as well known in the art. For example, a second group III nitride semiconductor body may be formed with AlGaN.

Zusätzlich ist der Trägerkörper 12 eine Kombination aus einem Substratmaterial, und falls erforderlich, einer Pufferschicht auf dem Substrat, um die Gitter- und thermische Fehlanpassung zwischen dem Substrat und dem ersten Gruppe-III-Nitrid-Halbleiterkörper 14 zu kompensieren. Aus wirtschaftlichen Gründen ist das bevorzugte Material für das Substrat Silizium. Andere Substrat-Materialien, wie z. B. Saphir und SiC können ebenfalls verwendet werden, ohne von dem Schutzumfang und dem Grundgedanken der vorliegenden Erfindung abzuweichen.In addition, the carrier body 12 a combination of a substrate material, and if necessary, a buffer layer on the substrate, for the lattice and thermal mismatch between the substrate and the first group III nitride semiconductor body 14 to compensate. For economic reasons, the preferred material for the substrate is silicon. Other substrate materials, such. Sapphire and SiC may also be used without departing from the scope and spirit of the present invention.

AlN ist ein bevorzugtes Material für die Pufferschicht. Es kann jedoch auch ein mehrschichtiger oder gradierter Übergangs-III-Nitrid-Halbleiterkörper als eine Pufferschicht verwendet werden, ohne von dem Schutzumfang und Grundgedanken der vorliegenden Erfindung abzuweichen.AlN is a preferred material for the buffer layer. However, a multilayer or graded transition III-nitride semiconductor body may be used as a buffer layer without departing from the scope and spirit of the present invention.

Es ist weiterhin möglich, das Substrat aus dem gleichen Material wie der erste Gruppe-III-Nitrid-Halbleiterkörper herzustellen und somit die Notwendigkeit einer Pufferschicht zu vermeiden. Beispielsweise kann ein GaN-Substrat verwendet werden, wenn der erste Gruppe-III-Nitrid-Halbleiterkörper 14 aus GaN gebildet ist.It is also possible to fabricate the substrate from the same material as the first group III nitride semiconductor body and thus avoid the need for a buffer layer. For example, a GaN substrate may be used if the first group III nitride semiconductor body 14 is formed of GaN.

Die Gate-Elektrode kann aus n-Typ- oder b-Typ-Silizium oder Polysilizium mit irgendeiner gewünschten spezifischen Leitfähigkeit zusammengesetzt sein und weiterhin eine Aluminium-, Ti/Al oder andere Metallschicht über ihrer oberen Oberfläche aufweisen. Ohmsche Elektroden sind aus Ti/Al zusammengesetzt und können weiterhin andere metallische Körper über deren oberer Oberfläche einschließen, wie z. B. Ti/TiW, Ni/Au, Mo/Au oder dergleichen. Der Gate-Isolierkörper 28 kann aus SiN, Al2O3, SiO2, HfO, MgO, Sc2O3 oder dergleichen zusammengesetzt sein. Der Feld-Isolierkörper 30 kann aus SiO2, SiN, Al2O3, HfO, MgO, Sc2O3 oder dergleichen zusammengesetzt sein. Die Schutzringe 26 sind vorzugsweise aus dem gleichen Material hergestellt, wie dem, das für die Gate-Elektrode verwendet wird, um eine einstückige Herstellung der Gate-Elektrode und der Schutzringe 26 zu ermöglichen.The gate electrode may be composed of n-type or b-type silicon or polysilicon having any desired conductivity and further comprising an aluminum, Ti / Al or other metal layer over its upper surface. Ohmic electrodes are composed of Ti / Al, and may further include other metallic bodies over their upper surface, such as the like. Ti / TiW, Ni / Au, Mo / Au or the like. The gate insulator 28 may be composed of SiN, Al 2 O 3 , SiO 2 , HfO, MgO, Sc 2 O 3 or the like. The field insulator 30 may be composed of SiO 2 , SiN, Al 2 O 3 , HfO, MgO, Sc 2 O 3 or the like. The guard rings 26 are preferably made of the same material as that used for the gate electrode to make one-piece fabrication of the gate and guard rings 26 to enable.

Claims (20)

Leistungshalbleiter-Bauteil mit: einem Gruppe-III-Nitrid-basiertem Heteroübergang, wobei der Heteroübergang eine erste Gruppe-III-Nitrid-Schicht mit einem Bandabstand und eine zweite Gruppe-III-Nitrid-Schicht mit einem anderen Bandabstand über der ersten Gruppe-III-Nitrid-Schicht einschließt; einer ersten Leistungs-Elektrode, die elektrisch mit der zweiten Gruppe-III-Nitrid-Schicht verbunden ist; einer zweiten Leistungs-Elektrode, die elektrisch mit der zweiten Gruppe-III-Nitrid-Schicht verbunden ist; einer Gate-Struktur, die zwischen der ersten Leistungs-Elektrode und der zweiten Leistungs-Elektrode angeordnet ist; und einem Feld-Relaxations-Merkmal, das über der zweiten Gruppe-III-Nitrid-Schicht benachbart zu der Gate-Struktur angeordnet ist, wobei die Gate-Struktur die erste Leistungselektrode umgibt.Power semiconductor component with: a Group III nitride-based heterojunction wherein the heterojunction includes a first Group III nitride layer with a bandgap and a second Group III nitride layer with a different band gap over the first Group III nitride layer ; a first power electrode electrically connected to the second group III nitride layer; a second power electrode electrically connected to the second group III nitride layer; a gate structure disposed between the first power electrode and the second power electrode; and a field relaxation feature disposed over the second group III nitride layer adjacent to the gate structure, the gate structure surrounding the first power electrode. Leistungshalbleiter-Bauteil nach Anspruch 1, bei dem das Feld-Relaxations-Merkmal eine einen extrem hohen Widerstand aufweisende Feldplatte einschließt, die über der zweiten Gruppe-III-Nitrid-Schicht angeordnet ist.The power semiconductor device of claim 1, wherein the field relaxation feature includes an extremely high resistance field plate disposed over the second group III nitride layer. Leistungshalbleiter-Bauteil nach Anspruch 2, bei dem die Gate-Struktur auf der Feldplatte angeordnet ist.Power semiconductor device according to claim 2, wherein the gate structure is arranged on the field plate. Leistungshalbleiter-Bauteil nach Anspruch 2, bei dem die Feldplatte aus siliziumreichem SiN hergestellt ist.Power semiconductor device according to claim 2, wherein the field plate is made of silicon-rich SiN. Leistungshalbleiter-Bauteil nach Anspruch 2, bei dem die Feldplatte einen kompensierten Gruppe-III-Nitrid-Halbleiter umfasst.The power semiconductor device of claim 2, wherein the field plate comprises a compensated Group III nitride semiconductor. Leistungshalbleiter-Bauteil nach Anspruch 2, das weiterhin eine Vielzahl von schwimmenden Feldringen umfasst, die über der Feldplatte angeordnet sind.The power semiconductor device of claim 2, further comprising a plurality of floating field rings disposed over the field plate. Leistungshalbleiter-Bauteil nach Anspruch 1, bei dem die erste Gruppe-III-Nitrid-Schicht aus GaN besteht, und die zweite Gruppe-III-Nitrid-Schicht aus AlGaN besteht.The power semiconductor device of claim 1, wherein the first group III nitride layer is GaN and the second group III nitride layer is AlGaN. Leistungshalbleiter-Bauteil nach Anspruch 1, das weiterhin eine Basis, die ein Substrat einschließt, und eine Pufferschicht umfasst, die über dem Substrat und unter der ersten Gruppe-III-Nitrid-Schicht angeordnet ist.The power semiconductor device of claim 1, further comprising a base including a substrate and a buffer layer disposed over the substrate and under the first group III nitride layer. Leistungshalbleiter-Bauteil nach Anspruch 2, bei dem die Gate-Struktur einen Gate-Isolierkörper einschließt.A power semiconductor device according to claim 2, wherein the gate structure includes a gate insulator. Leistungshalbleiter-Bauteil nach Anspruch 9, bei dem der Gate-Isolierkörper zwischen der Feldplatte und der zweiten Gruppe-III-Nitrid-Schicht angeordnet ist.The power semiconductor device of claim 9, wherein the gate insulator is disposed between the field plate and the second group III nitride layer. Leistungshalbleiter-Bauteil nach Anspruch 1, bei dem das Feld-Relaxations-Merkmal eine Vielzahl von mit Abstand angeordneten Schutzringen einschließt.The power semiconductor device of claim 1, wherein the field relaxation feature includes a plurality of spaced apart guard rings. Leistungshalbleiter-Bauteil nach Anspruch 11, bei dem die Gate-Struktur einen Gate-Isolierkörper einschließt, und bei dem die Schutzringe über dem Gate-Isolierkörper angeordnet sind.The power semiconductor device of claim 11, wherein the gate structure includes a gate insulator, and wherein the guard rings are disposed over the gate insulator. Leistungshalbleiter-Bauteil nach Anspruch 11, bei dem die Schutzringe auf einem Isolierkörper angeordnet sind.Power semiconductor component according to claim 11, wherein the protective rings are arranged on an insulating body. Leistungshalbleiter-Bauteil nach Anspruch 11, bei dem die Schutzringe koplanar sind.A power semiconductor device according to claim 11, wherein the guard rings are coplanar. Leistungshalbleiter-Bauteil nach Anspruch 11, bei dem die Schutzringe nicht-koplanar sind.A power semiconductor device according to claim 11, wherein the guard rings are non-coplanar. Leistungshalbleiter-Bauteil nach Anspruch 11, bei dem die Schutzringe gegeneinander kurzgeschlossen sind.Power semiconductor device according to claim 11, wherein the protective rings are short-circuited against each other. Leistungshalbleiter-Bauteil nach Anspruch 11, bei dem die Schutzringe floatend sind. A power semiconductor device according to claim 11, wherein the guard rings are floating. Leistungshalbleiter-Bauteil nach Anspruch 11, bei dem die Schutzringe gegen eine der Leistungs-Elektroden kurzgeschlossen sind.The power semiconductor device of claim 11, wherein the guard rings are shorted to one of the power electrodes. Leistungshalbleiter-Bauteil nach Anspruch 11, bei dem Gate-Struktur eine Gate-Elektrode einschließt, und die Schutzringe gegen die Gate-Elektrode kurzgeschlossen sind.The power semiconductor device of claim 11, wherein the gate structure includes a gate electrode and the guard rings are shorted to the gate electrode. Leistungshalbleiter-Bauteil nach Anspruch 11, bei dem die erste Gruppe-III-Nitrid-Schicht aus GaN besteht, und die zweite Gruppe-III-Nitrid-Schicht aus AlGaN besteht.The power semiconductor device of claim 11, wherein the first group III nitride layer is GaN and the second group III nitride layer is AlGaN.
DE112007000092.9T 2006-01-09 2007-01-08 Group III nitride power semiconductors with a field relaxation feature Active DE112007000092B4 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US75737006P 2006-01-09 2006-01-09
US60/757,370 2006-01-09
PCT/US2007/000283 WO2007081807A2 (en) 2006-01-09 2007-01-08 Iii-nitride power semiconductor with a field relaxation feature

Publications (2)

Publication Number Publication Date
DE112007000092T5 DE112007000092T5 (en) 2008-10-16
DE112007000092B4 true DE112007000092B4 (en) 2014-07-24

Family

ID=38256927

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007000092.9T Active DE112007000092B4 (en) 2006-01-09 2007-01-08 Group III nitride power semiconductors with a field relaxation feature

Country Status (3)

Country Link
JP (1) JP2009522812A (en)
DE (1) DE112007000092B4 (en)
WO (1) WO2007081807A2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120120829A (en) * 2011-04-25 2012-11-02 삼성전기주식회사 Nitride semiconductor device and manufacturing method thereof
JP5979836B2 (en) * 2011-09-09 2016-08-31 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method of semiconductor device
US8969881B2 (en) * 2012-02-17 2015-03-03 International Rectifier Corporation Power transistor having segmented gate
KR101963218B1 (en) * 2012-08-16 2019-03-28 엘지이노텍 주식회사 Power semiconductor device
US9054027B2 (en) * 2013-05-03 2015-06-09 Texas Instruments Incorporated III-nitride device and method having a gate isolating structure
CN109103249A (en) * 2018-04-04 2018-12-28 北京大学 A kind of high current GaN high electron mobility transistor optimizing plane figure and structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100571A (en) * 1998-06-16 2000-08-08 Nec Corporation Fet having non-overlapping field control electrode between gate and drain
US20020066908A1 (en) * 2000-12-01 2002-06-06 Smith Richard Peter Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same
US20050051796A1 (en) * 2003-09-09 2005-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
WO2005079370A2 (en) * 2004-02-12 2005-09-01 International Rectifier Corporation Iii-nitride bidirectional switch
US20050194612A1 (en) * 2004-01-23 2005-09-08 International Rectifier Corp. III-Nitride current control device and method of manufacture
US20050253168A1 (en) * 2004-05-11 2005-11-17 Cree, Inc. Wide bandgap transistors with multiple field plates

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4190467A (en) * 1978-12-15 1980-02-26 Western Electric Co., Inc. Semiconductor device production
JP3628613B2 (en) * 1997-11-03 2005-03-16 インフィネオン テクノロジース アクチエンゲゼルシャフト High pressure resistant edge structure for semiconductor components
JP2001057426A (en) * 1999-06-10 2001-02-27 Fuji Electric Co Ltd High voltage semiconductor device and method for fabrication
JP4592938B2 (en) * 1999-12-08 2010-12-08 パナソニック株式会社 Semiconductor device
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP2002100640A (en) * 2000-09-22 2002-04-05 Fujitsu Ltd Field effect compound semiconductor device
WO2002080244A2 (en) * 2001-02-12 2002-10-10 Asm America, Inc. Improved process for deposition of semiconductor films
DE10203801A1 (en) * 2002-01-31 2003-08-21 Osram Opto Semiconductors Gmbh Semiconductor component and method for its production

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100571A (en) * 1998-06-16 2000-08-08 Nec Corporation Fet having non-overlapping field control electrode between gate and drain
US20020066908A1 (en) * 2000-12-01 2002-06-06 Smith Richard Peter Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same
US20050051796A1 (en) * 2003-09-09 2005-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US20050194612A1 (en) * 2004-01-23 2005-09-08 International Rectifier Corp. III-Nitride current control device and method of manufacture
WO2005079370A2 (en) * 2004-02-12 2005-09-01 International Rectifier Corporation Iii-nitride bidirectional switch
US20050253168A1 (en) * 2004-05-11 2005-11-17 Cree, Inc. Wide bandgap transistors with multiple field plates

Also Published As

Publication number Publication date
WO2007081807A2 (en) 2007-07-19
DE112007000092T5 (en) 2008-10-16
WO2007081807A3 (en) 2008-01-24
JP2009522812A (en) 2009-06-11

Similar Documents

Publication Publication Date Title
DE102015103017B4 (en) Group III nitride based enhancement type transistor
DE102016114496B4 (en) Semiconductor device, transistor arrangement and manufacturing method
DE102016111400B4 (en) Nitridhalbleitereinrichtung
DE102017200557B4 (en) Field effect transistor with protective diodes
DE102009018054B4 (en) Lateral HEMT and method of making a lateral HEMT
DE102012107523B4 (en) HEMT with integrated diode with low forward voltage
DE112005000358B4 (en) Bidirectional III-nitride switch
DE102009028555B4 (en) transistor
DE102015117394B4 (en) Semiconductor device
DE102016120393A1 (en) Bidirectional III-nitride device
DE102015118440A1 (en) Semiconductor device
DE102015114791A1 (en) High electron mobility transistor having a buried field plate
DE102005048102A1 (en) Interdigital rectifier with multi-channel group III nitrite heterostructure
DE102014113467B4 (en) Metallization of a field effect power transistor
DE102015100387A1 (en) Group III Nitride-Based Enrichment Transistor
DE102015115982A1 (en) Electronic component
DE102015119345B4 (en) SEMICONDUCTOR FIELD PLATE FOR CONNECTOR SEMICONDUCTOR COMPONENTS
DE102016113735A1 (en) Dielectric HEMT substrate and device
DE102016120955B4 (en) Switching device
DE112007000092B4 (en) Group III nitride power semiconductors with a field relaxation feature
DE102015115734A1 (en) Non-planar self-locking semiconductor device
DE102012103388B4 (en) Lateral transistor with high electron mobility
DE102016101909A1 (en) Circuit and semiconductor device
DE102016102425A1 (en) Semiconductor device
DE102017112959A1 (en) III NITRIDE TRANSISTOR WITH CHARGE INTAKE PREVENTION

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: DR. WEITZEL & PARTNER PATENT- UND RECHTSANWAEL, DE