DE112005001645T5

DE112005001645T5 - Precise timing device and method therefor

Info

Publication number: DE112005001645T5
Application number: DE112005001645T
Authority: DE
Inventors: Robert B. Beaverton Gage; Jacob A. Andover Salmi
Original assignee: Teradyne Inc
Current assignee: Teradyne Inc
Priority date: 2004-06-30
Filing date: 2005-06-30
Publication date: 2007-06-06
Also published as: WO2006004829A3; CN101019035A; JP5179864B2; US7379395B2; US20060002239A1; JP2008505318A; WO2006004829A2; CN101019035B

Abstract

Zeitmessvorrichtung, die Folgendes aufweist:
a) eine erste Takterzeugungsschaltung, die ein erstes Taktsignal ausgibt, wobei die erste Takterzeugungsschaltung einen ersten numerischen Zähleroszillator aufweist;
b) eine zweite Takterzeugungsschaltung, die ein zweites Taktsignal ausgibt, wobei die zweite Takterzeugungsschaltung einen zweiten numerischen Zähleroszillator aufweist;
c) einen Takteingang gekoppelt mit dem ersten numerischen Zähleroszillator und dem zweiten numerischen Zähleroszillator, wobei der Takteingang die Rate steuert, mit der der erste numerische Zähleroszillator und der zweite numerische Zähleroszillator inkrementieren; und
d) mindestens ein Sequenzer, der den Betrieb der Zeitmessvorrichtung steuert, wobei der mindestens eine Sequenzer ein erstes Steuersignal erzeugt, und zwar synchronisiert mit dem ersten Taktsignal und ein zweites Steuersignal synchronisiert mit dem zweiten Taktsignal.Timing device comprising:
a) a first clock generating circuit which outputs a first clock signal, the first clock generating circuit having a first numeric counter oscillator;
b) a second clock generating circuit that outputs a second clock signal, the second clock generating circuit having a second numerical counter oscillator;
c) a clock input coupled to the first numeric counter oscillator and the second numeric counter oscillator, the clock input controlling the rate at which the first numeric counter oscillator and the second numeric counter oscillator increment; and
d) at least one sequencer controlling operation of the timing device, wherein the at least one sequencer generates a first control signal synchronized with the first clock signal and a second control signal synchronized with the second clock signal.

Description

HINTERGRUND DER ERFINDUNGBACKGROUND THE INVENTION

1. Gebiet der Erfindung1st area the invention

Die Erfindung bezieht sich allgemein auf eine Test- und Messausrüstung und insbesondere auf die Eichung von Systemen zur Vornahme von zeitabhängigen Messungen.The The invention relates generally to test and measurement equipment and in particular to the calibration of systems for making time-dependent measurements.

2. Diskussion verwandter Technik2nd discussion related technology

Automatische Testausrüstung (ein "Tester") werden in großem Umfang bei der Herstellung von Halbleitervorrichtungen verwendet. Vorrichtungen werden während ihrer Herstellung mindestens einmal, oftmals aber mehrfach, getestet. Die Testergebnisse können dazu verwendet werden, beschädigte Vorrichtungen aus dem in der Herstellung befindlichen Strom von Vorrichtungen zu entfernen. In einigen Fällen enthüllen die Testergebnisse nicht ordnungsgemäß arbeitende Herstellungseinrichtungen und die Testergebnisse können dann verwendet werden, indem Prozess- oder Verarbeitungskorrekturen vorgenommen werden, um die Ausbeute an Halbleitervorrichtungen zu erhöhen. In anderen Fällen enthüllen die Testergebnisse Korrekturen, die bei den unter Test befindlichen Vorrichtungen vorgenommen werden können. Beispielsweise enthalten Speicher, programmierbare Logikvorrichtungen (programmable array logic devices) und ähnliche Vorrichtungen oftmals redundante Strukturen. Wenn das Testen ergibt, dass eine Struktur fehlerhaft ist, so kann die Vorrichtung modifiziert werden, um eine redundante Struktur für die unbrauchbare einzusetzen. In anderen Situationen können die Testergebnisse dazu verwendet werden, Teile zu klassifizieren. Eine Vorrichtung, die die beabsichtigten Betriebsbedingungen nicht erfüllt, die aber in Hinblick auf geringere Betriebsbedingungen betriebsfähig ist, könnte verpackt und zu einem geringeren Preis mit den niedrigeren Arbeitsleistungen verkauft werden. Beispielsweise könnte eine Vorrichtung beim Betrieb mit hoher Geschwindigkeit Fehler zeigen aber ordnungsgemäß dann arbeiten, wenn mit geringerer Geschwindigkeit gearbeitet wird. In ähnlicher Weise könnte eine Vorrichtung Fehler zeigen, wenn sie am oberen Ende ihres Temperaturbereichs betrieben wird, könnte aber in adäquater Weise bei niederer Temperatur arbeiten. Diese Vorrichtungen könnten verpackt und verkauft werden, und zwar mit dem Hinweis, dass deren maximale Betriebsgeschwindigkeit oder -temperatur niedriger ist als der Auslegungswert.automatic test equipment (a "tester") will be on a large scale used in the manufacture of semiconductor devices. Become devices while their production at least once, but often several times, tested. The test results can used to damage damaged devices from the stream of devices under construction to remove. In some cases reveal the test results improperly working manufacturing facilities and the test results can then used by making process or processing corrections to increase the yield of semiconductor devices. In other cases reveal the test results corrections that are under test Devices can be made. For example, included Memory, programmable logic devices (programmable array logic devices) and similar Devices often redundant structures. If testing shows That a structure is defective, the device can be modified to use a redundant structure for the unusable. In other situations you can the test results are used to classify parts. A device that does not meet the intended operating conditions Fulfills, but which is operational in terms of lower operating conditions, could Packed and at a lower price with the lower labor sold. For example, a device in the Operating at high speed but show error then work properly, when working at a slower speed. In similar Way could A device will show errors when at the upper end of its temperature range could be operated but in a more adequate way Way to work at low temperature. These devices could be packaged and sold, with the indication that their maximum Operating speed or temperature is lower than the design value.

Um Fehler beim Betrieb der Halbleitervorrichtungen festzustellen, legt eine automatische Testausrüstung oder ein automatisches Testgerät Stimulussignale an die Vorrichtung an und misst die Ansprechsignale. Das Testgerät kann viele "Kanäle" aufweisen. Jeder Kanal kann, in jedem Zyklus, einen an einem Testpunkt der Vorrichtung unter Test angelegten Digitalwert erzeugen oder messen. Die Kanäle können zusätzliche Schaltungsvorrichtungen umfassen, die andere Arten von Signalen erzeugen oder messen. Beispielsweise enthalten einige Kanäle Schaltungsanordnungen, die einen kontinuierlichen Takt oder Clock einer programmierten Frequenz erzeugen oder Schaltungsanordnungen, die die Zeitdifferenz zwischen aufeinander folgenden Impulsen messen.Around To detect failure in the operation of the semiconductor devices an automatic test equipment or an automatic test device Stimulus signals to the device and measures the response signals. The test device can have many "channels". Everyone Channel can, at each cycle, one at a test point of the device generate or measure a digital value created under test. The channels can be extra Circuit devices include other types of signals generate or measure. For example, some channels contain circuitry, the one continuous clock or clock one programmed Generate frequency or circuit arrangements that the time difference between successive pulses.

1 veranschaulicht in stark vereinfachter Form einen Tester 100. Der Tester 100 ist beim Testen einer im Test befindlichen Vorrichtung (DUT = device under test) 110 dargestellt. Der Tester 100 enthält eine zentrale Steuervorrichtung 120. Die Steuervorrichtung 120 könnte eine Computerarbeitsstation (computer work station) umfassen, die als ein Betreiberinterface (operator interface) dient, um einem Betreiber oder Benutzer (user) zu gestatten, Testprogramme zu entwickeln oder in den Tester zu laden. Die Steuervorrichtung 120 könnte auch einen Testerkörper aufweisen, der zentralisierte Ressourcen vorsieht, die durch Mehrfachkanäle verwendet sind und nicht in Beziehung stehen zu der Schaltungsanordnung in den Kanälen, wobei aber Details derartiger bekannter Merkmale aus Gründen der Einfachheit weggelassen sind. 1 illustrates in simplified form a tester 100 , The tester 100 is when testing a device under test (DUT) 110 shown. The tester 100 contains a central control device 120 , The control device 120 Could comprise a computer workstation serving as an operator interface to allow an operator or user to develop test programs or load tester into the tester. The control device 120 could also have a tester body providing centralized resources used by multiple channels and unrelated to the circuitry in the channels, but details of such known features are omitted for simplicity.

Der Tester 100 weist Mehrfachkanäle 130₁ , 130₂ , ..., 130_N auf. Nimmt man den Kanal 130₁ als repräsentativ, so kann jeder Kanal einen Mustergenerator 140 und einen Zeitsteuergenerator 150 aufweisen. Der Mustergenerator (pattern generator) 140 ist derart programmiert, dass er für jeden Zyklus während eines Tests spezifiziert, was die Schaltungsanordnung innerhalb des Kanals 130₁ tun sollte. Beispielsweise könnte er einen Wert spezifizieren, um die DUT 110 zu treiben oder welcher Wert von der DUT 110 erwartet wird.The tester 100 has multiple channels 130 ₁ . 130 ₂ , ..., 130 _N on. If you take the channel 130 ₁ as representative, each channel can have a pattern generator 140 and a timing generator 150 exhibit. The pattern generator 140 is programmed to specify for each cycle during a test what the circuitry within the channel is 130 ₁ should do. For example, he could specify a value to the DUT 110 to drive or what value of the DUT 110 is expected.

Der Zeitsteuergenerator 150 erzeugt Zeitsteuersignale, die die Zeiten steuern könnten, zu denen Signalübergänge (signal transitions) auftreten. Beispielsweise könnte ein Zeitsteuersignal den Beginn eines in der Erzeugung befindlichen Signals angeben oder spezifizieren oder die Zeit, zu der ein Signalwert mit einem erwarteten Wert verglichen wird. Zur vollständigen Testung der DUT 110 ist es wichtig, die Zeiten zu steuern, zu denen Stimulussignale angelegt werden und die Zeiten, zu denen das Ansprechen gemessen wird. Der Zeitsteuergenerator 150 liefert diese diese Funktionen steuernden Signale.The timing generator 150 generates timing signals that could control the times at which signal transitions occur. For example, a timing signal could indicate or specify the beginning of a signal being generated or the time at which a signal value is compared to an expected value. For complete testing of the DUT 110 It is important to control the times at which stimulus signals are applied and the times at which the response is measured. The timing generator 150 provides these functions controlling signals.

Der Kanal 130₁ weist auch Pin-Elektronik 160 auf. Die Pin-Elektronik 160 enthält Schaltungsanordnungen, welche die Leitung 170₁ verbunden mit der DUT 110 betreiben oder die den Signalwert auf dieser Leitung messen.The channel 130 ₁ also has pin electronics 160 on. The pin electronics 160 contains circuit arrangements which the line 170 ₁ connected to the DUT 110 operate or measure the signal level on this line.

Zum Betreiben der Leitung 170₁ weist die Pin-Elektronik 160 einen Treiber 162 auf. Der Treiber 162 ist mit einem Flip-Flop 164 verbunden. Das Flip-Flop 164 wird seinerseits durch ein Signal vom Zeitsteuergenerator 150 getaktet. Der Dateneingang zum Flip-Flop 164 wird durch den Mustergenerator 140 beliefert. Flip-Flop 164 bewirkt, dass ein durch den Mustergenerator 140 spezifizierter oder bestimmter Wert auf die Leitung gelegt oder getrieben (driven) wird und zwar zu einer Zeit, die durch den Zeitsteuergenerator 150 spezifiziert bzw. bestimmt ist. Flip-Flop 164 kann als ein "Formatierer" bezeichnet werden. Formatierer sind in der Technik bekannt und ein Vollformatierer einschließlich sämtlicher üblicherweise in einem Tester vorhandener Merkmale ist aus Gründen der Einfachheit nicht dargestellt.To operate the line 170 ₁ has the pin electronics 160 a driver 162 on. The driver 162 is with a flip-flop 164 connected. The flip-flop 164 is in turn by a signal from the timing generator 150 clocked. The data input to the flip-flop 164 is through the pattern generator 140 supplies. Flip-flop 164 causes a through the pattern generator 140 specified or specific value is placed on the line or driven (driven) at a time by the timing generator 150 specified or determined. Flip-flop 164 may be referred to as a "formatter." Formatters are known in the art, and a solid formatter including all features commonly present in a tester is not shown for the sake of simplicity.

Um ein Signal auf Leitung 170 abzufühlen, weist die Pin-Elektronik 160 einen Komparator 166 auf. Ein Eingang des Komparators 166 ist mit Leitung 170 verbunden. Ein Referenz- oder Bezugseingang des Komparators 166 ist mit einem programmierbaren Referenz- oder Bezugswertgenerator gekoppelt, typischerweise einem Register, welches eine digitale Eingangsgröße speichert, die an einen Digital-zu-Analog-Konverter angelegt ist. Die Ausgangsgröße des Komparators 166 wird an eine Verriegelungsschaltung (Latch, Signalspeicher) 180 geliefert. Die Verriegelungsschaltung 180 wird durch ein Zeitsteuersignal, erzeugt durch einen Zeitsteuergenerator 150, gesteuert. Die Datenausgangsgröße der Verriegelungsschaltung 180 wird an den Mustergenerator 140 geliefert. Auf diese Weise zeigt die Pin-Elektronik 160 an, ob der Wert auf Leitung 170 einen bestimmten Wert besitzt zu einer Zeit, diktiert durch die Signale vom Zeitsteuergenerator 150. Wie der Treiberteil der Pin-Elektronik 160, so ist der Komparatorteil wohl bekannt in der Technik und eine vereinfachte Version ist gezeigt.To send a signal on line 170 feel, the pin electronics 160 a comparator 166 on. An input of the comparator 166 is with management 170 connected. A reference or reference input of the comparator 166 is coupled to a programmable reference or reference generator, typically a register which stores a digital input applied to a digital-to-analog converter. The output of the comparator 166 is connected to a latch circuit (latch, latch) 180 delivered. The latch circuit 180 is controlled by a timing signal generated by a timing generator 150 , controlled. The data output of the latch circuit 180 gets to the pattern generator 140 delivered. This way, the pin electronics shows 160 on whether the value is on line 170 has a certain value at a time dictated by the signals from the timing generator 150 , Like the driver part of the pin electronics 160 Thus, the comparator part is well known in the art and a simplified version is shown.

Der Zeitsteuergenerator 150 liefert Signale, welche die relative Zeitsteuerung der Signale an der Pin-Elektronik 116 steuern. Zur genauen Messung der Performance oder Leistung der DUT 110 ist es notwendig, die Zeiten in Beziehung zu setzen, bei denen Signale, erzeugt oder gemessen an der Pin-Elektronik 160, mit denjenigen Zeiten, wo diese Signale die DUT 110 erreichen oder verlassen. Die Übertragungs- oder Sendezeit durch die Leitung 170 muss in Betracht gezogen werden.The timing generator 150 provides signals indicating the relative timing of the signals at the pin electronics 116 Taxes. To accurately measure the performance or performance of the DUT 110 It is necessary to relate the times at which signals are generated or measured at the pin electronics 160 with those times where those signals are the DUT 110 reach or leave. The transmission or transmission time through the line 170 must be considered.

Um diese Übertragungszeit zu kompensieren, wird ein Tester typischerweise geeicht. Um einen Tester zu eichen, werden Messungen vorgenommen, um die Übertragungs- oder Transitzeit durch die Leitung 170 zu bestimmen. Programmierte Zeitwerte werden durch eine Größe versetzt oder verschoben, und zwar zur Kompensation der Übertragungszeit durch Leitung 170. Bei Eichung sind die durch die Pin-Elektronik 160 erzeugten oder gemessenen Signale eine genaue Anzeige der Signale an der DUT 110.To compensate for this transmission time, a tester is typically calibrated. To calibrate a tester, measurements are made to determine the transmission or transit time through the line 170 to determine. Programmed time values are offset or shifted by a quantity to compensate for transmission time through line 170 , When calibrated are those through the pin electronics 160 generated or measured signals an accurate display of the signals at the DUT 110 ,

Eine Möglichkeit, wie die Übertragungszeit durch die Leitung 170₁ gemessen wird, ist eine Technik, die als Zeitdomänenreflektometrie (TDR = Time Domain Reflectometry) bezeichnet wird. TDR ist in 2 veranschaulicht. Um eine TDR-Messung vorzunehmen, sendet die Testausrüstung 100 einen Impuls 210 auf Leitung 170₁ . Der Puts oder Impuls wird zur Zeit t = 0 übertragen, wie bei A angedeutet.One way, such as the transmission time through the line 170 ₁ is a technique called Time Domain Reflectometry (TDR). TDR is in 2 illustrated. To make a TDR measurement, send the test equipment 100 a pulse 210 on line 170 ₁ , The puts or pulse is transmitted at time t = 0, as indicated at A.

Der Impuls 210 läuft die Leitung 170₁ hinab, bis er das Ende der Leitung eine gewisse Zeit später erreicht, was bei B als t = X angezeigt ist. Wenn die Leitung nicht abgeschlossen (un-terminated) oder abgeschlossen ist mit einem Kurzschluss oder irgendeiner anderen Last, die nicht an die Impedanz der Leitung angepasst ist, so werden einige oder sämtliche Impulse zurück zur Testausrüstung oder dem Testgerät 100 reflektiert. Wie bei C gezeigt, fängt der Impuls 210 seinen Lauf zurück zum Testgerät 100 an.The impulse 210 the line is running 170 ₁ until it reaches the end of the line some time later, which is indicated at B as t = X. If the line is not terminated (un-terminated) or terminated with a short circuit or any other load that is not matched to the line impedance, some or all of the pulses will be returned to the test equipment or tester 100 reflected. As shown at C, the impulse catches 210 his run back to the test device 100 at.

Wie bei D gezeigt, erreicht zur Zeit t = 2X der Impuls 210 das Testgerät 100. Durch Detektieren der Zeit des reflektierten Impulses relativ zur Zeit, während welcher der Impuls übertragen wurde, kann die Testausrüstung 100 die Übertragungszeit durch die Leitung 170₁ bestimmen.As shown at D, at time t = 2X the pulse reaches 210 the test device 100 , By detecting the time of the reflected pulse relative to the time during which the pulse was transmitted, the test equipment may 100 the transmission time through the line 170 ₁ determine.

Die 3A ... 3B veranschaulichen ein Messverfahren durch das der Tester 100 die Zeit einer Flanke oder einer Kante eines Signals bestimmt, die dazu verwendet werden kann, um die Zeit der Ankunft eines Impulses zu bestimmen. Dieses Verfahren wird zuweilen als die "Flankenfind"-Technik (edge find technique) bezeichnet. Der Tester ist mit einer Schwelle H im Register 168 (1) programmiert. Der Tester emittiert einen Impuls zu einer Zeit, die als t = 0 bezeichnet werden kann. Eine gewisse Zeit später, verriegelt die Verriegelungsschaltung 180 die Ausgangsgröße des Komparators 166.The 3A ... 3B illustrate a measurement method by the tester 100 determines the time of an edge or edge of a signal that can be used to determine the time of arrival of a pulse. This method is sometimes referred to as the "edge find technique". The tester is in the register with a threshold H 168 ( 1 ). The tester emits one pulse at a time, which may be referred to as t = 0. A certain time later, the interlock circuit locks 180 the output of the comparator 166 ,

Wie in 3A gezeigt, gibt der Tester den Verriegelungsbefehl zu einer Zeit T₁ relativ zur Übertragung des Impulses aus. Das Verriegeln des Komparators 166 zu einer Zeit T₁ hat die Wirkung einer sehr groben Messung des Werts des Signals auf Leitung 170₁ im Fenster 312A. Aus diesem einzigen Vergleich kann der Tester 100 bestimmen, ob das Signal zur Zeit T₁ oberhalb oder unterhalb der Schwelle H liegt.As in 3A ₂ , the tester outputs the lock instruction at a time T ₁ relative to the transmission of the pulse. Locking the comparator 166 at a time T ₁ has the effect of a very coarse measurement of the value of the signal on line 170 ₁ in the window 312A , From this single comparison, the tester can 100 determine whether the signal at time T _{1 is} above or below the threshold H.

In dem Fenster 312A hat der Impuls 310 den Tester 100 noch nicht erreicht und das Signal auf der Leitung 170 ist unterhalb der Schwelle H. Demgemäß bestimmt der Tester 104, dass zur Zeit T₁ das Signal auf der Leitung 170 LO, d.h. NIEDRIG ist, als eine Anzeige interpretiert wird, dass der Impuls die Pin-Elektronik 160 noch nicht erreicht hat.In the window 312A has the impulse 310 the tester 100 not yet reached and the signal on the line 170 is below the threshold H. Accordingly, the tester determines 104 in that at time T ₁ the signal on the line 170 LO, ie LOW, is interpreted as an indication that the pulse is the Pin electronics 160 has not reached yet.

Sodann wird ein weiterer Impuls zu einer Zeit übertragen, die wiederum als die Zeit t = 0 betrachtet werden kann. 3B veranschaulicht eine Messung, die zur Zeit T_1+D relativ zur Übertragung des Impulses vorgenommen wurde. Im Messfenster 312B hat der Puls 310 den Tester 100 noch nicht erreicht und das Signal ist wiederum unterhalb der Schwelle H. Diese Messung wird angezeigt durch eine logische LO (NIEDRIG), verriegelt am Ausgang des Komparators 266.Then, another pulse is transmitted at a time, which in turn can be considered as the time t = 0. 3B illustrates a measurement made at time T _{1 + D} relative to the transmission of the pulse. In the measurement window 312B has the pulse 310 the tester 100 not yet reached and the signal is again below the threshold H. This measurement is indicated by a logical LO latched at the output of the comparator 266 ,

3C veranschaulicht eine Messung vorgenommen zur Zeit T_1+2D relativ zur Übertragung eines anderen Impulses. In dem Messfenster 312C hat der Impuls 310 den Tester 100 erreicht und das Signal ist oberhalb der Schwelle H. Der Tester zeigt diesen Signalpegel als ein logisches HI (HOCH) an. 3C Figure 12 illustrates a measurement taken at time T _{1 + 2} D relative to the transmission of another pulse. In the measurement window 312C has the impulse 310 the tester 100 and the signal is above the threshold H. The tester displays this signal level as a logical HI (HIGH).

Diese Serie von Messungen gestattet dem Tester die Bestimmung, dass ein Puls 310 übertragen bzw. gesendet durch den Tester 100 reflektiert wird und den Tester 100 zu einer Zeit zwischen T_1+D und T_1+2D nach der Übertragung erreicht. Diese Information gestattet eine Berechnung der Signalübertragungszeit durch die Leitung 170. Die Signalübertragungszeit gestattet dem Tester 100 geeicht zu werden, um jedwede Fehler in den Zeitmessungen hervorgerufen durch Signalverzögerung in der Leitung 170 zu entfernen.This series of measurements allows the tester to determine that one pulse 310 transmitted or sent by the tester 100 is reflected and the tester 100 reached at a time between T _{1 + D} and T _{1 + 2D} after the transmission. This information allows calculation of the signal transmission time through the line 170 , The signal transmission time allows the tester 100 be calibrated to any errors in the timing measurements caused by signal delay in the line 170 to remove.

Die Eichung unter Verwendung von TDR ist sehr bequem, da die TDR-Messungen mittels Schaltungen ausgeführt werden, die im Tester 100 zum Testen der DUT 110 vorhanden sind. Die Eichung zeigt jedoch, dass der Im puls 310 zu einer bestimmten Zeit zwischen T_1+D und T_1+2D ankam. Wenn D das kleinste Inkrement ist, mit der der Zeitsteuergenerator 150 Testsignale spezifizieren kann, so begrenzt dieser Wert die Auflösung der Eichungsmessungen. Es wäre erwünscht, einen Tester mit so viel Präzision wie möglich zu eichen. Es wäre ebenfalls erwünscht, einen Tester für die Verwendung einer Schaltvorrichtung zu eichen, die in einem Tester für andere Messungen vorhanden ist.Calibration using TDR is very convenient as the TDR measurements are performed by means of circuits included in the tester 100 for testing the DUT 110 available. The calibration shows, however, that the im pulse 310 arrived at a certain time between T _{1 + D} and T _{1 + 2D} . If D is the smallest increment with which the timing generator 150 Specify test signals, this value limits the resolution of the calibration measurements. It would be desirable to calibrate a tester with as much precision as possible. It would also be desirable to calibrate a tester for the use of a switching device present in a tester for other measurements.

4 ist eine Skizze einer programmierbaren Takterzeugungsschaltungsvorrichtung, wie sie beispielsweise in einem Tester zu finden ist, aber bislang nicht für die Zeitsteuereichung verwendet wurde. Die Takterzeugungsschaltung 400 verwendet eine Technik, die manchmal als direkte digitale Synthese (DDS = direct digital synthesis) bezeichnet wird, um einen Takt "CLOCK_L" bzw. "TAKT_L" zu erzeugen, der eine programmierbare Frequenz besitzt. Die Takterzeugungsschaltung 400 wird durch ein Taktsignal MCLK getaktet. MCLK ist normalerweise ein eine feste Frequenz besitzender Takt. Er hat eine relativ niedrige Frequenz von ungefähr 100 MHz, so dass er genau durch den Tester 100 verteilt werden kann. Weitere Einzelheiten der Konstruktion und der Verwendung einer solchen Takterzeugungsschaltung können in dem US-Patent 6 188 253, ausgegeben an Gage et al. ersehen werden. Der Titel des genannten US-Patents ist "ANALOG CLOCK MODULE". 4 Figure 10 is a sketch of a programmable clock generation circuit device, such as found in a tester, but not previously used for time control. The clock generation circuit 400 uses a technique sometimes referred to as direct digital synthesis (DDS) to produce a clock "CLOCK_L" or "TAKT_L" having a programmable frequency. The clock generation circuit 400 is clocked by a clock signal MCLK. MCLK is usually a fixed frequency clock. He has a relatively low frequency of about 100 MHz, so he is exactly through the tester 100 can be distributed. Further details of the construction and use of such a clock generating circuit can be found in US Pat. No. 6,188,253 issued to Gage et al. be seen. The title of said US patent is "ANALOG CLOCK MODULE".

Die Clock- oder Takterzeugungsschaltung 400 umfasst einen numerischen Zähleroszillator (NCO = Numeric Counter Oscillator) 410. Einzelheiten des Aufbaus und der Verwendung eines NCO sind der anhängigen US-Anmeldung Serial No. 10/748,488, eingereicht am 29. Dezember 2003 zu entnehmen, wobei deren Inhalt zum Gegenstand der vorliegenden Anmeldung gemacht wird.The clock or clock generation circuit 400 includes a Numeric Counter Oscillator (NCO) 410 , Details of the construction and use of an NCO can be found in pending U.S. application Ser. 10 / 748,488, filed December 29, 2003, the content of which is the subject of the present application.

Der NCO 410 weist einen Akkumulator 420 auf. Der Akkumulator 420 umfasst ein Register 422, das durch MCLK getaktet wird. Die Eingangsgröße des Registers 422 kommt vom Addierer 424. Der Addierer 424 berechnet die Summe des zuvor im Register 422 gespeicherten Wertes und eines Wertes, der in ei nem Register 426 gespeichert ist. Die Ausgangsgröße des Akkumulators 420 wird dazu verwendet, um einen Speicher zu adressieren, der als eine Sinustabelle 430 bezeichnet wird. Die Sinustabelle 430 speichert eine Sequenz oder Folge von Tastwerten eines periodischen Signals, normalerweise einer Sinuswelle. Wenn die Werte im Akkumulator 420 ansteigen, so gibt die Sinustabelle Tastwerte aus, die Punkten auf dieser Sinuswelle entsprechen. Die Werte in der Folge repräsentieren Punkte auf der Sinuswelle, die aufeinander folgend später in Phase sind. Auf diese Weise zeigt der Wert im Akkumulator 420 die Phase der Sinuswelle zu einem speziellen Zeitpunkt an.The NCO 410 has an accumulator 420 on. The accumulator 420 includes a register 422 which is clocked by MCLK. The input size of the register 422 comes from the adder 424 , The adder 424 calculates the sum of the previously in the register 422 stored value and a value in a register 426 is stored. The output of the accumulator 420 is used to address a memory that acts as a sine table 430 referred to as. The sine table 430 stores a sequence or sequence of samples of a periodic signal, usually a sine wave. If the values in the accumulator 420 increase, the sine table outputs samples that correspond to points on this sine wave. The values in the sequence represent points on the sine wave successively later in phase. In this way, the value in the accumulator shows 420 the phase of the sine wave at a specific time.

Der Wert im Register 426 zeigt die Größe an, durch die die Phase von Tastwert zu Tastwert ansteigt. Demgemäß ändert die Änderung des Wertes im Register die Rate der Änderung der Phase, d.h. der Frequenz der Ausgangswellenform. Die Tastwerte einer Sinuswelle geliefert durch die Sinustabelle 430 werden in den Digital-zu-Analog-Konverter 432 eingegeben. Die analoge Ausgangsgröße des Konverters 432 wird an Filter 434 angelegt. Filter 434 ist ein Glättungsfilter, welches ein Analogsignal erzeugt, das so nahe wie möglich zu einer reinen Sinuswelle ist, wie dies praktikabel ist.The value in the register 426 indicates the amount by which the phase increases from sample value to sample value. Accordingly, changing the value in the register changes the rate of change of the phase, ie, the frequency of the output waveform. The sampling values of a sine wave supplied by the sine table 430 be in the digital-to-analog converter 432 entered. The analogue output of the converter 432 gets to filter 434 created. filter 434 is a smoothing filter that produces an analog signal that is as close as possible to a pure sine wave as practicable.

Die Sinuswelle wird dann an einen Abschneid- oder Clippingverstärker (clipping amplifier) 436 angelegt. Der Abschneidverstärker 436 ist ein eine hohe Verstärkung besitzender Verstärker, der die Sinuswelle in eine Rechteckwelle umwandelt.The sine wave is then sent to a clipping amplifier or clipping amplifier 436 created. The clipping amplifier 436 is a high gain amplifier that converts the sine wave into a square wave.

Die aus dem Clippingverstärker 436 kommende Rechteckwelle kann als ein Digitaltakt oder Digitalclock dienen, und zwar mit einer Frequenz, die dadurch programmiert werden kann, dass man den Wert im Register 426 ändert. Der NCO 420 besitzt jedoch eine begrenzte Auflösung, mit der eine Frequenz programmiert werden kann. Die Auflösung hängt von Faktoren, wie beispielsweise den Folgenden, ab: der Anzahl der Bits der Auflösung des Registers 426 und der Anzahl der Tastungen einer Sinuswelle gespeichert in der Sinustabelle 430.The from the clipping amplifier 436 The coming square wave can serve as a digital clock or digital clock, with a frequency that can be programmed by changing the value in the register 426 changes. The NCO 420 However, it has a limited resolution, with which a frequency can be programmed. The resolution depends on factors such as the following: the number of bits of the resolution of the register 426 and the number of samples of a sine wave stored in the sine table 430 ,

Wenn eine größere Auflösung erforderlich ist, so kann eine Frequenzskalierschaltung 440 verwendet werden. Oftmals wird eine Phasenregelschleife (PLL = phase locked loop) als ein Frequenzvervielfacher verwendet. Die phasenverriegelte Schleife kann die Frequenz mit einer ganzzahlige Größe, die programmiert werden kann, multiplizieren. Ein Zähler kann als ein Frequenzteiler verwendet werden. Ein Zähler kann die Frequenz durch eine ganzzahlige Größe, die auch programmiert werden kann, teilen. Ein Frequenzvervielfacher und ein Frequenzteiler können zusammen verwendet werden, um die Frequenz aus dem NCO zu skalieren, und zwar durch nicht ganzzahlige Größen gleich dem Verhältnis zwischen der Frequenzmultiplikation vorgesehen durch die PLL und der Frequenzdivision durch den Zähler.If greater resolution is required, then a frequency scaling circuit may be used 440 be used. Often, a phase locked loop (PLL) is used as a frequency multiplier. The phase-locked loop can multiply the frequency by an integer size that can be programmed. A counter can be used as a frequency divider. A counter can divide the frequency by an integer size, which can also be programmed. A frequency multiplier and a frequency divider may be used together to scale the frequency out of the NCO by non-integer quantities equal to the ratio between the frequency multiplication provided by the PLL and the frequency division by the counter.

Das Blockdiagramm der 4 ist ein vereinfachtes Blockdiagramm einer Takterzeugungsschaltung. Konventionelle Elemente einer solchen Schaltung sind nicht ausdrücklich gezeigt. Beispielsweise ist die Schaltungsanordnung zum Laden des Registers 426 nicht gezeigt. In ähnlicher Weise ist die Schaltungsanordnung zum Rücksetzen oder Laden des Akkumulatorregisters 422 nicht gezeigt. Eine derartige Schaltanordnung würde jedoch routinemäßig in einer Takterzeugungsschaltung der gezeigten Bauart eingebaut sein.The block diagram of 4 is a simplified block diagram of a clock generation circuit. Conventional elements of such a circuit are not expressly shown. For example, the circuitry for loading the register 426 Not shown. Similarly, the circuitry is for resetting or charging the accumulator register 422 Not shown. However, such a circuit arrangement would routinely be incorporated in a clock generating circuit of the type shown.

Obwohl Takterzeugungsschaltungen gemäß 4 bekannt sind, wurden derartige Schaltungen nicht in der unten beschriebenen Art und Weise verwendet. Darüber hinaus wäre es außerordentlich erwünscht, Zeitmessungen mit sehr hoher Präzision vorzusehen und es wäre insbesondere vorteilhaft, Messungen mit hoher Auflösung mit Schaltungsanordnungen vorzunehmen, wie sie konventioneller Weise in einem Tester vorhanden sind.Although clock generating circuits according to 4 Such circuits have not been used in the manner described below. In addition, it would be highly desirable to provide very high precision time measurements, and it would be particularly advantageous to make high resolution measurements with circuitry such as is conventionally present in a tester.

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY THE INVENTION

Gemäß einem Aspekt der Erfindung bezieht diese sich auf eine Zeitmessvorrichtung, die eine erste Takterzeugungsschaltung, die ein erstes Taktsignal ausgibt, und eine zweite Takterzeugungsschaltung, die ein zweites Taktsignal ausgibt, aufweist. Die erste Takterzeugungsschaltung weist einen ersten nu merischen Zähleroszillator auf und die zweite Takterzeugungsschaltung weist einen zweiten numerischen Zähleroszillator auf. Ein Takteingang oder eine Takteingangsgröße ist mit dem ersten numerischen Zähleroszillator und dem zweiten numerischen Zähleroszillator gekoppelt. Die Takteingangsgröße steuert die Rate, mit der der erste numerische Zähleroszillator und der zweite numerische Zähleroszillator inkrementieren, d.h. weiterschalten. Mindestens ein Sequenzer steuert den Betrieb der Zeitmessvorrichtung. Der Sequenzer bzw. die Sequenzer erzeugen ein erstes Steuersignal, synchronisiert mit dem ersten Taktsignal und ein zweites Steuersignal, synchronisiert mit dem zweiten Taktsignal.According to one Aspect of the invention relates to a timing device, a first clock generating circuit, which is a first clock signal and a second clock generating circuit, which outputs a second Clock signal outputs, has. The first clock generation circuit has a first nu meric counter oscillator on and the second clock generating circuit has a second numeric counter oscillator on. A clock input or a clock input is the first numeric counter oscillator and the second numeric counter oscillator coupled. The clock input size controls the rate at which the first numeric counter oscillator and the second numeric counter oscillator increment, i. next turn. At least one sequencer controls the operation of the timing device. The sequencer or the sequencer generate a first control signal, synchronized with the first one Clock signal and a second control signal, synchronized with the second clock signal.

Gemäß einem weiteren Aspekt bezieht sich die Erfindung auf ein Testgerät oder eine Testausrüstung mit einem Testpunkt, der geeignet ist, um mit mindestens einer Leitung verbunden zu werden. Das Testgerät besitzt eine Treiberschaltung mit einem Ausgang gekoppelt mit dem Testpunkt und eine Zeitsteuereingangsgröße bzw. einen Zeitsteuereingang zum Steuern der Zeit, bei der der Treiber ein Signal an den Testpunkt legt oder treibt. Eine Komparatorschaltung besitzt einen Eingang, gekoppelt mit dem Testpunkt und eine Zeitsteuereingangsgröße, die die Zeit steuert, zu der die Komparatorschaltung den Wert eines Signals am Testpunkt misst. Eine erste Schaltung umfasst einen ersten numerischen Zähleroszillator und besitzt einen Ausgang gekoppelt mit dem Zeitsteuereingang der Treiberschaltung. Eine zweite Schaltung umfasst einen zweiten numerischen Zähleroszillator und besitzt eine Ausgangsgröße oder einen Ausgang gekoppelt mit dem Zeitsteuereingang der Komparatorschaltung. Ein Leiter führt ein Synchronisationssignal zwischen der ersten Schaltung und der zweiten Schaltung.According to one In another aspect, the invention relates to a test device or a test equipment with a test point that is suitable to be connected to at least one line to be connected. The test device has a driver circuit with an output coupled to the Test point and a time control input or a time control input to Control the time at which the driver sends a signal to the test point puts or drives. A comparator circuit has an input, coupled with the test point and a timing input that controls the time at which the comparator circuit the value of a Measures signal at the test point. A first circuit comprises a first one numeric counter oscillator and has an output coupled to the timing input of Driver circuit. A second circuit comprises a second numeric counter oscillator and has an output or an output coupled to the timing input of the comparator circuit. A leader introduces Synchronization signal between the first circuit and the second Circuit.

Gemäß einem weiteren Aspekt bezieht sich die Erfindung auf ein Verfahren zur Messung einer Zeitdifferenz. Das Verfahren umfasst die Erzeugung eines ersten Takts mit einer ersten Frequenz und das frequenzgesteuerte Ansprechen auf mindestens einen Wert. Ein zweiter Takt wird erzeugt, um eine zweite Frequenz zu besitzen, und zwar korreliert mit der ersten Frequenz, wobei die Frequenz und Phase des zweiten Taktes relativ zur Phase des ersten Tak tes gesteuert ist, ansprechend auf mindestens einen Digitalwert. Ein Messintervall wird synchronisiert mit dem ersten Takt gestartet, und synchronisiert mit dem zweiten Takt beendet.According to one In another aspect, the invention relates to a method for Measurement of a time difference. The method comprises the generation of a first clock with a first frequency and the frequency controlled Response to at least one value. A second clock is generated to have a second frequency, which correlates with the first frequency, the frequency and phase of the second clock controlled relative to the phase of the first clock, responsive to at least one digital value. A measurement interval is synchronized started with the first clock, and synchronized with the second clock Clock ended.

Die Vorrichtung sowie das Verfahren gemäß der Erfindung können beim automatischen Testgerät eingesetzt werden, wie beispielsweise zur Vornahme von TDR-Messungen.The Device and the method according to the invention can in used automatic test device such as taking TDR measurements.

KURZE BESCHREIBUNG DER ZEICHNUNGENSHORT DESCRIPTION THE DRAWINGS

Die beigefügten Zeichnungen sind nicht maßstabsgetreu. In den Zeichnungen sind identische oder nahezu identische Komponenten in den verschiedenen Figuren mit den gleichen Bezugszeichen bezeichnet. Aus Gründen der Klarheit ist nicht jede Komponente in jeder Zeichnung bezeichnet. In der Zeichnung zeigt:The attached drawings are not to scale. In the drawings, identical or nearly identical components in the various figures are denoted by the same reference numerals designated. For clarity, not every component in each drawing is labeled. In the drawing shows:

1 ein Blockdiagramm eines Testers gemäß dem Stand der Technik; 1 a block diagram of a tester according to the prior art;

2 eine Skizze, welche eine bekannte TDR-Messung veranschaulicht; 2 a sketch illustrating a known TDR measurement;

3A ... 3C eine Reihe von Skizzen, welche einen bekannten "Flankenfind"-Algorithmus zum Messen der Zeitsteuerung eines Signals veranschaulichen; 3A ... 3C a series of sketches illustrating a known "edge finding" algorithm for measuring the timing of a signal;

4 ein Blockdiagramm einer Takterzeugungsschaltung gemäß dem Stand der Technik; 4 a block diagram of a clock generating circuit according to the prior art;

5 ein Blockdiagramm einer Zeitmessschaltung gemäß der Erfindung; und 5 a block diagram of a timing circuit according to the invention; and

6 ein Flussdiagramm eines Zeitmessverfahrens gemäß der Erfindung. 6 a flow chart of a timing method according to the invention.

DETAILLIERTE BESCHREIBUNGDETAILED DESCRIPTION

Die Erfindung ist in ihrer Anwendung nicht auf Details der Konstruktion und der Anordnung von Komponenten beschränkt, wie sie in der folgenden Beschreibung gezeigt und erläutert ist so wie in den Zeichnungen dargestellt ist. Die Erfindung ist auch anwendbar auf andere Ausführungsbeispiele und die Erfindung kann ferner auch auf verschiedene andere Arten verwendet werden.The Invention is not in its application to details of construction and the arrangement of components as limited in the following description shown and explained is as shown in the drawings. The invention is also applicable to other embodiments and the invention may also be implemented in various other ways be used.

Auch sind die hier verwendeten Phrasen und die hier benutzte Terminologie, wie sie für die Zwecke der Beschreibung verwendet werden, nicht einschränkend zu verstehen. Die Verwendung von "einschließlich", "aufweisend" oder "besitzend", "enthaltend", "umfassend" und Variationen davon soll die darauf folgenden Dinge umfassen und auch Äquivalente davon, sowie zusätzliche Dinge.Also are the phrases used here and the terminology used here, as for The purposes of the description used are not restrictive to understand. The use of "including," "having," or "possessing," "containing," "comprising," and variations this should include the following things and equivalents of it, as well as additional Things.

5 veranschaulicht eine Schaltungsanordnung, die dazu verwendet werden kann, um eine Zeitmessung auszuführen, die genauer ist als dies für bekannte Verfahrensweisen der Fall ist. Die Zeitmessungen mit Auflösungen in der Größenordung von Femtosekunden sind ohne weiteres erreichbar unter Verwendung von Schaltungsanordnungen, wie sie in einem konventionellen Tester vorhanden sind. Selbst Messungen mit höherer Auflösung sind möglich mit Schaltungen mit höherer Auflösung. In dem dargestellten Ausführungsbeispiel wird die Schaltungsanordnung dazu verwendet, um eine TDR-Messung vorzunehmen, wie diese zur Eichung in einem Testsystem zu verwenden wäre. 5 FIG. 12 illustrates a circuit arrangement that may be used to perform a time measurement that is more accurate than known methods. The time measurements with resolutions on the order of femtoseconds are readily achievable using circuitry such as that found in a conventional tester. Even higher resolution measurements are possible with higher resolution circuits. In the illustrated embodiment, the circuitry is used to make a TDR measurement as would be used for calibration in a test system.

Die Zeitmessschaltung umfasst Impulserzeugungsschaltungen 500A und 500B. Die Impulserzeugungsschaltung 500A erzeugt einen Impuls, der die Zeit steuert, mit der ein Impuls bei Beginn einer Zeitmessung übertragen oder gesendet wird. Der Impuls von der Schaltung 500A taktet (clocks) die Verriegelungsschaltung 164 in der Pin-Elektronik 160. Die Quelle der in die Verriegelungsschaltung 164 eingegebenen Daten ist in der 5 nicht gezeigt. Es kann sich dabei um irgendwelche geeigneten Mittel handeln, die einen logischen Wert einstellen, der bewirkt, dass ein Impuls dann erzeugt wird, wenn die Verriegelungsschaltung 164 getaktet wird. Demgemäß kann das von der Impulserzeugungsschaltung 500A kommende Signal als die Zeit t = 0 bestimmend angesehen werden, wie es in den 3A bis 3B gezeigt ist. Das spezielle Verfahren, durch welches die Dateneingabe zur Verriegelungsschaltung 164 vorgenommen wird, ist nicht kritisch. Das Einstellen bzw. Setzen könnte beispielsweise durch einen Mustergenerator 140 (1) erfolgen.The timing circuit includes pulse generating circuits 500A and 500B , The pulse generation circuit 500A generates a pulse which controls the time at which a pulse is transmitted or transmitted at the beginning of a time measurement. The pulse from the circuit 500A clocks (clocks) the latch circuit 164 in the pin electronics 160 , The source of the latching circuit 164 entered data is in the 5 Not shown. It may be any suitable means that sets a logical value that causes a pulse to be generated when the latch circuit 164 is clocked. Accordingly, that of the pulse generating circuit 500A incoming signal will be regarded as determining the time t = 0, as in the 3A to 3B is shown. The special method by which the data input to the latch circuit 164 is made is not critical. The setting could, for example, by a pattern generator 140 ( 1 ) respectively.

Die Impulserzeugungsschaltung 500B erzeugt einen Impuls, der ein Messfenster steuert, wie beispielsweise 312A ... 312C in den 3A ... 3C. Dieser Impuls taktet die Verriegelungsschaltung 180 innerhalb der Pin-Elektronik 160. Die Ausgangsgröße der Verriegelungsschaltung 180 läuft zum Sequenzer 550B. Wie weiter unten im Einzelnen beschrieben wird, führt die Zeitmessschaltung der 5 einen Flankenfind-Algorithmus aus. Der Sequenzer 550B überwacht die Ausgangsgröße der Verriegelungsschaltung 180 um zu bestimmen, wann die Flanke detektiert ist. Vorteilhafter Weise kann die relative Zeitsteuerung der Signale von den Impulsgeneratoren 500A und 500B sehr genau zeitgesteuert werden und zwar für eine sehr präzise Zeitmessung. Die Impulserzeugungsschaltung 500A empfängt ein Signal, bezeichnet oder identifiziert als D_SYNC. D_SYNC ist ein Befehl, der bewirkt, dass die Impulserzeugungsschaltung 500A und 500B sich miteinander synchronisieren. Das Signal D_SYNC könnte beispielsweise aus einem Befehl von einem Mustergenerator 140 abgeleitet werden. Die Impulserzeugungsschaltung 500B ist strukturell ähnlich der Impulserzeugungsschaltung 500A. Die Schaltungen 500A und 500B arbeiten zusammen, um den Anfang und das Ende eines Messintervalls zu definieren.The pulse generation circuit 500B generates a pulse that controls a measurement window, such as 312A ... 312C in the 3A ... 3C , This pulse clocks the latch circuit 180 inside the pin electronics 160 , The output of the latch circuit 180 runs to the sequencer 550B , As will be described in detail below, the time measurement circuit performs the 5 a slope finding algorithm. The sequencer 550B monitors the output of the latch circuit 180 to determine when the edge is detected. Advantageously, the relative timing of the signals from the pulse generators 500A and 500B be timed precisely for a very precise timekeeping. The pulse generation circuit 500A receives a signal designated or identified as D_SYNC. D_SYNC is a command that causes the pulse generation circuit 500A and 500B synchronize with each other. For example, the signal D_SYNC could be from a command from a pattern generator 140 be derived. The pulse generation circuit 500B is structurally similar to the pulse generating circuit 500A , The circuits 500A and 500B work together to define the beginning and end of a measurement interval.

Die Impulserzeugungsschaltung 500A umfasst NCO 510A. Der NCO 510A kann ein NCO, wie er im Stand der Technik bekannt ist, sein, wie beispielsweise ein NCO 410 (4). Der NCO 510A ist durch einen Bezugstakt MCLK getaktet und erzeugt einen Digitaltakt programmierbarer Frequenz. Der durch den NCO 510A erzeugt Takt wird zur Frequenzskalierschaltung 540A geleitet. Die Frequenzskalierschaltung 540A erzeugt Mehrfachtakte und zwar alle bei Frequenzen, die ein ganzzahliges oder nicht ganzzahliges Vielfaches der Frequenz des NCO 510A sind. Die Takte werden alle von der gleichen Quelle erzeugt und sind daher zeitlich korreliert. Die Frequenzskalierschaltung 540A kann eine bekannte Frequenzskalierschaltung sein, wie beispielsweise Frequenzskalierschaltung 440 (4). Die spezielle Frequenz, mit der der NCO 510A ein Taktsignal erzeugt, ist nicht kritisch für die Erfindung.The pulse generation circuit 500A includes NCO 510A , The NCO 510A For example, an NCO may be as known in the art, such as an NCO 410 ( 4 ). The NCO 510A is clocked by a reference clock MCLK and generates a digital clock of programmable frequency. The one by the NCO 510A generated clock becomes the Frequenzskalierschaltung 540A directed. The frequency scaling circuit 540A produces multiple clocks, all at frequencies that are an integer or non-integer multiple of the frequency of the NCO 510A are. The clocks are all generated from the same source and are therefore time correlated. The frequency scaling circuit 540A may be a known Frequenzskalierschaltung, such as Frequenzskalierschaltung 440 ( 4 ). The special frequency with which the NCO 510A generates a clock signal is not critical to the invention.

Eine Zeitmessung wird initiiert mit der Feststellung des D_SYNC-Signals. Im dargestellten Ausführungsbeispiel wird angenommen, dass das D_SYNC-Signal sich in der gleichen Taktdomäne befindet, wie die Takte, ausgegeben durch die Frequenzskalierschaltung 540A. Eine "Taktdomäne" bezieht sich auf Schaltungen, die durch einen einzigen Takt oder einen Satz von Takten, die korrelierte Signale sind, getaktet wird. Im digitalen Design ist es vorzuziehen, dass die Eingangsgrößen zu einer Schaltung zu Zeiten erfolgen, die mit dem Takt korreliert sind, der die Arbeitsvorgänge oder Operationen innerhalb dieser Schaltung zeitlich steuert. Ansonsten könnte die Schaltung eine Operation ausführen, bevor das Eingangssignal angelegt ist oder könnte zu einer Zeit weiterarbeiten, nachdem die Eingangsgröße ihren Zustand geändert hat. Dieses Fehlen von Synchronisation kann unerwünschte Resultate erzeugen. Demgemäß gilt Folgendes: wenn ein in einer Zeitdomäne erzeugtes Signal in eine Schaltungsanordnung in einer anderen Zeitdomäne geleitet wird, ist es üblich oder konventionell, das Signal mit der neuen Zeitdomäne zu synchronisieren, beispielsweise durch Verriegeln des Signals mit einem Takt synchronisiert mit der neuen Zeitdomäne, wobei gesagt wird, dass sie in einer Taktdomäne sind, wenn sie zu Zeiten auftreten, die mit den Takten, die die Schaltung der Zeitdomäne takten, korreliert sind.Timing is initiated upon detection of the D_SYNC signal. In the illustrated embodiment, it is assumed that the D_SYNC signal is in the same clock domain as the clocks output by the frequency scaling circuit 540A , A "clock domain" refers to circuits that are clocked by a single clock or set of clocks that are correlated signals. In digital design, it is preferable that the inputs to a circuit be at times correlated to the timing of the operations or operations within that circuit. Otherwise, the circuit could perform an operation before the input signal is asserted or could continue to operate at a time after the input has changed state. This lack of synchronization can produce undesirable results. Accordingly, if a signal generated in a time domain is passed into circuitry in a different time domain, it is conventional or conventional to synchronize the signal to the new time domain, for example, by locking the signal at a clock synchronized with the new time domain, being said to be in a clock domain when they occur at times correlated to the clocks timing the time domain circuit.

Unter Bezugnahme auf 5 wird Folgendes ausgeführt: die Ausgangsgrößen des NCO 510A und 510B sind mit Wahrscheinlichkeit nicht in der gleichen Zeitdomäne wie die Schaltung, die ein Befehl zum Starten einer Zeitmessung initiiert. Eine gewisse Synchronisation könnte verwendet werden. Das spezielle Verfahren zur Synchronisation, durch die das D_SYNC-Signal als ein Befehl erzeugt wird, ist jedoch nicht kritisch für die Erfindung und Details dieser Synchronisation sind nicht gezeigt. Das D_SYNC-Signal wird als eine Eingangsgröße an das Flip-Flop 514A geliefert. Das Flip-Flop 514A wird durch CLK_L1A, erzeugt durch die Frequenzskalierschaltung 540A, getaktet. Das Flip-Flop 514A richtet das D_SYNC-Signal mit dem CLK_L1A aus.With reference to 5 the following is executed: the output of the NCO 510A and 510B are unlikely to be in the same time domain as the circuit that initiates a command to start a time measurement. Some synchronization could be used. However, the particular method of synchronization by which the D_SYNC signal is generated as a command is not critical to the invention and details of this synchronization are not shown. The D_SYNC signal is applied as an input to the flip-flop 514A delivered. The flip-flop 514A is determined by CLK_L1A, generated by the frequency scaling circuit 540A , timed. The flip-flop 514A aligns the D_SYNC signal with the CLK_L1A.

Die Ausgangsgröße des Flip-Flops 514A wird als eine der geschalteten Eingangsgrößen an den Multiplexer 516A geliefert. Die Steuereingänge zum Mul tiplexer 516A sind nicht ausdrücklich gezeigt. Für eine Zeitmessung ist der Multiplexer 516A jedoch vorzugsweise gesteuert, um die Ausgangsgröße des Flip-Flops 514A zum Eingang des Flip-Flops 518A zu leiten. Eine zweite geschaltete Eingangsgröße des Multiplexers 516A ist mit der Impulserzeugungsschaltung 500B verbunden. Diese Verbindung gestattet, dass das D_SYNC-Signal durch ein Synchronisationssignal von der Impulserzeugungsschaltung 500B ersetzt wird. Diese alternative Verbindung ist für normale Zeitmessungen nicht erforderlich und der Multiplexer 516A könnte vollständig weggelassen werden. Die alternative Verbindung könnte jedoch zur Fehlerbeseitigung verwendet werden und zwar einschließlich eines Multiplexers 516A der gestattet, dass die Schaltungen 500A und 500B identische Hardware aufweisen.The output of the flip-flop 514A is sent to the multiplexer as one of the switched inputs 516A delivered. The control inputs to the Mul tiplexer 516A are not expressly shown. For a time measurement is the multiplexer 516A however, preferably controlled to the output of the flip-flop 514A to the input of the flip-flop 518A to lead. A second switched input of the multiplexer 516A is with the pulse generating circuit 500B connected. This connection allows the D_SYNC signal to be generated by a synchronization signal from the pulse generation circuit 500B is replaced. This alternative connection is not required for normal time measurements and the multiplexer 516A could be left out completely. However, the alternative connection could be used for debugging, including a multiplexer 516A which allows the circuits 500A and 500B have identical hardware.

Das Flip-Flop 518A wird durch die logische Umkehrung oder das logische Inverse des Takts, geliefert an Flip-Flop 514A, getaktet. Flip-Flop 518A ist in der Impulserzeugungsschaltung umfasst, so dass die Schaltungen 500A und 500B symmetrisch sind. Es könnte auch zu Fehlerbeseitigungen der Schaltung verwendet werden.The flip-flop 518A is given by the logical inverse or the logical inverse of the clock, supplied to flip-flop 514A , timed. Flip-flop 518A is included in the pulse generating circuit, so that the circuits 500A and 500B are symmetrical. It could also be used to troubleshoot the circuit.

Die Ausgangsgröße des Flip-Flops 518A wird an das Flip-Flop 520A geliefert. Das Flip-Flop 520A wird CLK_L1-getaktet von der Frequenzskalierschaltung 540A. Die Frequenz dieses Taktes stimmt mit der Frequenz des Takttreibersequenzers 550A überein. Im dargestellten Ausführungsbeispiel wird der Sequenzer 550A mit einer Frequenz getaktet, die das Vierfache der Frequenz des MCLK ist. Das Flip-Flop 520A stellt sicher, dass das D_SYNC-Signal am Sequenzer 550A zu einer Zeit ankommt, die synchronisiert ist mit dem Takt-Clocking-Sequenzer 550A.The output of the flip-flop 518A gets to the flip-flop 520A delivered. The flip-flop 520A CLK_L1 is clocked by the frequency scaling circuit 540A , The frequency of this clock coincides with the frequency of the clock driver sequencer 550A match. In the illustrated embodiment, the sequencer 550A clocked at a frequency four times the frequency of the MCLK. The flip-flop 520A Make sure the D_SYNC signal is on the sequencer 550A arrives at a time synchronized with the clock clocking sequencer 550A ,

Die Ausgangsgröße des Flip-Flops 520A dient als ein Startsignal für den Sequenzer 550A. Der Sequenzer 550A erzeugt ein Ausgangssignal, das zum Flip-Flop 552A geleitet wird.The output of the flip-flop 520A serves as a start signal for the sequencer 550A , The sequencer 550A generates an output signal that goes to the flip-flop 552A is directed.

Das Flip-Flop 552A wird durch CLK_L1 getaktet und seine Ausgangsgröße ist daher mit diesem Takt synchronisiert. Die Ausgangsgröße des Flip-Flops 552A wird an die Pin-Elektronik 160 geliefert, um die Erzeugung eines Ausgangsimpulses zu steuern. Der Dateneingang zur Pin-Elektronik 160 ist nicht gezeigt aber wird vorzugsweise eingestellt oder gesetzt, wie beispielsweise durch den Mustergenerator 140 und zwar auf einen logischen HI-Wert bevor der Mustergenerator das D_SYNC-Signal ausgibt, welches die Zeitmessung startet.The flip-flop 552A is clocked by CLK_L1 and its output is therefore synchronized with this clock. The output of the flip-flop 552A gets to the pin electronics 160 supplied to control the generation of an output pulse. The data input to the pin electronics 160 is not shown but is preferably set or set, such as by the pattern generator 140 and to a logical HI value before the pattern generator outputs the D_SYNC signal which starts timing.

Das Flip-Flop 552A ist als mit dem Takteingang des Flip-Flops 164 verbunden dargestellt und zwar innerhalb der Pin-Elektronik 160. Wie oben beschrieben repräsentiert das Flip-Flop 164 einen Formatierer oder eine andere Schaltung, die die Pin-Elektronik 160 steuert, um die erforderlichen Signale zu erzeugen. Infolge dessen wird ein Impuls, wie beispielsweise der Impuls 210 (2) übertragen und zwar ansprechend darauf, dass das Flip-Flop 552 betätigt ist. Demgemäß wird der Impuls zu einer durch die Schaltung 500A gesteuerten Zeit gesendet. Diese Zeit wird durch CLK_L1 gesteuert.The flip-flop 552A is as with the clock input of the flip-flop 164 shown connected within the pin electronics 160 , As described above, the flip-flop represents 164 a formatter or other circuit that uses the pin electronics 160 controls to generate the required signals. As a result, a pulse such as the pulse becomes 210 ( 2 ) transfer in response to the fact that the flip-flop 552 is pressed. Accordingly, the pulse becomes one through the circuit 500A controlled time sent. This time is controlled by CLK_L1.

Die Impulserzeugungsschaltung 500B erzeugt einen Impuls, der das Flip-Flop 180 steuert. Der durch die Impulserzeugungsschaltung 500B erzeugte Impuls steuert die Zeitsteuerung eines Messfensters, wie beispielsweise 312A ... 312C in den 3A ... 3C.The pulse generation circuit 500B generates a pulse that the flip-flop 180 controls. The one generated by the pulse generation circuit 500B generated pulse controls the timing of a measurement window, such as 312A ... 312C in the 3A ... 3C ,

Die Impulserzeugungsschaltung 500B kann strukturell ähnlich zur Impulserzeugungsschaltung 500A sein. Sie enthält einen NCO 510B, der vorzugsweise wie der NCO 510A konstruiert ist. Die Impulserzeugungsschaltung 500B umfasst auch eine Frequenzskalierschaltung 540B, die ähnlich der Frequenzskalierschaltung 540A ist.The pulse generation circuit 500B structurally similar to the pulse generation circuit 500A be. It contains an NCO 510B which preferably is like the NCO 510A is constructed. The pulse generation circuit 500B also includes a frequency scaling circuit 540B similar to the frequency scaling circuit 540A is.

Vorzugsweise ist die NCO 510B programmiert zur Erzeugung eines Signals mit der gleichen Frequenz wie der NCO 510A. Die Phase des durch den NCO 510B erzeugten Signals ist jedoch gegenüber der Phase des Signals erzeugt durch den NCO 510A versetzt. Die Erzeugung von zwei Signalen mit einer relativen Phasendifferenz kann dadurch erreicht werden, dass man den NCO 510A und den NCO 510B zur gleichen Zeit mit unterschiedlichen Anfangswer ten, gespeichert in ihren Akkumulatoren, wie beispielsweise Register 422 (4), startet.Preferably, the NCO is 510B programmed to generate a signal of the same frequency as the NCO 510A , The phase of the NCO 510B However, the signal generated is opposite to the phase of the signal generated by the NCO 510A added. The generation of two signals with a relative phase difference can be achieved by changing the NCO 510A and the NCO 510B at the same time, with different initial values stored in their accumulators, such as registers 422 ( 4 ) starts.

Die Impulserzeugungsschaltung 500B umfasst Flip-Flop 514B, das ein Signal D_SYNC_2 empfängt. Im dargestellten Ausführungsbeispiel werden beide Impulserzeugungsschaltungen 500A und 500B durch D_SYNC synchronisiert. Die D_SYNC_2-Eingangsgröße wird für die Symmetrie zwischen den Impulsgeneratorschaltungen 500A und 500B und als Fehlerbeseitigungshilfe vorgesehen.The pulse generation circuit 500B includes flip-flop 514B receiving a signal D_SYNC_2. In the illustrated embodiment, both pulse generating circuits 500A and 500B synchronized by D_SYNC. The D_SYNC_2 input is used for symmetry between the pulse generator circuits 500A and 500B and provided as a troubleshooting aid.

Der Multiplexer 516B ist von ähnlicher Konstruktion wie der Multiplexer 516A. Der Multiplexer 516B empfängt als geschaltete Eingangsgrößen die Ausgangsgrößen der Flip-Flops 514A und 514B. Für eine Zeitsteuermessung wird der Multiplexer 516B konfiguriert zur Schaltung der Ausgangsgröße des Flip-Flops 514A zum Eingang des Flip-Flops 518B. Das Schalten des Ausgangs des Flip-Flops 514A auf die Eingänge der beiden Flip-Flops 518A und 518B stellt sicher, dass beide Impulserzeugungsschaltungen 500A und 500B ein Synchronisationssignal von der gleichen Quelle erhalten.The multiplexer 516B is of similar construction as the multiplexer 516A , The multiplexer 516B receives as switched inputs the outputs of the flip-flops 514A and 514B , For a timing measurement, the multiplexer 516B configured to switch the output of the flip-flop 514A to the input of the flip-flop 518B , Switching the output of the flip-flop 514A on the inputs of the two flip-flops 518A and 518B ensures that both pulse generating circuits 500A and 500B receive a synchronization signal from the same source.

Die Ausgangsgröße des Flip-Flops 518B repräsentiert den Startimpuls synchronisiert mit dem Takt-CLK_L2A erzeugt durch NCO 510B und der Frequenzskalierschaltung 540B. Vorzugsweise haben CLK_L1A und CLK_L2A die gleiche Frequenz.The output of the flip-flop 518B represents the start pulse synchronized with the clock CLK_L2A generated by NCO 510B and the frequency scaling circuit 540B , Preferably, CLK_L1A and CLK_L2A have the same frequency.

Die Ausgangsgröße bzw. der Ausgang der Flip-Flops 518B ist mit dem Dateneingang des Flip-Flops 520B gekoppelt. Das Flip-Flop 520B wird durch den Takt-CLK_L2 erzeugt durch NCO 510B und die Frequenzskalierschaltung 540B getaktet. Im dargestellten Ausführungsbeispiel hat dieser Takt eine Frequenz, die das Vierfache der Frequenz von CLK_L2A ist. Sie steht in Anpassung mit der Frequenz, mit der der Sequenzer 550B getaktet wird.The output or the output of the flip-flops 518B is connected to the data input of the flip-flop 520B coupled. The flip-flop 520B is generated by the clock CLK_L2 by NCO 510B and the frequency scaling circuit 540B clocked. In the illustrated embodiment, this clock has a frequency that is four times the frequency of CLK_L2A. It is in adjustment with the frequency with which the sequencer 550B is clocked.

Der Sequenzer 550B kann mit sequentieller Logikschaltung, wie im Stande der Technik bekannt, implementiert werden. Er überwacht den Digitalwert im NCO 510B, wie beispielsweise in einem Akkumulatorregister 422 (4). Der Sequenzer 550B überwacht diesen Wert, bis er einen Wert detektiert, der die Zeit anzeigt, die vergangen ist von der Übertragung eines Impulses zu einem gewünschten Messfenster, wie beispielsweise 312A bis 312C in 3. Wenn der Wert im Akkumulatorregister 422 in dieser Zeit "überläuft", zählt der Sequenzer 550B die "Überläufe". Auf diese Weise ist die Dauer der Zeitmessung nicht durch die Anzahl der Bits im Akkumulatorregister 422 begrenzt.The sequencer 550B can be implemented with sequential logic circuitry as known in the art. He monitors the digital value in the NCO 510B , such as in an accumulator register 422 ( 4 ). The sequencer 550B monitors this value until it detects a value indicating the time elapsed from the transmission of a pulse to a desired measurement window, such as 312A to 312C in 3 , If the value in the accumulator register 422 in this time "overflows", counts the sequencer 550B the "overflows". In this way, the duration of the time measurement is not determined by the number of bits in the accumulator register 422 limited.

Die Zeitgröße oder Zeitlänge, die der Sequenzer 550 nachführt oder verfolgt ist programmierbar. Am Ende des programmierten Intervalls gibt der Sequenzer 550B einen Impuls an das Flip-Flop 552B aus. Das Flip-Flop 552B wird durch einen Takt getaktet, der erzeugt wird durch NCO 510B und Frequenzskalierschaltung 540B. Demgemäß ist der Ausgangsimpuls des Flip-Flops 552 mit diesem Takt synchronisiert einschließlich irgendwelcher Phasenversetzung oder Phasenverschiebung, die durch die anfängliche Einstellung von NCO 510B eingeführt wurde.The time size or length of time that the sequencer 550 tracking or tracking is programmable. At the end of the programmed interval gives the sequencer 550B a pulse to the flip-flop 552B out. The flip-flop 552B is clocked by a clock generated by NCO 510B and frequency scaling circuit 540B , Accordingly, the output pulse of the flip-flop 552 synchronized with this clock including any phase offset or phase shift caused by the initial setting of NCO 510B was introduced.

Die Ausgangsgröße des Flip-Flops 552B wird an Flip-Flop 180 geliefert, und zwar innerhalb der Pin-Elektronik 160. Sie steuert die Zeitsteuerung des Vergleichsvorgangs oder der Vergleichsoperation. In dem Zusammenhang, der in den 3A bis 3C veranschaulichten Messung setzt der Sequenzer 550B die Zeit des Messfensters.The output of the flip-flop 552B gets to flip-flop 180 delivered, within the pin electronics 160 , It controls the timing of the comparison operation or the comparison operation. In the context, in the 3A to 3C illustrated measurement sets the sequencer 550B the time of the measurement window.

In dem dargestellten Ausführungsbeispiel wird die Ausgangsgröße des Flip-Flops 180 an den Sequenzer 550B geliefert. Der Sequenzer 500B bestimmt, ob die Ausgangsgröße der Pin-Elektronik einen Wert anzeigt, der eine Flanke repräsentiert am Ende des Zeitintervalls, welches gemessen wird. Die Sequenzer 550A und 550B steuern einen Tester 100, um die in Verbindung mit 6 beschriebenen Funktionen auszuführen.In the illustrated embodiment, the output of the flip-flop 180 to the sequencer 550B delivered. The sequencer 500B determines whether the output of the pin electronics indicates a value representing an edge at the end of the time interval being measured. The sequencers 550A and 550B control a tester 100 to be in contact with 6 perform the functions described.

6 veranschaulicht ein Verfahren, durch das die Schaltung, wie beispielsweise in 5 gezeigt, zur Durchführung einer TDR-Messung verwendet wer den kann. Beim Schritt 610 werden die Sequenzer 550A und 550B für die Messung initialisiert. 6 illustrates a method by which the circuit, such as in 5 shown used to perform a TDR measurement who can. At the step 610 will the se Quenzer 550A and 550B initialized for the measurement.

Beim Schritt 612 werden die NCOs 510A und 510B zur Erzeugung von Takten der gleichen Frequenz aber mit unterschiedlicher Phase programmiert. Die Phasenverschiebung oder Phasenversetzung kann dadurch eingeführt werden, dass man einen Anfangswert im Akkumulator 422 des NCO 510B speichert.At the step 612 become the NCOs 510A and 510B programmed to generate clocks of the same frequency but with different phase. The phase shift or phase offset can be introduced by taking an initial value in the accumulator 422 of the NCO 510B stores.

Beim Schritt 614 wird ein Impuls auf Leitung 170 übertragen. Im Ausführungsbeispiel der 5 erzeugt der Sequenzer 550A diesen Impuls ansprechend auf ein D_SYNC-Signal, welches als ein Start-Messbefehl wirkt. Der Start-Messbefehl löst auch den Sequenzer 550B aus, um die Überwachung der Werte in dem Akkumulatorregister NCO 510B zu starten.At the step 614 becomes a pulse on line 170 transfer. In the embodiment of 5 generates the sequencer 550A this pulse in response to a D_SYNC signal acting as a start measurement command. The start measurement command also triggers the sequencer 550B to monitor the values in the accumulator register NCO 510B to start.

Am Schritt 616 wartet der Prozess, bis ein programmiertes Messfenster erreicht ist. Wie oben in Verbindung mit den 3A ... 3C beschrieben, kann ein "Flankenfind"-Algorithmus implementiert werden, und zwar durch Änderung der Zeitsteuerung eines Messfensters, bis zu Zeiten unmittelbar vor oder unmittelbar nachdem eine Flanke detektiert wurde. Der Messvorgang wird zu vielen programmierten Zeitsteuerungen für das Messfenster wiederholt, bis die Flanke detektier ist. Wie oben unter Bezugnahme auf 5 beschrieben, wird die Zeit oder Zeitsteuerung des Messfensters durch den Sequenzer 550B bestimmt, der die Werte innerhalb NCO 510B überwacht. Bei der Vergleichszeit gibt der Sequenzer 550B einen Impuls aus, der im Flip-Flop 552B ausgerichtet ist und sodann zur Pin-Elektronik 160 geleitet wird. Dieser Impuls triggert bzw. löst die Vergleichsoperation aus, wie dies im Schritt 618 angedeutet ist.At the step 616 the process waits until a programmed measurement window is reached. As above in connection with the 3A ... 3C described, a "edge finding" algorithm can be implemented by changing the timing of a measurement window until times immediately before or immediately after an edge has been detected. The measurement is repeated for many programmed timings for the measurement window until the edge is detected. As above with reference to 5 described, the time or timing of the measurement window by the sequencer 550B determines the values within NCO 510B supervised. At the comparison time gives the sequencer 550B a pulse out in the flip-flop 552B is aligned and then to the pin electronics 160 is directed. This pulse triggers or triggers the comparison operation, as in step 618 is indicated.

Beim Schritt 620 wird die Ausgangsgröße des Komparators durch den Sequenzer 550B verarbeitet, um zu bestimmen, ob diese eine Flanke repräsentiert. Eine Flanke kann dadurch detektiert werden, dass man ein Messfenster, für das der Komparator 166 den Wert auf Leitung 170 anzeigt, die Schwelle übersteigt, die im Register 168 gespeichert ist, wenn der Wert unmittelbar vor dem Messfenster unterhalb der Schwelle liegt. Wenn die Flanke nicht im Schritt 620 detektiert wird, schaltet der Verarbeitungsvorgang zum Schritt 622 weiter.At the step 620 is the output of the comparator through the sequencer 550B is processed to determine if it represents an edge. An edge can be detected by providing a measurement window for which the comparator 166 the value on lead 170 indicating the threshold exceeds that in the register 168 is stored if the value immediately before the measurement window is below the threshold. If the flank is not in step 620 is detected, the processing operation goes to step 622 further.

Beim Schritt 622 wird das Zeitfenster inkrementiert. Die Zeit des Messfensters kann in mehrfachen Arten und Weisen inkrementiert werden. Der Sequenzer 550B könnte so programmiert sein, dass er das Ende des Messintervalls anzeigt und zwar basierend darauf, dass das Akkumulatorregister 622 im NCO 510B einen höheren Wert erreicht. Der Sequenzer 550B könnte alternativ programmiert sein, mehr Überläufe (overflows) des Akkumulatorregisters 422 im NCO 510B zu zählen, bevor ein Impuls zum Flip-Flop 552B ausgegeben wird. Alternativ kann die anfängliche Phasendifferenz zwischen NCO 510A und 510B erhöht werden.At the step 622 the time window is incremented. The time of the measurement window can be incremented in multiple ways. The sequencer 550B could be programmed to indicate the end of the measurement interval based on the accumulator register 622 in the NCO 510B reached a higher value. The sequencer 550B could alternatively be programmed to have more overflows of the accumulator register 422 in the NCO 510B to count before a pulse to the flip-flop 552B is issued. Alternatively, the initial phase difference between NCO 510A and 510B increase.

Diese Formen der Einstellungen könnten alle verwendet werden, um relativ große Änderungen im Messintervall oder relativ kleine Änderungen vorzusehen. Die Einstellung der Anzahl von Überläufe (overflows) des Akkumulatorregisters 422 im NCO 510B könnte als eine Grobeinstellung (course adjustment) des Messfensters betrachtet werden. Das Inkrementieren der relativen Phasendifferenz zwischen NCO 510A und 510B könnte als eine relative Feineinstellung der Zeit des Messfensters betrachtet werden.These forms of settings could all be used to provide relatively large changes in the measurement interval or relatively small changes. The setting of the number of overflows in the accumulator register 422 in the NCO 510B could be considered as a coarse adjustment (course adjustment) of the measurement window. Incrementing the relative phase difference between NCO 510A and 510B could be considered as a relative fine adjustment of the time of the measurement window.

Ein NCO wie beispielsweise in 4 gezeigt, könnte einen Phasenakkumulator mit vielen Bits Auflösung besitzen, was eine sehr genaue Steuerung über das Messfenster ermöglicht. Beispielsweise ist mit einem NCO mit 48 Bits Auflösung und einem Takt in der Größenordnung von 100 MHz eine Sub-Picosekunden-Messgenauigkeit möglich. Schaltungsanordnungen mit Auflösungen konventioneller Weise vorhanden in einem Halbleitertester können ohne Weiteres Messgenauigkeiten von einigen wenigen hundert Femtosekunden erreichen und eine solche Schaltung könnte leicht eine Auflösung umfassen ausreichend zur Messung von Zeiten mit der Präzision im Attosekundenbereich.An NCO such as in 4 shown could have a phase accumulator with many bits of resolution, which allows a very precise control over the measurement window. For example, with an NCO with 48-bit resolution and a clock on the order of 100 MHz, a sub-picosecond measurement accuracy is possible. Circuit arrangements with conventional resolutions present in a semiconductor tester can easily achieve measurement accuracies of a few hundred femtoseconds, and such a circuit could easily comprise a resolution sufficient to measure times with precision in the attosecond domain.

Der in 6 gezeigte Prozess wiederholt sich iterativ durch die Schleife, die die Schritte 614, 616, 618, 620 und 622 umfasst. Diese Schleife wird wiederholt, bis ein Messfenster mit einer Flanke detektiert wird. Zu diesem Punkt schreitet die Verarbeitung zum Schritt 624. Im Schritt 624 wird eine Berechnung ausgeführt, welche die zeitliche Differenz reflektiert, und zwar zwischen dem Fall, wenn der Impuls auf Leitung 170₁ übertragen wird und der Flanke, die anzeigt, dass die Reflektion dieses Impulses detektiert wurde. Die berechnete Zeitdifferenz reflektiert die Anzahl der vollen Zyklen durch das Akkumulatorregister 422, den Bruchteil eines Zyklus durch das Akkumulatorregister 422 und die Phasenversetzung, die ursprünglich zwischen NCO 510A und 510B programmiert wird. Da der NCO 510B in einer bekannten Größe für jeden Zyklus des MCLK ansteigt, kann der berechnete Wert in eine tatsächliche Zeit umgewandelt werden. Diese Zeitmessung kann eine sehr hohe Auflösung besitzen. Wenn der Wert im Phaseninkrementierungsregister 426 als ein Bruchteil repräsentiert ist, ist die Auflösung dieser Messung gleich dem Wert des letzten signifikanten Bits in dem Phaseninkrementierungsregister 426 multipliziert mit der Periode von MCLK.The in 6 The process shown iteratively repeats through the loop that follows the steps 614 . 616 . 618 . 620 and 622 includes. This loop is repeated until a measuring window with a slope is detected. At this point, processing proceeds to step 624 , In step 624 a calculation is performed which reflects the time difference between the case when the pulse is on line 170 ₁ and the edge indicating that the reflection of this pulse has been detected. The calculated time difference reflects the number of full cycles through the accumulator register 422 , the fraction of a cycle through the accumulator register 422 and the phase displacement originally between NCO 510A and 510B is programmed. As the NCO 510B increases in a known size for each cycle of the MCLK, the calculated value can be converted to an actual time. This time measurement can have a very high resolution. If the value in the phase increment register 426 is represented as a fraction, the resolution of this measurement is equal to the value of the last significant bit in the phase increment register 426 multiplied by the period of MCLK.

Nachdem somit mehrere Aspekte mindestens eines Ausführungsbeispiels dieser Erfindung beschrieben wurden, ergibt sich, dass verschiedene Änderungen, Modifikationen und Verbesserungen dem Fachmann ohne Weiteres gegeben sind.Thus, having several aspects of at least one embodiment of this invention It will be understood that various changes, modifications and improvements will be readily apparent to those skilled in the art.

Beispielsweise sind zwei Sequenzer 550A und 550B gezeigt. Die oben beschriebenen Steuerfunktionen könnten Hardware oder Software in irgendeiner zweckmäßigen Art und Weise zugeordnet werden. Das beschriebene Ausführungsbeispiel sieht den Vorteil vor, dass zwei Impulserzeugungsschaltungen 500A und 500B ähnliche Konstruktionen aufweisen. Es könnte aber auch ein einziger Sequenzer den gesamten Messprozess steuern. Alternativ könnten einige Steuerfunktionen im Mustergenerator oder anderer Steuerschaltung implementiert werden.For example, there are two sequencers 550A and 550B shown. The control functions described above could be associated with hardware or software in any convenient manner. The described embodiment provides the advantage that two pulse generating circuits 500A and 500B have similar constructions. But it could also be a single sequencer control the entire measurement process. Alternatively, some control functions could be implemented in the pattern generator or other control circuitry.

Als ein weiteres Beispiel wird beschrieben, dass die relative Phase der Takte, erzeugt durch die Impulserzeugungsschaltungen 500A und 500B gesteuert wird durch die Versetzung der Phasen oder die Phasenverschiebung der Takte, erzeugt in der Impulserzeugungsschaltung. Eine relative Phasendifferenz könnte dadurch eingeführt werden, dass man die Phase in jeder Schaltung ändert.As another example, it is described that the relative phase of the clocks generated by the pulse generating circuits 500A and 500B is controlled by the displacement of the phases or the phase shift of the clocks generated in the pulse generating circuit. A relative phase difference could be introduced by changing the phase in each circuit.

Als ein weiteres Beispiel ist beschrieben, dass eine einzige Messung, die eine logische HI anzeigt, ausreicht zur Identifikation einer Kante oder Flanke. Mehrere Daten könnten verwendet werden, um den Einfluss von Rauschen auf den Messprozess zu reduzieren. Eine Möglichkeit zur Erreichung dieses Resultats besteht darin, eine Flanke nur dann anzuzeigen, wenn eine Folge von HI-Werten darauf folgend auf einen LO-zu-HI-Übergang empfangen wird.When Another example describes that a single measurement, indicating a logical HI is sufficient to identify one Edge or flank. Multiple data could be used to to reduce the influence of noise on the measuring process. A possibility to achieve this result is, a flank only then when a sequence of HI values is following one LO-to-HI transition Will be received.

Alternativ kann die Messung mehrfache Male für jedes Messfenster wiederholt werden. Jedes Messfenster könnte damit assoziierte Mehrfachwerte besitzen, was eine Form von Durchschnittsbildung gestattet, um die Effekte des Rauschens zu vermindern. Im Messfenster könnte dann, während der Signalwert gleich der Schwelle ist, eine kleine Rauschgröße den Komparatorausgang über oder unter die Schwelle bringen. Die Wiederholung der Messung in dem gleichen Messfenster würde zur Folge haben, dass die Messung manchmal LO und manchmal HI ist. Wenn der Signalwert gleich der Schwelle ist und gleichförmig verteiltes Zufallsrauschen vorhanden ist, würde der Wert HI ungefähr 50% der Zeit und LO 50% der Zeit einnehmen. Dadurch dass man nach einem Messfenster sucht, in dem das Signal 50% HI und 50% LO ist, kann eine Flanke genau in der Anwesenheit von Rauschen detektiert werden.alternative The measurement can be repeated multiple times for each measurement window become. Every measurement window could associated multiple values, which allows some form of averaging, to reduce the effects of noise. In the measurement window could then, while the signal value is equal to the threshold, a small noise quantity is the comparator output via or to get under the threshold. The repetition of the measurement in the same measurement window would The result is that the measurement is sometimes LO and sometimes HI. When the signal value is equal to the threshold and uniformly distributed Random Noise is present the value HI about 50% of the time and LO 50% of the time. By going after looking for a measurement window in which the signal is 50% HI and 50% LO, An edge can be detected precisely in the presence of noise become.

Es sollte ferner erkannt werden, dass die Reihenfolge der Schritte nicht kritisch ist. Die im Schritt 624 berechnete Zeitdifferenz könnte beispielsweise Teil des Schrittes 622 des Inkrementierens des Messfensters sein. Alternativ braucht der Schritt 620 nicht in der Schleife zu sein, die iterativ ausgeführt wird. Die Daten könnten zuerst an allen möglichen Messfenstern gesammelt werden, wobei die Daten darauf folgend verarbeitet werden, um das eine Flanke enthaltende Messfenster zu finden. Solche Abwandlungen, Modifikationen und Verbesserungen sind Teil dieser Offenbarung und liegen im Rahmen der Erfindung. Demgemäß ist die vorliegende Beschreibung sowie die Zeichnungen nur beispielhaft zu verstehen. 24260 It should also be appreciated that the order of the steps is not critical. The in step 624 calculated time difference could be part of the step, for example 622 incrementing the measurement window. Alternatively, the step needs 620 not being in the loop that is iteratively executed. The data could first be collected on all possible measurement windows, with the data subsequently processed to find the measurement window containing one edge. Such modifications, modifications and improvements are part of this disclosure and are within the scope of the invention. Accordingly, the present description and the drawings are to be understood as exemplary only. 24260

ZUSAMMENFASSUNGSUMMARY

Zeitmesssystem unter Verwendung von zwei Signalen erzeugt durch direkte digitale Synthese. Die erzeugten Signale besitzen die gleiche Frequenz aber unterschiedliche Phasen. Ein Signal wird dazu verwendet, den Start des Messintervalls zu identifizieren und das andere Signal wird dazu verwendet, ein Messfenster zu identifizieren, indem ein Signal, welches das Ende des Messintervalls angibt, detektiert werden kann. Das Zeitmesssystem wird als Teil eines Zeitdomänenreflektometrie-(TDR)-Systems verwendet. Ein Einfallsimpuls wird mit dem ersten Signal synchronisiert und auf eine Leitung geschickt. In dem Messfenster wird das Signal auf der Leitung mit einem Schwellenwert verglichen, um zu bestimmen, ob der Impuls reflektiert und zurück zur Quelle gelaufen ist. Durch iteratives Wiederholen der Messung mit einem unterschiedlichen Messfenster kann die Ankunftszeit des reflektierten Impulses bestimmt werden. Diese Möglichkeit der Zeitdomänenreflektometrie wird in das automatische Testgerät eingebaut zum Testen von Halbleitervorrichtungen und wird verwendet zum Eichen des Testgerätes.Timing System using two signals generated by direct digital Synthesis. The generated signals have the same frequency but different phases. A signal is used to start of the measurement interval and the other signal becomes used to identify a measurement window by sending a signal which indicates the end of the measurement interval, can be detected. The Timing system is used as part of a time domain reflectometry (TDR) system. An incident pulse is synchronized with the first signal and sent on a line. In the measurement window, the signal is on The line is compared to a threshold to determine if the pulse reflects and back went to the source. By iteratively repeating the measurement with a different measurement window, the arrival time of the reflected pulse. This possibility of time-domain reflectometry gets into the automatic test device installed for testing semiconductor devices and is used for calibrating the test device.

Claims

Zeitmessvorrichtung, die Folgendes aufweist: a) eine erste Takterzeugungsschaltung, die ein erstes Taktsignal ausgibt, wobei die erste Takterzeugungsschaltung einen ersten numerischen Zähleroszillator aufweist; b) eine zweite Takterzeugungsschaltung, die ein zweites Taktsignal ausgibt, wobei die zweite Takterzeugungsschaltung einen zweiten numerischen Zähleroszillator aufweist; c) einen Takteingang gekoppelt mit dem ersten numerischen Zähleroszillator und dem zweiten numerischen Zähleroszillator, wobei der Takteingang die Rate steuert, mit der der erste numerische Zähleroszillator und der zweite numerische Zähleroszillator inkrementieren; und d) mindestens ein Sequenzer, der den Betrieb der Zeitmessvorrichtung steuert, wobei der mindestens eine Sequenzer ein erstes Steuersignal erzeugt, und zwar synchronisiert mit dem ersten Taktsignal und ein zweites Steuersignal synchronisiert mit dem zweiten Taktsignal.Timing device comprising: a) a first clock generating circuit that outputs a first clock signal, wherein the first clock generating circuit has a first numeric counter oscillator having; b) a second clock generating circuit, the second Clock signal outputs, wherein the second clock generating circuit a second numeric counter oscillator having; c) a clock input coupled to the first numeric counter oscillator and the second numeric counter oscillator, wherein the clock input controls the rate at which the first numeric counter oscillator and the second numeric counter oscillator increment; and d) at least one sequencer operating the timing device controls, wherein the at least one sequencer generates a first control signal, synchronized with the first clock signal and a second control signal synchronized with the second clock signal.

Zeitmessvorrichtung nach Anspruch 1, wobei die erste Takterzeugungsschaltung und die zweite Takterzeugungsschaltung eine erste direkte digitale Syntheseschaltung bzw. eine zweite direkte digitale Syntheseschaltung aufweisen.Timepiece according to claim 1, wherein the first Clock generating circuit and the second clock generating circuit a first direct digital synthesis circuit or a second direct have digital synthesis circuit.

Zeitmessvorrichtung nach Anspruch 1, wobei die erste Takterzeugungsschaltung zusätzlich eine Nachschautabelle aufweist mit einem Adresseneingang und einem Ausgang, wobei der Ausgang bzw. die Ausgangsgröße des ersten numerischen Zähleroszillators an den Adresseneingang der Nachschautabelle angelegt ist.Timepiece according to claim 1, wherein the first Clock generation circuit in addition has a look up table with an address input and a Output, wherein the output or the output of the first numeric counter oscillator is created at the address input of the lookup table.

Zeitmessvorrichtung nach Anspruch 3, wobei die erste Takterzeugungsschaltung zusätzlich einen Digital-zu-Analog-Konverter aufweist, und zwar mit einem Digitaleingang und einem Analogausgang, wobei der Digitaleingang mit dem Ausgang der Nachschautabelle gekoppelt ist.Timepiece according to claim 3, wherein the first Clock generation circuit in addition has a digital-to-analog converter, with a digital input and an analog output, with the digital input connected to the output the look-up table is coupled.

Zeitmessvorrichtung nach Anspruch 4, wobei die zweite Takterzeugungsschaltung zusätzlich eine zweite Nachschautabelle aufweist, und zwar mit einem Adresseneingang und einem Ausgang, wobei der Ausgang des zweiten numerischen Zähleroszillators mit dem Adresseneingang der zweiten Nachschautabelle verbunden ist.Timepiece according to claim 4, wherein the second Clock generation circuit in addition has a second lookup table, with an address input and an output, wherein the output of the second numerical counter oscillator is connected to the address input of the second look-up table.

Zeitmessvorrichtung nach Anspruch 5, wobei die zweite Takterzeugungsschaltung zusätzlich einen zweiten Digital-zu-Analog-Konverter aufweist mit einem digitalen Eingang und einem analogen Ausgang, und wobei der digitale Eingang mit dem Ausgang der zweiten Nachschautabelle gekoppelt ist.Timepiece according to claim 5, wherein the second Clock generation circuit in addition a second digital-to-analog converter having a digital Input and an analog output, and where the digital input is coupled to the output of the second look-up table.

Zeitmessvorrichtung nach Anspruch 1, wobei zusätzlich eine Treiberschaltung vorgesehen ist mit einem Zeitsteuereingang und einer Messschaltung mit einem Zeitsteuereingang, wobei der Zeitsteuereingang der Treiberschaltung mit dem ersten Steuersignal und der Zeitsteuereingang der Messschaltung mit dem zweiten Steuersignal gekoppelt ist.Timepiece according to claim 1, wherein additionally a Driver circuit is provided with a timer input and a measurement circuit with a timing input, wherein the timing input the driver circuit with the first control signal and the timing input the measuring circuit is coupled to the second control signal.

Zeitmessvorrichtung nach Anspruch 7, wobei die Messschaltung einen Komparator aufweist.Timing device according to claim 7, wherein the measuring circuit having a comparator.

Zeitmessvorrichtung nach Anspruch 8, wobei die Treiberschaltung und die Komparatorschaltung Pin-Elektronik in einem Kanal eines automatischen Testgeräts für Halbleitervorrichtungen sind.Timing device according to claim 8, wherein the driver circuit and the comparator circuit pin electronics in one channel of a automatic testing device for semiconductor devices are.

Zeitmessvorrichtung nach Anspruch 7, wobei ein erstes Flip-Flop vorgesehen ist mit einem Takteingang und einem Ausgang gekoppelt mit dem Treiber und ein zweites Flip-Flop mit einem Takteingang und einem Dateneingang gekoppelt mit dem Komparator, wobei der Takteingang des ersten Flip-Flops gekoppelt ist mit dem ersten Steuersignal und der Takteingang des zweiten Flip-Flops gekoppelt ist mit dem zweiten Steuersignal.Timepiece according to claim 7, wherein a first Flip-flop is provided with a clock input and an output coupled to the driver and a second flip-flop with a clock input and a data input coupled to the comparator, wherein the clock input of the first flip-flop is coupled to the first control signal and the clock input of the second flip-flop is coupled to the second one Control signal.

Testgerät mit einem Testpunkt geeignet zur Verbindung mit mindestens einer Leitung, wobei das Testgerät Folgendes aufweist: a) eine Treiberschaltung mit einem Ausgang gekoppelt mit dem Testpunkt und einen Zeitsteuereingang, der die Zeit steuert, zu der der Treiber ein Signal an den Testpunkt leitet oder treibt; b) eine Komparatorschaltung mit einem Eingang gekoppelt mit dem Testpunkt und ein Zeitsteuereingang zum Steuern der Zeit, mit der die Komparatorschaltung den Wert des Signals am Testpunkt misst; c) eine erste Schaltung, die einen ersten numerischen Zähleroszillator aufweist und einen Ausgang gekoppelt mit dem Zeitsteuereingang der Treiberschaltung; d) eine zweite Schaltung mit einem zweiten numerischen Zähleroszillator und mit einem Ausgang gekoppelt mit dem Zeitsteuereingang der Komparatorschaltung; und e) einen Leiter, der ein Synchronisationssignal zwischen der ersten Schaltung und der zweiten Schaltung führt.tester with a test point suitable for connection with at least one Line, the test device Has: a) a driver circuit with an output coupled with the test point and a timing input that the Time controls when the driver sends a signal to the test point or drives; b) a comparator circuit with an input coupled with the test point and a timer input for controlling the time at which the comparator circuit senses the value of the signal at Test point measures; c) a first circuit having a first numeric counter oscillator and having an output coupled to the timing input of Driver circuit; d) a second circuit with a second numeric counter oscillator and an output coupled to the timing input of the comparator circuit; and e) a conductor which receives a synchronization signal between the first circuit and the second circuit leads.

Testgerät nach Anspruch 11, wobei die erste Schaltung eine erste direkte digitale Syntheseschaltung aufweist.tester according to claim 11, wherein the first circuit is a first direct digital Synthesis circuit has.

Testgerät nach Anspruch 12, wobei die zweite Schaltung eine zweite direkte Digitalsyntheseschaltung aufweist.tester according to claim 12, wherein the second circuit is a second direct Digital Synthesis circuit has.

Testgerät nach Anspruch 11, wobei zusätzlich ein Master- oder Haupttakt vorgesehen ist zur Steuerung der ersten Schaltung und der zweiten Schaltung, um synchron zu arbeiten.tester according to claim 11, wherein additionally a Master or master clock is provided to control the first circuit and the second circuit to work synchronously.

Testgerät nach Anspruch 11, wobei das Testgerät eine automatische Testausrüstung aufweist zum Testen der Halbleitervorrichtungen mit einer Vielzahl von Kanälen jeweils mit Pin-Elektronik und Treiberschaltung, und wobei die Komparatorschaltung einen Teil der Pin-Elektronik in einem Kanal des automatischen Testgeräts aufweist.tester according to claim 11, wherein the test device comprises an automatic test equipment for Testing the semiconductor devices with a plurality of channels each with pin electronics and driver circuit, and with the comparator circuit has a portion of the pin electronics in a channel of the automatic tester.

Testgerät nach Anspruch 15, wobei ein Master- oder Haupttakt vorgesehen ist, wobei der erste numerische Zähleroszillator und der zweite numerische Zähleroszillator durch den Master- oder Haupttakt getaktet werden.tester according to claim 15, wherein a master or master clock is provided, the first numerical counter oscillator and the second numeric counter oscillator be clocked by the master or master clock.

Verfahren zum Messen einer Zeitdifferenz, wobei Folgendes vorgesehen ist: a) Erzeugen eines ersten Takts mit einer ersten Frequenz, wobei die Frequenz ansprechend auf mindestens einen Wert gesteuert wird; b) Erzeugen eines zweiten Takts mit einer zweiten Frequenz in Koordination stehend mit der ersten Frequenz, wobei die Frequenz und die Phase des zweiten Takts relativ zur Phase des ersten Takts gesteuert wird und zwar ansprechend auf mindestens einen Digitalwert; c) Starten eines Messintervalls synchronisiert mit dem ersten Takt; und d) Beendigung des Messintervalls, synchronisiert mit dem zweiten Takt.A method of measuring a time difference, comprising: a) generating a first clock having a first frequency, the frequency being controlled in response to at least one value; b) generating a second clock having a second frequency in coordination with the first frequency, wherein the frequency and the phase of the two ten clock is controlled relative to the phase of the first clock in response to at least one digital value; c) starting a measurement interval synchronized with the first clock; and d) termination of the measurement interval synchronized with the second clock.

Verfahren zur Messung einer Zeitdifferenz nach Anspruch 17, wobei der erste Takt und der zweite Takt die gleiche Frequenz und eine unterschiedliche Phase besitzen.Method for measuring a time difference according to claim 17, wherein the first clock and the second clock the same frequency and have a different phase.

Verfahren zur Messung einer Zeitdifferenz nach Anspruch 18, wobei der erste Takt erzeugt wird mit einer ersten direkten digitalen Syntheseschaltung einschließlich eines ersten numerischen Zähleroszillators mit einem ersten Phaseninkrementierungsregister und wobei der zweite Takt erzeugt wird mit einer zweiten direkten digitalen Syntheseschaltung einschließlich eines zweiten numerischen Zähleroszillators mit einem zweiten Phaseninkrementierungsregister, wobei das Erzeugen eines ersten Takts und eines zweiten Takts das Laden des gleichen Werts in die ersten und zweiten Phaseninkrementregister aufweist.Method for measuring a time difference according to claim 18, wherein the first clock is generated with a first direct digital synthesis circuit including a first numerical counter oscillator with a first phase increment register and the second one Clock is generated with a second direct digital synthesis circuit including a second numeric counter oscillator with a second phase increment register, wherein the generating a first clock and a second clock loading the same Value in the first and second phase increment registers.

Verfahren zur Messung einer Zeitdifferenz nach Anspruch 18, wobei die erste direkte digitale Syntheseschaltung einen ersten numerischen Zähleroszillator aufweist mit einem ersten Phasenakkumulatorregister, und wobei der zweite Takt erzeugt wird mit einer zweiten direkten digitalen Syntheseschaltung einschließlich eines zweiten numerischen Zähleroszillators mit einem zweiten Phasenakkumulatorregister, wobei das Erzeugen eines ersten Takts und eines zweiten Takts das Initialisieren des ersten Phasenakkumulatorregisters und des zweiten Phasenakkumulatorregisters mit unterschiedlichen Werten umfasst.Method for measuring a time difference according to claim 18, wherein the first direct digital synthesis circuit a first numeric counter oscillator comprising a first phase accumulator register, and wherein the second clock is generated with a second direct digital synthesis circuit including a second numeric counter oscillator with a second phase accumulator register, wherein the generating a first clock and a second clock initializing the first phase accumulator register and the second phase accumulator register with different values.

Verfahren zur Messung einer Zeitdifferenz nach Anspruch 19, wobei der erste numerische Zähleroszillator ein erstes Phasenakkumulatorregister aufweist und der zweite numerische Zähleroszillator ein zweites Phasenakkumulatorregister aufweist und wobei ferner das Erzeugen eines ersten Taktes und eines zweiten Taktes das Initialisieren des ersten Phasenakkumulatorregisters und des zweiten Phasenakkumulatorregisters auf unterschiedliche Werte aufweist.Method for measuring a time difference according to claim 19, the first numeric counter oscillator has a first Phasenakkumulatorregister and the second numerical Counter oscillator on second phase accumulator register and further wherein the Generating a first clock and a second clock initializing of the first phase accumulator register and the second phase accumulator register to different values.

Verfahren nach Anspruch 17, wobei zusätzlich Folgendes vorgesehen ist: Vergleichen eines Signals mit einem Wert, der ein Ereignis am Ende des Messintervalls definiert.The method of claim 17, wherein additionally the following is provided: comparing a signal with a value that a Event defined at the end of the measurement interval.

Verfahren nach Anspruch 22, wobei zusätzlich Folgendes vorgesehen ist: Wiederholen einer Vielzahl von Iterationen der Schritte des Erzeugens eines ersten Takts, des Erzeugens eines zweiten Takts, des Startens eines Messintervalls, des Beendens des Messintervalls und des Vergleichens des Signals; und wobei für jede der Vielzahl von Iterationen die Phase des zweiten Takts relativ zum ersten Takt gesteuert wird, um eine unterschiedliche relative Phase vorzusehen.The method of claim 22, wherein additionally is provided: Repeat a variety of iterations the steps of generating a first clock, generating a second clock, starting a measurement interval, terminating the Measuring interval and comparing the signal; and in which for every of the plurality of iterations, the phase of the second clock relative to the first clock is controlled to a different relative Phase to provide.

Verfahren nach Anspruch 22, wobei zusätzlich Folgendes vorgesehen ist: Sammeln eines Datensatzes durch wiederholtes Starten eines Messintervalls; Beendigung des Messintervalls und Vergleichen des Signalwerts und wobei ein Wert im Datensatz erzeugt wird für jeden Vergleich; wobei i) für jede der Vielzahl von Wiederholungen die Phase des zweiten Takts relativ zum ersten Takt gesteuert wird zum Vorsehen der gleichen relativen Phase; ii) das Vergleichen eines Signals das Vergleichen des Signals mit einer Binärschwelle aufweist und ein Ereignis definiert wird, wobei der Datensatz einen bestimmten Prozentsatz von Werten des ersten Digitalwerts besitzt.The method of claim 22, wherein additionally is provided: Collect a record by repeatedly starting a measurement interval; Termination of the measurement interval and comparison of the signal value and where a value in the record is generated for each Comparison; in which i) for each of the plurality of repetitions is the phase of the second clock is controlled relative to the first clock to provide the same relative phase; ii) comparing a signal to compare the signal with a binary threshold and an event is defined, wherein the record has a certain percentage of values of the first digital value.

Verfahren nach Anspruch 17, wobei zusätzlich Folgendes vorgesehen ist: a) Übertragen eines Signals zu Beginn des Messintervalls; und b) Messen eines Signals am Ende des Messintervalls.The method of claim 17, wherein additionally the following is provided: a) Transfer a signal at the beginning of the measurement interval; and b) Measuring a Signal at the end of the measurement interval.

Verfahren nach Anspruch 25, wobei die Zeitmessung in einer TDR-Messung verwendet wird.The method of claim 25, wherein the time measurement in a TDR measurement is used.