DE1107830B - Verfahren zum Herstellen von elektrisch unsymmetrisch leitenden Systemen - Google Patents

Verfahren zum Herstellen von elektrisch unsymmetrisch leitenden Systemen

Info

Publication number
DE1107830B
DE1107830B DEL16646A DEL0016646A DE1107830B DE 1107830 B DE1107830 B DE 1107830B DE L16646 A DEL16646 A DE L16646A DE L0016646 A DEL0016646 A DE L0016646A DE 1107830 B DE1107830 B DE 1107830B
Authority
DE
Germany
Prior art keywords
semiconductor
impurity
production
copper
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEL16646A
Other languages
English (en)
Inventor
Dipl-Ing Reiner Thedieck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DEL16646A priority Critical patent/DE1107830B/de
Priority to FR1108247D priority patent/FR1108247A/fr
Priority to GB26862/54A priority patent/GB768462A/en
Publication of DE1107830B publication Critical patent/DE1107830B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Light Receiving Elements (AREA)

Description

DEUTSCHES
PATENTAMT
L 16646 Vnic/21g
ANMELDETAG: 16. SEPTEMBER 1953
BEKANNTMACHUNG
DER ANMELDUNG
UNDAUSGABE DER
AUSLEGESCHRIFT: 31. MAI 1961
Es war bislang üblich, elektrisch unsymmetrisch leitende Systeme, insbesondere solche mit Halbleitermaterialien mit hohen Schmelzpunkten, wie z. B. Germanium, dadurch herzustellen, daß auf einen Halbleiterkörper eines bestimmten Leitfähigkeitscharakters Störstellenmaterial oder Störstellenmaterial, vermischt mit reinem Halbleitermaterial der gleichen oder einer anderen Art, aufgebracht wurde und daß das System daraufhin einer thermischen Behandlung unterworfen wurde. Dabei bildet sich an der Grenze zwischen dem Halbleiterkörper und dem aufgebrachten Material durch Diffusion und/oder Legierung eine Schicht aus, die im wesentlichen eine Leitfähigkeit zeigt, die der des Halbleiterkörpers entgegengesetzt ist. Diese Systeme zeigen in diesem Zustand bereits Sperrschichten, jedoch stehen ihrer Verwendung insofern Schwierigkeiten entgegen, als das auf dem Halbleiterkörper verbleibende aufgebrachte Material, was zum überwiegenden Teil aus störstellenbildender Substanz besteht, insbesondere die Abführung der an der Sperrschicht gebildeten Wärme dadurch erschwert, daß die störstellenbildenden Substanzen verhältnismäßig schlechte Wärmeleiter sind. Desgleichen verbot die verbleibende verhältnismäßig große Menge störstellenbildender Substanz, die nicht zur Sperrschichtbildung herangezogen war, eine thermische Nachbehandlung der so hergestellten Systeme, weil bei einer solchen weiteren thermischen Behandlung die Diffusionsvorgänge nicht oder nur unzureichend gesteuert werden konnten. Desgleichen war man gezwungen, zur Her-Stellung elektrischer Kontakte das störstellenbildende Material zu schmelzen, da die zur Herstellung des sperrfreien Kontaktes an der Basis verwendbaren Lote gewöhnlich einen höheren Schmelzpunkt haben als die störstellenbildenden Substanzen.
Die vorliegende Erfindung bezieht sich nun auf ein Verfahren zum Herstellen von elektrisch unsymmetrisch leitenden Systemen, wie Gleichrichter oder Kristallverstärker, unter Verwendung eines Halbleiters mit hohem Schmelzpunkt, wie z. B. Germanium, Silizium oder einer halbleitenden intermetallischen Verbindung, bei dem auf einen Halbleiterkörper eines bestimmten Leitfähigkeitstyps eine kleine Menge einer Substanz aufgebracht oder erzeugt ist, die aus einem Halbleitermaterial und solchem Störstellenmaterial besteht, das entgegengesetzte Leitfähigkeit wie das in dem Halbleitergrundkörper enthaltene hervorruft, und bei dem die Schicht entgegengesetzten Leitfähigkeitstyps durch ein Legierungs- und/oder Diffusionsverfahren erzeugt worden ist. Das erfmdungsgemäße Verfahren unterscheidet sich von dem bisher bekannten dadurch, daß das auf dem System verbleibende Stör-Verfahren zum Herstellen
von elektrisch unsymmetrisch leitenden
Systemen
Anmelder:
LICENTIA Patent-Verwaltungs - G. m. b. H., Frankfurt/M., Theodor-Stern-Kai 1
Dipl.-Ing. Reiner Thedieck, Belecke/Möhne,
ist als Erfinder genannt worden
Stellenmaterial auf mechanischem, chemischem oder thermischem Wege entfernt und darüber eine sperrfreie Elektrode mit großer Wärmekapazität aus einem gut leitenden Material, z. B. Kupfer, angebracht wird. Die oben angegebenen Schwierigkeiten werden also durch die Entfernung des verbleibenden Störstellenmaterials überwunden und die weiteren Erleichterungen und Verbesserungen können durchgeführt werden.
So ist es z. B. von besonderem Vorteil, das System nach dem Entfernen der störstellenbildenden Substanz einer thermischen Nachbehandlung zu unterwerfen. Dadurch kann unter Verwendung einer definierten Menge störstellenbildender Substanz die Eindiffusion in einem vorbestimmbaren und kontrollierbaren Maße weitergetrieben werden. Dadurch werden die elektrischen Eigenschaften des Systems wesentlich verbessert und können gegebenenfalls dem beabsichtigten Verwendungszweck angepaßt werden.
Bei Verwendung von Indium als störstellenbildender Substanz hat es sich bewährt, die Abtragung des Indiums mit Hilfe eines chemischen Lösungsmittels, vorzugsweise mit Salzsäure, vorzunehmen. Außerdem ist es von Vorteil, wenn die thermische Nachbehandlung im Vakuum oder in einer inerten Atmosphäre erfolgt.
Das erfindungsgemäße Verfahren hat sich besonders zur Herstellung von steuerbaren Systemen, vorzugsweise Kristallverstärkern oder Transistoren, bewährt. Es werden dabei mit besonderem Vorteil zwei gegenüberliegende Flächen des Halbleiterkörpers behandelt. Nach dem Entfernen des verbleibenden Störstellenmaterials kann die thermische Nachbehandlung dann so geführt werden, daß sich die durch Diffusion gebildeten Zonen gleichen Leitfähigkeitscharakters
109»609/420
bis auf eine für den gewünschten Verwendungszweck besonders günstigen Abstand einander nähern.
Besonders große Vorteile bietet das erfindungsgemäße Verfahren hinsichtlich der Kontaktierung. Diese geht besonders gut vonstatten, wenn die behandelte Fläche mit Kupfer überzogen und die Elektrode auf dieser Kupferschicht mit einem Lot hoher Wärmeleitfähigkeit aufgelötet wird. Es wird dabei erreicht, daß die an der Sperrschicht entstehende Wärme unter Vermeidung überflüssiger Wärmewiderstände besonders gut abgeführt werden kann, was wiederum zu einer höheren Belastbarkeit des Systems führt.
Zum Beispiel wird bei einem Verfahren gemäß der Lehre der Erfindung an eine einkristalline Germaniumscheibe mit einem spezifischen Widerstand von mindestens 2 Ohm-cm eine geringe Menge Indium angeschmolzen. Während dieses Vorganges löst sich eine im wesentlichen durch die maximal erreichte Temperatur bestimmte Menge Germanium in dem Indium. Während der Abkühlung dieses Systems scheidet sich das gelöste Germanium in feinkristalliner Form in dem Indium ab. Ferner scheidet sich das Germanium in Form von Schuppen, deren kristalline Orientierung im wesentlichen von der des Grundkörpers abhängt, auf dem Halbleitergrundkörper ab. Das so erhaltene Gebilde wird nunmehr einer chemischen Nachbehandlung unterworfen, vorzugsweise wird mit HiKe eines Lösungsmittels, z. B. Salzsäure, das auf der Oberfläche des Halbleitergrundkörpers lagernde überschüssige Indium so weit entfernt, daß die obenerwähnte Schuppendichte freigelegt wird. Nach Spülung und Trocknung des Gebildes wird diese nunmehr einer thermischen Nachbehandlung unterworfen. Diese besteht beispielsweise darin, daß das Gebilde in einer Edelgasatmosphäre, vorzugsweise Argon, für die Dauer von etwa 2 Stunden bei einer Temperatur von etwa 500° C getempert wird. Die Bedingungen der thermischen Nachbehandlung werden so gewählt, daß sie den verwendeten Materialien und dem vorgesehenen Verwendungszweck der Systeme entsprechen. Die behandelten Gebilde werden daraufhin beispielsweise mit Hilfe eines elektrolytischen oder eines Aufdampfverfahrens mit einem metallischen Überzug, beispielsweise aus Kupfer oder Silber, versehen, und zwar so, daß dieser Überzug maximal die mit den obenerwähnten Schuppen bedeckten Flächen des Halbleiterkörpers überdeckt. Hierauf wird unter Verwendung eines Lotmetalls hoher Wärmeleitfähigkeit eine vorzugsweise flächenhafte Elektrode mit großer Wärmekapazität als elektrische Zuleitung zum Sperrschichtbereich angelötet.

Claims (6)

PATENTANSPRÜCHE:
1. Verfahren zum Herstellen von elektrisch unsymmetrisch leitenden Systemen, wie Gleichrichter oder Kristallverstärker, unter Verwendung eines Halbleiters mit hohem Schmelzpunkt, wie z.B. Germanium, Silizium oder einer halbleitenden intermetallischen Verbindung, bei dem auf einen Halbleiterkörper eines bestimmten Leitfähigkeitstyps eine kleine Menge einer Substanz aufgebracht oder erzeugt ist, die aus einem Halbleitermaterial und einem solchen Störstellenmaterial besteht, das entgegengesetzte Leitfähigkeit wie das in dem Halbleitergrundkörper enthaltene hervorruft, und bei dem die Schicht entgegengesetzten Leitfähigkeitstyps durch ein Legierungs- und/oder Diffusionsverfahren erzeugt worden ist, dadurch ge kennzeichnet, daß das auf dem System verbleibende Störstellenmaterial auf mechanischem, chemischem oder thermischem Wege entfernt und darüber eine sperrfreie Elektrode mit großer Wärmekapazität aus einem gut leitenden Material, z. B. Kupfer, angebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das System nach dem Entfernen der störstellenbildenden Substanz einer thermischen Nachbehandlung unterworfen wird.
3. Verfahren nach Anspruch 1 oder 2 zum Herstellen eines Systems mit Indium als störstellenbildender Substanz, dadurch gekennzeichnet, daß die Abtragung des Indiums mit HiEe eines chemischen Lösungsmittels, vorzugsweise Salzsäure, erfolgt.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die thermische Nachbehandlung im Vakuum oder in einer inerten Atmosphäre, vorzugsweise in einer Edelgasatmosphäre, erfolgt.
5. Verfahren nach Anspruch 2 oder einem der folgenden zum Herstellen von steuerbaren Systemen, vorzugsweise Kristallverstärker oder Transistoren, dadurch gekennzeichnet, daß zwei gegenüberliegende Flächen des Halbleiterkörpers behandelt werden und die thermische Nachbehandlung so geführt wird, daß sich die durch Diffusion gebildeten Zonen gleichen Leitfähigkeitscharakters bis auf den gewünschten Abstand einander nähern.
6. Verfahren nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß zum Anbringen der Elektrode die behandelte Fläche mit Kupfer überzogen und die Elektrode auf diese Kupferschicht mit einem Lot hoher Wärmeleitfähigkeit aufgelötet wird.
In Betracht gezogene Druckschriften:
Deutsche Patentschriften Nr. 829 018, 851527;
britische Patentschrift Nr. 571 905;
USA.-Patentschriften Nr. 2 375 353, 2 644 852;
»Der Radio-Markt«, Beilage in der »Elektro-Technik«, Coburg, 9. 2.1951, S. 14 bis 16.
© 109 609/429 5.51
DEL16646A 1953-09-16 1953-09-16 Verfahren zum Herstellen von elektrisch unsymmetrisch leitenden Systemen Pending DE1107830B (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DEL16646A DE1107830B (de) 1953-09-16 1953-09-16 Verfahren zum Herstellen von elektrisch unsymmetrisch leitenden Systemen
FR1108247D FR1108247A (fr) 1953-09-16 1954-09-15 Procédé de fabrication de systèmes conducteurs électriques asymétriques
GB26862/54A GB768462A (en) 1953-09-16 1954-09-16 A method for the manufacture of electric asymmetrically conducting systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEL16646A DE1107830B (de) 1953-09-16 1953-09-16 Verfahren zum Herstellen von elektrisch unsymmetrisch leitenden Systemen

Publications (1)

Publication Number Publication Date
DE1107830B true DE1107830B (de) 1961-05-31

Family

ID=7260494

Family Applications (1)

Application Number Title Priority Date Filing Date
DEL16646A Pending DE1107830B (de) 1953-09-16 1953-09-16 Verfahren zum Herstellen von elektrisch unsymmetrisch leitenden Systemen

Country Status (3)

Country Link
DE (1) DE1107830B (de)
FR (1) FR1108247A (de)
GB (1) GB768462A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1197556B (de) * 1962-02-01 1965-07-29 Telefunken Patent Verfahren zum Herstellung von Halbleiterbau-elementen

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3260625A (en) * 1963-06-25 1966-07-12 Westinghouse Electric Corp Electron beam method for making contacts and p-n junctions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2375353A (en) * 1940-05-17 1945-05-08 Bolidens Gruv Ab Selenium rectifier
GB571905A (en) * 1944-01-12 1945-09-13 William Warren Triggs Selenium rectifiers
DE829018C (de) * 1948-10-01 1952-01-21 Sueddeutsche App Fabrik Gmbh Verfahren zur Temperung von Selenschichten zur Herstellung von Trockengleichrichtern Sperrschichtphotozellen
DE851527C (de) * 1949-04-29 1952-10-06 Western Electric Co Halbleiterverstaerker
US2644852A (en) * 1951-10-19 1953-07-07 Gen Electric Germanium photocell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2375353A (en) * 1940-05-17 1945-05-08 Bolidens Gruv Ab Selenium rectifier
GB571905A (en) * 1944-01-12 1945-09-13 William Warren Triggs Selenium rectifiers
DE829018C (de) * 1948-10-01 1952-01-21 Sueddeutsche App Fabrik Gmbh Verfahren zur Temperung von Selenschichten zur Herstellung von Trockengleichrichtern Sperrschichtphotozellen
DE851527C (de) * 1949-04-29 1952-10-06 Western Electric Co Halbleiterverstaerker
US2644852A (en) * 1951-10-19 1953-07-07 Gen Electric Germanium photocell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1197556B (de) * 1962-02-01 1965-07-29 Telefunken Patent Verfahren zum Herstellung von Halbleiterbau-elementen

Also Published As

Publication number Publication date
GB768462A (en) 1957-02-20
FR1108247A (fr) 1956-01-10

Similar Documents

Publication Publication Date Title
DE1446161A1 (de) Verfahren zum Herstellen eines Supraleiters mit verbesserter Supraleitfaehigkeit und unveraenderten Abmessungen
DE1200439B (de) Verfahren zum Herstellen eines elektrischen Kontaktes an einem oxydueberzogenen Halbleiterplaettchen
DE1464357B1 (de) Verfahren zur Herstellung einer ohmschen Verbindung zwischen einem Silizium-Halbleiterkoerper und einem metallischen Traegerteil
DE2621955A1 (de) Verfahren zur beschichtung freiliegender metallischer teile eines integrierten halbleiter-schaltungsbausteins mit gold
DE2805910A1 (de) Halbleitersystem und verfahren zu seiner herstellung
DE1302005B (de)
DE1258941B (de) Verfahren zur Herstellung von mehrschichtigen Duennfilmschaltungsplatten
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE1278023B (de) Halbleiterschaltelement und Verfahren zu seiner Herstellung
DE1107830B (de) Verfahren zum Herstellen von elektrisch unsymmetrisch leitenden Systemen
DE2654476B2 (de) Verfahren zur Herstellung einer Schottky-Sperrschicht
DE1002472B (de) Verfahren zum Anloeten von Elektroden an einen Halbleiter
DE1188209B (de) Halbleiterbauelement
DE1170082B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2134291A1 (de) Halbleitervorrichtung
DE1186950C2 (de) Verfahren zum entfernen von unerwuenschten metallen aus einem einen pn-uebergang aufweisenden silicium-halbleiterkoerper
DE1639051C2 (de) Verfahren zum Herstellen eines ohmschen Kontakts an einem Silicium-Halbleiterkörper
DE1266510B (de) Halbleitervorrichtung mit einem Halbleiterkoerper mit mindestens einem Kontakt und Verfahren zum Herstellen
DE1614310C3 (de) Verfahren zum Anbringen eines elektrischen Anschlusses auf einer Fläche eines elektronischen Bauelementes
DE2543079A1 (de) Verfahren zum herstellen von festkoerperkondensatoren
CH668861A5 (de) Verfahren zur herstellung von festkoerper-halbleiter-vorrichtungen.
DE1191921B (de) Induktionsheizelement fuer Zonenschmelz- bzw. -reinigungsvorrichtung sowie Verfahrenzur Herstellung desselben
DE826175C (de) Verfahren zur Herstellung von Trockengleichrichtern, insbesondere Selengleichrichtern
EP2128899A1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, Verwendung dieses Verfahrens und integrierte Schaltungsanordnung
AT227839B (de) Verfahren zum Ätzen und Kontaktieren von Halbleiterelementen