DE1064553B - Circuit arrangement for converting telegraph characters present in series in parallel representation - Google Patents
Circuit arrangement for converting telegraph characters present in series in parallel representationInfo
- Publication number
- DE1064553B DE1064553B DES57758A DES0057758A DE1064553B DE 1064553 B DE1064553 B DE 1064553B DE S57758 A DES57758 A DE S57758A DE S0057758 A DES0057758 A DE S0057758A DE 1064553 B DE1064553 B DE 1064553B
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- equalizer
- individual
- steps
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L17/00—Apparatus or local circuits for transmitting or receiving codes wherein each character is represented by the same number of equal-length code elements, e.g. Baudot code
- H04L17/16—Apparatus or circuits at the receiving end
- H04L17/30—Apparatus or circuits at the receiving end using electric or electronic translation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
Das Hauptpatent bezieht sich allgemein auf eine Schaltungsanordnung zum Umsetzen eines binär codierten primären Signals in ein sekundäres Signal. Im besonderen ist die dem Hauptpatent zugrunde liegende Erfindung in einem Serien-Parallelumsetzer für Telegrafierzeichen erläutert, wobei also das primäre Signal ein in Serie vorliegendes Fernschreibzeichen ist und das sekundäre Signal durch das nämliche Fernschreibzeichen in Paralleldarstellung gebildet wird. Gerade Serien-Parallelumsetzer werden in der Telegrafieübertragungstechnik besonders häufig verwendet.The main patent relates generally to a circuit arrangement for converting a binary encoded primary signal into a secondary signal. In particular, this is the basis of the main patent lying invention in a serial parallel converter for telegraph characters explained, so the primary Signal is a serial teletype and the secondary signal is the same Teletype characters are formed in parallel representation. Especially serial parallel converters will be used particularly frequently in telegraphic transmission technology.
Gemäß dem Hauptpatent wird für den Umsetzvorgang ein üblicher Entzerrer verwendet, der mit einer Speichereinrichtung so gekoppelt ist, daß die einzelnen Telegrafierschritte des umzusetzenden Telegrafierzeichens von den einzelnen Gliedern der Speichereinrichtung parallel abgenommen werden können. Gemäß einer besonders vorteilhaften Ausführungsform kann dann die Speichereinrichtung als Schieberegister ausgebildet werden, wobei also die einzelnen Telegrafierschritte in das Schieberegister nach ihrer Abtastung eingeschoben werden, bis das Schieberegister aufgefüllt ist.According to the main patent, a customary equalizer is used for the conversion process, which with a memory device is coupled so that the individual telegraphing steps of the telegraph character to be converted can be removed in parallel from the individual members of the storage device. According to a particularly advantageous embodiment the storage device can then be designed as a shift register, with the individual telegraphing steps are inserted into the shift register after their scanning until the Shift register is filled.
Gegenstand der Erfindung ist eine vorteilhafte Weiterbildung dieser Ausführungsform nach dem Hauptpatent. Die Schaltungsanordnung nach der vorliegenden Erfindung ist dadurch gekennzeichnet, daß das Schieberegister als Schrittzähler mit ausgenutzt wird, derart, daß nach einem Anlauf des Entzerrers und der Weitergabe der einem Anlaufschritt entsprechenden Polarität an die letzte Stufe des Schieberegisters die Rückstellung bzw. Stillsetzung des Entzerrers von dieser Stufe ausgelöst wird. In diesem Fall kann dann ein Zeichenlängenzähler innerhalb des nach dem Abzählverfahren arbeitenden Entzerrers ganz entfallen, da der Entzerrer einmal durch den Anlaufschritt des umzusetzenden Zeichens ausgelöst wird und beim Einschieben dieses Anlaufschrittes in die letzte Stufe des Schieberegisters wieder stillgesetzt wird. Wenn aber der Anlaufschritt in die letzte Stufe des Schieberegisters eingespeichert wurde, dann ist zu diesem Zeitpunkt der Umsetzvorgang beendet, und in den übrigen Stufen des in seiner Länge entsprechend ausgelegten Schieberegisters sind die einzelnen Telegrafierschritte eingespeichert und können parallel abgenommen werden.The invention is an advantageous development of this embodiment according to the Main patent. The circuit arrangement according to the present invention is characterized in that the shift register is also used as a step counter, in such a way that after the equalizer has started up and the forwarding of the polarity corresponding to a start-up step to the last stage of the shift register the resetting or shutdown of the equalizer is triggered by this stage. In this Case can then be a character length counter within the equalizer working according to the counting method completely omitted, since the equalizer is triggered once by the start-up step of the character to be converted and stopped again when this start-up step is inserted into the last stage of the shift register will. But if the start-up step was stored in the last stage of the shift register, then is at this point in time the relocating process is ended, and the length of the rest of the steps corresponds accordingly The individual telegraphing steps are stored in the shift register and can be carried out in parallel be removed.
An Hand eines Ausführungsbeispiels wird die Schaltungsanordnung nach der Erfindung im folgenden erläutert:The circuit arrangement according to the invention is described below using an exemplary embodiment explained:
Die Schaltungsanordnung besteht ebenso wie die Schaltungsanordnung nach dem Hauptpatent aus einer
Eingangskippstufe EK. Abhängig von der Lage der Eingangskippstufe, also sobald ein Anlaufschritt
Schaltungsanordnung zum Umsetzen
von in Serie vorliegenden Telegrafierzeichen in ParalleldarstellungThe circuit arrangement, like the circuit arrangement according to the main patent, consists of an input flip-flop EK. Depending on the position of the input multivibrator, i.e. as soon as a start-up step Circuit arrangement for conversion
of telegraphic characters in series in parallel representation
Zusatz zum Patent 1 044 864Addendum to patent 1,044,864
Anmelder:Applicant:
Siemens & Halske Aktiengesellschaft,Siemens & Halske Aktiengesellschaft,
Berlin und München,
München 2, Wittelsbacherplatz 2Berlin and Munich,
Munich 2, Wittelsbacherplatz 2
Dipl.-Phys. Dieter von Sanden, München-SoHn,
ist als Erfinder genannt wordenDipl.-Phys. Dieter von Sanden, Munich-SoHn,
has been named as the inventor
(Zeichenstromschritt) eingespeichert ist, wird das Koinzidenzgatter Kl ausgesteuert, die Umschaltung des Umlaufschalters freigegeben und der zur Bestimmung der Abtastimpulse verwendete Zähler Z1 freigegeben. Dieser Zähler Z1 erhält über die Klemme Tb Impulse eines Taktpulses mit einer zum Vergleich zur Schiebelänge hohen Frequenz. Alle 20 ms, und zwar nach 10, 30, 50... ms, nach Einschaltung des Umlauf schalters U wird ein Schiebeimpuls an das aus einzelnen Kippstufen aufgebaute Schieberegister Sch gegeben. Die Eingangskippstufe EK bildet hierbei praktisch die erste Stufe des Schieberegisters. Beim Auftreten des ersten Abtastimpulses wird also von der StufeAKl dieses Schieberegister der Anlaufschritte übernommen. In der Eingangskippstufe EK kann dann völlig asynchron in dem Zeitraum von 10 bis 30 ms seit Auftreten des Anlauf Schrittes der nächste Telegrafierschritt eingespeichert werden. Nach 30 ms seit Anlauf des Zählers Z1 tritt dann der zweite Schiebeimpuls auf. Mit jedem Schiebeimpuls wandert der Anlaufschritt und im folgenden auch die einzelnen Codeschritte des Fernschreibzeichens um eine Stufe weiter.(Step character stream) is stored, the coincidence gate Kl is modulated, the switching of the released rotor switch and the counter Z 1 used to determine the sampling pulses released. This counter Z1 receives, via the terminal Tb, pulses of a clock pulse with a high frequency compared to the shift length. Every 20 ms, after 10, 30, 50 ... ms, after switching on of the circulating switch U, a shift pulse is supplied to the built-up of individual flip-flops shift register Sch. The input trigger stage EK practically forms the first stage of the shift register. When the first sampling pulse occurs, this shift register of the start-up steps is taken over by stage AK1. The next telegraphing step can then be stored completely asynchronously in the input flip-flop EK in the period of 10 to 30 ms since the start-up step occurred. The second shift pulse occurs after 30 ms since the start of the counter Z1. With each shift pulse, the start-up step and, subsequently, the individual code steps of the telex character move one step further.
Sobald der Anlauf schritt in die letzte Stuie AK 6 eingespeichert ist, wird über die Leitung L1 der Umlaufschalter U zurückgestellt. Gegebenenfalls kann diese Zurückstellung um einen bestimmten, von dem ZählerZl festgelegten Zeitbetrag verzögert werden. Dies ist schaltungstechnisch beispielsweise dadurchAs soon as the start-up step is stored in the last step AK 6 , the circulation switch U is reset via the line L 1. If necessary, this reset can be delayed by a certain amount of time determined by the counter Z1. This is due to the circuitry, for example
909 610/156909 610/156
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DES57758A DE1064553B (en) | 1957-09-23 | 1958-04-09 | Circuit arrangement for converting telegraph characters present in series in parallel representation |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DES55220A DE1044864B (en) | 1957-09-23 | 1957-09-23 | Circuit arrangement for converting teletype characters |
DES57758A DE1064553B (en) | 1957-09-23 | 1958-04-09 | Circuit arrangement for converting telegraph characters present in series in parallel representation |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1064553B true DE1064553B (en) | 1959-09-03 |
Family
ID=25995436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DES57758A Pending DE1064553B (en) | 1957-09-23 | 1958-04-09 | Circuit arrangement for converting telegraph characters present in series in parallel representation |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1064553B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1098535B (en) * | 1959-09-30 | 1961-02-02 | Siemens Ag | Serial-parallel converter for telegraph characters |
DE1142899B (en) * | 1959-11-24 | 1963-01-31 | Dr Phil Habil Oskar Vierling | Electronic teletype receiving circuitry |
-
1958
- 1958-04-09 DE DES57758A patent/DE1064553B/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1098535B (en) * | 1959-09-30 | 1961-02-02 | Siemens Ag | Serial-parallel converter for telegraph characters |
DE1142899B (en) * | 1959-11-24 | 1963-01-31 | Dr Phil Habil Oskar Vierling | Electronic teletype receiving circuitry |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1223414B (en) | Circuit arrangement for code translators in receiving devices for messages in error-correcting code | |
DE1216923B (en) | Pulse transmission process with protection through test pulses | |
DE1537549C3 (en) | Transmission system for bipolar impulses | |
DE1437367B2 (en) | CIRCUIT ARRANGEMENT FOR CONVERTING BINARY IMPULSE SIGNALS INTO SUCH WITH AT LEAST THREE POSSIBLE LEVELS SUCH THAT THE DC LEVEL OF THE RESULTING SIGNAL IS ZERO | |
DE2055356B2 (en) | GRID SYNCHRONIZATION CIRCUIT FOR DIGITAL COMMUNICATION SYSTEMS | |
DE2516802C2 (en) | Encoder for converting analog input signals into differential pulse code signals | |
DE2323649A1 (en) | SYSTEM FOR CORRECTING DETECTED ERRORS IN A HIGH SPEED DIGITAL DATA TRANSFER SYSTEM | |
DE3000941A1 (en) | ARRANGEMENT FOR TRANSMITTING ADDITIONAL INFORMATION FOR A DEVICE FOR TRANSMITTING DIGITAL DATA | |
DE1064553B (en) | Circuit arrangement for converting telegraph characters present in series in parallel representation | |
DE2922082B1 (en) | Method and arrangement for the transmission of binary successes | |
DE2607387A1 (en) | CIRCUIT ARRANGEMENT FOR INSERTING SIGNALS SUBJECT TO ATTENUATION INTO A MESSAGE TRANSMISSION SYSTEM WORKING WITH DELTA MODULATION | |
DE1100679B (en) | Method and circuit arrangement for securing telex messages in which the individual characters are transmitted in a 5-step code | |
DE1094638B (en) | Dialing device for people search systems | |
DE1437720B2 (en) | PROCEDURE AND CIRCUIT ARRANGEMENT FOR THE TRANSFER OF BINARY DATA | |
DE2045116C3 (en) | Synchronizing device for at least two identically designed and operated with the same clock frequency feedback shift registers | |
DE1512508B2 (en) | PROCEDURE FOR TRANSMITTING A PULSE SEQUENCE | |
DE1199804B (en) | Device for spiral parity counting of the individual steps of binary step combinations for the purpose of displaying errors | |
DE1155483C2 (en) | PROCEDURE AND ARRANGEMENT FOR CONVERTING INFORMATION STORED FROM A MEMORY IN BINARY CODE INTO DC PULSES | |
DE2030763A1 (en) | Digital code converter for ternary codes | |
DE2430760A1 (en) | Coding device with transmitter coder and receiver decoder - has two shift registers, one with five and other with four d-flip-flops | |
DE1437720C (en) | Method and circuit arrangement for the transmission of binary data | |
DE1028608B (en) | Circuit arrangement for equalizing teletype characters | |
DE2111428C3 (en) | Generator for generating a random or pseudo-random sequence of digits | |
DE2153561A1 (en) | Distortion measuring device with digital display | |
DE1163917B (en) |