DE10355573A1 - Verfahren und System zum Erhöhen der Produktionsausbeute durch Steuern der Lithographie auf der Grundlage elektrischer Geschwindigkeitsdaten - Google Patents

Verfahren und System zum Erhöhen der Produktionsausbeute durch Steuern der Lithographie auf der Grundlage elektrischer Geschwindigkeitsdaten Download PDF

Info

Publication number
DE10355573A1
DE10355573A1 DE10355573A DE10355573A DE10355573A1 DE 10355573 A1 DE10355573 A1 DE 10355573A1 DE 10355573 A DE10355573 A DE 10355573A DE 10355573 A DE10355573 A DE 10355573A DE 10355573 A1 DE10355573 A1 DE 10355573A1
Authority
DE
Germany
Prior art keywords
reticle
measurement data
specified
circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10355573A
Other languages
English (en)
Other versions
DE10355573B4 (de
Inventor
Rolf Seltmann
Heiko Wagner
Rolf Stephan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10355573A priority Critical patent/DE10355573B4/de
Priority to US10/987,427 priority patent/US7325224B2/en
Publication of DE10355573A1 publication Critical patent/DE10355573A1/de
Application granted granted Critical
Publication of DE10355573B4 publication Critical patent/DE10355573B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70653Metrology techniques
    • G03F7/70658Electrical testing
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G03F7/70558Dose control, i.e. achievement of a desired dose

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Das elektrische Verhalten von Untergruppen wird erfasst und die entsprechenden Messdaten werden verwendet, um einen Lithographieprozess so zu steuern, um beliebige Arten von Prozessfluktuationen während einer Herstellungssequenz zu kompensieren.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung betrifft die Herstellung integrierter Schaltungen und betrifft insbesondere eine Steuerungsstrategie, um die Gleichförmigkeit von Schaltungselementen über die Substratfläche hinweg durch Steuern eines Lithographieprozesses zu verbessern.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Die Herstellung integrierter Schaltungen wird erreicht, indem eine große Anzahl von Elementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen auf einem einzelnen Substrat hergestellt werden, wobei halbleitende, leitende und isolierende Materialschichten abgeschieden, strukturiert und so modifiziert werden, um schließlich die Schaltungselemente und entsprechende elektrische Verbindungen in Übereinstimmung mit einem grundlegenden Schaltungsentwurf zu erhalten. Beispielsweise werden in einer modernen CPU (zentrale Recheneinheit) Millionen von Feldeffekttransistoren, die den Kern des Schaltungsentwurfes darstellen, gemeinsam entsprechend den spezifizierten Entwurfsregeln hergestellt, die wiederum im Wesentlichen das Leistungsverhalten der fertiggestellten Schaltung bestimmen.
  • Im Allgemeinen bestimmt die physikalische Größe der Schaltungselemente, beispielsweise der Feldeftekttransistoren, im Wesentlichen das elektrische Verhalten, beispielsweise die Arbeitsgeschwindigkeit, der integrierten Schaltung. Somit kann eine minimale Fluktuation während der Herstellungsprozesse, die unmittelbar die Herstellung von Schaltungselementen mit kritischer Größe betreffen, zu einer minimalen Änderung der Größe der Schaltungselemente oder Teile davon führen, was dann wiederum zu einer geringeren Gesamtbetriebsgeschwindigkeit führen kann, da die Gesamtbetriebsgeschwindigkeit einer Schaltung oder eines funktionalen Blockes davon durch die langsamste Komponente bestimmt ist. Es ist daher wichtig, die Herstellungsprozesse so zu steuern, dass diese so gleichförmig wie möglich innerhalb eines einzelnen Chipbereiches und auch innerhalb der gesamten Substratoberfläche, die eine große Anzahl von Chipflächen beinhaltet, verlaufen. Bei der Herstellung integrierter Schaltungen ist typischerweise eine große Anzahl einzelner Prozessschritte beteiligt, wobei die meisten der Prozessschritte auf Grundlage der gesamten Scheibe stattfinden, d. h. die Prozesse werden gleichzeitig über die gesamte Substratoberfläche hinweg ausgeführt. Die ständig zunehmende Größe der Substrate, die bei der Herstellung von Halbleitern verwendet werden, macht es allerdings schwierig, die Prozessbedingungen so zu steuern, dass diese gleichförmig über die gesamte Substratoberfläche hinweg vorherrschen. Somit kann eine lokale Fluktuation der Wirkungen eines gewissen Prozesses hervorgerufen werden, die dann eine Änderung des elektrischen Verhaltens nach sich ziehen. Andererseits können einige wenige Herstellungsprozesse lediglich auf einem Teil des Substrats ausgeführt werden, wodurch eine verbesserte Steuerbarkeit der Prozessbedingungen auf spezifizierten Substratpositionen in Hinblick auf die Prozessgleichförmigkeit möglich ist. Beispielsweise kann eine Herstellungssequenz für komplexe integrierte Schaltungen u. a. die folgenden essentiellen Prozessschritte aufweisen, etwa Photolithographie, Ätzen, Dotierstoffimplantation, Ausheizen und Messprozesse, wobei die Photolithographie und die Messprozesse für gewöhnlich Prozessschritte sind, die auf Substratteilen anstatt über die gesamte Substratoberfläche hinweg in einem einzelnen Schritt ausgeführt werden. Folglich bieten diese Prozesse, die lediglich an Bereichen des Substrats ausgeführt werden, die Möglichkeit, lokale Ungleichförmigkeiten des gesamten Prozessablaufs durch Messung zu erkennen und bieten ferner die Möglichkeit, erkannte Prozessungleichförmigkeiten durch Einstellen von Prozessparametern des Lithographieprozesses in Übereinstimmung mit den Messergebnissen zu kompensieren.
  • In gegenwärtig etablierten Prozesstechnologien spielt die Photolithographie eine dominante Rolle, da die lithographische Erzeugung eines Lackstrukturelements im Wesentlichen die schließlich erreichten kritischen Abmessungen eines tatsächlichen Schaltungselements bestimmt. Eine kritische Abmessung (CD) eines Schaltungselements kann beispielsweise eine minimale Strukturgröße, etwa eine Breite von Linien oder Abständen von Schaltungselementsmustem repräsentieren. Beispielsweise ist eine Gateelektrode eines Feldeftekttransistors ein im Wesentlichen leitungsähnliches Schaltungselement, wobei die Breite davon im Wesentlichen die Arbeitsgeschwindigkeit des Feldeffekttransistors bestimmt. Daher werden große Anstrengungen unternommen, um das Einstellen der kritischen Abmessungen von Lackstrukturelementen, die von der Photolithographie erzeugt werden, zu steuern, die dann als eine Ätzmaske für einen nachfolgenden Ätzprozess zur Strukturierung einer Materialschicht benutzt werden. In der Photolithographie wurde der Prozess zum Übertragen eines Bildens von einem Retikel auf eine UV-empfindliche Photolackschicht lange Zeit durch sogenannte Wafer-Stepper dominiert, die ein verkleinertes Bild des Retikels auf einem spezifizierten Bereich des Substrats erzeugen. Der belichtete Substratbereich wird auch als Retikelfeld bezeichnet und enthält typischerweise mehrere einzelne Chipbereiche, wobei die Anzahl der einzelnen Chipbereiche von der Größe des Chips, d. h. von der Komplexität der auf dem Chip herzustellenden integrierten Schaltung, und von der Größe des Retikels, das der Wafer-Stepper während eines einzelnen Belichtungsschrittes erzeugen kann, abhängt. In jüngerer Zeit werden Wafer-Stepper zunehmend durch sogenannte Systeme mit schrittweiser und abtastender Funktionsweise ersetzt, die kurz auch als Abtaster bezeichnet werden, die ein synchronisiertes Abtasten des Substrates und des Retikels über einen fixierten Schlitz, der innerhalb der zugehörigen Optik angeordnet ist, ausnutzen. Folglich wird das Abtasten des Substrats und des Retikels typischerweise so gesteuert, um Belichtungsungleichförmigkeiten innerhalb des Belichtungsfeldes zu minimieren, um damit eine Variation kritischer Abmessungen von Schaltungselementen zu minimieren, da bereits eine Änderung der kritischen Abmessung in der Größenordnung von Nanometer oder sogar darunter sich auf eine entsprechende Geschwindigkeitsänderung des fertiggestellten Bauteils niederschlagen kann. Während des Lithographieprozesses können viele Faktoren zu einer Abweichung von einer gewünschten kritischen Abmessung beitragen, woraus eine erhöhte Fluktuation über das Belichtungsfeld hinweg resultiert. Einige dieser Faktoren sind die Fluktuationen in der Lackdicke und Variationen des Entwicklungsprozesses, Fehler der Linse und des Retikels und Synchronisierungsfehler zwischen dem Substrat und dem Retikel während des Abtastvorganges. Um diese Fehler beim Abbilden eines Schaltungsmusters auf ein Substrat zu minimieren, wird der Belichtungsvorgang so gesteuert, um eine Belichtungsdosis, d. h. eine integrierte Intensität der UV-Strahlung, die auf eine definierte Position des Substrats eingestrahlt wird, entsprechend den Messergebnissen kritischer Abmessungen, die von zuvor prozessierten Substraten erhalten werden, anzupassen.
  • In dieser Hinsicht offenbart US-Patent 6,493,063, Seltmann et al. ein Verfahren und eine Vorrichtung zum Reduzieren der Fluktuationen von kritischen Abmessungen in einem Halbleiterbauteil, indem Linsen- und Retikelfehler gemessen und dann kompensiert werden. Insbesondere wird die kritische Abmessung eines Chips gemessen und wird verwendet, um eine Funktion der kritischen Abmessung CD (x, y) zu bilden, wobei y die Richtung des Abtastens und x senkrecht zur Richtung der Abtastung für einen Lithographieabtaster ist. CD (x, y) wird dann angewendet, um die Energieverteilung, d. h. die Belichtungsdosis, als eine zweidimensionale Funktion E (x, y) zu bestimmen. Schließlich wird die zweidimensionale Funktion E (x, y) in zwei orthogonale Funktionen E (x) und E (y) separiert, wobei eine Änderung in E (x) und E (y), d. h. eine Abweichung von spezifizierten Sollwerten für diese Funktionen, kompensiert wird, indem die Belichtungsdosis entsprechend angepasst wird oder Graufilter oder andere Mittel verwendet werden. Auf diese Weise können mit der Lithographie verknüpfte Fluktuationen kritischer Dimensionen wirksam kompensiert oder zumindest deutlich reduziert werden.
  • Wie zuvor erläutert ist, sind eine große Anzahl von Prozessschritten bei der Herstellung integrierter Schaltungen beteiligt, wobei jeder Prozessschritt zu einer Fluktuation der kritischen Abmessungen und/oder einer Variation des elektrischen Verhaltens eines Schaltungselements auf Grund lokaler Prozessfluktuationen beitragen kann, wobei der Einfluss auf das schließlich erhaltene Schaltungselement von dem speziellen Prozess abhängt. Beispielsweise ist die Gatelänge eine wichtige kritische Abmessung, die entsprechend bestehender Technologien zu einem wesentlichen Anteil durch die Photolithographie bestimmt ist. Die effektive Länge des Kanals, obwohl diese im Wesentlichen durch die Gatelänge definiert ist, hängt u. a. von dem Profil der Dotierstoffkonzentration ab, die PN-Übergänge in einem Kanalgebiet des Feldeffekttransistors bildet. Das Dotierstoffprofil hängt jedoch von Implantationsparametern und insbesondere von Parametern eines nachfolgenden Ausheizprozesses zum Aktivieren der Dotierstoffe und zum teilweise Ausheilen durch die Implantation hervorgerufener Schäden des kristallinen Halbleitergebiets ab. Als Folge davon können Fluktuationen und lokale Ungleichförmigkeiten des Implantationsprozesses und/oder der Ausheizzyklen ebenso zu einer Änderung des Bauteilverhaltens beitragen, die durch die oben beschriebene Technik nicht kompensiert werden können, da lediglich durch die CD hervorgerufene Fluktuationen berücksichtigt werden.
  • Angesichts des oben erkannten Problems besteht ein Bedarf für eine verbesserte Steuerungsstrategie, die es ermöglicht, in effizienter Weise Änderungen im Bauteilverhalten, die durch lokale Prozessungleichförmigkeiten einer Vielzahl von Prozessen hervorgerufen werden, die bei der Herstellung integrierter Schaltungen beteiligt sind, zu kompensieren.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die das Reduzieren oder Kompensieren von Wirkungen von Prozessungleichförmigkeiten einer Sequenz aus Herstellungsprozessen auf der Grundlage elektrischer Messdaten ermöglicht. Dazu wird der Photolithographieprozess auf der Grundlage elektrischer Messdaten gesteuert, die den Einfluss einer Vielzahl von Parametern von Herstellungsprozessen auf das Verhalten zumindest eines Teils der herzustellenden integrierten Schaltungen reflektieren. Entsprechend dem Konzept der Erfinder kann die Tatsache ausgenutzt werden, dass in typischen Entwürfen moderat komplexer integrierter Schaltungen eine oder mehrere kleine voll funktionsfähige Teilschaltungen, die auch als Untergruppe bezeichnet werden, enthalten sind, die einen Zugang mittels Messanlagen oder elektrischer Sonden vor dem Ende des Herstellungsprozesses für das gesamte Bauteil ermöglichen. Auf Grund der relativ kleinen Chipfläche, die von diesen Untergruppen eingenommen wird, im Vergleich zur Gesamtfläche, die für den vollständigen Schaltungsentwurf benutzt wird, sind lokale elektrische Messdaten verfügbar, die die Bewertung des Verhaltens, beispielsweise der Arbeitsgeschwindigkeit, der Untergruppen ermöglichen und auf Grundlage dieser Bewertung auch das Abschätzen des Verhaltens ermöglichen, das für die gesamte integrierte Schaltung zu erwarten ist. Auf der Grundlage dieser elektrischen Messdaten wird der Photolithographieprozess, der eine lokale Steuerung von Prozessparametern ermöglicht, so gesteuert, um Ungleichförmigkeiten, die durch die Messdaten angezeigt werden, zu reduzieren oder zu kompensieren.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Erhalten von Messdaten, die das elektrische Leistungsverhalten mehrerer funktionaler Schaltungsbereiche mit spezifiziertem Entwurf kennzeichnen, die innerhalb eines Retikelfeldes geordnet sind, das auf einem Substrat gebildet ist. Dann wird eine zweidimensionale Darstellung der Messdaten für das Retikelfeld bestimmt. Schließlich wird ein Lithographieprozess für ein oder mehrere Produktsubstrate auf der Grundlage der zweidimensionalen Darstellung gesteuert.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Entwerten einer Schaltungsstruktur für ein Retikel mit mehreren primären Schaltungsentwürfen, wobei jeder davon mit mindestens einem sekundären Schaltungsentwurf mit verringerter Komplexität verknüpft ist. Ferner umfasst das Verfahren das Bilden einer Hardwaredarstellung der Schaltungsanordnung auf einem Substrat mittels Prozessanlagen, die eine Lithographievorrichtung enthalten, wobei das Retikel verwendet wird. Ferner werden Messdaten erhalten, die ein elektrisches Verhalten der Sekundärschaltungen kennzeichnen. Schließlich wird auf der Grundlage der Messdaten eine Karte bestimmt, die eine kritische Abmessung der Schaltungsanordnung mit einer Position eines Retikelsfelds, das auf dem Substrat gebildet ist, in Beziehung setzt.
  • Gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst eine Lithographieanlage ein steuerbares Belichtungssystem, das auf Belichtungsdosisdaten reagiert, und einen Kontrollabschnitt, der ausgebildet ist, Belichtungsdosisdaten auf der Grundlage von CD-Daten bereitzustellen. Die Lithographieanlage umfasst ferner eine Steuereinheit, die ausgebildet ist, eine zweidimensionale Darstellung elektrischer Leistungsdaten zu empfangen und CD-Daten auf der Grundlage von Referenz-CD-Daten zu berechnen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen
  • 1a bis 1c schematisch Draufsichten eines Retikels mit vier einzelnen Chipbereichen, wobei jeder Chipbereich einen Schaltungsentwurf einer primären Schaltung und mehrere Schaltungsentwürfe sekundärer Schaltungen mit verringerter Komplexität enthält;
  • 2a schematisch eine Sequenz eines Herstellungsprozesses, von denen einige deutlich das Verhalten einer integrierten Schaltung, die entsprechend der Prozesssequenz hergestellt wird, beeinflussen können;
  • 2b schematisch eine Karte von Messdaten, die über ein einzelnes Retikelfeld hinweg aufgenommen wurde und die Umwandlung in eine im Wesentlichen kontinuierliche zweidimensionale Darstellung der elektrischen Leistungsdaten der integrierten Schaltung;
  • 2c und 2d schematisch Graphen einer Beziehung zwischen einer Betriebsgeschwindigkeit und einer CD und zwischen einer CD und einer Belichtungsdosis; und
  • 3 schematisch ein Lithographiesystem, das ausgebildet ist, auf der Grundlage von Messdaten, die das elektrische Leistungsverhalten von Sekundärschaltungen kennzeichnet, gesteuert zu werden.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung beruht auf dem Konzept, Messdaten zu verwenden, die das elektrische Leistungsvermögen lokalisierter Untergruppen kennzeichnen, um damit auf der Grundlage der lokalen Messdaten eine im Wesentlichen kontinuierliche zweidimensionale Darstellung zu ermitteln oder eine zweidimensionale Darstellung mit mindestens einer großen Anzahl diskreter Positionen innerhalb eines einzelnen Retikelfeldes zu ermitteln, wodurch ein erwartetes elektrisches Verhalten des betrachteten Schaltungsentwurfes, das durch einen geeigneten numerischen Wert quantifiziert ist, mit der entsprechenden Position innerhalb des Retikelfeldes in Beziehung zu setzen. Ferner kann die zweidimensionale Darstellung oder zweidimensionale Karte der elektrischen Leistungsdaten, die die Gesamtheit der den Herstellungsprozess beeinflussenden Parameter repräsentieren, dann mit einer Belichtungsdosis in Beziehung gesetzt werden, die für den Lithographieprozess bei der Herstellung kritischer Schaltungselemente verwendet wird, da, wie zuvor erläutert ist, der Lithographieprozess die Möglichkeit bietet, Prozessparameter des Belichtungsprozesses lokal anzupassen, d. h. die Belichtungsdosis anzupassen, als eine Funktion der Position innerhalb des Retikelfeldes. Basierend auf der Beziehung zwischen dem elektrischen Verhalten und der Belichtungsdosis kann dann der Lithographieprozess für Produktsubstrate ausgeführt werden, wobei in einigen Ausführungsformen ein kontinuierliches Aktualisieren weiterer elektrischer Messdaten eine äußerst effiziente Steuerungsstrategie sicherstellt, wohingegen in anderen Ausführungsformen eine Korrelation zwischen kritischen Abmessungen spezifizierter Schaltungselemente und den elektrischen Leistungsmessdaten so erstellt wird, um das Erkennen von Prozessfluktuationen mittels präzise ausgeführter Messungen der kritischen Abmessung zu ermöglichen, die auf der Grundlage speziell gestalteter CD-Testretikel ausgeführt werden.
  • Mit Bezug zu den 1 bis 3 werden weitere anschauliche Ausführungsformen der vorliegenden Erfindung nunmehr detaillierter beschrieben.
  • 1a zeigt eine schematische Draufsicht eines Retikels 100, das in dem vorliegenden Beispiel vier einzelne Chipbereiche 110, 120, 130, 140 enthält. Die Anzahl der einzelnen Chips pro Retikel hängt jedoch von der Größe des Schaltungsentwurfs einer spezifizierten integrierten Schaltung, die in einem einzelnen Chip zu bilden ist, und von dem Leistungsvermögen der Lithographieanlage ab. Folglich kann das Retikel 100 mindestens einen einzelnen Chipbereich 110,..., 140 oder kann mehrere einzelne Chipbereiche in Abhängigkeit von der Komplexität des Schaltungsentwurfs aufweisen. In diesem Zusammenhang wird ein Schaltungsentwurf als die funktionale Beziehung zwischen den mehreren Schaltungselementen, die die betrachtete integrierte Schaltung bilden, betrachtet. Eine Schaltungsanordnung (Layout) eines spezifizierten Schaltungsentwurfs (Design) ist in dieser Anmeldung als die physikalische Darstellung des spezifizierten Schaltungsentwurfs zu verstehen, d. h., die Schaltungsanordnung umfasst die physikalischen Komponenten oder deren physikalischen Bilder, wenn auf die Schaltungsanordnung in dem Retikel 100 Bezug genommen wird, etwa Leitungen, Feldeffekttransistoren mit Gateelektroden und Source- und Draingebieten, Kondensatoren und dergleichen. Somit kann die Schaltungsanordnung eines spezifizierten Schaltungsentwurfs geändert werden, indem ein oder mehrere Schaltungselemente umgruppiert werden, ohne dass der spezifizierte Schaltungsentwurf, d. h. die Funktionalität der Schaltung, geändert wird.
  • Das Retikel 100 umfasst ferner in jedem der Chipbereiche 110, ...., 140 einen primären Schaltungsentwurf 110, der beispielsweise einen Hauptbereich einer CPU und dergleichen repräsentieren kann. Des weiteren umfasst jeder Chipbereich einen oder mehrere sekundäre Schaltungsentwürfe 112, 113, wobei bedacht werden sollte, dass die primären und sekundären Schaltungsentwürfe 111, 112 und 113 mit einer spezifizierten Schaltungsanordnung dargestellt sind, so dass die sekundären Schaltungsentwürfe 112, 113 in diesem Beispiel an der oberen linken Ecke der einzelnen Chipbereiche 110, ..., 140 angeordnet sind. Die sekundären Schaltungsentwürfe 112, 113 können voll funktionsfähige Schaltungen mit deutlich reduzierter Komplexität im Vergleich zu dem primären Schaltungsentwurf 111 repräsentieren. Folglich ist die Schaltungsanordnung für die sekundären Schaltungsentwürfe 112, 113 lokalisiert in dem Sinne, dass diese deutlich weniger Platz innerhalb der Chipbereiche 110, ..., 140 im Vergleich zu dem primären Schaltungsentwurf 111 einnimmt.
  • Die sekundären Schaltungsentwürfe 112, 113 können in speziellen Ausführungsformen funktionsmäßig mit dem primären Schaltungsentwurf 111 verknüpft sein und damit einen Teil der betrachteten integrierten Schaltung bilden. Beispielsweise können die sekundären Schaltungsentwürfe 112, 113 Taktschaltungen zum Bereitstellen entsprechender Taktsignale für die diversen Abschnitte für den primären Schaltungsentwurf 111 repräsentieren. In anderen Ausführungsformen können ein oder mehrere sekundäre Schaltungsentwürfe als Messstruktur hinzugefügt werden, ohne dass diese für den Betrieb für den primären Schaltungsentwurf 111 erforderlich sind. In diesem Falle wird vorteilhafterweise die Schaltungsanordnung des sekundären Schaltungsentwurfs so klein wie möglich gehalten, um nicht unnötig wertvolle Chipfläche zu besetzen. Wenn ferner ein sekundärer Schaltungsentwurf als eine Teststruktur entworfen wird, kann es vorteilhaft sein, mehrere kritische Schaltungselemente, d. h. Schaltungselemente mit minimalen kritischen Abmessungen, mit einzubauen, um damit die Möglichkeit zu bieten, selbst geringe Fluktuationen in der Herstellungssequenz zu fassen.
  • Jeder der sekundären Schaltungsentwürfe 112, 113 kann mit einer spezifizierten Nachbarschaft, die als 112a, 113a bezeichnet ist, für die Schaltungsentwürfe 112 bzw. 113 verknüpft sein. Die Nachbarschaften 112a, 113a können als Bereiche betrachtet werden, die die entsprechenden sekundären Schaltungsentwürfe 112, 113 oder zumindest einen merklichen Teil davon umschließen und mehrere Muster enthalten, die nicht zu der Funktionalität der zweiten Schaltungsentwürfe 112, 113 beitragen. Beispielsweise können die Nachbarschaften 112a, 113a einen Teil des primären Schaltungsentwurfs 111 repräsentieren, so dass die Nachbarschaften der sekundären Schaltungsentwürfe 112, 113 unterschiedliche Schaltungsmuster, abhängig von der Position innerhalb des einzelnen Chipbereichs 110, enthalten. Beispielsweise können die Nachbarschaften 112a, 113a einen Bereich definieren, der sich über die sekundären Schaltungsentwürfe 112, 113 um ungefähr 100 μm oder mehr hinaus erstreckt. Da die Wirkung mehrerer Herstellungsprozesse, etwa von Ätzprozessen, CMP- (chemisch-mechanisches Polieren) Prozessen, Abscheideprozessen und dergleichen auf ein Schaltungsmuster, das auf einer spezifizierten Substratposition angeordnet ist, von der Nachbarschaft dieser Position abhängen kann, können in einigen Ausführungsformen der vorliegenden Erfindung die Nachbarschaften 112a, 113a bei der Erzeugung elektrischer Messdaten mittels der sekundären Schaltungsentwürfe 112, 113 in Betracht gezogen werden. Z. B. können die Nachbarschaften 112a, 113a, wenn sie sich anfänglich deutlich voneinander unterscheiden, so gestaltet werden, um ein gewisses Maß an Ähnlichkeit zu erreichen. Dies kann erreicht werden, in dem sekundäre Schaltungsentwürfe 112, 113 so angeordnet werden, dass beide Schaltungsentwürfe von ähnlichen oder identischen Schaltungsmustern umgeben sind.
  • In anderen Ausführungsformen kann, wenn das Umgruppieren der sekundären Schaltungsentwürfe 112, 113 eine wenig gewünschte Option darstellt, zusätzliche „funktionslose Muster" in die Schaltungsanordnung so eingefügt werden, um eine ausreichende Übereinstimmung der beiden Nachbarschaften zu schaffen.
  • In einer anschaulichen Ausführungsform kann die Nähe der sekundären Schaltungsentwürfe 112, 113 vorteilhaft ausgenutzt werden, um sehr unterschiedliche Nachbarschaften 112a, 113a zu erzeugen, um damit den Einfluss sehr unterschiedlicher Schaltungsmuster für ansonsten im Wesentlichen konstante Prozessbedingungen abzuschätzen, da erwartet werden kann, dass auf Grund des geringen Abstandes zwischen dem Schaltungsentwurf 112 und dem Schaltungsentwurf 113 im Wesentlichen die gleichen Auswirkungen der Herstellungsprozess in beiden Schaltungsentwürfen 112, 113 hervorgerufen werden.
  • Wie zuvor erläutert ist, kann ein lokalisierter sekundärer Schaltungsentwurf, etwa die Entwürfe 112, 113, bereits in dem grundlegenden Schaltungsentwurf vorgesehen sein, oder entsprechend entworfene Schaltungen können als Teststrukturen vorgesehen werden, wobei vorteilhafterweise mindestens ein sekundärer Schaltungsentwurf innerhalb jedes einzelnen Chipbereichs vorgesehen wird. Die geringere Komplexität und die reduzierte Fläche der Schaltungsanordnung für die sekundären Schaltungsentwürfe 112, 113 erlauben einen Zugriff durch Testsonden während eines frühen Herstellungsstadiums, so dass die Messdaten die gesamten Prozessparameter präsentieren können, die vor dem Zeitpunkt angewendet wurden, an dem die Messungen durchgeführt werden. Auf diese Weise ist die Verzögerung zwischen dem Ermitteln der relevanten Messdaten und dem Steuerungsvorgang zum Nachjustieren des Lithographieprozesses, der zur Herstellung der betrachteten Schaltungsentwürfe angewendet wird, deutlich verringert werden. Insbesondere Prozessschritte, etwa das Schneiden und das Einbringen in ein Gehäuse der integrierten Schaltungen, kann auf Grund des Abschätzens des elektrischen Verhaltens der Schaltung auf der Grundlage des elektrischen Leistungsverhaltens der Untergruppen umgangen werden.
  • In einigen Ausführungsformen kann die anfängliche Schaltungsanordnung des Retikels 100 verwendet werden, wobei möglicherweise gewisse geringfügige Vorgänge zum Umgestalten enthalten sein können, um eine spezifizierte Nachbarschaft für die einzelnen sekundären Schaltungsentwürfe zu schaffen, wodurch die erforderlichen Messdaten im Wesentlichen auf der Grundlage der ursprünglichen Schaltungsanordnung erhalten werden. In anderen Ausführungsformen kann die Schaltungsanordnung des Retikels 100 umgruppiert werden, um einer spezifizierten Messgeometrie zu entsprechen.
  • 1b zeigt schematisch das Retikel 100 nach einer Umgruppierung der sekundären Schaltungsentwürfe 112, 113, wobei der Entwurf der primären und sekundären Schaltungsentwürfe 111, 112 und 113 beibehalten bleibt. Das Umarrangieren der sekundären Schaltungsentwürfe 112, 113, wie es in 1b gezeigt ist, kann zu einer besseren räumlichen „Abdeckung" des gesamten Retikels 100 führen, wodurch das Gewinnen von Messdaten, die repräsentativer für die Ortsverteilung des elektrischen Verhaltens sind, ermöglicht wird. In dem in 1b gezeigten Retikel 100 wird das Umgruppieren der sekundären Schaltungsentwürfe 112, 113 so ausgeführt, dass identische Schaltungsanordnungen in jedem der einzelnen Chipbereiche 110, ..., 140 erreicht werden. In anderen Ausführungsformen kann es geeignet sein, die sekundären Schaltungsentwürfe 112, 113 unterschiedlich in unterschiedlichen Bereichen anzuordnen, um damit eine verbesserte Abdeckung der gesamten Retikelfläche zu erreichen. Ein derartiges Umgruppieren kann ausführbar sein, solange die unterschiedlichen Schaltungsanordnungen der diversen einzelnen Chipbereiche nicht zu Änderungen in nachfolgenden Prozessen, etwa der Herstellung von Kontaktflächen oder Kontaktbereichen für ein Gehäuse, führen.
  • Hinsichtlich der Schaltungsanordnungsauslegung der Nachbarschaften der sekundären Schaltungsentwürfe 112, 113 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu 1a dargelegt sind.
  • 1c zeigt schematisch eine weitere Variation des Retikels 100 mit vier Chipbereichen mit einem Schaltungsentwurf, der beispielsweise fünf sekundäre Schaltungsentwürfe mit reduzierter Komplexität und einen primären Schaltungsentwurf des Chips mit hoher Komplexität enthält. Auf Grund der höheren Anzahl der sekundären Schaltungsentwürfe, die für das Gewinnen elektrischer Messdaten verwendet werden können, kann eine verbesserte räumliche Abdeckung der gesamten Retikelfläche erreicht werden.
  • Das Retikel 100 wird dann, in seiner anfänglichen Form oder in einer umgruppierten Form, in Kombination mit einer spezifizierten Lithographieanlage verwendet, um eigentliche Schaltungselemente herzustellen, wobei mehrere Prozessschritte erforderlich sind, um schließlich Hardwaredarstellungen der sekundären Schaltungsentwürfe 112, 113 in einem Zustand zu vervollständigen, der das Ermitteln entsprechender elektrischer Messdaten ermöglicht. D. h., das Stadium der Fertigstellung der Hardwaredarstellungen erlaubt einen Kontakt mit einer elektrischen Sonde. Entsprechende Messgeräte zum Erhalten von Messdaten aus einer Schaltung, die sich noch auf einem Substrat befindet, sind im Stand der Technik gut bekannt.
  • 2a zeigt schematisch eine Prozesssequenz 200 mit mehreren Herstellungsschritten, beginnend beispielsweise mit einem Lithographieprozess 210, der mit einem spezifizierten Retikel, etwa dem Retikel 100, wie es in den 1a bis 1c gezeigt ist, ausgeführt wird. Es sollte beachtet werden, dass der Lithographieprozess 210 alle beim Abbilden des Retikels 100 auf eine Lackschicht enthaltenen Prozesse einschließen kann, etwa das Beschichten eines Substrats mit einem spezifizierten Photolack, das eigentliche Übertragen des Musters des Retikels 100 auf ein Substrat durch Belichtung mit UV-Strahlung, das Nachbearbeiten der belichteten Lackschicht, das Entwickeln des Lackes und dergleichen. Ferner ist anzuführen, dass mehrere Lithographieanlagen in einer Halbleiterfabrik vorhanden sein können und mehrere im Prinzip identische Retikel verwendet werden können, wobei, wie zuvor dargelegt ist, Anlagen und retikelspezifische Fehler auftreten können, so dass die Prozesssequenz 200 durch eine spezifizierte Kombination von verwendeten Anlagen, etwa das spezifizierte Retikel, das in der spezifizierten verwendeten Lithographieanlage benutzt wird, gekennzeichnet ist. Nach beliebigen zwischengeschalteten Prozessen wird das belichtete und entwickelte Lackmuster in einem entsprechenden Ätzprozess 220 so geätzt, um das Lackmuster tatsächlich auf eine darunter liegende Materialschicht zu übertragen. Wenn beispielsweise die Herstellung von Feldeffekttransistoren betrachtet wird, kann der Lithographieblock 210 die Ausbildung eines Lackmusters repräsentieren und der Ätzblock 220 kann das Übertragen des Lackmusters aus einem Polysilizium/Gatedioxidschichtstapel repräsentierten, wobei eine Gateelektrodenstruktur gebildet wird.
  • Als ein weiteres Beispiel für einen Prozess, der deutlich das Bauteilverhalten der betrachteten integrierten Schaltung beeinflusst, ist ein schneller thermischer Ausheizprozess 230 gezeigt, wobei z. B. das schließlich erhaltene Dotierstoffprofil von Source- und Draingebieten erzeugt wird. Danach ist ein Messprozess 240 dargestellt, in welchem elektrische Messdaten aus den sekundären Schaltungsentwürfen 112, 113 gewonnen werden können, die nunmehr als Hardwarerepräsentationen auf einem Substrat vorhanden sind, wobei die Messdaten das elektrische Verhalten dieser Hardwaredarstellungen kennzeichnen. In einer speziellen Ausführungsform können die durch den Messprozess 240 gewonnenen Messdaten die Betriebsgeschwindigkeit der mehreren Hardwaredarstellungen der sekundären Schaltungsentwürfe 112, 113 innerhalb mehrerer Retikelfelder, die über die Substratoberfläche hinweg mittels des Retikels 100 hergestellt wurden, kennzeichnen. Beispielsweise können die sekundären Schaltungsentwürfe 112, 113 Taktoszillatoren repräsentieren, so dass durch Anlegen einer Versorgungsspannung und durch Kontaktieren eines Ausgangs der sekundären Schaltungsentwürfe 112, 113 mittels einer geeigneten Messsonde die Frequenz des Taktsignals einfach bestimmt werden kann, was wiederum dem elektrischen Leistungsverhalten, d. h. der Betriebsgeschwindigkeit der sekundären Schaltungsentwürfe 112, 113 entspricht. Da die sekundären Schaltungsentwürfe 112, 113 im Wesentlichen die gleichen Komponenten, d. h. Transistorelemente, Kondensatoren und dergleichen, enthalten, wie sie auch in dem primären Schaltungsentwurf 111 vorhanden sind, der typischerweise zu diesen frühen Herstellungsstadium noch nicht für das Gewinnen elektrischer Messdaten verfügbar ist, repräsentiert das elektrische Verhalten der sekundären Schaltungsentwürfe 112, 113 auch das Verhalten, das von dem primären Schaltungsentwurf 111 zu erwarten ist. Ferner kann durch das Gewinnen von Leistungsdaten an unterschiedlichen Positionen über das Retikelfeld hinweg, das durch das Retikel 100 erzeugt wird, die feldinterne Verteilung des elektrischen Verhaltens über das gesamte Retikelfeld hinweg abgeschätzt werden. Ferner kann durch das Gewinnen entsprechender Messdaten aus den mehreren Retikelfeldern, die auf dem Substrat gebildet sind, in anschaulichen Ausführungsformen aus all den auf dem Substrat gebildeten Retikelfeldern eine Ungleichförmigkeit des elektrischen Verhaltens über die gesamte Substratfläche hinweg abgeschätzt werden. Da die Leistungsmessdaten die Prozessparameter der bisher beteiligten Prozesse repräsentieren, wird eine entsprechende zweidimensionale Abschätzung der Prozessparameter mittels der elektrischen Leistungsmessdaten ermittelt, unabhängig davon, ob diese Parameter die kritischen Abmessungen direkt beeinflussen oder das Verhalten über andere Mechanismen beeinflussen.
  • Aus diesen elektrischen Leistungsmessdaten können unterschiedliche „Leistungsverhaltens-" Funktionen für unterschiedliche Retikelpositionen auf dem Substrat bestimmt werden. Ferner können dann unterschiedliche Funktionen mit unterschiedlichen Belichtungsfunktionen für unterschiedliche Retikelfeldpositionen erstellt werden, wie dies detaillierter mit Bezug zu den 2a bis 2d erläutert ist.
  • Wie zuvor dargestellt ist, ist der Lithographieprozess 210 ein wichtiger Prozess, der entscheidend die kritischen Abmessungen der Schaltungsstrukturelemente beeinflusst und der auch ermöglicht, Prozessparameter mit einer Ortsauflösung zu steuern, die auch kleiner als die Größe eines auf einem Substrat hergestellten Retikelfelds sein kann, d.h., da die Belichtungsdosis einer Lithographieanlage für ein Retikelfeld als ganzes gesteuert werden kann, wenn Wafer-Stepper betrachtet werden, oder selbst innerhalb eines Retikelfeldes gesteuert werden kann, wenn Abtaster betrachtet werden, kann die lokale Belichtungsdosis den Prozesserfordernissen so angepasst werden, um kritische Abmessungen innerhalb spezifizierter Prozessgrenzen über die gesamte Substratoberfläche hinweg zu erreichen. Erfindungsgemäß wird eine Korrelation nicht nur zwischen kritischen Abmessungen, sondern stattdessen zwischen Leistungsmessdaten, die die Gesamtheit der bei der Herstellung der integrierten Schaltung beteiligten Prozessparameter repräsentieren, hergestellt, um damit Prozessungleichförmigkeiten zu kompensieren oder zumindest zu reduzieren. Beispielsweise kann aus statistisch relevanten Leistungsmessdaten, die durch Ermitteln von Messdaten aus einer moderat großen Anzahl von entsprechend der Prozesssequenz 200 hergestellten Substraten gewonnen werden können, die Belichtungsdosis, die während der Lithographie 210 angewendet wird, und die im Voraus durch beispielsweise Ausführen entsprechender regelmäßiger Messabläufe bekannt ist, die Korrelation zwischen dem Leistungsverhalten der sekundären Schaltungsentwürfe 112, 113 an einer definierten Position innerhalb eines spezifizierten Retikelfeldes und der entsprechenden angewandten Belichtungsdosis bestimmt werden. Beispielsweise können in dem Prozess 240 gewonnene Messdaten anzeigen, dass für die im Wesentlichen gleiche verwendete Belichtungsdosis das Leistungsverhalten an einer zentralen Position eines spezifizierten Retikelfeldes im Vergleich zu einem Randbereich des Retikelfeldes verbessert ist. Unter Bezugnahme auf das Retikel 100, wie es in 1a gezeigt ist, kann ein spezifiziertes Retikelfeld, das durch das Retikel 100 entsprechend der Prozesssequenz 200 erzeugt wird, zu Hardwaredarstellungen der sekundären Schaltungsentwürfe 112, 113 führen, die eine hohe Betriebsgeschwindigkeit in dem Chipbereich 130 zeigen, der das zentrale Gebiet des Retikelfelds repräsentiert, im Vergleich zu beispielsweise den entsprechenden Messdaten, die aus den Chipbereichen 110 und 114 erhalten werden, die einen Randbereich des entsprechenden Retikelfelds repräsentieren. Dann kann ein entsprechender quantitativer Kompensationsfaktor zumindest für einige der Positionen innerhalb des Retikelfeldes auf der Grundlage dieser Korrelation abgeschätzt werden, der zu einer erhöhten Belichtungsdosis am Rand des Retikelfeldes in nachfolgenden Belichtungsprozessen führt. Es kann eine entsprechende Vielzahl von Kompensationsfaktoren für jedes Retikelfeld auf dem Substrat erstellt werden, wodurch deutlich die Auswirkung von Prozessungleichförmigkeiten über die gesamte Substratfläche hinweg reduziert wird. Geeignete numerische Werte für die Vielzahl von Kompensationsfaktoren kann beispielsweise durch Analysieren der Wirkung unterschiedlicher Belichtungsdosen an einer spezifizierten Position ermittelt werden. Derartige unterschiedliche Belichtungsdosen können zufällig auf Grund von Prozessfluktuationen der Lithographieanlage erzeugt werden oder können absichtlicht während Testläufen der Anlage hergestellt werden.
  • Es sollte beachtet werden, dass insbesondere die Steuerung der Belichtungsdosis tatsächlich zu einer Steuerung kritischer Abmessungen führt, die wiederum deutlich das Verhalten der integrierten Schaltung beeinflussen. Somit kann durch eigentliches Modifizieren kritischer Abmessungen eine Parameterfluktuation, ob diese CD-bezogen oder nicht CD-bezogen ist, einer Prozesssequenz in wirksamer Weise kompensiert werden. 2b zeigt schematisch eine weitere anschauliche Ausführungsform beim Erstellen einer Korrelation zwischen elektrischen Leistungsmessdaten und der Belichtungsdosis in dem Lithographieprozess 210. Auf der linken Seite der 2b sind die elektrischen Leistungsdaten gezeigt, wie sie möglicherweise während des Betriebs der Hardwaredarstellungen der sekundären Schaltungsentwürfe 112, 113 des Retikels 100, wie es in 1c gezeigt ist, ermittelt werden. Die Punkte repräsentieren die Position der einzelnen sekundären Schaltungsentwürfe 112, 113 in dem Retikel 100, wohingegen die Zahlen in Klammern die entsprechenden Messwerte repräsentieren. Der Einfachheit halber sind die numerischen Werte als einzelne Zahlen aufgeführt und können beispielsweise die Arbeitsgeschwindigkeit der sekundären Schaltungsentwürfe 112, 113 an den spezifizierten Positionen repräsentieren. Z. B. kann die Zahl 2 an der oberen linken Ecke des Retikels 100 die Abweichung einer Taktfrequenz in Bezug auf eine Sollfrequenz in Megahertz bezeichnen. Es sollte jedoch beachtet werden, dass andere elektrische Parameter benutzt werden können, die geeignet sind, das elektrische Verhalten der zweiten Schaltungsentwürfe 112, 113 zu erfassen. Beispielsweise kann die Verzögerung beim Reagieren auf ein extern zugeführtes Signal gemessen werden und kann das Leistungsverhalten der entsprechenden Schaltung kennzeichnen. Die zweidimensionale Darstellung des elektrischen Verhaltens kann dann genutzt werden, um die Belichtungsdosis für die Lithographie 210 zu steuern. In einer speziellen Ausführungsform können die Messdaten, wie sie in 2b auf der linken Seite gezeigt sind, als Eingabe für einen Berechnungsalgorithmus genutzt werden, um eine zweidimensionale Darstellung des elektrischen Verhaltens für das Retikel 100 bereitzustellen, das eine verbesserte räumliche Abdeckung für die gesamte Retikelfläche zeigt.
  • In einer Ausführungsform kann eine im Wesentlichen kontinuierliche zweidimensionale Darstellung in Form einer zweidimensionalen Funktion s (x, y) berechnet werden, wie dies auf der rechten Seite der 2b gezeigt ist. Somit repräsentiert die Funktion s (x, y) das elektrische Verhalten, beispielsweise die Arbeitsgeschwindigkeit, bei einer beliebigen Position x, y innerhalb des Retikels 100. Es sollte beachtet werden, dass die Funktion s (x, y) nicht notwendigerweise in Form einer kontinuierlichen Funktion bereitgestellt werden muss, sondern auch als ein Feld aus diskreten Werten dargestellt werden kann, um damit ein Gitter an Leistungsdaten zu definieren, wobei das Gitter deutlich dichter als das entsprechende Feld ist, das durch die rohen Messdaten erzeugt wird, die auf der linken Seite der 2b gezeigt sind. Das Berechnen der Funktion s (x, y) aus den rohen Messdaten kann durch beliebige bekannte Verfahren erreicht werden, etwa das Verfahren der kleinsten Quadrate oder Anpassalgorithmen mit zweiter Ordnung. Das Bereitstellen der Funktion s (x, y) kann die Aufgabe des Auffindens einer geeigneten Korrelation zwischen den rohen Messdaten, wie sie von dem Prozess 240 ermittelt werden, und der Belichtungsdosis, die in der Lithographie 210 angewendet wird, deutlich zu erleichtern.
  • In einer speziellen Ausführungsform werden die Leistungsmessdaten, die von jedem der auf einem Substrat gebildeten Retikelfelder ermittelt werden, verwendet, wobei die Berechnung zum Auffinden der Funktion s (x, y) separat für jedes Retikelfeld durchgeführt wird, wodurch eine individuelle Funktion s (x, y) für jedes einzelne Retikelfeld erstellt wird. Auf diese Weise ist die gesamte Substratfläche durch die Messdaten repräsentiert und eine entsprechende Steuerung kann so ausgeführt werden, um auch Fluktuationen über das Substrat hinweg zu kompensieren. D. h., eine entsprechende Belichtungsfunktion kann für jede einzelne Funktion s (x, y) so erstellt werden, um Unterschieden feldinterner Fluktuationen an unterschiedlichen Retikelfeldpositionen Rechnung zu tragen. In anderen Ausführungsformen beruht, zusätzlich oder alternativ, die Berechnung für das Ermitteln der Funktion s (x, y) auf dem Durchschnitt mehrerer Substratlose, wobei Messdaten, die dem gleichen Retikelfeld innerhalb unterschiedlicher Substrate entsprechen, Bemittelt werden. Somit wird die Zuverlässigkeit der Funktion s (x, y) deutlich auf Grund der statistischen Relevanz der in die Berechnung einführten Messdaten verbessert. In einer Ausführungsform kann die Funktion s (x, y) für eine beliebige Kombination von Prozessanlagen, die in der Prozesssequenz 200 benutzt werden, bestimmt werden. Beispielsweise können entsprechende Funktion s (x, y) für eine beliebige Kombination von Retikeln 100 und Lithographieanlagen, die in dem Prozess 210 verwendet werden, bestimmt werden, wohingegen in anderen Ausführungsformen mehrere Gruppen von Funktionen s (x, y) für eine mögliche Kombination von Prozessanlagen aus der gesamten Prozesssequenz 200 erstellt werden können. Beispielsweise ergibt die Verwendung eines unterschiedlichen Ätzsystems in der Prozesssequenz 200 eine spezifizierte Funktion s (x, y) für jedes Retikelfeld, das auf einem oder mehreren Substraten für die Sequenz 200 erzeugt wird, wenn diese unterschiedliche Ätzanlage benutzt wurde.
  • In einer speziellen Ausführungsform wird die Funktion s (x, y) nicht direkt zum Steuern der Lithographie 210 angewendet, sondern wird stattdessen in eine entsprechende zweidimensionale Karte zur Darstellung einer kritischen Abmessung umgewandelt. D. h., obwohl das elektrische Verhalten der sekundären Schaltungsentwürfe 112, 113 durch eine Fluktuation der kritischen Abmessung und durch andere Prozessparameter, die nicht unmittelbar die tatsächlichen kritischen Abmessungen beeinflussen, beispielsweise die Gatelänge eines Feldeffekttransistors, beeinflusst werden, kann eine entsprechende Abhängigkeit zwischen kritischen Abmessungen und den Leistungsdaten erstellt werden, da der auf der Grundlage der Messdaten zu steuernde Lithographieprozess nur die kritische Abmessung ändert. Auf diese Weise können Prozessparameter, die für die kritische Abmessung nicht relevant, aber für das endgültige elektrische Verhalten relevant sind, in eine entsprechende kritische Abmessung umgesetzt werden, die das gleiche Bauteilverhalten hervorrufen würde. Wie beispielsweise zuvor erläutert ist, ist die Arbeitsgeschwindigkeit des Feldeffekttransistors zusätzlich von der Gatelänge auch durch die Parameter des schnellen thermischen Ausheizens 230 bestimmt, das einen merklichen Einfluss auf das Dotierstoffprofil und damit auf die effektive Kanallänge ausübt. Wenn beispielsweise Messdaten anzeigen, dass die Arbeitsgeschwindigkeit an einer spezifizierten Position im Vergleich zu einem Referenzwert zu hoch ist, kann die Lithographie 210 so gesteuert werden, um eine etwas größere Gatelänge zu erzeugen, um damit eine Ungleichförmigkeit des Ausheizprozesses 230 zu kompensieren. Da eine Abhängigkeit zwischen einer Arbeitsgeschwindigkeit und einer relevanten kritischen Abmessung, d. h. der Gatelänge eines Transistors, im Voraus gut bekannt ist, beispielsweise durch zuvor gewonne Messdaten, kann die Funktion s (x, y) in einfacher Weise in eine entsprechende zweidimensionale Darstellung der kritischen Abmessungen, die als CD (x, y) bezeichnet wird, umgewandelt werden.
  • 2c zeigt schematisch eine beispielhafte Darstellung der Abhängigkeit der Arbeitsgeschwindigkeit eines spezifizierten Schaltungselements, etwa eines Transistorelements, in Bezug auf seine kritische Abmessung. Wie in 2c erkennbar ist, führt eine erhöhte kritische Abmessung zu einer reduzierten Arbeitsgeschwindigkeit und umgekehrt. Somit kann die zweidimensionale Funktion CD (x, y) aus der in 2c gezeigten Relation erhalten werden, so dass sich eine zweidimensionale Funktion ergibt, die eine ähnliche Form aufweist, wie sie in 2b auf der rechten Seite für die Funktion s (x, y) gezeigt ist. Der Vorteil der Darstellung der Leistungsmessdaten in Form einer zweidimensionalen Karte der kritischen Abmessungen beruht auf der Tatsache, dass entsprechende Steuerungsstrategien zum Kompensieren von CD-Variationen durch Steuern der Belichtungsdosis einer Lithographieanlage im Stand der Technik gut bekannt sind somit in Kombination mit der vorliegenden Erfindung verwendbar sind.
  • Somit können in einer speziellen Ausführungsform der vorliegenden Erfindung die elektrischen Leistungsdaten in einem frühen Herstellungsstadium gemäß der Prozesssequenz 200 ermittelt werden, um damit die Funktion CD (x, y) für die spezifizierte Anlagenkombination in der Sequenz 200 mit einer Verzögerung, die so klein wie möglich in Bezug auf den Lithographieprozess 210 ist, erstellt werden. Beispielsweise können die Messdaten, etwa die Arbeitsgeschwindigkeit, lediglich für einige der einzelnen Retikelfelder ermittelt werden, wobei die Messdaten ausreichend sein können, um das Erfassen einer Abweichung einer zuvor erstellten Funktion s (x, y) zu ermöglichen. Die Messdaten – möglicherweise in reduzierter Form – können dann verwendet werden, um eine aktualisierte Funktion s (x, y) zu erzeugen. Basierend auf dieser aktualisierten Funktion s (x, y), die beispielsweise eine merkliche Abweichung kennzeichnen kann, kann eine entsprechende aktualisierte Funktion CD (x, y) berechnet und verwendet werden, um entsprechend die Belichtungsdosis des Lithographieprozesses 210 einzustellen. Eine entsprechende Steuerungsstrategie kann in Form eines geeigneten APC- (fortschrittliche Prozesssteuerung) Algorithmus implementiert sein. Dieser APC-Algorithmus kann auf einer zuvor erstellten Relation zwischen einer Belichtungsdosis und einer entsprechenden kritischen Abmessung beruhen.
  • 2d zeigt schematisch eine beispielhafte Korrelation zwischen einer Belichtungsdosis, die durch eine Funktion e (x, y) repräsentiert ist, in Bezug auf eine kritische Abmessung, die durch die Funktion CD (x, y) repräsentiert ist. Somit kann mittels der Relation, die in 2d gezeigt ist, der APC-Algorithmus eine geeignete Belichtungsdosis an der Position x, y bestimmen, um damit die kritische Abmessung an dieser Position zu erzeugen, die zur Kompensierung einer Prozessungleichförmigkeit erforderlich ist, die durch die aktualisierte Funktion s (x, y) angedeutet wird, wobei die geforderte kritische Abmessung durch Vergleichen der aktualisierten Funktion CD (x, y), die die jüngsten Messwerte des elektrischen Verhaltens repräsentiert, und einer Referenzfunktion kritischer Abmessungen erhalten werden kann, die auf der Grundlage mehrerer statistisch relevanter Messdaten erstellt wurde. Die Referenzfunktion der kritischen Abmessungen kann vorteilhafterweise so erstellt werden, dass das elektrische Verhalten im Wesentlichen gleichförmig über die gesamte Substratfläche hinweg erscheint. Es können jedoch andere Steuerungsstrategien angewendet werden, um eine geeignete Belichtungsdosis bei der Lithographie 210 zu erzeugen.
  • Ein Verfahren zum Anpassen der Belichtungsdosis e (x, y) entsprechend einem erforderlichen Sollwert ist auch in dem US-Patent 6,493,063 beschrieben, dessen gesamte Offenbarung hiermit durch Bezugnahme mit eingeschlossen ist.
  • Auf Grund der Korrelation zwischen der kritischen Abmessung, die beispielsweise durch die Funktion CD (x, y) repräsentiert ist, und dem elektrischen Verhalten der integrierten Schaltung, das beispielsweise durch die Funktion s (x, y) repräsentiert ist, kann eine Abweichung in der Prozesssequenz 200 entsprechend einer speziellen Ausführungsform erfasst werden, indem ein spezielles Messretikel anstelle des Retikels 100 benutzt wird. Das Messretikel kann beispielsweise eine große Anzahl gleich gestalteter Module mit Mustern kritischer Abmessungen enthalten. Diese Module können durch beliebige bekannte Verfahren, etwa optische Verfahren, gemessen werden, um den gegenwärtig bestehenden Zustand der Prozesssequenz abzuschätzen, wobei in einer speziellen Ausführungsform die Messung der kritischen Abmessungen, die durch das Messretikel erzeugt werden, mittels einer elektrischen Messung erreicht werden kann. Dazu kann der Widerstand einer Polysiliziumleitung bestimmt werden, der sich in vorhersagbarer Weise ändert, wenn die kritische Abmessung, d. h. die Breite der Siliziumleitung, sich ändert. Auf diese Weise ist ein äußerst effizientes oder schnelles Messverfahren erreichbar, um damit Prozessfluktuationen regelmäßig zu erfassen, ohne dass eigentliche Leistungsmessdaten von den Produktsubstraten erforderlich sind.
  • 3 zeigt schematisch ein Lithographiesystem 300, das in dem Lithographieprozess 210 verwendbar is. Das System 300 umfasst ein Beleuchtungssystem 310, das Retikel 100 oder ein Messretikel, ein Linsenreduktionssystem 313 und eine Einrichtung 311 zum Einstellen einer Belichtungsdosis des Beleuchtungssystems 310. Beispielsweise kann die Einrichtung 311 Graufilter, eine Einrichtung zum Steuern der Intensität des Beleuchtungssystems 310 und dergleichen aufweisen. Entsprechende Mittel zum Steuern der Belichtungsdosis sind im Stand der Technik bekannt. Ferner ist ein verfahrbarer Substrathalter 314 vorgesehen, auf dem ein Substrat 315 positioniert ist, auf dem mehrere Retikelfelder 316 gebildet sind. Das System 300 umfasst ferner einen Steuerabschnitt 320, der ausgebildet ist, ein eine kritische Abmessung auf einer Substratposition x, y repräsentierendes Signal in eine entsprechende Belichtungsdosis für die Position x, y umzuwandeln. Ferner umfasst das System 300 eine Steuereinheit 330, die ausgebildet ist, Daten zu empfangen, die die elektrischen Leistungsdaten kennzeichnenden kritischen Abmessungen repräsentieren, wobei die Steuerungseinheit 330 ferner ausgebildet ist, um entsprechende Ausgabewerte CDout zu erzeugen, die eine Funktion der empfangenen Werte der kritischen Abmessung CDin in von Referenz-CD-Daten sind, die Sollwerte der kritischen Abmessungen in Bezug auf ein gewünschtes elektrisches Verhalten der betrachteten Schaltung repräsentieren. Somit ist das System 300 so ausgebildet, um den oben erläuterten APC-Algorithmus so auszuführen, um Auswirkungen von Parameterfluktuationen der Prozesssequenz 200 zu verringern oder zu kompensieren.
  • Während des Betriebs des Systems 300 werden CD-Daten CDin, die beispielsweise die zweidimensionale Funktion s (x, y) repräsentieren, durch beispielsweise eine weitere Steuereinheit (nicht gezeigt) oder durch ein beliebiges anderes System, etwa ein Fabrikmanagementsystem, und dergleichen empfangen. Die Steuereinheit 330 berechnet dann auf der Grundlage der eingespeisten Daten CDin und der Referenz-CD-Daten, die ein gewünschtes Verhalten der betrachteten integrierten Schaltung repräsentieren, entsprechende CD-Werte CDout, die die durch die empfangenen CD-Daten CDin gekennzeichnete Abweichung kompensieren. Die entsprechenden Kompensationswerte CDout werden dem Steuerungsabschnitt 320 zugeführt, der beispielsweise auf der Grundlage gut etablierter Steuerungsstrategien oder durch die zuvor beschriebenen Beziehungen, die mit Bezug zu den 2c und 2d erläutert sind, entsprechende Belichtungsdosiswerte e (x, y) berechnet, die dann zum Erzeugen der mehreren Retikelfelder 316 auf dem Substrat 315 benutzt werden.
  • Es sollte beachtet werden, dass die zuvor beschriebene Rückkopplungsstrategie auf der Grundlage der elektrischen Messdaten, die in einem frühen Herstellungsstadium erhalten werden, die Effizienz zum Kompensieren von Prozessfluktuationen im Vergleich zu dem konventionellen Vorgehen verbessert. Die Effizienz kann noch weiter erhöht werden, indem Messdaten, die von einem oder mehreren Prozessen der Sequenz erhalten werden, auch mit den Leistungsmessdaten in Beziehung gesetzt werden, so dass die Rückkopplungsschleife zumindest teilweise verkürzt werden kann. Beispielsweise können Messdaten, die nach dem RTA-Prozess 230 gewonnen werden, mit den Daten für die Betriebsgeschwindigkeit korreliert werden. Es kann dann eine entsprechende Korrelation verwendet werden, um schneller auf Prozessvariationen zu reagieren, als dies möglich werde, wenn aktualisierte Leistungsdaten erhalten werden. Obwohl die RTA-Daten möglicherweise keine Information über die räumliche Auflösung einer Prozessvariation liefern, können die Daten dennoch eine Gesamtabweichung kennzeichnen, der durch Anpassen der Belichtungsdosis durch einen der zuvor beschriebenen Algorithmen Rechnung getragen werden kann.
  • Es gilt also: Die vorliegende Erfindung stellt eine Technik bereit, in der Messdaten, die ein elektrisches Verhalten sekundärer Schaltungsentwürfe kennzeichnen, beispielsweise die Arbeitsgeschwindigkeit sekundärer Schaltungen, die mit einem hochkomplexen primären Schaltungsentwurf verknüpft sind, verwendet werden, um Prozessungleichförmigkeiten einer Prozesssequenz zu erfassen und die Auswirkungen dieser Prozessungleichförmigkeiten zu kompensieren oder zu reduzieren, indem eine Korrelation zwischen den Messdaten und der Belichtungsdosis erstellt wird, die zum Ausführen eines Lithographieprozesses angewendet wird. Da mehrere Messpunkte innerhalb eines einzelnen Retikelfeldes verfügbar sind, kann ein hohes Maß räumlicher Abdeckung erreicht werden, wodurch die Möglichkeit geboten wird, eine im Wesentlichen kontinuierliche Funktion von Werten, die das elektrische Verhalten, beispielsweise die Arbeitsgeschwindigkeit des betrachteten Bauteils, repräsentieren, zu bestimmen. Entsprechend einigen Ausführungsformen kann auf Grundlage dieser zweidimensionalen Darstellung oder Karte des elektrischen Verhaltens der Schaltung eine entsprechende CD-Karte erstellt werden, die wiederum beim geeigneten Steuern der Lithographieanlage verwendet werden kann. Somit können durch Anwendung von retikelfeldinternen Messdaten nicht nur durch die CD hervorgerufene Prozessfluktuationen, sondern auch andere Parameterschwankungen kompensiert werden, indem die kritische Abmessung der betrachteten Schaltung entsprechend angepasst wird.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (38)

  1. Verfahren mit: Erhalten von Messdaten, die ein elektrisches Verhalten mehrerer funktionaler Schaltungsbereiche eines spezifizierten Entwurfs, die innerhalb eines auf einem Substrat gebildeten Retikelfeldes angeordnet sind, kennzeichnet; Bestimmen einer zweidimensionalen Darstellung des elektrischen Verhaltens für das Retikelfeld auf der Grundlage der Messdaten; und Steuern eines Lithographieprozesses für ein oder mehrere Produktsubstrate auf der Grundlage der zweidimensionalen Darstellung.
  2. Das Verfahren nach Anspruch 1, wobei das Retikelfeld mindestens eine primäre Schaltung, die entsprechend einem primären Schaltungsentwurf gebildet ist, aufweist, wobei das Verfahren ferner umfasst: Umgestalten einer Schaltungsanordnung für das Retikelfeld, um die mehreren funktionalen Schaltungsbereiche als ein Feld anzuordnen, während der spezifizierte Entwurf und der primäre Schaltungsentwurf beibehalten bleiben.
  3. Das Verfahren nach Anspruch 2, das ferner umfasst: Umordnen der Schaltungsanordnung des Retikelfeldes so, um eine Nachbarschaft für jeden der funktionalen Schaltungsbereiche in Übereinstimmung mit spezifizierten Messkriterien zu schaffen, während der spezifizierte Entwurf und der primäre Schaltungsentwurf beibehalten werden.
  4. Das Verfahren nach Anspruch 3, wobei die Nachbarschaften für zumindest einige der mehreren funktionalen Schaltungsbereiche ähnlich sind.
  5. Das Verfahren nach Anspruch 4, wobei eine Musterdichte in den Nachbarschaften der mindestens einigen der mehreren funktionalen Schaltungsbereiche im Wesentlichen identisch ist.
  6. Das Verfahren nach Anspruch 5, das ferner Bilden eines funktionslosen Musters in einer oder mehreren der Nachbarschaften umfasst, um im Wesentlichen eine identische Musterdichte zu erreichen.
  7. Das Verfahren nach Anspruch 13, das ferner umfasst: Anordnen eines ersten funktionalen Schaltungsbereichs mit einer ersten Nachbarschaft und eines zweiten funktionalen Schaltungsbereichs mit einer zweiten Nachbarschaft benachbart zueinander, wobei eine Musterdichte in der ersten Nachbarschaft sich von einer Musterdichte in einer zweiten Nachbarschaft unterscheidet.
  8. Das Verfahren nach Anspruch 1, wobei Steuern des Lithographieprozesses umfasst: Bestimmen einer zweidimensionalen Darstellung einer kritischen Abmessung, die zur Herstellung der funktionalen Schaltungsbereiche Verwendung findet, auf der Grundlage der Messdaten.
  9. Das Verfahren nach Anspruch 8, wobei Steuern des Lithographieprozesses ferner umfasst: Einstellen einer Belichtungsdosis in dem Retikelfeld auf der Grundlage einer Relation zwischen der kritischen Abmessung und einer Belichtungsdosis, die zum Erhalten der kritischen Dimension erforderlich ist.
  10. Das Verfahren nach Anspruch 1, wobei die Messdaten Messdaten enthalten, die mit einer spezifizierten Kombination eines Retikels und einer Lithographieanlage, die zur Bildung der funktionalen Schaltungsbereiche verwendet wird, in Beziehung stehen.
  11. Das Verfahren nach Anspruch 1, wobei die Messdaten Messdaten enthalten, die mit einer spezifizierten Prozesssequenz, die zur Bildung der funktionalen Schaltungsbereiche angewendet wird, in Beziehung stehen.
  12. Das Verfahren nach Anspruch 11, wobei die Prozesssequenz einen Lithographieprozess mit einem spezifizierten Retikel und/oder einen Ätzprozess und/oder einen schnellen thermischen Ausheizprozess umfasst.
  13. Das Verfahren nach Anspruch 12, wobei die Messdaten Daten enthalten, die zumindest mehrere Kombinationen von in der Prozesssequenz benutzten Prozessanlagen repräsentieren.
  14. Das Verfahren nach Anspruch 1, wobei die Messdaten aus mehreren Substraten als Durchschnittswerte ermittelt werden.
  15. Das Messverfahren nach Anspruch 8, das ferner umfasst: Erstellen einer Referenzdarstellung kritischer Abmessungen auf der Grundlage der zweidimensionalen Darstellung der kritischen Abmessung.
  16. Das Verfahren nach Anspruch 15, das ferner umfasst: Überwachen kritischer Abmessungen für eine spezifizierte Prozesssequenz und Steuern des Lithographieprozesses auf der Grundlage der überwachten kritischen Abmessungen und der Referenzdarstellung.
  17. Das Verfahren nach Anspruch 16, wobei das Überwachen der kritischen Abmessungen unter Anwendung eines Testretikels ausgeführt wird.
  18. Das Verfahren nach Anspruch 1, wobei ein oder mehrere weitere Retikelfelder auf dem Substrat gebildet und entsprechende zweidimensionale Darstellung bestimmt werden auf der Grundlage der Messdaten, die von dem einen oder mehreren weiteren Retikelfeldern ermittelt werden.
  19. Das Verfahren nach Anspruch 18, wobei der Lithographieprozess auf der Grundlage der entsprechenden zweidimensionalen Darstellungen gesteuert wird.
  20. Verfahren mit: Gestalten einer Schaltungsanordnung für ein Retikel mit mehreren primären Schaltungsentwürfen, wobei jeder davon mit mindestens einem sekundären Schaltungsentwurf mit verringerter Komplexität verknüpft ist; Bilden einer Hardwaredarstellung der Schaltungsanordnung auf einem Substrat durch Prozessanlagen, die eine Lithographievorrichtung enthalten, unter Benutzung des Retikels; Erhalten von Messdaten, die ein elektrisches Verhalten der sekundären Schaltungen kennzeichnen; und Bestimmen auf der Grundlage der Messdaten einer Karte, die eine kritische Abmessung der Schaltungsanordnung mit einer Position innerhalb eines Retikelfeldes, das auf dem Substrat gebildet ist, in Beziehung setzt.
  21. Verfahren nach Anspruch 20, das ferner umfasst: Steuern eines Lithographieprozesses zur Herstellung von Hardwaredarstellungen der Schaltungsanordnung auf mindestens einem Produktsubstrat auf der Grundlage der Karte.
  22. Das Verfahren nach Anspruch 20, wobei Bestimmen der Karte umfasst: Bestimmen des elektrischen Verhaltens der sekundären Schaltungen für mehrere Positionen, um eine zweidimensionale Darstellung des elektrischen Verhaltens zu ermitteln.
  23. Das Verfahren nach Anspruch 22, das ferner umfasst: in Beziehung setzen der zweidimensionalen Darstellung zu einer Relation zwischen dem elektrischen Verhalten und einer kritischen Abmessung, um die Karte zu ermitteln.
  24. Das Verfahren nach Anspruch 20, das ferner umfasst: Gestalten der Schaltungsanordnung des Retikels so, um eine Nachbarschaft jedes der sekundären Schaltungsentwürfe entsprechend spezifizierten Messkriterien zu erzeugen, wobei der primäre und die sekundären Schaltungsentwürfe beibehalten werden.
  25. Das Verfahren nach Anspruch 24, wobei die Nachbarschaften für mindestens einige der sekundären Schaltungsentwürfe ähnlich sind.
  26. Das Verfahren nach Anspruch 25, wobei eine Musterdichte in den Nachbarschaften der mindestens einigen der sekundären Schaltungsentwürfe im Wesentlichen identisch ist.
  27. Das Verfahren nach Anspruch 26, das ferner umfasst: Bilden eines funktionslosen Musters in einer oder mehreren der Nachbarschaften, um eine im Wesentlichen identische Musterdichte zu erzeugen.
  28. Das Verfahren nach Anspruch 24, das ferner umfasst: Anordnen eines ersten sekundären Schaltungsentwurfs mit einer ersten Nachbarschaft und eines zweiten sekundären Schaltungsentwurfs mit einer zweiten Nachbarschaft benachbart zueinander, wobei eine Musterdichte in der ersten Nachbarschaft sich von einer Musterdichte in der zweiten Nachbarschaft unterscheidet.
  29. Das Verfahren nach Anspruch 21, wobei Steuern des Lithographieprozesses ferner umfasst: Einstellen einer Belichtungsdosis in dem Retikelfeld auf der Grundlage einer Relation zwischen der kritischen Abmessung und einer Belichtungsdosis, die zum Erhalten der kritischen Abmessung erforderlich ist.
  30. Das Verfahren nach Anspruch 29, wobei mehrere Retikelfelder vorgesehen sind und wobei eine Belichtungsdosis individuell für jedes Retikelfeld eingestellt wird.
  31. Das Verfahren nach Anspruch 20, wobei die Messdaten Messdaten enthalten, die mit einer spezifizierten Kombination aus einem Retikel und einer Lithographieanlage, die zur Herstellung der Hardwaredarstellung benutzt wird, in Beziehung stehen.
  32. Das Verfahren nach Anspruch 20, wobei die Messdaten Messdaten enthalten, die mit einer spezifizierten Prozesssequenz, die zur Herstellung der Hardwaredarstellung angewendet wird, in Beziehung stehen.
  33. Das Verfahren nach Anspruch 31, wobei die Prozesssequenz einen Lithographieprozess mit einem spezifizierten Retikel und/oder ein Ätzprozess und/oder einen schnellen thermischen Ausheizprozess umfasst.
  34. Das Verfahren nach Anspruch 31, wobei die Messdaten Daten enthalten, die zumindest mehrere Kombinationen an Prozessanlagen repräsentieren, die zum Ausführen der Prozesssequenz benutzt werden.
  35. Das Verfahren nach Anspruch 20, das ferner Erstellen einer Referenzkarte kritischer Abmessungen auf der Grundlage der Karte umfasst.
  36. Das Verfahren nach Anspruch 35, das ferner umfasst: Überwachen kritischer Abmessungen für eine spezifizierte Prozesssequenz und Steuern eines Lithographieprozesses auf der Grundlage der überwachten kritischen Abmessungen und der Referenzkarte.
  37. Das Verfahren nach Anspruch 36, wobei das Überwachen der kritischen Abmessungen unter Anwendung eines Testretikels ausgeführt wird.
  38. Lithographieanlage mit: einem steuerbaren Beleuchtungssystem, das auf Belichtungsdosisdaten reagiert; einem Kontrollabschnitt, der ausgebildet ist, Belichtungsdosisdaten auf der Grundlage von CD-Daten bereitzustellen; und einer Steuereinheit, die ausgebildet ist, eine zweidimensionale Darstellung elektrischer Leistungsdaten zu empfangen und CD-Daten auf der Grundlage der Referenz-CD-Daten zu berechnen.
DE10355573A 2003-11-28 2003-11-28 Verfahren zum Erhöhen der Produktionsausbeute durch Steuern der Lithographie auf der Grundlage elektrischer Geschwindigkeitsdaten Expired - Fee Related DE10355573B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10355573A DE10355573B4 (de) 2003-11-28 2003-11-28 Verfahren zum Erhöhen der Produktionsausbeute durch Steuern der Lithographie auf der Grundlage elektrischer Geschwindigkeitsdaten
US10/987,427 US7325224B2 (en) 2003-11-28 2004-11-12 Method and system for increasing product yield by controlling lithography on the basis of electrical speed data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10355573A DE10355573B4 (de) 2003-11-28 2003-11-28 Verfahren zum Erhöhen der Produktionsausbeute durch Steuern der Lithographie auf der Grundlage elektrischer Geschwindigkeitsdaten

Publications (2)

Publication Number Publication Date
DE10355573A1 true DE10355573A1 (de) 2005-07-07
DE10355573B4 DE10355573B4 (de) 2007-12-20

Family

ID=34609362

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10355573A Expired - Fee Related DE10355573B4 (de) 2003-11-28 2003-11-28 Verfahren zum Erhöhen der Produktionsausbeute durch Steuern der Lithographie auf der Grundlage elektrischer Geschwindigkeitsdaten

Country Status (2)

Country Link
US (1) US7325224B2 (de)
DE (1) DE10355573B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005033036A1 (de) * 2005-07-15 2007-01-25 Leica Microsystems Semiconductor Gmbh Vorrichtung zur Inspektion eines Wafers

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7954072B2 (en) * 2006-05-15 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Model import for electronic design automation
US7917244B2 (en) * 2007-03-14 2011-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for reducing critical dimension side-to-side tilting error
JP4417975B2 (ja) * 2007-04-20 2010-02-17 株式会社東芝 半導体集積回路の設計方法、設計装置並びに設計用プログラム
US7974728B2 (en) * 2007-05-04 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. System for extraction of key process parameters from fault detection classification to enable wafer prediction
US8145337B2 (en) * 2007-05-04 2012-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methodology to enable wafer result prediction of semiconductor wafer batch processing equipment
US7783999B2 (en) * 2008-01-18 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical parameter extraction for integrated circuit design
US8037575B2 (en) * 2008-02-28 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shape and timing equivalent dimension extraction
US8001494B2 (en) 2008-10-13 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Table-based DFM for accurate post-layout analysis
US8321818B2 (en) * 2009-06-26 2012-11-27 International Business Machines Corporation Model-based retargeting of layout patterns for sub-wavelength photolithography
US8146026B2 (en) 2009-11-17 2012-03-27 International Business Machines Corporation Simultaneous photolithographic mask and target optimization
US8806386B2 (en) * 2009-11-25 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Customized patterning modulation and optimization
US8230372B2 (en) * 2009-12-03 2012-07-24 International Business Machines Corporation Retargeting for electrical yield enhancement
US8331646B2 (en) 2009-12-23 2012-12-11 International Business Machines Corporation Optical proximity correction for transistors using harmonic mean of gate length
US8745554B2 (en) * 2009-12-28 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Practical approach to layout migration
JP2013016602A (ja) 2011-07-01 2013-01-24 Toshiba Corp 半導体装置の製造方法および半導体装置
US9129082B2 (en) * 2013-02-28 2015-09-08 Taiwan Semiconductor Manufacturing Company Limited Variation factor assignment
EP3279737A1 (de) * 2016-08-05 2018-02-07 ASML Netherlands B.V. Verfahren und vorrichtung zur gewinnung diagnostischer informationen, verfahren und vorrichtung zur steuerung eines industrieprozesses
KR102499036B1 (ko) * 2017-09-22 2023-02-13 삼성전자주식회사 임계 치수 측정 시스템 및 임계 치수 측정 방법
CN112563150B (zh) * 2020-12-17 2023-04-25 成都海光微电子技术有限公司 提高芯片内器件性能均匀性的方法、装置及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6405144B1 (en) * 2000-01-18 2002-06-11 Advanced Micro Devices, Inc. Method and apparatus for programmed latency for improving wafer-to-wafer uniformity
US6493063B1 (en) * 1999-06-24 2002-12-10 Advanced Micro Devices, Inc. Critical dimension control improvement method for step and scan photolithography
WO2003017322A2 (en) * 2001-08-15 2003-02-27 Nova Measuring Instruments Ltd. A method and system for measurements in patterned structures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449749B1 (en) * 1999-11-18 2002-09-10 Pdf Solutions, Inc. System and method for product yield prediction
US6915177B2 (en) * 2002-09-30 2005-07-05 Advanced Micro Devices, Inc. Comprehensive integrated lithographic process control system based on product design and yield feedback system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493063B1 (en) * 1999-06-24 2002-12-10 Advanced Micro Devices, Inc. Critical dimension control improvement method for step and scan photolithography
US6405144B1 (en) * 2000-01-18 2002-06-11 Advanced Micro Devices, Inc. Method and apparatus for programmed latency for improving wafer-to-wafer uniformity
WO2003017322A2 (en) * 2001-08-15 2003-02-27 Nova Measuring Instruments Ltd. A method and system for measurements in patterned structures

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ACKMANN,Paul, BROWN,Stu, EDWARDS,Ric, DOWNEY, Doug, MICHAEL,Mark, TURNQUEST,Karen, NISTLER,John: Use of Exposure compensation to improve device performance for speed and binning based on electrical parametric feedback into fabrication design. Proc. SPIE, 1997, Vol. 3051, S. 384-390
ACKMANN,Paul, BROWN,Stu, EDWARDS,Ric, DOWNEY, Doug, MICHAEL,Mark, TURNQUEST,Karen, NISTLER,John:Use of Exposure compensation to improve device performance for speed and binning based on electrical parametric feedback into fabrication design. Proc. SPIE, 1997, Vol. 3051, S. 384-390 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005033036A1 (de) * 2005-07-15 2007-01-25 Leica Microsystems Semiconductor Gmbh Vorrichtung zur Inspektion eines Wafers
DE102005033036B4 (de) * 2005-07-15 2008-05-15 Vistec Semiconductor Systems Gmbh Vorrichtung und Verfahren zur Inspektion eines Wafers

Also Published As

Publication number Publication date
US7325224B2 (en) 2008-01-29
DE10355573B4 (de) 2007-12-20
US20050120328A1 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
DE10355573B4 (de) Verfahren zum Erhöhen der Produktionsausbeute durch Steuern der Lithographie auf der Grundlage elektrischer Geschwindigkeitsdaten
DE60126235T2 (de) Belichtungsverfahren und -system
US7915055B2 (en) Manufacturing method of semiconductor device
DE102008021556B4 (de) Verfahren und System für zweistufige Vorhersage einer Qualitätsverteilung von Halbleiterbauelementen
DE102007046850B4 (de) Verfahren zum Bestimmen einer Überlagerungsgenauigkeit
DE102008021557B4 (de) Verfahren zum Überwachen einer vorhergesagten Produktqualitätsverteilung
DE102010030758B4 (de) Steuerung kritischer Abmessungen in optischen Abbildungsprozessen für die Halbleiterherstellung durch Extraktion von Abbildungsfehlern auf der Grundlage abbildungsanlagenspezifischer Intensitätsmessungen und Simulationen
DE10393394B4 (de) Intelligentes integriertes Lithographiesteuerungssystem auf der Grundlage des Produktaufbaus und Ausbeuterückkopplungssystem und Verfahren zu dessen Anwendung
DE102014204876A1 (de) Inspektionsverfahren und Inspektionsvorrichtung
DE112015001699B4 (de) Verfahren zum Bewerten des Verzugs eines Wafers und Verfahren zum Auswählen eines Wafers
DE102005046973A1 (de) Struktur und Verfahren zum gleichzeitigen Bestimmen einer Überlagerungsgenauigkeit und eines Musteranordnungsfehlers
DE102006056625B4 (de) Verfahren und Teststruktur zum Bestimmen von Fokuseinstellungen in einem Lithographieprozess auf der Grundlage von CD-Messungen
DE10103061B4 (de) Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen Materialschicht
DE10297676B4 (de) Verfahren zum Kalibrieren einer Messanlage auf Streumessungsbasis, die zum Messen von Abmessungen von Strukturelementen auf einem Halbleiterbauelement verwendet wird
DE102005041311B4 (de) Verfahren und System zum automatischen Erkennen belichteter Substrate mit einer hohen Wahrscheinlichkeit für defokussierte Belichtungsfelder
DE112018002123T5 (de) Bestimmen einer einheitlichkeit einer wirksamen dosis bei einer lithographie
DE102013213785A1 (de) Verfahren und System zur Bestimmung von Überlappungsprozessfenstern in Halbleitern durch Inspektionstechniken
DE10208164A1 (de) Ein Verfahren und ein System zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors
DE102005063460B4 (de) Verfahren zur Prozesssteuerung
DE102007038702A1 (de) Verfahren und System zum Reduzieren der Überlagerungsfehler in Belichtungsfeldern mittels APC-Steuerungsstrategien
DE112018000173B4 (de) Verfahren zum Bestimmen eines charakteristischen Beitrags einer Vorrichtung aus einer Vielzahl von Vorrichtungen zu einem Fingerabdruck eines Parameters
DE60133452T2 (de) Verfahren zur Justierung von Verarbeitungsparametern plattenförmiger Gegenstände in einer Verarbeitungsvorrichtung
DE102008054072B4 (de) Selbstkorrigierendes Substrathaltesystem für die Fokussteuerung in Belichtungssystemen, Belichtungssystem und Verfahren zum Belichten eines Substrats
DE102005014796B3 (de) Modell für eine fortschrittliche Prozesssteuerung, das eine Solloffsetgröße umfasst
DE10308271B4 (de) Verfahren und System zum Verbessern der Belichtungsgleichförmigkeit in einem schrittweisen Belichtungsprozess

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140603