DE10351384A1 - Multi-bit SDM with successive approximation core ADC, e.g. for mobile communications, uses reference DAC in core-ADC and as feedback-DAC of modulator - Google Patents

Multi-bit SDM with successive approximation core ADC, e.g. for mobile communications, uses reference DAC in core-ADC and as feedback-DAC of modulator Download PDF

Info

Publication number
DE10351384A1
DE10351384A1 DE2003151384 DE10351384A DE10351384A1 DE 10351384 A1 DE10351384 A1 DE 10351384A1 DE 2003151384 DE2003151384 DE 2003151384 DE 10351384 A DE10351384 A DE 10351384A DE 10351384 A1 DE10351384 A1 DE 10351384A1
Authority
DE
Germany
Prior art keywords
adc
dac
core
feedback
successive approximation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2003151384
Other languages
German (de)
Inventor
Rudolf Koch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003151384 priority Critical patent/DE10351384A1/en
Publication of DE10351384A1 publication Critical patent/DE10351384A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H03M3/426—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one the quantiser being a successive approximation type analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Abstract

A multi-bit sigma-delta modulator (SDM) has a successive approximation (SA) ADC as a core ADC and a reference DAC. The multi-bit delta modulator is designed so that the reference DAC is used in common in both the core-ADC as well as feedback-DAC of the complete multi-bit SDM. Preferably the modulator works in a spatial multiplexing manner so that for every transfer between the reference DAC and the successive approximation circuit, the DAC also it also connects with the feedback loop circuit.

Description

Die Erfindung betrifft einen Multibit-Sigma-Delta-Modulator (Multibit-SDM) nach dem Oberbegriff des Anspruchs 1.The The invention relates to a multibit sigma-delta modulator (multibit SDM) according to the preamble of claim 1.

Vorab sei angemerkt, dass im Folgenden die Begriffe „Sigma-Delta-Modulator (SDM)" und „Sigma-Delta-Wandler" gleichberechtigt verwendet werden. Hardwaremäßig besteht ein SD-AD-Wandler aus einem Modulator mit nachfolgendem digitalem Filter.advance It should be noted that in the following the terms "sigma-delta modulator (SDM)" and "sigma-delta converter" on an equal footing be used. Hardware exists an SD-AD converter off a modulator with subsequent digital filter.

Sigma-Delta-Modulatoren sind die Basis der bevorzugt in der drahtgebundenen und drahtlosen Kommunikation eingesetzten AD-Wandler. Durch den Trend zu immer weitergehender digitaler Signalverarbeitung und daraus folgend zur AD-Wandlung möglichst nahe am Eingang bzw. der Antenne werden Wandler mit immer höherer Auflösung und Bandbreite benötigt.Sigma-delta modulators are the basis of preferred in wired and wireless communication used AD converter. Due to the trend towards ever more advanced digital signal processing and consequently to the AD conversion as close as possible to the entrance or The antenna requires higher resolution and bandwidth converters.

Für mobile Anwendungen stellt sich damit die Aufgabe, Wandler mit hoher Bandbreite und Auflösung bei gleichzeitig moderater Stromaufnahme zu realisieren.For mobile Applications thus face the task of high-bandwidth converters and resolution to realize at the same time moderate power consumption.

Bei Sigma-Delta-Modulatoren gibt es prinzipiell drei Wege, die Auflösung zu erhöhen:

  • – durch höhere Auflösung des Quantisierers (mehr Bit); damit sind Linearitätsprobleme durch Elementemismatch verbunden.
  • – durch höhere Ordnung und/oder Güte der Filter im Modulator; damit sind Stabilitätsprobleme verbunden. Durch zusätzliche Erhöhung der Bitzahl werden die Stabilitätsprobleme entschärft.
  • – durch höhere Überabtastung (Oversampling); dabei steigt die Verlustleistung wenigstens mit dem Quadrat der Taktfrequenz an. Zudem verschärfen sich die Anforderungen an den zulässigen Taktjitter mit steigender Taktfrequenz.
For sigma-delta modulators, there are basically three ways to increase the resolution:
  • - by higher resolution of the quantizer (more bits); Thus linearity problems are connected by elementismismatch.
  • By higher order and / or quality of the filters in the modulator; This involves stability problems. By additionally increasing the number of bits, the stability problems are mitigated.
  • - by higher oversampling (oversampling); The power loss increases at least with the square of the clock frequency. In addition, the requirements for the permissible clock jitter intensify with increasing clock frequency.

Es sind zwei Ausführungsformen von SDM gebräuchlich:

  • a) Auf Switched-Capacitor-Technik (SC-Technik) basierende, zeitdiskrete Wandler. Die Abtastung (Sampling) des Eingangssignals findet am Eingang des SDM statt. Diese Ausführung ist robust gegenüber Parameterschwankungen, wenig empfindlich gegen Taktjitter und daher die häufigste Ausführung. Ihr wesentlicher Nachteil ist die Notwendigkeit, die Bandbreite der Operationsverstärker wenigstens fünfmal bis zehnmal so hoch wie die Taktfrequenz zu wählen. Durch das Kondensatorrücksetzrauschen (kTC-Rauschen) wird zudem eine Mindestgröße der verwendeten Kondensatoren vorgegeben. Dadurch verbrauchen diese Wandler bei hohen Taktfrequenzen ab ca. 50 MHz und/oder bei hohen Auflösungen (ab ca. 16 Bit) zunehmend sehr viel Strom. Durch Multibit-Wandler kann bei gegebener Auflösung die Taktfrequenz reduziert werden.
  • b) Auf zeitkontinuierlichen Integratoren basierende Wandler. Die Integratoren sind üblicherweise in RC-, IC- oder gmC-Technik ausgeführt. Diese zeitkontinuierlichen Wandler sind für höhere Taktraten geeignet, da hier die Bandbreite der Operationsverstärker nur etwa der Taktfrequenz entsprechen muss. Die Tiefpassfilterung des Eingangssignals wird zusammen mit der Rauschformung in den gleichen Filterblöcken durchgeführt, so dass kein Anti-Alias-Vorfilter erforderlich ist. Diese Wandler sind empfindlich gegenüber Parameterschwankungen, die die Zeitkonstante beeinflussen. Letztlich sind sie also direkt oder indirekt empfindlich gegenüber Schwankungen der RC-Konstanten. Ihr wesentlichster Nachteil ist jedoch bei üblichen Ausführungen eine gegenüber SC-Lösungen wesentlich höhere Jitterempfindlichkeit. Ursache ist die Integration über das Rückkopplungssignal, so dass das zeitliche Integral über das rückge führte Signal, i.A. ein Strom, das Verhalten der Schaltung bestimmt. Dadurch geht der Taktjitter direkt in das Rückkopplungssignal ein. Da i.A. die Amplitude des Rückkopplungssignals wesentlich höher als die Amplitude des Eingangssignals ist, wird dadurch die Jitterempfindlichkeit weiter gesteigert. Durch Multibit-Quantisierung kann die Jitterempfindlichkeit verringert werden. Eine gute Ableitung dazu, allerdings auf Bandpass-Wandler beschränkt, findet sich in: Norsworthy, S. R.; Schreier, R.; Temes, G. C.: Delta-Sigma Data Converters: Theory, Design, and Simulation.-IEEE, November 1996, ISBN 0780310454.
Two embodiments of SDM are common:
  • a) Time-discrete converters based on switched-capacitor (SC) technology. Sampling of the input signal takes place at the input of the SDM. This design is robust against parameter variations, less sensitive to clock jitter and therefore the most common type. Their main disadvantage is the need to choose the bandwidth of the operational amplifier at least five times to ten times as high as the clock frequency. The capacitor reset noise (kTC noise) also dictates a minimum size of the capacitors used. As a result, these converters increasingly consume a great deal of current at high clock frequencies from approximately 50 MHz and / or at high resolutions (from approximately 16 bits). Multibit converters can reduce the clock frequency for a given resolution.
  • b) Transducers based on time-continuous integrators. The integrators are usually implemented in RC, IC or GMC technology. These time-continuous converters are suitable for higher clock rates, since in this case the bandwidth of the operational amplifiers only has to correspond approximately to the clock frequency. The low-pass filtering of the input signal is performed along with the noise shaping in the same filter blocks, so no anti-alias prefilter is required. These converters are sensitive to parameter variations that affect the time constant. Ultimately, they are directly or indirectly sensitive to variations in RC constants. Their main disadvantage, however, is a much higher jitter sensitivity compared to SC solutions in conventional designs. The cause is the integration via the feedback signal, so that the time integral over the signal fed back, generally a current, determines the behavior of the circuit. This causes the clock jitter to go directly into the feedback signal. Since, in general, the amplitude of the feedback signal is much higher than the amplitude of the input signal, it further increases the jitter sensitivity. Multibit quantization can reduce jitter sensitivity. A good derivative, but limited to bandpass converters, can be found in: Norsworthy, SR; Schreier, R .; Temes, GC: Delta Sigma Data Converters: Theory, Design, and Simulation. IEEE, November 1996, ISBN 0780310454.

Aus den obigen Ausführungen folgt, dass Multibit-SDM Vorteile bezüglich Bandbreite, Stabilität, Jitterempfindlichkeit und Auflösung bieten. Ihr Nachteil ist die Empfindlichkeit gegenüber Nichtlinearitäten durch Elementemismatch im Rückkopplungs-DAC (DAC = Digital Analog Converter/Digital-Analog-Wandler). Anschaulich ist das so zu verstehen, dass zwar die Fehler des DAC durch die Integration im Vorwärtspfad im Mittel kompensiert werden, das digitale Ausgangssignal des ADC (Analog Digital Converter/Analog-Digital-Wandler) bzw. der nachfolgende Digitalteil aber dazu nicht korreliert sind und quasi der negative Fehler des DAC im Ausgang erscheint. Eine genauere Ableitung hierzu findet sich in Norsworthy, S. R.; Schreier, R.; Temes, G. C.: Delta-Sigma Data Converters-Theory, Design, and Simulation.-IEEE, November 1996, ISBN 0780310454, siehe dort insbesondere die 1.10 sowie die zugehörigen Erläuterungen.From the above, it follows that multibit SDM offer advantages in terms of bandwidth, stability, jitter sensitivity, and resolution. Their disadvantage is the sensitivity to non-linearities due to elementismismatch in the feedback DAC (DAC = digital-to-analog converter). Clearly, this is to be understood that although the errors of the DAC are compensated by the integration in the forward path on average, the digital output signal of the ADC (Analog Digital Converter / analog-to-digital converter) or the subsequent digital part but are not correlated and almost the negative error of the DAC appears in the output. A more precise derivation can be found in Norsworthy, SR; Schreier, R .; Temes, GC: Delta Sigma Data Converter Theory, Design, and Simulation. IEEE, November 1996, ISBN 0780310454, see there in particular the 1.10 as well as the associated explanations.

Um die Auswirkungen des Elementemismatch zu beheben, sind neben üblichen Trimmverfahren auch verschiedene Verfahren zur Mittelung des Fehlers (Averaging-Verfahren) durch regelmäßiges Austauschen der Elemente gegeneinander gebräuchlich, z.B. pseudo random element shuffling (Pseudozufalls-Elementemischen) oder data weighted averaging (Datengewichtetes Mitteln). Dazu ist eine Anzahl von Schaltern und digitale Kor rekturlogik erforderlich, also ein Aufwand, der Fläche und Stromaufnahme des Wandlers um fünf bis zehn Prozent erhöht.Around to fix the effects of elementismismatch are in addition to usual Trim method also different methods for averaging the error (Averaging method) by regular replacement of the elements common to each other, e.g. pseudo random element shuffling (pseudo-random element mixing) or data weighted averaging. This is one Number of switches and digital correction logic required, ie an effort, the area and power consumption of the converter increased by five to ten percent.

Damit ist die Aufgabe, einen Multibit-SDM mit geringen Nichtlinearitäten zu realisieren, bisher nur mit merklichem Aufwand gelöst.In order to the task is to realize a multibit SDM with low non-linearities, previously solved only with considerable effort.

Wie bereits ausgeführt, entstehen die Nichtlinearitäten und der erhöhte Rauschuntergrund bei Multibit-SDM durch das Auftreten unkorrelierter Fehler im ADC-Core (ADC-Kern), dem Feedback-DAC (Rückkopplungs-DAC) und dem quasi ideale Schwellen voraussetzenden digitalen Ausgangssignal des SDM.As already executed, arise the nonlinearities and the heightened Noise background in multibit SDM due to the occurrence of uncorrelated Errors in the ADC core (ADC core), the feedback DAC (feedback DAC) and the quasi ideal threshold presupposing digital output signal of the SDM.

Wenn erreicht wird, dass die Schwellen im Core-ADC und im DAC die gleichen bzw. korrelierte Fehler aufweisen, dann kann die Linearität des gesamten SDM um typisch 10 dB bis 15 dB verbessert werden, und zwar ohne den aufwendigen Einsatz von Averaging-Verfahren.If it is achieved that the thresholds in the core ADC and the DAC are the same or correlated errors, then the linearity of the entire SDM can be improved by typically 10 dB to 15 dB, without the elaborate use of averaging procedures.

Von Prof. Manoli wurde auf dem Analogworkshop an der TU Berlin am 19. März 2003 der Einsatz eines Successive Approximation ADC (SA-ADC, SAR-ADC, SAR, Sukzessiver Approximations-A/D-Wandler) als Core-ADC in Multibit-SDM vorgeschlagen, so wie es in 2 schematisch dargestellt ist. (Quelle: Manoli, S.: Differenzieller sukzessiver Approximations-A/D-Wandler für den Einsatz in Sigma-Delta-Modulatoren.-Präsentation auf dem Analog Workshop der TU Berlin am 19. März 2003.) Ein derartiges System ist bei n Bit im Core ADC zwar um einen Faktor n langsamer als ein vergleichbares System mit Flash-ADC, es werden aber weniger Schaltungsblöcke benötigt (1 statt 2n Komparatoren). Außerdem wird die letzte Stufe vor dem ADC weniger belastet, so dass Flächen- und Leistungsbedarf geringer sind als mit Flash-ADC.Prof. Manoli's use of a successive approximation ADC (SA-ADC, SAR-ADC, SAR, successive approximation A / D converter) as core ADC in multibit SDM proposed as it is in 2 is shown schematically. (Source: Manoli, S .: Differential successive approximation A / D converter for use in sigma-delta modulators. Presentation at the Analog Workshop of TU Berlin on March 19, 2003.) Such a system is at n bits although a factor n slower in the Core ADC than a comparable system with Flash ADC, but less circuit blocks are required (1 instead of 2 n comparators). In addition, the last stage before the ADC is loaded less, so area and power requirements are lower than with flash ADC.

Der Erfindung liegt die Aufgabe zugrunde, ausgehend von dem letztgenannten Multibit-Sigma-Delta-Modulator einen Multibit-Sigma-Delta-Modulator bereitzustellen, der gegenüber dem letztgenannten, gattungsbildenden Multibit-SDM eine noch weiter verbesserte Linearität aufweist.Of the Invention is based on the object, starting from the latter Multi-bit sigma-delta modulator to provide a multi-bit sigma-delta modulator, opposite the latter, generic multibit SDM even further improved linearity having.

Erfindungsgemäß wird diese Aufgabe gelöst durch einen Multibit-Sigma-Delta-Modulator nach Anspruch 1.According to the invention this Task solved by A multibit sigma-delta modulator according to claim 1.

Die besonders hohe Linearität des erfindungsgemäßen Multibit-Sigma-Delta-Modulators wird erreicht mittels Korrelation der Core-ADC- und Feedback-DAC-Fehler durch Einsatz eines Successive Approximation Core ADC und die gemeinsame Nutzung des Referenz-DAC sowohl im Core-ADC als auch im Feedback-DAC des gesamten SDM. Die vorliegende Erfindung ermöglicht die Realisierung von Multibit-Sigma-Delta-Wandlern mit vergleichsweise geringer Stromaufnahme und verbesserter Linearität bei gleichzeitig geringerem schaltungstechnischem Aufwand als in konventionellen Multibit-SDM.The very high linearity of the multibit sigma-delta modulator according to the invention achieved by correlating the core ADC and feedback DAC errors by using a Successive Approximation Core ADC and sharing of the reference DAC both in the core ADC and in the feedback DAC of the entire SDM. The present invention enables the realization of multi-bit sigma-delta converters with comparatively low power consumption and improved linearity at the same time less circuit complexity than in conventional Multi-SDM.

Vorteilhafte und bevorzugte Ausführungsformen des erfindungsgemäßen Multibit-Sigma-Delta-Modulators sind Gegenstand der Patentansprüche 2 und 3.advantageous and preferred embodiments the multibit sigma-delta modulator according to the invention are the subject of claims 2 and 3.

Vorteilhafte und bevorzugte Ausführungsbeispiele des erfindungsgemäßen Multibit-Sigma-Delta-Modulators werden nachfolgend anhand der Figuren erläutert. Es zeigt:advantageous and preferred embodiments the multibit sigma-delta modulator according to the invention will be explained below with reference to the figures. It shows:

1 schematisch ein Ausführungsbeispiel eines erfindungsgemäßen Multibit-Sigma-Delta-Modulators; 1 schematically an embodiment of a multi-bit sigma-delta modulator according to the invention;

2 schematisch einen Sigma-Delta-Wandler mit SAR Core nach der oben genannten Präsentation von Prof. Manoli als Stand der Technik; und 2 schematically a sigma-delta converter with SAR core after the above presentation of Prof. Manoli as prior art; and

3 ein Ausführungsbeispiel für die Ausgabe von Bitfolgen. 3 an embodiment for the output of bit sequences.

Da 2 lediglich den Stand der Technik wiedergibt, der bereits in der obigen Beschreibungseinleitung abgehandelt wurde, nimmt die nachfolgende Beschreibung von Ausführungsbei spielen des erfindungsgemäßen Multibit-Sigma-Delta-Modulators ausschließlich Bezug auf die 1.There 2 merely reproduces the state of the art, which has already been dealt with in the above description introduction, the following description of Ausführungsbei play the multibit sigma-delta modulator according to the invention exclusively with respect to the 1 ,

Ein SAR-ADC enthält einen DAC zur Erzeugung der Referenzsignale. Erfindungsgemäß wird derselbe DAC auch als Feedback-DAC im Gesamt-SDM eingesetzt.One SAR-ADC contains a DAC for generating the reference signals. According to the invention is the same DAC also used as a feedback DAC in the overall SDM.

Anschaulich ist die Wirkung folgende: liegt z.B. entsprechend Bild 3 der Pegel des MSB (B1) im DAC zu hoch (gestrichelt eingezeichnet), so wird der SAR-ADC in diesem oder einem niederwertigeren Bit (B4 im Beispiel) auf „0" entscheiden, wenn tatsächlich noch auf „1" entschieden werden müsste. Ingesamt ergibt sich die fehlerbehaftete Bitfolge 10101 statt der richtigen Folge 10110. Gleichzeitig ist aber auch in diesem Beispiel der MSB-Pegel in der Funktion als Feedback-DAC zu hoch, so dass im Mittel der Fehler ausgeglichen wird. Durch das Oversampling in SDM-Wandlern genügt der Ausgleich im Mittel für die Verbesserung der Linearität.The effect is clear as follows: if, for example, the level of the MSB (B1) in the DAC is too high (dashed line), then the SAR ADC in this or a lower-order bit (B4 in the example) will decide on "0", if in fact still had to be decided on "1". Overall, the erroneous bit sequence 10101 results instead of the correct sequence 10110. At the same time, however, the MSB level in the function as a feedback DAC is too high in this example, so that on average the error is compensated. By oversampling in SDM converters the compensation on average is sufficient to improve the linearity.

Um den DAC sowohl im SAR-ADC als auch im Gesamtsystem nutzen zu können, ist Raum- oder Zeitmultiplex erforderlich. Im ersten Fall ist jeder Abgriff des DAC mit Schaltern zum SAR-ADC ebenso wie mit Schaltern in die Rückkopplungsschleife zu versehen. Im zweiten Fall wird der DAC alternierend im SAR-ADC und im Rückkopplungspfad genutzt.Around to be able to use the DAC both in the SAR ADC and in the overall system is Room or time multiplex required. In the first case, everyone is Tap the DAC with switches to the SAR ADC as well as with switches in the feedback loop to provide. In the second case, the DAC alternates in the SAR ADC and in the feedback path used.

Dieses Prinzip ist unabhängig von der Ausführung des DAC mit Widerständen, Stromquellen, kapazitiver Teilung usw. möglich. Eine Pegelanpassung zwischen SAR-ADC und Gesamt-SDM kann bei Bedarf über die sogenannten Rückkopplungskoeffizienten durchgeführt werden.This Principle is independent from the execution of the DAC with resistors, Power sources, capacitive division, etc. possible. A level adjustment between SAR-ADC and total SDM can, if necessary, via the so-called feedback coefficients carried out become.

Claims (3)

Multibit-Sigma-Delta-Modulator mit – einem Successive Approximation ADC (SAR-ADC, SAR) als Core ADC und – einem Referenz-DAC (DAC), dadurch gekennzeichnet, dass der Multibit-Sigma-Delta-Modulator so ausgelegt ist, dass der Referenz-DAC (DAC) gemeinsam sowohl im Core-ADC als auch als Feedback-DAC des gesamten Multibit-Sigma-Delta-Modulators genutzt wird.A multibit sigma-delta modulator having - a successive approximation ADC (SAR-ADC, SAR) as a core ADC and - a reference DAC (DAC), characterized in that the multibit sigma-delta modulator is designed such that the reference DAC (DAC) is shared in both the core ADC and the feedback DAC of the entire multibit sigma-delta modulator. Multibit-Sigma-Delta-Modulator nach Anspruch 1, dadurch gekennzeichnet, dass er mit Raummultiplex arbeitet und jeder Abgriff des Referenz-DAC (DAC) mit Schaltern zum Successive Approximation ADC (SAR-ADC, SAR) ebenso wie mit Schaltern in die Rückkopplungsschleife versehen ist.Multibit sigma-delta modulator according to claim 1, characterized characterized in that it works with space division and each tap of the reference DAC (DAC) with switches for successive approximation ADC (SAR-ADC, SAR) as well as provided with switches in the feedback loop is. Multibit-Sigma-Delta-Modulator nach Anspruch 1, dadurch gekennzeichnet, dass er mit Zeitmultiplex arbeitet, wobei der Referenz-DAC (DAC) alternierend im Successive Approximation ADC (SAR-ADC, SAR) und im Rückkopplungspfad genutzt wird.Multibit sigma-delta modulator according to claim 1, characterized characterized in that it operates with time division multiplexing, the reference DAC (DAC) alternating in successive approximation ADC (SAR-ADC, SAR) and in the feedback path is being used.
DE2003151384 2003-11-04 2003-11-04 Multi-bit SDM with successive approximation core ADC, e.g. for mobile communications, uses reference DAC in core-ADC and as feedback-DAC of modulator Ceased DE10351384A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003151384 DE10351384A1 (en) 2003-11-04 2003-11-04 Multi-bit SDM with successive approximation core ADC, e.g. for mobile communications, uses reference DAC in core-ADC and as feedback-DAC of modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003151384 DE10351384A1 (en) 2003-11-04 2003-11-04 Multi-bit SDM with successive approximation core ADC, e.g. for mobile communications, uses reference DAC in core-ADC and as feedback-DAC of modulator

Publications (1)

Publication Number Publication Date
DE10351384A1 true DE10351384A1 (en) 2005-06-23

Family

ID=34608898

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003151384 Ceased DE10351384A1 (en) 2003-11-04 2003-11-04 Multi-bit SDM with successive approximation core ADC, e.g. for mobile communications, uses reference DAC in core-ADC and as feedback-DAC of modulator

Country Status (1)

Country Link
DE (1) DE10351384A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007054951A1 (en) * 2007-11-17 2009-05-20 Conti Temic Microelectronic Gmbh Sigma-delta converter for digitizing an analog signal
US7692568B2 (en) * 2005-05-19 2010-04-06 Ami Semiconductor, Inc. Low power sigma delta modulator with successive approximation converter
US8436759B2 (en) 2008-10-13 2013-05-07 Nxp B.V. Adc

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SAMID L. et al.: A New Kind of Low-Power Multibit Third Order Continuous-Time LowpassSIGMADELTA Modulator. In: International Symposium on Circiuts and Sys- tems 2002, ISCAS 2002, 26-26 May 2002, Vol. 3, pp. III-293-III-296 *
SAMID L. et al.: A New Kind of Low-Power Multibit Third Order Continuous-Time LowpassΣΔ Modulator. In: International Symposium on Circiuts and Sys- tems 2002, ISCAS 2002, 26-26 May 2002, Vol. 3, pp. III-293-III-296

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692568B2 (en) * 2005-05-19 2010-04-06 Ami Semiconductor, Inc. Low power sigma delta modulator with successive approximation converter
DE102007054951A1 (en) * 2007-11-17 2009-05-20 Conti Temic Microelectronic Gmbh Sigma-delta converter for digitizing an analog signal
US8436759B2 (en) 2008-10-13 2013-05-07 Nxp B.V. Adc

Similar Documents

Publication Publication Date Title
EP1177634B1 (en) Sigma-delta analog/digital converter array
DE102015117580B4 (en) Switched capacitor analog-to-digital converter in a very high dynamic range with high input impedance for applications that tolerate increased distortion and noise at high input signal levels
DE102004049481B4 (en) Analog to digital converter
DE102013201647B4 (en) ANALOG-DIGITAL CONVERTER, SIGNAL PROCESSOR AND METHOD FOR ANALOG DIGITAL CONVERSION
DE4311724C2 (en) Delta-sigma modulator for analog / digital converter and method for performing low-noise delta-sigma modulation
DE112016002487B4 (en) Suppressing signal transfer function spikes in a feedforward delta-sigma converter
DE102014116599B4 (en) Method and arrangement for setting an effective resolution of an output signal in incremental delta-sigma analog digital converters
US7388533B2 (en) Multi-bit sigma-delta modulator and digital-to-analog converter with one digital-to-analog capacitor
US7304592B2 (en) Method of adding a dither signal in output to the last integrator of a sigma-delta converter and relative sigma-delta converter
DE60212940T2 (en) COMPARISON OF DYNAMIC ELEMENTS IN A / D-CONVERTERS
DE60013602T2 (en) METHOD AND DEVICE FOR EFFICIENT PROCESSING OF MIXED SIGNALS INTO A DIGITAL AMPLIFIER
DE102014100656B4 (en) Time-continuous input stage
DE102017104012B4 (en) METHOD AND DEVICE FOR A DELTA SIGMA ADC WITH PARALLEL COUPLED INTEGRATORS
DE102006002901A1 (en) Multi-bit sigma-delta converter
DE19722434C1 (en) Highly linear digital/analog conversion device
DE102005028726B4 (en) Method and device for analog-to-digital conversion
EP1456956B1 (en) Sigma-delta converter comprising noise suppression
DE602004011581T2 (en) Method and device for removing sounds by means of switching delay, caused by DEM (comparative dynamic elements) with switching delay of the signal.
DE10351384A1 (en) Multi-bit SDM with successive approximation core ADC, e.g. for mobile communications, uses reference DAC in core-ADC and as feedback-DAC of modulator
EP2381578A1 (en) A sigma delta converter
DE102015109542A1 (en) Double sampling modulator with feedforward
Koe et al. Understanding the effect of circuit non-idealities on sigma-delta modulator
Manivannan et al. A 1 MHz bandwidth, filtering continuous-time delta-sigma ADC with 36 dBFS out-of-band IIP 3 and 76 dB SNDR
DE10351383A1 (en) Multi bit sigma delta modulator for wireless especially mobile communication has core and feedback digital to analog and analog to digital converters with a common reference element
EP1394950B1 (en) Quantiser for a sigma-delta modulator and sigma-delta modulator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection