DE10346570A1 - Bus system and bus controller for electronic systems - Google Patents
Bus system and bus controller for electronic systems Download PDFInfo
- Publication number
- DE10346570A1 DE10346570A1 DE2003146570 DE10346570A DE10346570A1 DE 10346570 A1 DE10346570 A1 DE 10346570A1 DE 2003146570 DE2003146570 DE 2003146570 DE 10346570 A DE10346570 A DE 10346570A DE 10346570 A1 DE10346570 A1 DE 10346570A1
- Authority
- DE
- Germany
- Prior art keywords
- bus
- lines
- functional units
- bit
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
Die vorliegende Erfindung betrifft ein Bussystem für ein elektronisches System (200) mit einem Bus (110) mit einer Anzahl von Leitungen zur Verbindung von Funktionseinheiten, wobei erste Funktionseinheiten (120, 122A-B) Schnittstellen zum Anschluß an alle Leitungen des Busses (110) aufweisen und zweite und dritte Funktionseinheiten (124A-B, 126A-C) Schnittstellen zum Anschluß an nur einen Teil der Leitungen des Busses (110) aufweisen. Dieses Bussystem zeichnet sich dadurch aus, daß die zweiten und dritten Funktionseinheiten so an den Bus angeschlossen sind, daß die Zahl der an die Leitungen des Busses (110) angeschlossenen Funktionseinheiten für alle Leitungen gleich oder um höchstens eine Funktionseinheit verschieden ist.The present invention relates to a bus system for an electronic system (200) having a bus (110) with a number of lines for connecting functional units, wherein first functional units (120, 122A-B) have interfaces for connection to all lines of the bus (110). and second and third functional units (124A-B, 126A-C) have interfaces for connection to only a portion of the lines of the bus (110). This bus system is characterized in that the second and third functional units are connected to the bus so that the number of connected to the lines of the bus (110) functional units for all lines is equal or at most a functional unit different.
Description
Moderne elektronische Systeme weisen häufig Verbindungsleitungssysteme auf, die als sogenannte Busse organisiert sind. Ein Bus verbindet dabei Funktionseinheiten des elektronischen Systems. In der Praxis unterscheidet man häufig zwischen drei wichtigen Bussystemen: Datenbus, Adreßbus und Steuerbus, die jedoch parallel verlaufen können und dann als ein einheitlicher Bus erscheinen.modern Electronic systems are common Interconnection systems organized as so-called buses are. A bus connects functional units of the electronic System. In practice, one often distinguishes between three important ones Bus systems: data bus, address bus and control buses, which can, however, run parallel and then as a single one Bus appear.
Die Datenleitungen eines einheitlichen Busses bzw. der Datenbus dienen der Übertragung von Daten von einer Funktionseinheit zu einer oder mehreren anderen Funktionseinheiten. Beispielsweise können über den Datenbus in einem Mikroprozessorsystem Daten zwischen Hauptspeicher und Prozessor ausgetauscht werden.The Data lines of a single bus or the data bus are used the transmission from one functional unit to one or more others Functional units. For example, over the data bus in a microprocessor system Data is exchanged between main memory and processor.
Die Adreßleitungen eines einheitlichen Busses bzw. der Adreßbus dienen der Adressierung von Funktionseinheiten, beispielsweise der Adressierung einer Speicherzelle oder einer Peripherieeinheit eines Mikroprozessorsystems.The address lines a uniform bus or the address bus are used for addressing of functional units, for example the addressing of a memory cell or a peripheral unit of a microprocessor system.
Die Steuerleitungen eines einheitlichen Busses bzw. der Steuerbus dienen der Übermittlung von Steuerungsinformationen und Überwachungsinformationen zwischen den Funktionseinheiten. Beispielsweise wird durch den Prozessor eines Mikroprozessorsystems an den Hauptspeicher mittels der Steuerleitungen mitgeteilt, ob ein Datum in die adressierte Speicherzelle geschrieben oder aus dieser gelesen werden soll.The Control lines of a single bus or the control bus serve the transmission of control information and monitoring information between the functional units. For example, the processor a microprocessor system to the main memory by means of the control lines communicated whether a date written in the addressed memory cell or read from it.
Wachsende Datenmengen und steigende Verarbeitungsgeschwindigkeiten haben im Laufe der Weiterentwicklung von elektronischen Systemen, insbesondere Mikroprozessorsystemen, zu einer ständig wachsenden Zahl an Leitungen in den Bussystemen geführt. Dabei wurden beispielsweise für den Datenbus ausgehend von einer Busbreite von 8 bit entsprechend 8 parallelen Leitungen die Busbreiten meist verdoppelt oder, in wenigen Fäl len, in Schritten von Vielfachen von 8 vergrößert. Moderne Mikroprozessorsysteme weisen daher Datenbusse mit einer Breite von 32 bit oder 64 bit auf. Für spezielle Anwendungen mit hohen Anforderungen beispielsweise an die Speichertransferraten werden auch Datenbusse mit Busbreiten von 128 bit oder 256 bit verwendet.growing Datasets and increasing processing speeds have in the Course of advancement of electronic systems, in particular Microprocessor systems, to an ever-increasing number of lines guided in the bus systems. For example, for the Data bus based on a bus width of 8 bits corresponding to 8 parallel lines the bus widths mostly doubled or, in a few Cases, magnified in increments of multiples of 8. Modern microprocessor systems therefore have data buses with a width of 32 bit or 64 bit on. For special applications with high requirements, for example The memory transfer rates are also data buses with bus widths used by 128 bit or 256 bit.
Systeme, die Datenbusse mit einer Breite von 64 bit aufweisen, erlauben die Übertragung hochpräziser Datentypen (Gleitkommazahlen doppelter Präzision, 64 bit) in einem einzigen Datenwort, während Systeme mit Datenbussen mit einer Breite von 32 bit für die Übertragung des gleichen Datums zwei Datenwörter und somit bei gleichem Bustakt die doppelte Zeit benötigen.systems, The data buses with a width of 64 bits allow the transmission of high-precision data types (Double precision floating point numbers, 64 bit) in a single data word, while systems with data buses with a width of 32 bit for the transfer two data words of the same date and thus require twice the time for the same bus clock.
Andererseits existieren nach wie vor Funktionseinheiten, die aus Kostengründen so gestaltet sind, daß zur Versorgung dieser Funktionseinheiten mit Daten Datenwörter mit einer deutlich geringeren Breite genügen. Ferner kann es wünschenswert sein, für die jeweils aktuelle Systemgeneration mit breitem Bus Funktionseinheiten einzusetzen, die für eine der vorhergehenden Systemgenerationen mit weniger breitem Bus entworfen wurden.on the other hand functional units still exist, which for cost reasons so are designed that the Supply these functional units with data data words with a much smaller width suffice. Further, it may be desirable be, for the current system generation with wide bus functional units to use for one of the previous system generations with less wide bus were designed.
Wie
im Beispiel der
Eine solche Anordnung führt problematischerweise stets dazu, daß an die niederwertigste Leitungsgruppe alle Funktionseinheiten angeschlossen sind, wohingegen die höchstwertigste Leitungsgruppe nur wenige Funktionseinheiten bedient, mit einer entsprechend ungleichen Buslastverteilung. Dies beruht darauf, daß moderne Buscontroller 8-bit Einheiten in einem kontinuierlichen Adreßraum darstellen. Es sind so beispielsweise auch 16-bit oder 32-bit Zugriffe auf 8-bit Einheiten möglich.A such arrangement leads problematic always to the fact that to the least significant group of lines all functional units are connected, whereas the most significant Line group only a few functional units served, with one correspondingly unequal bus load distribution. This is due to the fact that modern Bus controllers represent 8-bit units in a continuous address space. For example, there are 16-bit or 32-bit accesses to 8-bit Units possible.
Es ist eine Aufgabe der Erfindung, ein Bussystem und einen Buscontroller zur Steuerung eines Bussystems anzugeben, durch welche die genannten Nachteile vermieden werden.It It is an object of the invention to provide a bus system and a bus controller to specify for controlling a bus system, by which said Disadvantages are avoided.
Erfindungsgemäß wird ein Bussystem für ein elektronisches System mit einem Bus mit einer Anzahl von Leitungen zur Verbindung von Funktionseinheiten vorgesehen, wobei erste Funktionseinheiten Schnittstellen zum Anschluß an alle Leitungen des Busses aufweisen und zweite und dritte Funktionseinheiten Schnittstellen zum Anschluß an nur einen Teil der Leitungen des Busses aufweisen. Dieses Bussystem zeichnet sich dadurch aus, daß die zweiten und dritten Funktionseinheiten so an den Bus angeschlossen sind, daß die Zahl der an die Leitungen des Busses angeschlossenen Funktionseinheiten für alle Leitungen gleich oder um höchstens eine Funktionseinheit verschieden ist.According to the invention, a bus system for an electronic system with a bus with a number of lines for connecting functional units is provided, wherein first functional units have interfaces for connection to all lines of the bus and second and third functional units interfaces for connection to only a part of the lines of the bus exhibit. This bus system is characterized in that the second and third functional units are connected to the bus so that the number of functional units connected to the lines of the bus for all lines is equal to or at most a Funkti is different on unit.
Die Erfindung betrifft ferner einen Buscontroller zur Steuerung eines derartigen Bussystems, der Steuermittel zum Ausgleich der bei der Kommunikation mit den zweiten und dritten Funktionseinheiten entstehenden Offsets aufweist.The The invention further relates to a bus controller for controlling a such bus system, the control means to compensate for in the Communication with the second and third functional units resulting Has offsets.
Die Erfindung betrifft ebenfalls einen Prozessor, der einen solchen Buscontroller aufweist.The The invention also relates to a processor comprising one Bus controller has.
Ein Vorteil der Erfindung liegt darin, daß eine gleichmäßige Buslastverteilung erreicht werden kann, indem die zweiten und dritten Funktionseinheiten, die nicht an alle Leitungen des Busses angeschlossen werden, gleichmäßig auf die verfügbaren Busleitungen aufgeteilt werden. Liegt beispielsweise ein 32-bit Bus vor, an den auch vier 8-bit Einheiten anzuschließen sind, können diese Einheiten so verteilt werden, daß jede Leitung genau eine dieser Einheiten versorgt, im Gegensatz zu bekannten Lösungen, bei denen die acht niederwertigsten Leitungen alle vier 8-bit Einheiten versorgen.One Advantage of the invention is that a uniform bus load distribution can be achieved by the second and third functional units, which are not connected to all lines of the bus, evenly the available bus lines be split. For example, if there is a 32-bit bus to which four 8-bit Units to connect are, can these units are distributed so that each line is exactly one of these Supplied units, in contrast to known solutions, where the eight supply the lowest-value lines to all four 8-bit units.
Die erfindungsgemäße Busanordnung hat weiterhin vorteilhafte Auswirkungen auf das gesamte System, da sich die Gesamtlänge der niederwertigsten Busleitungen und die Anzahl der physikalisch ungünstigen Stichleitungen, die Echos und andere unerwünschte Effekte hervorrufen, verringern. Da die den Bustakt bestimmenden, physikalisch ungünstigsten Leitungen durch die Erfindung in ihren Eigenschaften verbessert werden können, werden ohne einen teuren Technologiewechsel höhere Bustakte ermöglicht.The inventive bus arrangement has further beneficial effects on the whole system, as the total length the least significant bus lines and the number of physically unfavorable Stubs that cause echoes and other unwanted effects, reduce. Since the bus clock determining, physically unfavorable Improved lines by the invention in their properties can be will be possible without a costly technology change higher bus beats.
Schließlich hat die Erfindung auch positive Auswirkungen auf die Auslegung der Bustreiber der Funktionseinheiten. Waren bisher Bustreiber erforderlich, die sich an der Last der stark belegten niederwertigsten Leitungen orientierten und die entsprechend leistungsstark zu dimensionieren waren, wird es durch die Erfindung möglich, die gleiche Anzahl von Funktionseinheiten mit weniger leistungsstarken Bustreibern anzusteuern, da die Last gleichmäßig verteilt wird.Finally has the invention also has a positive effect on the design of the bus drivers the functional units. Previously bus drivers were required, the based on the load of the heavily loaded least significant lines and the correspondingly powerful dimensions were, it will be possible by the invention, the same number of functional units with less powerful bus drivers to steer, since the load evenly distributed becomes.
Im folgenden wird ein Ausführungsbeispiel der Erfindung näher erläutert.in the The following will be an embodiment of Invention closer explained.
In
Falls
der Bus
Die
Funktionseinheiten sind nun so an den Bus
Für die Einheiten,
deren Busschnittstellen weniger als 32 bit breit sind, gibt es mehrere
Anschlußmöglichkeiten.
Dazu wird der Bus betrachtet als vier Leitungsgruppen
Obgleich
eine solche Gruppierung in der Praxis Vorteile bringt, ist es nicht
notwendig, die Gruppierung so zu wählen. Die Erfindung ist auch
anwendbar, wenn Gruppen mit Halbbytes (4 bit) gebildet werden, oder
für jede
andere Anzahl von Bits in einer Gruppe. Ferner ist es für die vorliegende
Erfindung nicht von Bedeutung, ob etwa eine 8-bit Einheit an acht
aufeinanderfolgende Leitungen bzw. Bitpositionen, etwa 28..215, angeschlossen
wird, oder ob beliebige Leitungen verwendet werden. Während die
Verwendung von Subbytes entsprechend den genannten vier Leitungsgruppen
die Implementierung und die Ermittlung des Offsets vereinfacht,
können
die 8-bit Datenwörter
der 8-bit Einheiten grundsätzlich über beliebige
Leitungen transportiert und durch die Logik des Buscontrollers
Im
Beispiel der
Die
16-bit Einheiten
Eine
erste 8-bit Einheit
Auf diese Weise wird eine gleichmäßige Busauslastung erreicht, bei der die Anzahl der jeder Leitung des Busses zugeordneten Funktionseinheiten um maximal eine Funktionseinheit verschieden ist.On This way, a uniform bus load reached, at which the number of each bus of the bus assigned Function units to a maximum of one functional unit is different.
An
die Leitungen der ersten Gruppe
An
die Leitungen der zweiten Gruppe
An
die Leitungen der dritten Gruppe
An
die Leitungen der vierten Gruppe
Es
ergibt sich insgesamt eine gleichmäßige Verteilung von Einheiten über die
Busleitungen (4 Einheiten für
die Bits 20..223,
entsprechend den ersten bis dritten Subbytes
Handelt es sich um ein System, an dessen Bus keine weiteren Funktionseinheiten angeschlossen werden, kann somit das System auf maximal 4 Funktionseinheiten je Busleitung ausgelegt werden anstelle 7 Funktionseinheiten je Busleitung.These It is a system on the bus no other functional units Thus, the system can be connected to a maximum of 4 functional units be designed per bus line instead of 7 functional units each Bus line.
Der
Buscontroller
Auf
gleiche Weise wird mit dem Offset für die zweite 16-bit Einheit
Obgleich die Erfindung mit Bezug auf Busse und Funktionseinheiten beschrieben wurde, deren Schnittstellenbreiten ganzzahlige Vielfache von 8 bit sind, ist sofort ersichtlich, welche Modifikationen am Ausführungsbeispiel vorzunehmen sind, um für andere Konstellationen die Lehre der vorliegenden Erfindung anzuwenden.Although the invention with reference to buses and functional units described whose interface widths are integer multiples of 8 bits, is immediately apparent, which modifications to the embodiment are to be made for other constellations to apply the teaching of the present invention.
Claims (6)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003146570 DE10346570A1 (en) | 2003-10-07 | 2003-10-07 | Bus system and bus controller for electronic systems |
PCT/EP2004/052241 WO2005033950A2 (en) | 2003-10-07 | 2004-09-20 | Bus system and bus controller for electronic systems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003146570 DE10346570A1 (en) | 2003-10-07 | 2003-10-07 | Bus system and bus controller for electronic systems |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10346570A1 true DE10346570A1 (en) | 2005-05-19 |
Family
ID=34399338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2003146570 Withdrawn DE10346570A1 (en) | 2003-10-07 | 2003-10-07 | Bus system and bus controller for electronic systems |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE10346570A1 (en) |
WO (1) | WO2005033950A2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5113369A (en) * | 1985-07-26 | 1992-05-12 | Kabushiki Kaisha Toshiba | 32-bit personal computer using a bus width converter and a latch for interfacing with 8-bit and 16-bit microprocessors |
WO1994012936A1 (en) * | 1992-11-24 | 1994-06-09 | Siemens Aktiengesellschaft | Arrangement for transmitting data over a bus |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BG39765A1 (en) * | 1985-02-14 | 1986-08-15 | Turlakov | Device for connecting 8- degree and 16- degree modules to 16- degree microprocessor system |
JPH0195350A (en) * | 1987-10-07 | 1989-04-13 | Fujitsu Ltd | System for controlling data transferring |
US5446845A (en) * | 1993-09-20 | 1995-08-29 | International Business Machines Corporation | Steering logic to directly connect devices having different data word widths |
-
2003
- 2003-10-07 DE DE2003146570 patent/DE10346570A1/en not_active Withdrawn
-
2004
- 2004-09-20 WO PCT/EP2004/052241 patent/WO2005033950A2/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5113369A (en) * | 1985-07-26 | 1992-05-12 | Kabushiki Kaisha Toshiba | 32-bit personal computer using a bus width converter and a latch for interfacing with 8-bit and 16-bit microprocessors |
WO1994012936A1 (en) * | 1992-11-24 | 1994-06-09 | Siemens Aktiengesellschaft | Arrangement for transmitting data over a bus |
Also Published As
Publication number | Publication date |
---|---|
WO2005033950A2 (en) | 2005-04-14 |
WO2005033950A3 (en) | 2005-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3232600C2 (en) | ||
DE3339645A1 (en) | BIDIRECTIONAL WORKING ARRANGEMENT FOR ADJUSTING DATA BYTES IN A DIGITAL DATA PROCESSING SYSTEM | |
DE1269393B (en) | Microprogram control unit | |
DE102005053625A1 (en) | Memory module e.g. dynamic RAM, for storing data, has effective bits and parity bits for error correction, and set of rank groups, where individually assigned parity bit-memory module for each rank group is provided | |
DE2718110A1 (en) | DATA PROCESSING UNIT | |
DE3043100C2 (en) | ||
DE2926322A1 (en) | STORAGE SUBSYSTEM | |
DE3247801A1 (en) | CIRCUIT ARRANGEMENT FOR CONNECTING SEVERAL COMPUTER PAIRS | |
DE102005054202B3 (en) | Serial bus system has bus address associated with each connected input/output card and no bus address is retained for non-connected input/output cards | |
DE60015271T2 (en) | CIRCUIT ARRANGEMENT FOR PARALLEL / SERIAL CONVERSION | |
DE19628039B4 (en) | Memory address control circuit | |
DE10036643B4 (en) | Method and device for selecting peripheral elements | |
DE3024153A1 (en) | STORAGE SUBSYSTEM | |
DE1234054B (en) | Byte converter | |
DE19859389C1 (en) | Method for controlling functional units in a processor and processor arrangement for carrying out the method | |
DE10346570A1 (en) | Bus system and bus controller for electronic systems | |
EP0782077B1 (en) | Method and arrangement for converting memory addresses into memory control signals | |
DE19537905C2 (en) | Memory access device and method | |
EP1548603A1 (en) | Method and apparatus for controlling memory access | |
DE102019207220A1 (en) | Procedure for operating a field bus | |
DE4123007C2 (en) | Method and arrangement for adjusting data rates | |
DE10157874B4 (en) | Device for supplying control signals to memory units and adapted memory unit | |
EP1091290B1 (en) | Processor system with Store or Load instruction having splitting information | |
EP0216253B1 (en) | Multi microprocessor system with time-saving addressing of read-write memories | |
DE19752292C2 (en) | Master unit for a bus system for data transmission |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |