DE10345497B4

DE10345497B4 - Oszillatorschaltung, insbesondere für den Mobilfunk

Info

Publication number: DE10345497B4
Application number: DE10345497A
Authority: DE
Inventors: Stefan Herzinger; Alexander Belitzer; Giuseppe Li Puma
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2003-09-30
Filing date: 2003-09-30
Publication date: 2006-12-21
Anticipated expiration: 2023-10-01
Also published as: US20060226918A1; US7777578B2; CN101073202A; DE10345497A1; WO2005034354A3; EP1714389A2; WO2005034354A2

Abstract

Oszillatorschaltung mit einer Regelung für einen Frequenzwechsel, insbesondere für den Mobilfunk, umfassend:
– einen wertdiskret abstimmbaren Oszillator (4) mit einem Ausgang (41) zur Bereitstellung eines Oszillatorsignals und mit zumindest einem über eine Schalteinrichtung (5) zuschaltbaren Abstimmglied (6) zur Abstimmung einer Frequenz des Oszillatorsignals;
– eine mit dem Ausgang (41) des Oszillators (4) verbundene Schwellwertschaltung (8) mit einem Ausgang zur Bereitstellung eines aus dem Oszillatorsignal gebildeten Taktsignals, welches eine Phase aufweist;
gekennzeichnet durch
– eine Phasenverzögerungsschaltung (9) mit einem ersten Schalteingang (91), mit einem Signaleingang (97), der mit dem Ausgang der Schwellwertschaltung (8) gekoppelt ist, mit einem Schaltausgang (96), der mit der Schalteinrichtung (5) des Oszillators (4) gekoppelt ist und mit einer Vergleichsschaltung (94), die für einen Vergleich der Phase des am Signaleingang (97) anliegenden Taktsignals mit einer Referenzphase ausgeführt ist,
– wobei die Phasenverzögerungsschaltung (9) zur Abgabe eines Schaltsignals am Schaltausgang (96) veranlasst durch Anliegen...

Description

Die Erfindung betrifft eine Oszillatorschaltung mit einer Regelung für einen Frequenzwechsel, insbesondere für den Mobilfunk nach dem Oberbegriff des Anspruchs 1. Die Erfindung betrifft weiterhin ein Verfahren zur Durchführung eines Frequenzwechsels in einer Oszillatorschaltung.
In der Frequenz abstimmbare Oszillatoren werden zu unterschiedlichsten Zwecken eingesetzt. Unter anderem stellen sie das Taktsignal für digitale Schaltungen insbesondere in Mobilfunkeinrichtungen zur Verfügung. Aufgrund äußerer Einflüsse, wie beispielsweise Temperaturänderungen ändert sich die Ausgangsfrequenz des Oszillators. Es ist daher notwendig, diesen erneut abzustimmen bzw. die Ausgangsfrequenz zu ändern.
Bei spannungsgesteuerten Oszillatoren (VCOs) erfolgt dies durch Anlegen einer kontinuierlichen Spannung an eine mit dem Resonanzkreis des Oszillators gekoppelte Kapazität. Die Kapazität bestimmt dabei die Resonanzfrequenz des Oszillators. Durch die Änderung der Kapazität aufgrund der Spannungsänderung wird somit auch die Ausgangsfrequenz geändert.
Im Gegensatz dazu werden bei einem digital kontrollierten Oszillator (DCO) wertdiskrete Kapazitäten dem Resonanzkreis des Oszillators hinzugefügt oder weggeschaltet. Durch die stufenweise Veränderung der Kapazität wird daher am Ausgang des digital abstimmbaren Oszillators eine Frequenzänderung in ein zelnen Sprüngen erzeugt. Diese wertdiskrete Frequenzänderung erzeugt einen Phasensprung in der Ausgangsfrequenz.
In modernen Kommunikationssystemen benutzen die verschiedenen Schaltungen die gleiche Referenzfrequenz und den gleichen Referenzoszillator. Beispielsweise verwenden in einem Mobilfunkgerät der GSM-Systemteil sowie der Bluetooth-Transceiver das Taktsignal des gleichen digital abstimmbaren Oszillators. Das GSM-System ist sehr empfindlich auf Schwankungen in der Frequenz und erzeugt nun ein Steuersignal zur Einstellung einer neuen Taktfrequenz an dem digital abstimmbaren Oszillator. Dadurch wird am Ausgangssignal des Oszillators ein Phasensprung erzeugt, der sich auch im Taktsignal bemerkbar macht. Befindet sich zum gleichen Zeitpunkt der Bluetooth-Transceiver in einem Empfängerbetrieb, wird der Transceiver möglicherweise aufgrund des Phasensprungs im Taktsignal empfangene Daten verlieren oder diese nur fehlerhaft empfangen.
Da im allgemeinen alle digitalen und analogen Schaltungen empfindlich auf Phasenänderungen des Taktsignals reagieren, ist es wünschenswert, den Phasensprung zu minimieren. In spannungsgesteuerten Oszillatoren werden daher Tiefpaßfilter eingesetzt, welche die programmierte Spannungsänderung filtern und somit nur einen sehr langsamen und kleinen Phasenübergang erzeugen. Der Nachteil dieser Filtermethode ist jedoch die lange Zeitdauer, die für einen Frequenzwechsel benötigt wird. Dadurch erhöht sich auch der Stromverbrauch und die Standzeit insbesondere von Mobilfunkgeräten sinkt. Bei einem digital abstimmbaren Oszillator, bei dem ein Frequenzwechsel durch einen diskreten Kapazitätssprung durchgeführt wird, ist eine solche Filterung auch möglich, der diskrete Kapazitätssprung läßt sich aber nicht vollständig vermeiden.
Druckschrift DE 195 46 928 A1 zeigt eine Schaltungsanordnung zur phasensynchronen Frequenzumschaltung eines wertdiskret abstimmbaren Schwingkreises. Dabei wird eine Zusatzkapazität mittels eines Phasenschiebers über einen phasensteuerbaren Schalter bei einer bestimmten Phase des Schwingkreissignals hinzu oder abgeschaltet. Die US 6,606,004 B2 zeigt einen Regelkreis für einen wertdiskret abstimmbaren Oszillator. Dabei wird ein Schaltsignal zum Zuschalten von Kapazitätsdioden für eine Veränderung der Ausgangsfrequenz des wertdiskret abstimmbaren Oszillators über mehrere Verzögerungsglieder zeitlich verzögert. Ein Umschaltvorgang erfolgt in mehreren Schritten, wodurch Störsignale im Ausgangssignal des wertdiskret abstimmbaren Oszillators verhindert werden.

Der Erfindung stellt sich die Aufgabe, eine Oszillatorregelschaltung vorzusehen, bei der ein Phasensprung in dem Ausgangssignal bei einem Frequenzwechsel mit einfachen Mitteln reduziert ist. Weiterhin ist es Aufgabe der Erfindung, ein Verfahren für einen Frequenzwechsel in einer Oszillatorregelschaltung vorzusehen, bei der ein Sprung im Ausgangssignal der Regelschaltung reduziert ist.

Diese Aufgabe wird erfindungsgemäß mit den Gegenständen der unabhängigen Patentansprüche 1 und 10 gelöst.

Eine Oszillatorregelschaltung umfaßt einen wertdiskreten abstimmbaren Oszillator mit einem Ausgang zur Bereitstellung eines Oszillatorsignals. Der abstimmbare Oszillator ent hält zumindest ein über eine Schalteinrichtung zuschaltbares Abstimmglied für eine Abstimmung der Frequenz des Oszillatorsignals. Mit dem Ausgang des abstimmbaren Oszillators ist eine Gleichrichterschaltung verbunden, die zur Bereitstellung eines aus dem Oszillator gebildeten Taktsignals an einen Ausgang ausgebildet ist. Das aus dem Oszillator gebildete Taktsignal ist dabei ein rechteckförmiges Taktsignal. Die Oszillatorregelschaltung weist eine Phasenverzögerungsschaltung auf, die einen ersten Schalteingang sowie einen mit dem Ausgang der Gleichrichterschaltung gekoppelten Signaleingang besitzt. Ein Schaltausgang der Phasenverzögerungsschaltung ist mit der Schalteinrichtung des Oszillators gekoppelt. Die Phasenverzögerungsschaltung ist zur Abgabe eines Schaltsignals am Schaltausgang nach dem Anliegen eines Aktivierungssignals am ersten Schalteingang der Phasenverzögerungsschaltung und anschließendem Erreichen einer bestimmten Phase des Taktsignals ausgebildet.

Ein Phasensprung im durch die Gleichrichterschaltung gebildeten Taktsignal tritt vor allem dann auf, wenn das Abstimmglied des wertdiskret abstimmbaren Oszillators zu einem Zeitpunkt geschaltet wird, bei dem die Amplitude des Oszillatorsignals den Schwellwert (Threshold) des Gleichrichters erreicht. Erfindungsgemäß erfolgt mit Hilfe der Phasenverzögerungsschaltung der Schaltvorgang des Abstimmglieds zu einem Zeitpunkt, bei dem das Ausgangssignal deutlich verschieden von dem Schwellwert ist, so daß das Ausgangssignal der Gleichrichterschaltung nunmehr einen reduzierten oder vernachlässigbar kleinen Phasensprung während der Sprungantwort der Oszillatorschaltung aufgrund des zugeschalteten Abstimmglieds besitzt.

Erfindungsgemäß wird dies durch die Phasenverzögerungsschaltung erreicht, welche die Aussendung des Schaltsignals für den Frequenzwechsel um einen bestimmten Phasenbetrag verzögert. Dabei wartet die Phasenverzögerungsschaltung mit der Verzögerung so lange, bis das Taktsignal eine bestimmte Phase aufweist, bevorzugt beispielsweise eine steigende oder eine fallende Flanke. Durch die Verzögerung des Schaltvorgangs bis zu einem geeigneten Zeitpunkt wird daher ein Phasensprung im Ausgangssignal reduziert. Die Sprungantwort des Oszillatorsignals wirkt sich daher nicht auf die Phase des abgeleiteten Taktsignals aus.

Nach der Erfindung enthält die Phasenverzögerungsschaltung zudem eine Vergleichsschaltung für einen Vergleich einer Phase des am Signaleingang anliegenden Taktsignals mit einer ersten Phase. Bevorzugt ist die Vergleichsschaltung für die Detektion der steigenden oder der fallenden Flanke des Taktsignals ausgebildet, wobei den Flanken des Taktsignals die erste Phase zugeordnet ist. Die Vergleichsschaltung gibt dann ein Signal ab, das um die eingestellte Phasenverzögerung verzögert ist.

In einer anderen Ausgestaltung enthält die Phasenverzögerungsschaltung eine Vergleichsschaltung für einen Vergleich einer Phase des am Signaleingang anliegenden Taktsignals mit einer Referenzphase. Die Phasenverzögerungsschaltung ist dann zur Abgabe eines Schaltsignals am Schaltausgang nach dem Anliegen eines Aktivierungssignals am ersten Schalteingang der Phasenverzögerungsschaltung und nach einer Übereinstimmung der Phase des am Signaleingang anliegenden Signals mit der Referenzphase ausgebildet.

Es ist dabei besonders zweckmäßig, wenn die Vergleichsschaltung der Phasenverzögerungsschaltung zur Abgabe des Schaltsignals am Schaltausgang der Phasenverzögerungsschaltung bei Übereinstimmung der Phase des am Signaleingang anliegenden Taktsignals und der Referenzphase ausgebildet ist. Dabei gibt also die Vergleichsschaltung der Phasenverzögerungsschaltung das Schaltsignal für die Schalteinrichtung des abstimmbaren Oszillators ab, der daraufhin das Abstimmglied zu- bzw. wegschaltet.

In einer Weiterbildung der Erfindung besitzt die Phasenverzögerungsschaltung einen ersten sowie einen zweiten Betriebszustand. In dem ersten Betriebszustand ist sie für das phasendefinierte Synchronisieren des Schaltsignals zu dem Taktsignal ausgebildet. Der zweite Betriebszustand stellt einen Wartezustand dar, in dem die Phasensynchronisationsschaltung kein Signal abgibt. Vorteilhaft ist die Vergleichsschaltung durch das Aktivierungssignal am ersten Schalteingang von dem zweiten in den ersten Betriebszustand schaltbar. Sie wird somit erst aktiviert, wenn ein Signal zum Umschalten der Oszillatorfrequenz anliegt. Zweckmäßig schaltet die Vergleichsschaltung nach dem Vergleich bzw. der Abgabe des Schaltsignals in den zweiten Betriebszustand zurück.

In einer anderen vorteilhaften Weiterbildung der Erfindung weist die Phasenverzögerungsschaltung einen zweiten Schalteingang zur Zuführung eines Programmsignals auf. Der zweite Schalteingang ist mit einem Mittel zur Einstellung der Phasenverzögerung der Vergleichsschaltung gekoppelt. Dadurch ist die Phasenverzögerung veränderbar. Dies ist insbesondere dann sinnvoll, wenn sich äußere Betriebsparameter geändert haben, so daß eine ausreichende Reduktion des Phasensprungs im Taktausgangssignal mit der bisherigen Phasenverzögerung nicht mehr ausreicht.

In einer Weiterbildung dieser Erfindung weist das Mittel zur Einstellung eine programmierbare Speichereinrichtung auf, in der zumindest zwei durch das Programmsignal wählbare Referenzphasen abgelegt sind. Dadurch lassen sich verschiedene Referenzphasen in der Speichereinrichtung ablegen, die bei Bedarf durch das Programmsignal ausgewählt werden können. Dies ist insbesondere dann sinnvoll, wenn es sich bei der Phasenverzögerungsschaltung um eine programmierbare Phasenverzögerungsschaltung mit festen Phasenwerten handelt. Durch das Programmsignal wird somit die Referenzphase ausgewählt, bei dem der Phasensprung des Taktsignals am geringsten ist. Alternativ sind in der programmierbaren Speichereinrichtung zumindest zwei durch das Programmsignal wählbare Phasenverzögerungen enthalten.

In einer anderen Ausgestaltung der Erfindung ist die Phasenverzögerungsschaltung zur Abgabe eines von dem Schaltsignal am ersten Schalteingang abhängigen Schaltsignals am Schaltausgang ausgebildet. Dies ist dann von Vorteil, wenn der abstimmbare Oszillator mehrere zuschaltbare Abstimmglieder aufweist. In dem Schaltsignal am Schalteingang der Phasenverzögerungsschaltung ist die Information enthalten, welche für die zuschaltbaren Abstimmglieder für den Frequenzwechsel erforderlich ist. Die Phasenverzögerungsschaltung schaltet daher verzögert mit ihrem Schaltsignal am Schaltausgang das richtige Abstimmglied.

Es ist vorteilhaft, wenn das zumindest eine zuschaltbare Abstimmglied des Oszillators als ein Ladungsspeicher ausgebildet ist. Alternativ ist das zumindest eine zuschaltbare Abstimmglied des Oszillators als eine Varaktordiode ausgebildet. In einer anderen Alternative ist das zumindest eine zuschaltbare Abstimmglied des Oszillators ein Kondensator. Dadurch wird mittels einer Kapazitätsänderung die Resonanzfrequenz des wertdiskret abstimmbaren Oszillators geändert. Über die Schalteinrichtung werden immer feste Kapazitätswerte dem Resonanzkreis des abstimmbaren Oszillators hinzugefügt oder weggeschaltet.

Ein Verfahren zur Durchführung eines Frequenzwechsels in einer einen wertdiskret abstimmbaren Oszillator (4) umfassenden Oszillatorregelschaltung ist gekennzeichnet durch die Schritte.

– Empfangen eines Aktivierungssignal zur Frequenzumschaltung des Oszillators an einem Schalteingang der Oszillatorregelschaltung;
– Vergleich einer Phase eines aus dem Oszillatorsignal abgeleiteten Taktsignals mit einer Referenzphase;
– bei Übereinstimmung der beiden Phasen Erzeugung eines Schaltsignals für die Frequenzumschaltung des wertdiskret abstimmbaren Oszillators und
– Umschaltung der Frequenz des Oszillators durch das Schaltsignal.

Durch die Verzögerung der Frequenzumschaltung des wertdiskret abstimmbaren Oszillators wird ein Phasensprung im Ausgangssignal reduziert.

Das Verfahren ist besonders für die erfindungsgemäße Schaltung geeignet. Dabei wird eine Reduktion eines Phasensprungs in einem Taktsignal einer Oszillatorschaltung bei einer Frequenzumschaltung des Oszillatorsignals durchgeführt, indem ein Signal zur Frequenzumschaltung des Oszillators dem ersten Schalteingang der Phasenverzögerungsschaltung zugeführt wird. Die Phasenverzögerungsschaltung vergleicht dann die Phase des aus dem Oszillator gebildeten Taktsignals mit einer Referenzphase. Bei einer Übereinstimmung der beiden Phasen wird das Schaltsignal am Schaltausgang der Phasenverzögerungsschaltung generiert und der Schalteinrichtung zur Schaltung des Abstimmglieds des Oszillators zugeführt.

In einer Weiterbildung des Verfahrens wird bei Übereinstimmung der Phase mit der Referenzphase zusätzlich eine Phasenverzögerung abgewartet und dann erst das Schaltsignal erzeugt. Sinnvoll ist dann der Vergleich so ausgebildet, daß die steigende oder die fallende Flanke, denen jeweils eine Phase zugeordnet ist, detektiert wird.

Zweckmäßigerweise wird ebenso durch das Schaltsignal am ersten Schalteingang das durch die Schalteinrichtung des Oszillators zu schaltende Abstimmglied ausgewählt. Dies ist dann sinnvoll, wenn der Oszillator mehrere schaltbare Abstimmglieder oder eine digitale Abstimmatrix aufweist. Weiterhin kann durch ein zusätzliches Programmsignal die für den Vergleich in der Phasenverzögerungsschaltung zu verwendende Referenz phase ausgewählt werden, Dadurch ist es beispielsweise möglich, Temperaturänderungen oder Bauteilvariationen in der Produktion zu kompensieren.

In einer Weiterbildung des Verfahrens wird ein Umschalten der Frequenz des Oszillators erreicht, indem ein Referenzsignal durch die eingestellte Phasenverzögerung erzeugt wird und anschließend synchron zu dem Referenzsignal das Schaltsignal für die Frequenzumschaltung erzeugt wird.

Im folgenden wird die Erfindung unter Zuhilfenahme der Zeichnungen im Detail erläutert.

Es zeigen:

1 ein Ausführungsbeispiel der Erfindung,

2 ein Blockschaltbild eines digital abstimmbaren Oszillators,

3 u. 6 in Blockschaltbild einer erfindungsgemäßen Phasenverzögerungsschaltung,

4 ein Zeitdiagramm,

5 u. 7 ein Verfahrensbeispiel.

In 1 ist eine Oszillatorregelschaltung zu sehen, an deren Ausgang 1 ein rechteckförmiges Taktsignal mit einer definierten Frequenz abgreifbar ist. Die Oszillatorregelschaltung besitzt einen ersten Schalteingang 2 sowie einen Programmsignaleingang 3.

Die Oszillatorregelschaltung enthält einen wertdiskret oder digital abstimmbaren Oszillator (DCO), der einen Ausgang zur Bereitstellung eines Oszillatorsignals aufweist. Die Frequenz des Oszillatorsignals wird durch einen Resonanzkreis be stimmt. Außerdem besitzt der Oszillator 4 in diesem Ausführungsbeispiel zwei Eingänge 42 und 43, die über einen Schalter 5 mit jeweils einem Anschluß eines Kondensators 6 verbunden sind. Der jeweils andere Anschluß des Kondensators 6 führt zu einem Bezugspotential 7. Die Kondensatoren sind bei geschlossenem Schalter mit dem nicht dargestellten Resonanzkreis verbunden und verändern somit die Frequenz des am Ausgang 41 bereitgestellten Oszillatorsignals.

Der Ausgang 41 des Oszillators 4 ist an eine Gleichrichterschaltung 8 angeschlossen. Die Gleichrichterschaltung 8 enthält ihrerseits einen Ausgang, der mit dem Ausgang 1 der Oszillatorregelschaltung verbunden ist, Die Gleichrichterschaltung 8 erzeugt aus dem sinusförmigen Oszillatorsignal des Oszillators 4 ein rechteckförmiges Taktsignal und gibt dieses am Ausgang aus. In diesem Ausführungsbeispiel verwendet sie dazu eine Schwellenspannung (Threshold), die sie mit dem Eingangssignal vergleicht. Ist das Eingangssignal größer als diese Schwellenspannung, so wird am Ausgang ein Signal mit einer positiven und abschnittsweise konstanten Amplitude erzeugt, wird der Pegel des Oszillatorsignals am Eingang der Gleichrichterschaltung 8 kleiner als der Schwellenwert, so erzeugt die Gleichrichterschaltung ein Signal mit negativer Amplitude.

Der Ausgang des Gleichrichters 8 ist mit einem Taktsignaleingang 97 einer Phasenverzögerungsschaltung 9 verbunden. Die Phasenverzögerungsschaltung 9 enthält einen Schalteingang 91 sowie einen Programmsignaleingang 92. Der Schalteingang 91 ist an den Schalteingang 2 der Oszillatorregelschaltung angeschlossen, der Programmsignaleingang 92 an den Programmsignaleingang 3. Die Phasenverzögerungsschaltung besitzt einen Signalausgang 96, der mit der Schalteinrichtung 5 gekoppelt ist. Abhängig von dem Schaltsignal am Schaltausgang der Phasenverzögerungsschaltung 9 schaltet die Schalteinrichtung 5 einen der beiden Kondensatoren 6 auf die Eingänge 42 bzw. 43 und erzeugt somit einen Frequenzwechsel des digital abstimm baren Oszillators 4. Die Phasenverzögerungsschaltung 9 selbst wird durch ein Aktivierungssignal am Schalteingang 91 aktiviert. Sie vergleicht dann die Phase des Taktsignals am Ausgang der Gleichrichterschaltung 8 mit einer Referenzphase.

Die Phase eines Signals läßt sich als rotierender Zeiger in einem Zeigerdiagramm darstellen. Die Geschwindigkeit, mit welcher der Zeiger rotiert, ist ein Maß für die Frequenz. Ein Phasensprung im Taktsignal am Ausgang 1 der Oszillatorregelschaltung tritt immer dann auf, wenn eine Frequenzumschaltung des Oszillators 4 nahe eines Zeitpunktes erfolgt, in dem die Amplitude des sinusförmigen Ausgangssignals des Oszillators den Schwellwert der Gleichrichterschaltung 8 erreicht. Die aus der Frequenzumschaltung resultierende Sprungantwort des Oszillatorausgangssignals erzeugt auch einen Phasensprung im Oszillatorsignal. Dies kann dazu führen, daß der Schwellwert während einer Zeitperiode nicht nur zweimal, sondern öfters erreicht wird. Dadurch ändert sich auch das Taktausgangssignal. Erfindungsgemäß wird durch die Schaltung erreicht, daß die Frequenzumschaltung zu einem Zeitpunkt erfolgt, bei dem sichergestellt ist, daß die daraus resultierende Sprungantwort keine zusätzliche Taktsignaländerung hervorruft.

Das Erreichen des Schwellwertes durch die Amplitude des Oszillatorsignals stellt einen Referenzzeitpunkt dar, dem in diesem Ausführungsbeispiel die Phase 0 Grad zugeordnet ist. Sinnvollerweise ist dies gleichzeitig die steigende Flanke des Taktsignals. Nach einer halben Zeitperiode wird der Schwellwert erneut erreicht, was einer Phase von 180 Grad entspricht. Nach einer Zeitperiode beträgt der Phasenwinkel 360 Grad bzw. wieder die 0 Grad des Anfangspunktes.

Die Vergleichsschaltung der Phasenverzögerungsschaltung 9 vergleicht nun die Phase des Taktsignals mit der Referenzphase. Erreicht der rotierende Zeiger den Wert der Referenzphase, so gibt die Vergleichsschaltung das Schaltsignal an den Schaltausgang der Phasenverzögerungsschaltung ab und die Schalteinrichtung 5 schaltet den Kondensator 6 zu den abstimmbaren Oszillator hinzu. Die plötzliche Kapazitätsänderung erzeugt eine Sprungantwort im Ausgangssignal des Oszillators 4. Diese ist jedoch bereits abgeklungen, wenn die Amplitude des Ausgangssignals des Oszillators den Schwellwert der Gleichrichterschaltung erreicht. Dadurch wird am Ausgang des Taktsignals ein Phasensprung vermieden.

Für die Vergleichsschaltung der Phasenverzögerungsschaltung ist es unerheblich, wie schnell der Phasenzeiger des Taktsignals rotiert. Ausgehend von der Phase 0 Grad, entsprechend dem Zeitpunkt des Nulldurchgangs der Amplitude, wird das Schaltsignal so lange verzögert, bis die beiden Phasen übereinstimmen. Dies ist abhängig von der Rotationsgeschwindigkeit des Phasenzeigers bzw. von der Frequenz des Taktsignals. Die Referenzphase muß jedoch so eingestellt sein, daß die Sprungantwort des Oszillatorsignals bei einem erneuten Nulldurchgang durch den Schwellwert bereits so weit abgeklungen ist, daß ein Phasensprung im gleichgerichteten Taktsignal nicht stattfindet.

Die Gleichrichterschaltung besitzt in diesem Fall nur eine Schwellenspannung. Sie kann beispielsweise mittels einer geeignet ausgebildeten Komparatorschaltung implementiert sein. Ebenfalls mögliche Implementierungen sind bistabile Kippschaltungen wie beispielsweise Schmitt-Trigger, die jedoch eine Hysterese bzw. zwei Schwellwerte aufweisen. Auch geeignet ausgebildete Flip-Flop-Schaltungen lassen sich als Gleichrichterschaltung implementieren.

Eine Ausgestaltung der Phasenverzögerungsschaltung 9 zeigt 3. Diese enthält eine Vergleichsschaltung 94, die durch ein Schaltsignal am Eingang 91 aktivierbar ist und einen Vergleich mit der Phase des am Taktsignaleingang 97 anliegenden Signals mit einer Referenzphase durchführt. Die Referenzphase ist dabei frei wählbar. Sie wird von einer Schaltung 95 zur Verfügung gestellt, die mit dem Programmeingang 92 für das Programmsignal verbunden ist und eine Speichereinrichtung 921 aufweist. In der Speichereinrichtung 921 sind verschiedene vorbestimmte Referenzphasen abgelegt. Abhängig von dem Programmsignal am Programmsignaleingang 92 wählt die Schaltung 95 eine Referenzphase aus der Speichereinrichtung 921 aus und sendet diese an die Vergleichseinrichtung 94.

Weiterhin enthält die Phasenverzögerungsschaltung 9 eine Schaltung 93, die mit einem Eingang mit der Vergleichsschaltung 94 und einem zweiten Eingang mit dem Schalteingang 91 verbunden ist.

Das Schaltsignal am Eingang 91 ist ein digitales Schaltsignal und enthält neben der Aufforderung zum Frequenzwechsel auch noch Informationen, welcher Frequenzwechsel durchgeführt werden soll. Daraus ergibt sich ein definierter Zustand, welche Kapazität in den Resonanzkreis des Oszillators zu schalten ist. Die Schaltung 93 wertet diese Informationen aus und erzeugt daraus ein Schaltsignal. Das Schaltsignal wird am Eingang 96 abgegeben, sobald das Vergleichsmittel 94 ihrerseits das Startsignal an die Schaltung 93 abgegeben hat.

In der Ausführungsform der 3 ist die Phasenverzögerungsschaltung eine programmierbare Phasenverzögerungsschaltung. In der Speichereinrichtung 921 sind mehrere Referenzphasen abgelegt. Durch das Signal am Eingang 95 wird eine dieser Referenzphasen ausgewählt und für den Vergleich verwendet. Dies ist insbesondere dann sinnvoll, wenn die einzustellende Referenzphase im vorhinein nicht bekannt ist, sondern erst durch eine Versuchsreihe ermittelt werden muß.

6 zeigt eine andere Ausbildung der erfindungsgemäßen Phasenverzögerungsschaltung. Die Schaltung enthält hier einen Flankendetektor der die steigende Flanke des Taktsignals am Taktsignaleingang 97 detektiert. Wird eine steigende Flanke im Taktsignal detektiert, dann erzeugt der Flankendetektor 94a ein Signal zur Weitergabe die Verzögerungsschaltung 94b. Diese verzögert das Signal um eine bestimmte Phase, beispielsweise um pi/8. Mit Hilfe der Schaltung 95b lassen sich verschiedene Phasenverzögerungen für die Verzögerungsschaltung 94b einstellen. Dazu erhält die Schaltung 95b Informationen über die momentane Taktfrequenz von dem Flankendetektor 94a. Diese Ausführungsform ist einfacher als die in 3, da lediglich ein einfacher Flankendetektor und eine Verzögerungsschaltung benötigt wird. Jedoch ist der Flankendetektor letztlich auch eine Vergleichsschaltung, die auf die der Flanke zugeordnete Phase detektiert.

In allen Ausführungen ergibt sich das in 4 gezeigt Bild. Zum Zeitpunkt T1 wird das Schaltsignal zur Frequenzumschaltung an die Phasenverzögerungsschaltung gemäß 1, 3 oder 6 gesendet. Zu diesem Zeitpunkt besitzt das unverzögerte Taktsignal TS1 eine fallende Flanke, eine Frequenzumschaltung würde zu einem starken Phasensprung im Taktsignal führen. Daher wird die Umschaltung so lange verzögert, bis erneut eine steigende Flanke detektiert wurde und zusätzlich die Phase einen bestimmten Betrag erreicht. Dies ist gleichbedeutend mit dem Verstreichen einer bestimmten Zeit. Zum Zeitpunkt T2 wird das Schaltsignal zur Frequenzumschaltung von der Phasenverzögerungsschaltung ausgesandt. Bis zur nächsten fallenden Flanke ist die Sprungantwort bereits wieder ausreichend abgeklungen.

Der Flankendetektor der Phasenverzögerungsschaltung gemäß 6 detektiert die steigende Flanke des Taktsignals TS1 und gibt ein Signal an die Verzögerungsschaltung 94b weiter. Diese verzögert um den bestimmten Phasenbetrag pi/8, der gleichzeitig auch einer, jedoch frequenzabhängigen Verzögerungszeit entspricht. Im Gegensatz dazu detektiert die Vergleichsschaltung der 1 oder 3 die Phase des Taktsignals TS1. Dabei entspricht beispielsweise die steigende Flanke des Taktsignals der Phase 0° und die fallende Flanke der Phase 180°. Zum Zeitpunkt T1 betrug demnach die Phase des Taktsignals TS1 gerade 180°. Die Referenzphase in der Vergleichsschaltung ist jedoch beispielsweise pi/8, also 22,5°. Beim Erreichen dieser Phase mit dem Taktsignal TS1 sendet die Phasenverzögerungsschaltung das Schaltsignal vSch1 aus. Beide Phasenverzögerungsschaltung erzeugen somit jeweils ein verzögertes Schaltsignal.

In 2 ist ein Blockschaltbild als Ausführungsbeispiel eines digital abstimmbaren Oszillators gezeigt, bei dem die Schalteinrichtungen 5 und die Kondensatoren 6 in einem digital schaltbaren Kapazitätsfeld 44 enthalten sind. Der in 2 gezeigte Oszillator ist ein symmetrisch aufgebauter LC-Oszillator. Eine Spannungsquelle 45 ist jeweils mit einem Ende einer Induktivität 46 und 47 verbunden. Die beiden andere Enden der Induktivitäten 46 und 47 bilden sowohl den symmetrischen Schaltausgang des Oszillators 4 als auch einen Anschluß für das digitale steuerbare Kapazitätsfeld 44. Dieses besitzt außerdem einen Steuereingang 441, der an den nicht gezeigten Schaltausgang der Phasenverzögerungsschaltung 9 angeschlossen ist.

Die geschalteten Kapazitäten innerhalb des Kapazitätsfeldes 44 sowie die Induktivitäten 46 und 47 bestimmen die Resonanzfrequenz des Oszillators und damit auch die Ausgangsfrequenz am Ausgang 41. Weiterhin enthält der Oszillator einen Entdämpfungsverstärker, der durch zwei MOS-Transistoren 48 und 49 gebildet ist. Die Source-Anschlüsse der MOS-Transistoren 48 und 49 sind auf das Bezugspotential 50 gelegt. Der Drain-Anschluß des Feldeffekttransistors 48 ist mit dem Kapazitätsfeld 44 und der Induktivität 46 verbunden, der Drain-Anschluß des Feldeffekttransistors 49 ist an die Induktivität 47 angeschlossen. Die Gate-Anschlüsse der MOS-Transistoren 48 und 49 sind in einer Kreuzkopplung jeweils mit dem Drain-Anschluß des anderen Transistors verbunden. Dadurch wird eine negative Impedanz bereitgestellt, die zur Entdämpfung des Oszillators 4 dient.

Das Kapazitätsfeld 44 enthält die in 1 dargestellten Kondensatoren sowie die Schalteinrichtung, die in Abhängigkeit von dem Steuersignal am Eingang 441 die einzelnen Kapazitäten unabhängig voneinander zu- bzw. abschaltbar macht. Vorzugsweise ist das Steuersignal ein digitales Signal, das die einzelnen Schalter für die zu schaltenden Kapazitäten ansteuert. Die verwendeten Kapazitäten werden dabei sowohl durch Kondensatoren, als auch durch Varaktordioden bereitgestellt.

Ein Verfahren für eine Versuchsreihe zur Bestimmung der optimalen Phasenverzögerung ist in 5 zu sehen. Dabei wird im ersten Schritt S1 durch das Programmsignal PES am Eingang 95 eine der gespeicherten Referenzphasen REF ausgewählt und in Schritt S2 der Vergleichsschaltung übermittelt. Dann wird in Schritt S3 eine erste Frequenz F1 am Ausgang des Oszillators eingestellt. In Schritt S4 des Verfahrens wird eine zweite Frequenz am Ausgang des Oszillators eingestellt, indem ein Schaltsignal AS am Eingang 94 der Phasenverzögerungsschaltung 9 angelegt wird. Die Vergleichsschaltung vergleicht daraufhin die Phase des Taktsignals mit der zuvor eingestellten Referenzphase und gibt erst dann das Schaltsignal aus, wenn die beiden Phasen gleich sind.

In Schritt S5 des Verfahrens wird beobachtet, ob am Ausgang 1 der Oszillatorregelschaltung ein Phasensprung nach einem Frequenzwechsel auftritt. Ist dies der Fall, so war die eingestellte Referenzphase nicht optimal ausgewählt und die resultierende Phasenverzögerung nicht ausreichend. Es wird dann eine zweite Referenzphase mit einem anderen Programmsignal PRS2 ausgewählt und die weiteren Schritte S1 bis S5 wiederholt. Insgesamt wird das Verfahren mit verschiedenen Referenzphasen so oft wiederholt, bis der Phasensprung ein Minimum aufweist oder komplett verschwindet. Die so ermittelte optimale Referenzphase wird in Schritt S6 als optimale Phase gekennzeichnet und bei folgenden und insbesondere beim Betrieb verwendet. Es lassen sich verschiedenen Abwandlungen des Verfahrens finden. Insbesondere kann ein Frequenzwechsel mit einer eingestellten Referenzphase mehrfach durchgeführt werden, um sicher zu sein, daß die optimale Referenzphase gefunden wurde.

Bei diesem Verfahren enthält die Speichereinrichtung eine Zahl voreingestellter Referenzphasen. In einer leicht anderen Ausgestaltung umfasst das Vergleichsmittel direkt mehrere einstellbare Referenzphasen, die sich durch das Programmsignal PRS direkt ansteuern lassen. Auf eine Speichereinrichtung wird verzichtet.

Natürlich läßt sich auch abhängig von dem durchzuführenden Frequenzwechsel eine Referenzphase definieren. Bei Frequenzwechseln mit großem Unterschied zwischen beiden Frequenzen ist es sinnvoll, diesen in mehrere kleinere zu unterteilen. Dadurch wird die Größe der Sprungantwort reduziert. Für die Ermittlung der optimalen Referenzphase muß das Taktsignal auf einen möglichen Phasensprung oder zusätzliche Taktwechsel untersucht werden. Dies kann mit einem Meßinstrument wie einem Oszilloskop manuell erfolgen, beispielsweise in der Produktion. Es läßt sich jedoch auch eine Schaltung vorsehen, die eine optimale Phasenverzögerung automatisch ermittelt. Das kann insbesondere dann sinnvoll sein, wenn durch Änderungen äußerer Betriebsparameter wie Temperatur, Betriebsdauer eine Änderung der Referenzphase notwendig machen.

In einer anderen Ausführung des Verfahrens werden durch das Programmsignal verschiedenste Referenzphasen ausgewählt. Die optimalen Referenzphasen werden dann in der Speichereinrichtung abgelegt und durch ein zweites Programmsignal am Programmeingang ausgewählt. Dieses Verfahren unterscheidet sich von dem vorherigen durch eine höhere Flexibilität, da nicht bereits in der Speichereinrichtung definierte Phasen verwendet werden. Das Vergleichsmittel ist in dieser Ausführung so ausgestaltet, daß es verschiedene Referenzphasen für den Ver gleich und insbesondere wertkontinuierliche Referenzphasen verwenden kann.

Eine alternative Ausgestaltung des Verfahrens zeigt 7. Darin wird in Schritt S11 eine feste Phasenverzögerung über das Signal PRS ausgewählt und der Verzögerungsschaltung übermittelt. Im zweiten Schritt wird das Signal für einen Frequenzwechsel des Oszillators gegeben. In Schritt S33 detektiert der Flankendetektor eine steigende oder alternativ eine fallende Signalflanke und gibt dann bei einem solchen Ereignis ein Signal AS1 an die Verzögerungsschaltung ab. Die Verzögerungsschaltung verzögert in Schritt S44 um den eingestellten Phasenbetrag das Schaltsignal. Dann gibt sie das Schaltsignal vSch1 am Ausgang ab und der Oszillator schaltet die Frequenz um. Auch hier kann durch eine zusätzliche Beobachtung des Taktsignals während des Frequenzwechsels und Auswahl anderer Phasenverzögerungen in der Verzögerungsschaltung eine optimale Phasenverzögerung gefunden werden, bei der ein Phasensprung minimiert ist.

Die erfindungsgemäße Oszillatorregelschaltung läßt sich nicht nur für Sender bzw. Empfangseinrichtungen für den Mobilfunk verwenden, sondern immer dann, wenn Taktsignale erzeugt werden müssen, die sehr empfindlich gegenüber Phasenänderungen sind.

1: Ausgang der Oszillatorregelschaltung
2: Schalteingang der Oszillatorregelschaltung
3: Programmsignaleingang der Oszillatorregelschaltung
4: digital abstimmbarer Oszillator
5: Schalteinrichtung
6: Kondensatoren
7: Bezugspotential
8: Gleichrichterschaltung
9: Phasenverzögerungsschaltung
41: Ausgang
42, 43: Eingang
44: digital schaltbares Kapazitätsfeld
45: Spannungsquelle
46, 47: Induktivitäten
48, 49: MOS-Transistoren
50: Bezugspotential
441: digitaler Schalteingang
91: Schalteingang
92: Programmsignaleingang
93, 95: Schaltung
94: Vergleichsschaltung
921: Speichereinrichtung
96: digitaler Schaltausgang
97: Taktsignaleingang
t: Zeit
T₁, T₂: Zeitpunkte
Δt: Zeitdifferenz
TS1, TS2: Taktsignale
Sch1: Schaltsignal
VSch1: verzögertes Schaltsignal

Claims

Oszillatorschaltung mit einer Regelung für einen Frequenzwechsel, insbesondere für den Mobilfunk, umfassend: – einen wertdiskret abstimmbaren Oszillator (4) mit einem Ausgang (41) zur Bereitstellung eines Oszillatorsignals und mit zumindest einem über eine Schalteinrichtung (5) zuschaltbaren Abstimmglied (6) zur Abstimmung einer Frequenz des Oszillatorsignals; – eine mit dem Ausgang (41) des Oszillators (4) verbundene Schwellwertschaltung (8) mit einem Ausgang zur Bereitstellung eines aus dem Oszillatorsignal gebildeten Taktsignals, welches eine Phase aufweist; gekennzeichnet durch – eine Phasenverzögerungsschaltung (9) mit einem ersten Schalteingang (91), mit einem Signaleingang (97), der mit dem Ausgang der Schwellwertschaltung (8) gekoppelt ist, mit einem Schaltausgang (96), der mit der Schalteinrichtung (5) des Oszillators (4) gekoppelt ist und mit einer Vergleichsschaltung (94), die für einen Vergleich der Phase des am Signaleingang (97) anliegenden Taktsignals mit einer Referenzphase ausgeführt ist, – wobei die Phasenverzögerungsschaltung (9) zur Abgabe eines Schaltsignals am Schaltausgang (96) veranlasst durch Anliegen eines Aktivierungssignals am ersten Schalteingang (91) und anschließendem Erreichen einer bestimmten Phase des Taktsignals ausgebildet ist.
Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Phasenverzögerungsschaltung (9) eine Flankendetektorschaltung (94a) zur Detektion einer Flanke des am Signalein gang (97) anliegenden Taktsignals umfasst und wobei die Phasenverzögerungsschaltung (9) zur Abgabe des Schaltsignals nach einer Detektion der Flanke und einer anschließenden Phasenverzögerung ausgebildet ist.
Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Vergleichsschaltung (94) der Phasenverzögerungsschaltung (9) zur Abgabe des Schaltsignals am Schaltausgang (96) der Phasenverzögerungsschaltung (9) bei Übereinstimmung der Phase des am Signaleingang (97) anliegenden Taktsignals mit der Referenzphase ausgebildet ist.
Oszillatorschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Phasenverzögerungsschaltung (9) in einem ersten Betriebszustand zur Abgabe des verzögerten Schaltsignals ausgebildet ist und ein zweiter Betriebszustand der Phasenverzögerungsschaltung (9) einen Wartezustand bildet, wobei die Phasenverzögerungsschaltung (9) durch das Aktivierungssignal vom zweiten Betriebszustand in den ersten Betriebszustand schaltbar ist.
Oszillatorschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Phasenverzögerungsschaltung (9) einen zweiten Schalteingang (92) zur Zuführung eines Programmsignals aufweist, der mit einem Mittel (95, 95b) zur Einstellung der Referenzphase oder der Phasenverzögerung der Schaltung (94, 94b) gekoppelt ist.
Oszillatorschaltung nach Anspruch 5, dadurch gekennzeichnet, daß das Mittel (95) zur Einstellung eine programmierbare Speichereinrichtung (921) umfasst, in der zumindest zwei vorgegebene Referenzphasen oder zumindest zwei vorgegebene Phasenverzögerungen ablegbar sind, wobei das Mittel (95) für eine Auswahl einer der zumindest zwei Referenzphasen oder Phasenverzögerungen abhängig von dem Programmsignal ausgebildet ist.
Oszillatorschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Phasenverzögerungsschaltung (9) zur Abgabe eines von dem Aktivierungssignal am ersten Schalteingang (91) abhängigen Schaltsignals am Schaltausgang (96) ausgebildet ist.
Oszillatorschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das zumindest eine zuschaltbare Abstimmglied (6) des Oszillators (4) als ein Ladungsspeicher ausgebildet ist.
Oszillatorschaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das zumindest eine zuschaltbare Abstimmglied (6) des Oszillators (4) als eine Varaktordiode ausgebildet ist.
Verfahren zur Durchführung eines Frequenzwechsels in einer einen wertdiskret abstimmbaren Oszillator (4) umfassenden Oszillatorschaltung, bei dem (a) ein Aktivierungssignal zur Frequenzumschaltung des Oszillators (4) einem Schalteingang (2) der Oszillatorschaltung zugeführt wird; (b) eine Phase eines aus dem Oszillatorsignal abgeleiteten Taktsignals mit einer Referenzphase verglichen wird; (c) bei Übereinstimmung der beiden Phasen ein Schaltsignal für die Frequenzumschaltung des wertdiskret abstimmbaren Oszillators erzeugt wird; (d) die Frequenz des Oszillatorssignals durch das Schaltsignal umgeschaltet wird.
Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß in Schritt (c) eine steigende oder eine fallende Flanke detektiert wird und bei einer Detektion die Erzeugung des Schaltsignals um eine bestimmte Phasenverzögerung verzögert wird.
Verfahren nach einem der Ansprüche 10 bis 11, dadurch gekennzeichnet, daß durch das Aktivierungssignal am Schalteingang (2) der Oszillatorschaltung ein durch eine Schalteinrichtung (5) des Oszillators (4) zu schaltendes Abstimmglied (6) ausgewählt wird.
Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß durch ein Programmsignal die für den Vergleich zu verwendende Referenzphase aus einer Menge vorgegebener Referenzphasen ausgewählt wird.