DE10318284A1 - Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur - Google Patents

Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur Download PDF

Info

Publication number
DE10318284A1
DE10318284A1 DE10318284A DE10318284A DE10318284A1 DE 10318284 A1 DE10318284 A1 DE 10318284A1 DE 10318284 A DE10318284 A DE 10318284A DE 10318284 A DE10318284 A DE 10318284A DE 10318284 A1 DE10318284 A1 DE 10318284A1
Authority
DE
Germany
Prior art keywords
layer
strained
substrate
layer structure
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10318284A
Other languages
English (en)
Inventor
Siegfried Prof. Dr. Mantl
Bernhard Dr. Holländer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Priority to DE10318284A priority Critical patent/DE10318284A1/de
Priority to JP2006504301A priority patent/JP5065676B2/ja
Priority to US10/553,562 priority patent/US7416965B2/en
Priority to EP04727506A priority patent/EP1616346A2/de
Priority to PCT/DE2004/000780 priority patent/WO2004095553A2/de
Publication of DE10318284A1 publication Critical patent/DE10318284A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Schichtstruktur, umfassend eine verspannte Schicht auf einem Substrat mit den Schritten: DOLLAR A - Erzeugung eines Defektbereichs in einem zu der zu verspannenden Schicht benachbarten Schicht DOLLAR A - Relaxation mindestens eine zu der verspannenden Schicht benachbarten Schicht. DOLLAR A Der Defektbereich wird insbesondere im Substrat erzeugt. DOLLAR A Es können epitaktisch weitere Schichten angeordnet werden. DOLLAR A Derartig gebildete Schichtstrukturen sind vorteilhaft geeignet für verschiedenartigste Bauelemente.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und eine Schichtstruktur.
  • Die rasch fortschreitende Nanoelektronik erfordert stetig schnellere Transistoren, insbesondere metal oxide field effect transistors (MOSFETs). Eine Leistungssteigerung wird in der Regel durch Verkleinerung der Transistordimensionen erzielt. Dies ist aber sehr aufwendig und teuer, da die Schlüsseltechnologien der Chip-Herstellung, wie die Lithographieverfahren und die Ätzverfahren durch leistungsfähigere Systeme ersetzt werden müssen. Ein alternativer Weg, ist die Verwendung von leistungsfähigeren Materialien. Hier bietet sich insbesondere der Einsatz von verspanntem Silizium, verspannten Silizium-Germanium Legierungen (Si-Ge) bzw. Silizum-Kohlenstoff (Si-C) und Silizium-Germanium-Kohlenstoff (Si-Ge-C) an. Die Verwendung von Silizium bzw. Si-Ge, Si-C oder Si-Ge-C in einem bestimmten elastischen Verzerrungszustand verbessert die Materialeigenschaften, insbesondere die für Bauelemente eminent wichtige Ladungsträgerbeweglichkeit der Elektronen und Löcher. Der Einsatz dieser und anderer höherwertigen Materialien erlaubt eine erhebliche Performancesteigerung von Si basierenden Hochleistungsbauelementen, wie MOSFETs und MODFETs, ohne die kritischen Strukturgrößen der Bauelemente verkleinern zu müssen. Solch elastisch verspannte Schichtsysteme setzen allerdings epitaktisches Wachstum auf speziellen Substraten, bzw. auf spannungsrelaxierten Schichten, sogenannten "virtuellen Substraten" voraus, deren Herstellung mit geringer Defektdichte sehr aufwendig und schwierig ist. (F. Schaeffler, Semiconductor Sci. Techn. 12 (1997) p. 1515–1549).
  • Häufig wird nämlich die Herstellung einkristalliner Schichten durch das zur Verfügung stehende Substratmaterial stark begrenzt, bzw. die Qualität der Schichten vermindert. Unterschiedliche Kristallstrukturen, sowie unterschiedliche Gitterparameter zwischen Substrat und Schichtmaterial (Gitterfehlanpassung) verhindern in der Regel ein einkristallines Wachstum von Schichten hoher Qualität. Werden bei nicht angepassten Gitterparametern einkristalline Schichten abgeschieden, so hat dies zur Folge, dass diese anfangs mechanisch verspannt aufwachsen, d. h. deren Gitterstruktur unterscheidet sich in diesem Zustand von der eigenen. Überschreitet die abgeschiedene Schicht eine kritische Schichtdicke so wird die mechanische Spannung durch Versetzungsbildung abgebaut und die Gitterstruktur kommt der eigenen näher. Diesen Prozess nennt man Spannungsrelaxation, im Folgenden "Relaxation" genannt.
  • Bei Schichtdicken, die für Bauelemente häufig erforderlich sind, werden durch diese Relaxation Versetzungen an der Grenzfläche zwischen der gebildeten Schicht und dem Substrat eingebaut, wobei aber auch nachteilig viele Versetzungen von der Grenzfläche bis zur Schichto berfläche verlaufen (sog. Threading-Versetzungen). Da sich die meisten dieser Versetzungen weiter durch neu aufgewachsene Schichten hindurch fortsetzen, verschlechtern sie die elektrischen und optischen Eigenschaften des Schichtmaterials erheblich. Unter „Versetzungsdichte" oder auch „Defektdichte" wird im Folgenden die Fadenversetzungsdichte verstanden.
  • Da das Siliziumgermanium- (Si-Ge)-Materialsystem thermodynamisch ein völlig mischbares System ist, kann die Verbindung in beliebiger Konzentration hergestellt werden. Silizium und Germanium zeichnen sich zwar durch gleiche Kristallstrukturen aus, unterscheiden sich aber im Gitterparameter um 4,2 %, d. h. dass eine Si-Ge-Schicht oder eine reine Ge-Schicht auf Silizium verspannt aufwächst. Kohlenstoff kann in Silizium nur bis zu ca. 2 Atom-% substitutionell eingebaut werden, um den Gitterparameter zu verkleinern.
  • Stand der Technik zur Herstellung von beispielsweise verspanntem Silizium auf beispielsweise verspannungsfreien, qualitativ hochwertigen Siliziumgermanium-Legierungsschichten auf Silizium-Substrat ist der Einsatz sog. "graded layer" auf dem dann in einem weiteren Schritt die erwünschte verspannte Schicht abgeschieden wird. Bei den „graded layers" handelt es sich um Si-Ge-Schichten, deren Ge-Konzentration zur Oberfläche hin bis zur Erreichung des gewünschten Ge-Gehalts kontinuierlich oder stufenweise zunimmt. Da zur Einhaltung der Schichtqualität nur ein Anstieg des Ge-Gehalts von ca. 10 Atom-% pro μm eingesetzt werden kann, sind solche Schichten, je nach erreichter Ge-Konzentration bis zu 10 Mikrometer dick. Das Schichtwachstum dieser "graded layer" wird in E. A. Fitzgerald et al., Thin Solid Films, 294 (1997) 3–10, beschrieben. Zudem führt dieses Verfahren nachteilig zu hohen Schichtrauhigkeiten, zu Versetzungsmultiplikation mit einer extrem inhomogenen Verteilung von Threading-Versetzungen und so zu kristallographischen Verkippungen von Bereichen, so dass ein aufwendiges Polieren der Schichten erforderlich wird bevor verspanntes Silizium auf dem so hergestellten Puffer in einem zusätzlichen Epitaxieschritt abgeschieden werden kann. Durch die extrem inhomogene Verteilung der Threading-Versetzungen kommt es, trotz vergleichsweise geringer mittlerer Versetzungsdichte, lokal zu Bereichen mit hoher Versetzungsdichte wodurch die Funktion von Transistoren sehr negativ beeinflusst wird. Vor der zweiten Schichtabscheidung, meist in einem CVD-Reaktor oder in einer Molekularstrahlepitaxieanlage, muss noch eine spezielle Waferreinigung durchgeführt werden, um einkristallines Wachstum zu gewährleisten und den Einbau von Verunreinigungen oder unerwünschten Dotierungen zu minimieren. Die vielen Nachteile, große Schichtdicke, langes Wachstum aufwendiges Polieren, Reinigen und zwei oder mehrere Epitaxieschritte, reduzieren den Durchsatz, machen dieses Verfahren aufwendig, begrenzen die Qualität und machen es unwirtschaftlich. Durch die große Schichtdicke des „graded layers" von mehreren Mikrometern Si-Ge hat diese auch eine wesentlich schlechtere thermische Leitfähigkeit, die zum sog. ,self-heating' der Bauelemente führt, so dass der Einsatz in Bauelementen höchst unbefriedigend ist.
  • Aus diesen Gründen sind Verfahren zur Herstellung von ultradünnen spannungsrelaxierten Schichten hoher Qualität von großem Interesse.
  • Aus WO 99/38201 ist ein Verfahren bekannt, das die Herstellung von dünnen spannungsrelaxierten Si-Ge-Pufferschichten erlaubt. Nachteilig an diesem Verfahren ist allerdings, dass auch hier mehrere aufwendige Technologieschritte erforderlich sind und keine ultradünnen „virtuellen Substrate" hergestellt werden können. Nach der epitaktischen Abscheidung der zu relaxierenden Schicht erfolgt nämlich eine Ionenimplantation, dann ein Temperschritt, eine Oberflächenreinigung und erneut eine epitaktische Abscheidung.
    •
  • Aufgabe der Erfindung ist es ein einfaches Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat bereit zu stellen ohne das aufwendiges Waferbonden oder Reinigungen durchgeführt werden müssen.
  • Die Aufgabe wird durch ein Verfahren nach Anspruch 1 und eine Schichtstruktur gemäß Nebenanspruch gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den darauf rückbezogenen Ansprüchen.
  • Das Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat umfasst die folgenden Schritte:
    • – Erzeugung eines Defektbereichs in einem zu der zu verspannenden Schicht benachbarten Schicht,
    • – Relaxation mindestens einer zu der zu verspannenden Schicht benachbarten Schicht.
  • Hierzu wird die Schichtstruktur mindestens einer Temperaturbehandlung und/oder einer Oxidation unterzogen, so daß ausgehend vom Defektbereich Versetzungen gebildet werden, die zu einer Relaxation einer zu der verspannenden Schicht benachbarten Schicht führen.
  • Als Folge hieraus verspannt vorteilhaft die zu verspannende Schicht.
  • Unter dem Begriff Defekt sind Kristalldefekte, das heißt atomare und ausgedehnte Fehlstellen, z.B. Cluster, Bläschen, Hohlräume und so weiter zu verstehen. Ausgehend von derartigen, erzeugten Defektbereichen werden Versetzungen gebildet, die zu einer Relaxation einer zu der verspannenden Schicht benachbarten Schicht führen.
  • Der Defektbereich wird so erzeugt, daß die Versetzungen zu einer Relaxation einer zu der zu verspannenden Schicht benachbarten Schicht führen.
  • Der Defektbereich kann besonders vorteilhaft im Substrat erzeugt werden.
  • Unter Relaxation ist der Abbau der elastischen Verspannung innerhalb einer Schicht zu verstehen.
  • Unter benachbarter Schicht ist somit eine Schicht zu verstehen, die unmittelbar oder getrennt durch eine oder mehrere weitere Schichten von der zu verspannenden Schicht angeordnet ist, sofern gewährleistet ist, daß die Versetzungen zur Relaxation einer zu der zu verspannenden Schicht unmittelbar benachbarten Schicht führt.
  • Unter Substrat ist im weitesten Sinne eine Schicht zu verstehen auf der die zu verspannende Schicht angeordnet ist.
  • Im Zuge des Verfahrens ist es möglich weitere Schichten anzuordnen.
  • Auf der freien Oberfläche der zu verspannenden Schicht kann epitaktisch wenigstens eine erste Schicht aufgebracht werden, wobei diese erste Schicht einen anderen Verspannungsgrad aufweist als die zu verspannende Schicht. Es kann sodann in der ersten Schicht ein Defektbereich erzeugt werden. Die Schichtstruktur wird mindestens einer Temperaturbehandlung unterzogen, so daß ausgehend vom Defektbereich, Versetzungen gebildet werden, die zur Relaxation der ersten Schicht führen. Als Folge hieraus verspannt die darunter angeordnete zu verspannende Schicht.
  • Als eine erste Schicht wird auch eine gradierte Schicht verstanden, wobei der an der zu verspannenden Schicht angeordnete Bereich der gradierten Schicht einen anderen Verspannungsgrad aufweist als die zu verspannende Schicht. Sodann wird in der gradierten Schicht ein Defektbereich erzeugt. Die Schichtstruktur wird einer Temperaturbehandlung unterzogen, so daß ausgehend vom Defektbereich, Versetzungen gebildet werden, die zur Relaxation des an der zu verspannenden Schicht angeordneten Bereiches der gradierten Schicht führen. Als Folge hieraus verspannt wiederum die angrenzende zu verspannende Schicht.
  • Im Zuge der erfindungsgemäßen Verfahren wird die zu verspannende Schicht in eine elastisch verspannte Schicht transformiert. Hierzu relaxiert eine an die zu verspannende Schicht angrenzende Schicht, wodurch vorteilhaft bewirkt wird, daß die zu verspannende Schicht in den gewünschten verspannten Zustand übergeht. Im Falle einer gradierten Schicht als erster Schicht relaxiert der Schichtbereich der gradierten Schicht, der an die zu verspannende Schicht angrenzt, so daß die zu verspannende Schicht wiederum in den gewünschten verspannten Zustand übergeht. Die auf der zu verspannenden Schicht angeordnete Schicht weist einen anderen Verspannungsgrad auf, als die zu verspannende Schicht selbst.
  • Im Zuge des Verfahrens ist es möglich weitere Schichten anzuordnen.
  • Erfindungsgemäß kann zwischen einer zu verspannenden Schicht und dem Substrat eine weitere, im Zuge des Verfahrens ebenfalls relaxierende Schicht angeordnet werden. Man erhält somit auf einem Substrat eine relaxierende Schicht auf der eine zu verspannende Schicht angeordnet wird. Auf dieser kann wiederum eine im Zuge des Verfahrens relaxierende Schicht angeordnet werden. Auf dieser relaxierenden Schicht kann wiederum eine zu verspannende Schicht angeordnet werden. Weitere Schich ten können angeordnet werden. Die relaxierenden Schichten weisen einen anderen Verspannungsgrad auf, als die hierzu benachbarten zu verspannenden Schichten. Nach Relaxation der Schichten verspannen die zu verspannenden Schichten in einem Verfahrensschritt während der Temperaturbehandlung bzw. während der Oxidation.
  • Das heißt, daß es möglich ist mehrere Schichten zu relaxieren und auch mehrere zu verspannende Schichten in einem Verfahrensschritt während der Temperaturbehandlung bzw. Oxidation verspannen. Die Schichten können sodann zumindest teilweise wieder entfernt werden. Dadurch kann mindestens eine verspannte Schicht auf einer sehr dünnen relaxierten Schicht erzeugt werden.
  • Eine derartige epitaktische Schichtstruktur, bzw. Wafer kann vorteilhaft in einem Abscheideprozess hergestellt werden. Besonders vorteilhaft kann der Wafer dabei im Reaktor belassen werden und ohne aufwendiges Polieren und Reinigen abgeschieden werden.
  • Da die epitaktische Schichtstruktur regelmäßig dünn gehalten wird, z.B. kleiner als ca. 500 Nanometer, insbesondere kleiner als 200 Nanometer, ist gewährleistet, dass eine ausgezeichnete thermische Leitfähigkeit innerhalb der gesamten Schichtenfolge erhalten wird.
  • Durch Wahl der Verspannung der auf der zu verspannenden Schicht angeordneten Schicht, Zug- oder Druckspannung, wird die resultierende Spannung für die zu verspannende Schicht gewählt.
  • Um die Relaxation einer zu der zur verspannenden Schicht benachbarten Schicht und somit die Verspannung der zu verspannenden Schicht herbei zu führen, wird die Schichtstruktur vorteilhaft mindestens einer Temperaturbehandlung unterzogen. Es ist aber denkbar, an Stelle einer Temperaturbehandlung eine andere Behandlung vorzusehen, so daß eine benachbarte relaxiert und die zu verspannende Schicht verspannt.
  • So ist es insbesondere vorstellbar die Relaxation mittels Oxidation mit O2 oder Wasserstoff auszulösen. Anstelle einer rein thermischen Behandlung zur Bildung relaxierter Bereiche kann demnach eine Oxidation als Behandlung, oder auch eine Kombination von Oxidation und thermischer Behandlung eingesetzt werden. Hierdurch lässt sich auch die Konzentration von Elementen, die für die Funktionsweise des Bauelements wichtig sind, innerhalb der Schichtstruktur (z.B. Ge-Anreicherung in Si-Ge) erhöhen.
  • Als Materialien für das Substrat kommen insbesondere z.B. Silizium, SOI-Substrate, SiC, Graphit, Diamant, Quarzglas, GdGa-Granate, aber auch III–V Halbleiter und III–V-Nitride in Betracht.
  • Das erfindungsgemäße Verfahren weist eine Reihe von Vorteilen auf.
  • Vorteilhaft an diesem Verfahren ist, dass zur Erzeugung einer verspannten Schicht nur eine einzige Epitaxieabscheidung und keine aufwendigen und zeitraubenden Pro zessschritte wie Waferbonden und Polieren (CMP) erforderlich ist.
  • Weiterhin vorteilhaft ist, dass neben Silizium kommerziell erhältliche SOI-Substrate mit einer dünnen zu verspannenden Si-Oberflächenschicht als Grundstruktur für das Substrat verwendet werden können. Auch Silicon on saphire, BESOI- oder SIMOX-Wafer können als Substrate gewählt werden. SIMOX-Wafer haben zwar in der Regel eine Versetzungsdichte von ca. 105 cm–2, bestenfalls 102–103 cm–2, zeichnen sich aber durch eine sehr gute Schichthomogenität und Reinheit, sowie durch wirtschaftliche Herstellung aus.
  • Das verfahren nutzt Prozessschritte, die in der Silizium-Technologie etabliert sind. Die Technologie kann somit auch auf sehr große Wafer, z. B. 300 Millimeter Wafer übertragen werden.
  • Der Defektbereich kann durch Ionenimplantation erzeugt werden.
  • In einer weiteren Ausgestaltung der Erfindung kann für eine Temperaturbehandlung als geeigneter Maßnahme eine Temperatur zwischen 550 und 1200°C und insbesondere zwischen 700 und 950 °C gewählt werden. Dabei bilden sich ausgehend vom Defektbereich in der zweiten Schicht Defekte, insbesondere Versetzungen, die zur Relaxation der ersten Schicht führen wodurch die zu verspannende Schicht verspannt wird.
  • Durch Wahl der Verspannung der ersten Schicht, Zug- oder Druckspannung, kann die resultierende Spannung in der zu verspannenden Schicht gewählt werden. Ist die erste Schicht vor der Temperaturbehandlung druckverspannt, z. B. nach Wahl von Si-Ge als Material für die erste Schicht (mit beliebiger Ge-Konzentration) dann wird die zu verspannende Schicht, z.B. bestehend aus Silizium, zugverspannt.
  • Die Si-Ge-Schicht kann durch Verwendung einer zugverspannten ersten Schicht aus beispielsweise Si-C mit bis zu ca. 1–2at % C ersetzt werden um druckverspanntes Silizium zu erzeugen. Die Verwendung von ternären Legierungen, wie Si-Ge-C, und die Verwendung von dotierten Si-Schichten bzw. Legierungen (B, As, P, Sb, Er, S oder andere) ist ebenfalls möglich.
  • Die Temperaturbehandlung kann in inerter Atmosphäre, Vakuum oder auch in oxidierender, z.B. in O2 oder H2O Umgebung oder in nitridierender, z.B. in NH3 oder reduzierender Atmosphäre, z.B. in Formiergas erfolgen. Sehr gute Ergebnisse werden bei Temperaturbehandlung in Stickstoff erzielt.
  • Die so erzeugte verspannte Schicht bzw. die verspannten Schichten werden freigelegt, beispielsweise durch nasschemisches Entfernen der Schichten.
  • Die Entfernung einer oder mehrerer Schichten kann auch mittels einer zusätzlichen Wasserstoff- oder Helium-Implantantion erfolgen. Alternativ kann auch Abätzen oder Schleifen oder eine Kombination eingesetzt werden. Die Abtrennung kann so erfolgen, dass entweder nur die weitere epitaktische Schicht oder auch die Schichtstruktur auf dem neuen Wafer, in der Regel auf SiO2, übertragen wird. Insbesondere im Fall von Si-Ge-Schichten als Schichtstruktur können diese vorteilhaft selektiv abgeätzt werden. Dadurch kann z. B. verspanntes Silizium direkt auf SiO2 hergestellt werden. Als Trennungebene kann vorteilhaft die Ebene gewählt werden, in der zuvor die He- oder Wasserstoff-Bläschen erzeugt wurden. Dadurch können vorteilhaft auch sehr dünne Schichten abgetrennt werden und zudem kann die erforderliche Implantationsdosis reduziert werden. Der für die Relaxation erzeugte Defektbereich kann auch genutzt werden, um Wasserstoff, der wesentlich tiefer, das heißt mit höherer Energie implantiert wird, zu gettern und so zur Schichtabtrennung zu führen. Eine Implantation des Wasserstoffs oder Heliums mit höherer Energie führt zu weniger Schädigung der bereits relaxierten bzw. verspannten Schichten und zudem kann der Durchsatz erhöht werden, da in der Regel Implantationsanlagen bei höheren Energien (z.B. > 50 keV) mehr Ionenstrom liefern.
  • Die freigelegte Schichtstruktur dient dazu komplexere Schichtstrukturen aufzubauen. Hierzu wird ein Fachmann alle geläufigen Prozessierungen und Schicht-Materialien erwägen, je nachdem welche Schichtstruktur gebildet werden soll, bzw. je nachdem welche Anforderungen die zu bildende Schichtstruktur erfüllen soll.
  • Als Substrate können, wie erwähnt, Silizium, SOI-Strukturen, silicon on saphire, SIMOX-Wafer oder BESOI-Strukturen gewählt werden. In diesem Fall liegen die zu verspannende Schicht, der Isolator und das Substrat bereits als Grundstruktur vor.
  • Die zu verspannende Schicht kann vorteilhaft aus Silizium gewählt werden. Die zu verspannende Schicht kann besonders vorteilhaft mit einer Dicke von 1–100 Nanometern, insbesondere von 5–40 Nanometer gewählt werden. Diese Schichtdicke soll zumindest die kritische Schichtdicke nicht überschreiten und sie muss so klein sein, dass zumindest ein wesentlicher Teil der Versetzungen aus der ersten Schicht sich entlang der Gleitebenen in dieser Schicht ausbreiten können. Diese Dicke hängt insbesondere von dem Verspannungsgrad der ersten Schicht und deren Schichtdicke ab. Je größer die erwünschte Verspannung der Schicht, desto kleiner muss die Dicke der zu verspannenden Schicht sein. Ein großes Schichtdickenverhältnis von einer relaxierenden zu einer zu verspannenden Schicht erscheint vorteilhaft, insbesondere ein Schichtdickenverhältnis von größer gleich 10.
  • In einer besonders vorteilhaften Ausgestaltung der Erfindung kann als die erste Schicht auf der zu verspannenden Schicht z. B. eine epitaktische Si-Ge- oder Si-Ge-C oder Si-C Schicht mit einer Dicke, die vorteilhaft nahe der kritischen Schichtdicke liegt, abgeschieden werden. Die kritische Schichtdicke definiert die maximale Schichtdicke für diese erste Schicht, bei der noch ein defektfreies Wachstum auf der nicht gitterangepassten zu verspannenden Schicht möglich ist. Bei einer Schichtdicke unterhalb dieser kritischen Schichtdicke kann daher in der Regel streng pseudomorphes, d. h. völlig defektfreies Wachstum erzielt werden. Die kritische Schichtdicke sollte nicht so weit überschritten werden, dass die Schicht bereits merklich relaxiert.
  • Alternativ zu einer Schicht mit konstanter Zusammensetzung kann auch eine gradierte Schicht auf einem Substrat unterhalb einer zu verspannenden Schicht angeordnet werden. Das heißt die Zusammensetzung steigt oder fällt innerhalb der gradierten Schicht. Im Falle von Si-Ge kann die Ge-Konzentration vom Substrat ausgehend langsam oder in Schritten erniedrigt werden, oder es kann auch mit einer höheren Ge-Konzentration oder gar mit reinem Germanium (Ge) über nur wenige Nanometer das Wachstum begonnen werden. Um trotzdem eine ausreichende Schichtdicke zu erhalten ohne die kritische Schichtdicke zu überschreiten, kann die Ge-Konzentration dann schnell abfallen, z. B. auf 25at%. Unter den gewählten Bedingungen kann die Schichtdicke noch um 80 Nanometer liegen. Der Bereich mit der hohen Ge-Konzentration ermöglicht hohe Relaxationsgrade über 80%.
  • Auch ein U-Konzentrationsprofil kann von Vorteil sein, um bei einer bestimmten Ge-Konzentration von z.B. 20–40at% einen möglichst großen Relaxationsgrad der ersten Schicht und somit einen hohen Grad der Verspannung für die zu verspannende Schicht zu erzielen.
  • Es ist zudem vorteilhaft, die Dicke der ersten Schicht möglichst groß zu wählen, da dann die Spannungsrelaxation effienzter abläuft.
  • Bei einer konstanten Ge-Konzentration von 20 at% Ge kann eine maximale Schichtdicke von ca. 400 Nanometer erzielt werden. Ein komplexes Konzentrationsprofil ist bei höheren Ge-Gehalten von Vorteil.
  • Optional kann auch eine weitere Schicht, z.B. zur Vermeidung von Oberflächenaufrauung durch Blistern nach einer Wasserstoff- oder Heliumimplantation auf die Schichtstruktur abgeschieden werden. Diese Schicht kann amorph oder polykristallin sein. Diese Schicht kann vor oder nach der Erzeugung des Defektbereichs z.B. durch Ionenimplantation abgeschieden werden. Die Schichtdicke dieser optionalen Schicht muss lediglich mit den Implantionsparametern abgestimmt werden.
  • Die hier angegebenen Materialien und Dicken der einzelnen Schichten sind beispielhaft und führen selbstverständlich nicht zur Einschränkung der Erfindung.
  • Es ist vorteilhaft die Dicke einer zweiten und weiterer zu relaxierenden Schicht ebenfalls möglichst groß zu wählen. Die zu verspannende Schicht ist dann gegebenenfalls zwischen zwei relaxierenden Schichten angeordnet und die Relaxation läuft besonders effizient ab. Man erhält besonders vorteilhaft mindestens eine sehr dünne verspannte Schicht auf mindestens einer relaxierten Schicht, insbesondere verspanntes Silizium auf relaxiertem Si-Ge. Wie erwähnt ist es auch möglich mehrere zu verspannende Schichten und mehrere relaxierte Schichten zu erzeugen.
  • In einer besonders vorteilhaften Ausgestaltung der Erfindung wird durch Anordnung einer Maske ein lokal begrenzter Defektbereich erzeugt. Dadurch wird besonders vorteilhaft bewirkt, daß aus der zu verspannenden Schicht lokal verspannte und unverspannte Bereiche planar, das heißt in einer Ebene direkt nebeneinander ohne weitere Stufenbildung wie bisher aus dem Stand der Technik bekannt, erzeugt werden. Die Relaxation und entsprechend die Verspannung findet nur unter den nicht maskierten Bereichen statt.
  • Der oder die Defektbereiche können besonders vorteilhaft durch Ionenimplantation vorzugsweise mit leichten Ionen wie Wasserstoff (H+, H2 +), Helium, Fluor, Bor, Kohlenstoff, Stickstoff, Schwefel und so weiter oder durch Ionen des Schicht- bzw. Substratmaterials selbst, also z.B. Silizium oder Germanium bei einer Si/Si-Ge Heterostruktur erfolgen.
  • Es ist vorteilhaft Ionen zu verwenden, die ungewollte Kontamination bzw. Dotierung der Struktur vermeiden. In diesem Sinne sind auch Edelgasionen z.B. Ne, Ar, Kr und so weiter einsetzbar.
  • Für Wasserstoff oder Helium-Ionen wird eine Dosis von etwa 3 × 1015 bis 3,5 × 1016 cm–2, insbesondere aber für Helium von 0,4–2,5 × 1016 cm–2 verwendet. Auch eine Kombination von zwei Implantationen, z. B. erst Wasserstoff und dann Helium oder erst Bor und dann Wasserstoff sind geeignet. Eine Bor-Implantation in Verbindung mit einer Wasserstoff-Implantation erlaubt die Dosis der Wasserstoff-Implantation zu reduzieren. Auch eine Temperatur behandlung zwischen den Implantationen kann vorteilhaft sein, um Nukleationskeime für die Defektbildung zu erzeugen.
  • Der Defektbereich wird vorteilhaft in einem Abstand von 50 bis 500 Nanometer von einer zu relaxierenden Schicht erzeugt.
  • In einer weiteren Ausgestaltung der Erfindung wird ein Defektbereich im Substrat und Kristalldefekte in der übrigen Schichtstruktur erzeugt. Dies gilt insbesondere für Ionen, die zu einer Bläschen- oder Rissbildung führen wie z.B. Wasserstoff, Helium, Fluor, Neon, oder Argon.
  • Vorteilhaft kann bei einer Si-Implantation im Vergleich zur Implantation mit sehr leichten Ionen wie z.B. Wasserstoff- oder Heliumionen die Dosis erheblich, das heißt insbesondere um einen Faktor von 10–100 reduziert werden. Dies verkürzt vorteilhaft die Implantationszeiten und erhöht dadurch den Waferdurchsatz erheblich.
  • Mit dem Ziel einen höheren Relaxationsgrad zu erreichen kann aber auch mittels zwei oder mehrerer Implantationen die Defektbildung im Substrat und in der ersten Schicht unabhängig voneinander eingestellt werden. Eine vorteilhafte Vorgehensweise ist auch erst eine oder mehrere Implantationen mit verschiedener Energie, eventuell auch mit verschiedenen Ionen in die erste Schicht mit geringer Dosis auszuführen und mit einer zweiten Implantation den Defektbereich in der zweiten Schicht aufzubauen. Die Erzeugung von Punktdefekten in der zu relaxierenden ersten Schicht führt zu beschleunigter Diffusion und zu größerer Relaxation.
  • Die Ionenimplantation kann ganzflächig oder durch die Verwendung einer Implantationsmaske z. B. Photolack an beliebigen Stellen auf dem Wafer durchgeführt werden.
  • In einer weiteren Ausgestaltung der Erfindung wird der Wafer für die Ionenimplantation nicht in einem Winkel von 7°, wie aus dem Stand der Technik bekannt, gekippt. Vielmehr wird der Wafer in einem Winkel von größer 7° aus der Normalen, insbesondere in einem Winkel von 30–60° gekippt.
  • Durch das Verfahren wird es möglich, verspannte und nichtverspannte Schichten nebeneinander auf dem Wafer unter Gewährung einer Planarität ohne Stufen herzustellen. Das wird letztlich dadurch möglich, da die abschließende Temperaturbehandlung mit einem so kleinen thermischen Budget durchgeführt werden kann, dass nicht implantierte Bereiche der ersten Schicht auf der zu verspannende Schicht und/oder einer zweiten Schicht unter der zu verspannenden Schicht nicht oder kaum relaxieren und so die zu verspannende Schicht an diesen Stellen auch nicht verändert wird.
  • Es ist besonders vorteilhaft, die Implantationsmaske an das Layout der Bauelemente, bzw. Isolationsbereiche anzupassen. Nur die Bereiche, wo z.B. verspanntes Silizium für die Bauelemente benötigt wird, werden implantiert.
  • Die Übergangsbereiche zwischen verspannten und unverspanntem Bereichen werden vorteilhaft als Isolationsbereiche zwischen den Bauelementen ausgeführt. Besonders vorteilhaft wird dabei wiederum Siliziumdioxid als Isolationsmaterial gewählt.
  • Auf erzeugte verspannte Bereiche können weitere epitaktische Schichten abgeschieden werden, um z.B. die Schichtdicke der verspannnten Bereiche zu erhöhen oder lokal auf dem Wafer anzupassen bzw. auch neue Schichten z. B. für komplexere elektronische oder optoelektronische Bauelemente realisieren zu können.
  • Mit dem erfindungsgemäßen Verfahren können eine oder mehrere verspannte Schichten erzeugt werden, die vorteilhaft eine extrem geringe Oberflächenrauigkeit von regelmäßig weniger als 1 Nanometer und nur eine geringe Defektdichte von weniger als 107 cm–2, insbesondere von weniger als 105 cm–2 aufweist.
  • Die geringe Rauigkeit ist besonders vorteilhaft bei Herstellung von MOSFETs, wo ein thermisches Oxid oder ein anderes Dielektrikum, z. B. ein high-k Dielektrikum, das heißt ein Material mit hoher Dielektrizitätskonstante auf der verspannten Schicht erzeugt werden muss. Die Oberflächenrauigkeit beeinflusst äußerst empfindlich die elektrische Qualität des Dielektrikums, das das Herzstück eines Transistors darstellt. Auch die Beweglichkeit der Ladungsträger wird in einer sehr dünnen Schicht stark von den Grenzflächen bestimmt. Die Oberflächenrauigkeit von beispielsweise verspannten Silizium kann durch Wachstum eines thermischen Oxides weiter reduziert werden. Dieses so hergestellte Oxid kann dann vor dem Wachstum oder der Abscheidung des Gatedielektrikums entfernt werden.
  • Das Verfahren bietet in einer weiteren, besonders vorteilhaften Ausgestaltung der Erfindung das Potential zur weiteren Reduktion der Versetzungsdichte in der relaxierten und der verspannten Schicht.
  • Dies kann durch Ätzen von Gräben in den Schichten mit Mikrometer-Abständen beispielsweise von 1 bis 100 Mikrometer oder vorteilhafter, durch Ätzgräben, die an die Bauelementstrukturen angepasst sind, und nachfolgendes Tempern bei Temperaturen über 500°C erzielt werden. Fadenversetzungen in der Schicht gleiten dabei an den Rand dieser Bereiche und werden so ausgeheilt. Diese Ätzgräben können darüber hinaus auch zur Herstellung sogenannter shallow trench isolations verwendet werden. Hierzu werden die Gräben mit einem Isolatormaterial aufgefüllt und so die Bauelemente voneinander elektrisch getrennt.
  • Die Herstellung eines system on a chip, das heißt verschiedener Bauelemente mit verschiedenen Funktionen in einer Ebene ist somit vorteilhaft im Rahmen der Erfindung möglich. Wie bereits ausgeführt können hiermit verspannte und nicht verspannte Schichten unter Gewährung der Planarität hergestellt werden. Dies ermöglicht die Herstellung von speziellen Bauelementen/Schaltungen mit verspannten oder nicht verspannten Bereichen aus z.B. Silizium. Diese insbesondere sehr dünnen Schicht können lokal durch weitere Abscheidung, z. B. auch durch selektive Abscheidung verstärkt werden, um z. B. Kontakte für Source und Drain, sogenannte „raised Source and Drain" und Leistungsbauelemente zu fertigen.
  • Für die Herstellung z.B. von p- und n-Kanal MOSFETs können die so erzeugten verspannten Silizium-Schichten vorteilhaft genutzt werden, da die Elektronen- und die Löcherbeweglichkeiten in dem tetragonalen Gitter des verspannten Siliziums um ca. 100% bzw. ca. 30% im Vergleich zu unverspanntem Silizium erhöht ist, wenn die Gitterverspannung > 1% ist. Dabei ist man nicht an bestimmte Transistortypen oder Bauteile gebunden. Auch MODFETs, resonante Tunneldioden, Photodetektoren und Quantenkaskadenlaser können realisiert werden.
  • Nachfolgend wird der Gegenstand der Erfindung anhand von sieben Figuren und Ausführungsbeispielen näher erläutert, ohne dass der Gegenstand der Erfindung dadurch beschränkt werden soll. Dabei zeigen:
  • 1: Schematisches Schichtsystem, umfassend ein Substrat 1 und eine 2-lagige, epitaktisch aufgebrachte Schichtstruktur bestehend aus zu relaxierender Schicht 4 und zu verspannender Schicht 5 und einem durch Ionenimplantation erzeugten Defektbereich 99.
  • 2: Schematisches Schichtsystem, umfassend ein SOI-Substrat bestehend aus Silizium 1, einer Isolationsschicht 2 und einer Silizium-Oberflächenschicht 3 sowie eine epitaktisch aufgebrachte Schichtstruktur bestehend aus den Schichten 4 und 5, wobei die zu verspannende Schicht 3 und/oder 5 an die zu relaxierende Schicht 4 angrenzt.
  • 3: Schematisches Schichtsystem, entsprechend 1, wobei sich oberhalb der zu verspannenden Schicht 5 eine weitere zu relaxierende Schicht 6 befindet.
  • 4: Schematisches Schichtsystem, entsprechend 2, wobei sich oberhalb der zu verspannenden Schicht 5 eine weitere zu relaxierende Schicht 6 befindet.
  • 5: Schematisches Schichtsystem, entsprechend 1, wobei die zu relaxierende Schichtstruktur 54 einen graduellen Konzentrationsverlauf senkrecht zur Schichtebene aufweist.
  • 6: Schematisches Schichtsystem, umfassend ein Substrat mit vergrabener Defektstruktur 99, eine 2-lagige, epitaktisch aufgebrachte Schichtstruktur (4 u. 5), eine Implantationsmaske 66 sowie eine nach Temperung verspannte Schicht 5.
  • 7: Schematisches Schichtsystem entsprechend 6, wobei nach Implantation und Temperung im unmaskierten Bereich eine relaxierte Schicht 4' und eine verspannte Schicht 5' vorliegt, während im maskierten Bereich eine verspannte Schicht 4 und eine unverspannte Schicht 5 vorliegt.
    •
  • 1 zeigt die Herstellung einer zu verspannenden Schicht 5 auf einer zu relaxierenden Schicht 4 auf einem Substrat 1. Das Schichtwachstum erfolgt vorzugsweise mit Gasphasenepitaxie oder mit Molekularstrahlepitaxie. Auf einem Silizium-Substrat 1 wird epitaktisch Schicht 4, beispielsweise eine Siliziumgermanium-(Si- Ge)-Schicht mit einer Ge-Konzentration von z. B. 30 Atom-% Ge und einer Schichtdicke d4 von 10–500 nm abgeschieden. Anschließend wird die zu verspannende Schicht 5 (z.B. Si) mit einer Schichtdicke d5 von z.B. 1–50 nm abgeschieden. Es ist zu beachten, dass eine höhere Schichtdicke d4 von Vorteil ist, da in der Regel dies zu kleineren Versetzungsdichten und höherem Relaxationsgrad in dem spannungsrelaxierten virtuellen Substrat führen wird.
  • Alternativ dazu kann wie in 2 dargestellt, das oben beschriebene Schichtsystem bestehend aus den Schichten 4 und 5 anstatt auf einem Si-Substrat auf einem SOI Substrat (Si-Wafer 1 mit vergrabener, amorpher SiO2 Schicht 2 und einer Si-Oberflächenschicht 3 mit einer Dicke von z.B. 50nm) abgeschieden werden.
  • Alternativ zu 1 kann wie in 3 dargestellt, die zu verspannende Schicht 5 zudem mit einer weiteren Schicht 6 mit der Schichtdicke d6 von z.B. 10–500nm (z.B Si-Ge mit gleicher oder unterschiedlicher Ge-Konzentration wie in Schicht 4) überwachsen werden um einen symmetrischeren Spannungsverlauf zu erreichen. Nach erfolgter Relaxation der Schichten 4 und 6 und Verspannung von Schicht 5 kann Schicht 6 entfernt werden. Dadurch kann man eine verspannte Schicht 5 auf einer sehr dünnen, relaxierten Schicht 4 erzielen.
  • Alternativ zu 2, kann wie in 4 dargestellt, die zu verspannende Schicht 5 zudem mit einer weiteren Schicht 6 (z.B. Si-Ge mit gleicher oder unterschiedlicher Ge-Konzentration wie in Schicht 4) überwachsen werden um einen symmetrischeren Spannungsverlauf zu erreichen. Nach erfolgter Relaxation der Schichten 4 und 6 und Verspannung von Schicht 5 kann Schicht 6 entfernt werden. Dadurch kann man eine verspannte Schicht 5 auf einer sehr dünnen, relaxierten Schicht 4 erzielen.
  • Alternativ zu 1 kann, wie in 5 dargestellt, anstatt einer Si-Ge Schicht 4 eine Si-Ge-Schicht 54 mit einem stark inhomogenen Konzentrationsverlauf, dargestellt durch den Graustufenverlauf, in der Schicht aufgebracht werden. Beispielsweise kann in einer 200 nm dicken Schicht 54 die Ge-Konzentration von anfänglich 50 at.% (dunkel dargestellt) auf 25 at.% (hell dargestellter Bereich nahe der Schicht 5) abgesenkt werden. Die Gesamtschichtdicke muss in allen Fällen unterhalb der Schichtdicke liegen, bei der bereits während des Wachstums eine merkliche Spannungsrelaxation (z.B. 5%) erfolgt. Auf dieser Schicht 54 wird dann die zu verspannende Schicht 5 abgeschieden.
  • Unterhalb dieser deponierten Schichten kann in allen beschriebenen Ausführungsbeispielen, ein Defektbereich 99z. B. durch Ionenimplantation erzeugt werden (siehe 1 und 6). Hierfür kann vorteilhaft eine He-Implantation mit einer Dosis von ca. 1 × 1016 cm–2 durchgeführt werden. Die Energie der Ionen wird an die Schichtdicke so angepasst, dass die mittlere Reichweite der Ionen ca. 50–500 nm unterhalb der ersten Grenzfläche, also im Substrat liegt. Alternativ zur He-Implantation kann in den Ausführungsbeispielen auch eine Si-Implantation beispielsweise mit einer Energie von ca. 150 keV und einer Dosis von etwa 1 × 1014 cm–2 bei 100 nm Schichtdicke der Siliziumgermanium-(Si-Ge)-Schicht 4 und 20 nm Schichtdicke der Silizium Schicht 5 eingesetzt werden. Die implantierten Ionen erzeugen Kristalldefekte in und unterhalb der Si-Ge-Schicht(en) 4, 6. Die Ionenimplantation kann durch eine Maske 66 lateral eingeschränkt werden, um lokal verspannte auf relaxierte Schichten herzustellen.
  • Anschließend erfolgt für einige Minuten als thermische Behandlung eine Temperung bei 900 °C in einer inerten N2-Atmosphäre. Es kann auch ein anderes inertes Gas (z.B. Argon) oder ein Gas, das für die Zwecke der Erfindung geeignet ist, verwendet werden (z. B. O2 oder Formiergas). Über dem Defektbereich 99 entsteht bei diesem Temperaturregime, das nicht zu hoch gewählt sein darf, eine spannungsrelaxierte Siliziumgermanium (Si-Ge)-Schichtstruktur 4, 6 sowie eine verspannte Schicht 5. Die Schicht 5 kann z. B. aus Silizium, oder auch aus Siliziumgermanium (Si-Ge) mit anderer Germaniumkonzentration als in der epitaktischen Schicht 4 bzw. 6, oder auch aus einer Mehrfachschicht bestehen. Im Falle von Silizium liegt verspanntes Silizium vor. Im Falle von Si-Ge liegt verspanntes Si-Ge vor. Durch die Dünne der Schichten 4, 5, und 6 ist jedoch eine Planarität der Schichten im Sinne der Tiefenschärfe lithographischer Verfahren sowie die thermische Leitfähigkeit zum Substrat gewährleistet.
  • Die Temper- oder Oxidationstemperatur kann an das gesamte Schichtsystem und an den Bauelementeprozess angepasst und so auf wesentlich tiefere Temperaturen abgesenkt werden. Beispielsweise kann eine Schichtrelaxati on nach geeigneter Ionenimplantation bereits bei Temperaturen um 600 °C erreicht werden.
  • Eine Oxidation bewirkt eine Germaniumanreicherung an der Si-Ge-Schicht 6 nahe der Oberfläche. Dadurch wird eine höhere Verspannung der Schicht 5 erzielt.
  • Erfindungsgemäße Schichtenfolgen 4, 5, 6 auf dem Substrat können wie in 1 eine Dicke von ca. 50 bis 500 Nanometer oder weniger aufweisen um diese Anforderungen zu erfüllen.
  • Schicht 5 aus 1–7, z.B. verspanntes Silizium, kann auf Grund der höheren Beweglichkeiten der Ladungsträger vorteilhaft zur Herstellung von ultraschnellen MOSFETs, insbesondere n- und p-Kanal MOSFETs verwendet werden.
  • In den Bereichen unterhalb einer Maske, in denen die Schichten 4 bzw. 6 der Si-Ge-Schichtstruktur nach der Implantation nicht relaxiert ist, können vorteilhaft p-MOSFETs hergestellt werden. Diese Bereiche entstehen wie in 7 dargestellt, z.B. wenn während der Ionenimplantation eine Maske verwendet wurde. Da regelmäßig nur die Bereiche der Schicht 4 bzw. 6 der Schichtstruktur relaxieren, die oberhalb eines vergrabenen Defektbereiches eines Substrates liegen, bleiben die Bereiche der Schichten 4 bzw. 6 der Schichtstruktur, die unter der durch die Maske geschützten Bereiche angeordnet sind, regelmäßig verspannt und damit die Schicht 5 unverspannt.
  • Ausgehend von 1 bzw. 3 kann die verspannte Schicht 5 (ggf. zusammen mit Schicht 6) auf einen weiteren, mit einer SiO2 Schicht versehenen Si-Wafer (nicht dargestellt) gebondet werden. Nach Wasserstoffimplantation mit einer Dosis von z.B. 5 × 1016 H2 + cm–2 und Temperung bei z.B 400°C kann das Substrat 1 entfernt werden. Weiterhin kann Schicht 4 entfernt werden. Falls die Schicht 6 ausreichend dünn gehalten wird, z.B. 50nm, können mit dieser Schichtstruktur fully-depleted MOSFET Transistoren hergestellt werden.
  • Man kann darüber hinaus auch von anderen Schichtenfolgen und Prozessierungen ausgehen:
    Neben Siliziumgermanium (Si-Ge) und Si-Ge-C und Si-C als epitaktische Schichten 4 und 5, bzw. 6 können ferner allgemein III-V-Verbindungen, insbesondere III-V-Nitride (GaN, AlN, InN) sowie auch oxidische Perovskite als epitaktische Schichten angeordnet sein. Wichtig ist in jedem Fall nur, dass geeignete Materialien auf einem geeigneten Substrat angeordnet werden, so dass mindestens eine Schicht mit unterschiedlicher Gitterstruktur, auf dem so erzeugten "virtuellen Substrat" hergestellt werden kann. Danach kann eine Herstellung der Bauelemente, z. B. Transistoren fortgeführt werden.
  • Die nach einem der erfindungsgemäßen Verfahren hergestellten Schichtenfolgen können insbesondere zur Herstellung von metal-oxide-semiconductor Feldeffekt-Transistoren (MOSFET) und modulated doped Feldeffekt-Transistor (MODFET) herangezogen werden. Es ist auch möglich resonante Tunneldioden, insbesondere eine reso nante Siliziumgermanium-(Si-Ge)-Tunneldiode oder Quantenkaskadenlaser auf so einem „virtuellen Substrat" herzustellen. Weiterhin ist denkbar einen Photodetektor aus einer der Schichtenfolgen herzustellen. Ferner ist denkbar, ausgehend von einer Schichtenfolge von z.B. GaAs, GaN oder InPals Schicht 2 auf einem "virtuellen Substrat" aus Siliziumgermanium (Si-Ge) 1 einen Laser herzustellen.
    • 1
    Silizium oder Substratträger
    2
    Isolator des SOI-Substrates z. B. SiO2
    3
    Si Oberflächenschicht des SOI Substrates
    4
    Zu relaxierende epitaktische Schicht, (z. B. Siliziumgermanium) mit einer Schichtdicke d4.
    5
    Zu verspannende Schicht mit einer Schichtdicke d5
    6
    zusätzliche, zu relaxierende Schicht, (z.B. Siliziumgermanium) mit Schichtdicke d6
    54
    Epitaktische Si-Ge Schicht mit einem vorgegebenen Ge-Konzentrationsprofil (z. B. in Wachstumsrichtung abfallend)
    66
    Maske
    99
    Defektbereich

Claims (60)

  1. Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat (1, 2) mit den Schritten: – Erzeugung eines Defektbereichs (99) in einem zu der zu verspannenden Schicht (3, 5) benachbarten Schicht (1, 2, 4, 6), – Relaxation mindestens einer zu der zu verspannenden (3, 5) Schicht benachbarten Schicht (4, 6).
  2. Verfahren nach vorhergehendem Anspruch, bei dem ausgehend vom Defektbereich (99) Versetzungen gebildet werden, die zu einer Relaxation mindestens einer zu der zu verspannenden (3, 5) Schicht benachbarten Schicht (4, 6) führen.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schichtstruktur zur Relaxation mindestens einer Temperaturbehandlung und/oder Oxidation unterzogen wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Defektbereich (99) im Substrat (1) erzeugt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf einer zu verspannenden Schicht (5) epitaktisch wenigstens eine erste Schicht (6) angeordnet wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Schicht (6) einen anderen Verspannungsgrad aufweist als eine zu verspannende Schicht (5).
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Schicht (6) relaxiert.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen der zu verspannenden Schicht (5) und dem Substrat (1, 2) eine weitere Schicht (4) angeordnet wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die weitere Schicht (4) einen anderen Verspannungsgrad aufweist als die zu verspannende Schicht (5).
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mehrere Schichten (4, 6) relaxieren.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mehrere zu verspannende Schichten (3, 5) verspannen.
  12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine epitaktische Schichtstruktur umfassend mehrere Schichten auf einem Substrat (1, 2, 3, 4, 5, 6) in einem Abscheideprozess hergestellt wird.
  13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß aufgebrachte Schichten wieder entfernt werden.
  14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mindestens eine verspannte Schicht (5) auf einer dünnen relaxierten Schicht (4) erzeugt wird.
  15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Entfernung einer Schicht mittels Implantation, insbesondere mittels Wasserstoff- oder Helium-Implantation erfolgt.
  16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erzeugte Defektbereich als Abtrennebene verwendet wird.
  17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Defektbereich (99) durch mindestens eine Ionenimplantation erzeugt werden.
  18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß für eine Implantation Wasserstoff- und/oder He-Ionen gewählt werden.
  19. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Ionen mit einer Dosis von 3 × 1015 bis 4 × 1016 cm–2 zur Erzeugung des Defektbereichs (99) gewählt werden.
  20. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß für die Implantation Si-Ionen gewählt werden.
  21. verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Dosis von 1 × 1013 bis 5 × 1014 cm–2 zur Erzeugung des Defektbereichs (99) eingesetzt werden.
  22. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß für die Implantation Wasserstoff-, Kohlenstoff-, Stickstoff-, Fluor-, Bor-, Phosphor-, Arsen-, Silizium-, Germanium-, Antimon-, Schwefel-, Neon-, Argon-, Krypton oder Xenon-Ionen, oder eine Ionensorte des Schichtmaterials selbst zur Erzeugung des Defektbereichs (99) eingesetzt werden.
  23. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Relaxation in einem begrenzten Bereich mindestens einer Schicht (4, 6) erfolgt.
  24. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Maske (66) angeordnet wird.
  25. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schichtstruktur nur an den implantierten Bereichen relaxiert und/oder verspannt wird.
  26. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schichtstruktur mit Ionen primär durchstrahlt wird.
  27. Verfahren nach einem der vorhergehenden Ansprüche, bei dem Wasserstoff und/oder He in größere Tiefe implantiert wird und während anschliessender Temperung im Defektbereich sich ansammelt und so eine Abtrennung ermöglicht.
  28. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Dosis bei der Wasserstoff- und/oder Helium-Ionen Implantation für die Abtrennung reduziert werden kann.
  29. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in der Schichtstruktur vorwiegend Kristalldefekte und/oder im Substrat nahe der epitaktischen Schichtstruktur ein ausgedehnter Defektbereich (99) erzeugt wird.
  30. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Energie der implantierten Ionen derart gewählt wird, dass die mittlere Reichweite größer als die Gesamtschichtdicke der epitaktischen Schichtstruktur ist.
  31. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Temperaturbehandlung in einem Temperaturbereich von 550 bis 1200, insbesondere von 700 bis 950°C durchgeführt wird.
  32. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Temperaturbehandlung in einer inerten, reduzierenden, nitridierenden oder oxidierenden Atmosphäre durchgeführt wird.
  33. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Versetzungsdichte nach dem Wachstum kleiner als 105 cm–2 beträgt.
  34. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine verspannte Schicht (5') und/oder eine unverspannte Schicht (5) mit einer Oberflächenrauigkeit von kleiner als 1 Nanometer erzeugt wird.
  35. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Schichtstruktur, umfassend Silizium, Silizium-Germanium (Si-Ge) oder Silizium-Gemanium-Kohlenstoff (Si-GeC) oder Siliciumcarbid (SiC) auf einem Substrat (1) aufgebracht wird.
  36. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Schichtstruktur, umfassend einen III-V-Verbindungshalbleiter, insbesondere ein III-V-Nitrid, einen II-VI-Verbindungshalbleiter oder einen oxidischen Perovskiten auf dem Substrat (1) aufgebracht wird.
  37. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Si-Ge als Material für mindestens eine zu relaxierende Schicht (4, 6) gewählt wird.
  38. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwei Si-Ge Schichten (4, 6) relaxieren.
  39. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens eine Schicht mit einem zusätzlichen Kohlenstoffgehalt von 1–2 Atom-% angeordnet ist in der eine Relaxation herbeigeführt wird.
  40. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein SOI-Substrat (1, 2, 3) (silicon on insulator) gewählt wird.
  41. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Si-Schicht (3, 5), mit einer Schichtdicke unterhalb von 200 Nanometern gewählt wird.
  42. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Silizium, Siliziumgermanium (Si-Ge), Siliziumcarbid (SiC), Saphir oder ein oxidisches Perovskit oder ein III/V- bzw. II/VI-Verbindungshalbleiter als Substrat (1) gewählt wird.
  43. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Wafer-Bonding durchgeführt wird.
  44. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schichtstruktur auf ein zweites Substrat gebondet wird.
  45. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schichtstruktur auf ein Substrat mit einer SiO2-Schicht gebondet wird.
  46. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest das erste Substrat entfernt wird.
  47. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an einem verspannten Silizium-Bereich (5') n- und oder p-MOSFETs hergestellt werden.
  48. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an mindestens einem verspannten Siliziumgermanium- (Si-Ge)-Bereich (4) als nicht relaxiertem Bereich einer Schicht p-MOSFETs hergestellt werden.
  49. Verfahren zur Herstellung einer Schichtstruktur umfassend mehrere verspannte Schichten dadurch gekennzeichnet, daß einer oder mehrere der in den Ansprüchen 1 bis 48 genannten Verfahrensschritte mehrfach angewendet wird.
  50. Schichtstruktur umfassend eine Schicht (4', 4; 5', 5) auf einem Substrat (1), dadurch gekennzeichnet, daß die Schicht (4',4; 5', 5) zum Teil verspannt ausgebildet ist.
  51. Schichtstruktur umfassend ein Substrat, dadurch gekennzeichnet, daß auf dem Substrat (1, 2) ein verspannter Bereich (5` ) einer Schicht in einer Ebene planar neben einem unverspannten Bereich (5) dieser Schicht angeordnet ist.
  52. Schichtstruktur nach vorhergehendem Anspruch, dadurch gekennzeichnet daß, mindestens ein verspannter Bereich (5') einer Schicht auf mindestens einem relaxierten Bereich (4') einer anderen Schicht angeordnet ist.
  53. Schichtstruktur nach vorhergehendem Anspruch, dadurch gekennzeichnet daß, ein verspannter Bereich (5') einer Schicht zwischen zwei relaxierten Bereichen zweier weiterer Schichten angeordnet ist.
  54. Schichtstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mindestens ein relaxierter Bereich (4') in einer Ebene planar neben mindestens einem verspannten Bereich (4) angeordnet ist.
  55. Bauelement umfassend Schichtstruktur nach einem der vorhergehenden Ansprüche 50 bis 54.
  56. Fully depleted p-MOSFET als Bauelement nach Anspruch 55.
  57. modulated doped Feldeffekt-Transistor (MODFET) oder metal-oxide-semiconductor Feldeffekt-Transistor (MOSFET) als Bauelement nach Anspruch 55.
  58. Tunneldiode, insbesondere eine Siliziumgermanium-(Si-Ge)-Tunneldiode als Bauelement nach Anspruch 55.
  59. Photodetektor als Bauelement nach Anspruch 55.
  60. Laser, insbesondere Quantenkaskadenlaser auf Si-Ge-Basis als Bauelement nach Anspruch 55.
DE10318284A 2003-04-22 2003-04-22 Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur Withdrawn DE10318284A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10318284A DE10318284A1 (de) 2003-04-22 2003-04-22 Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
JP2006504301A JP5065676B2 (ja) 2003-04-22 2004-04-15 基板上に歪層を製造する方法及び層構造
US10/553,562 US7416965B2 (en) 2003-04-22 2004-04-15 Method for producing a strained layer on a substrate and corresponding layer structure
EP04727506A EP1616346A2 (de) 2003-04-22 2004-04-15 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
PCT/DE2004/000780 WO2004095553A2 (de) 2003-04-22 2004-04-15 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10318284A DE10318284A1 (de) 2003-04-22 2003-04-22 Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur

Publications (1)

Publication Number Publication Date
DE10318284A1 true DE10318284A1 (de) 2004-11-25

Family

ID=33304880

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10318284A Withdrawn DE10318284A1 (de) 2003-04-22 2003-04-22 Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur

Country Status (5)

Country Link
US (1) US7416965B2 (de)
EP (1) EP1616346A2 (de)
JP (1) JP5065676B2 (de)
DE (1) DE10318284A1 (de)
WO (1) WO2004095553A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006010273A1 (de) * 2006-03-02 2007-09-13 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem spannungskompensierten Schichtstapel mit geringer Defektdichte und Schichtstapel

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004048096A1 (de) * 2004-09-30 2006-04-27 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7229901B2 (en) * 2004-12-16 2007-06-12 Wisconsin Alumni Research Foundation Fabrication of strained heterojunction structures
JP4654710B2 (ja) * 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2892855B1 (fr) * 2005-10-28 2008-07-18 Commissariat Energie Atomique Procede de fabrication d'une structure en couches minces et structure en couches minces ainsi obtenue
KR101455564B1 (ko) * 2005-12-09 2014-10-27 세미이큅, 인코포레이티드 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를 위한 시스템 및 방법
EP1808886A3 (de) * 2006-01-17 2009-08-12 S.O.I.T.E.C. Silicon on Insulator Technologies Verfahren zur Justierung der Beanspruchung eines Substrats in einem Halbleitermaterial
FR2896255B1 (fr) * 2006-01-17 2008-05-09 Soitec Silicon On Insulator Procede d'ajustement de la contrainte d'un substrat en un materiau semi-conducteur
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
JP4649511B2 (ja) * 2006-02-15 2011-03-09 富士通株式会社 光導波路デバイス
US7514726B2 (en) * 2006-03-21 2009-04-07 The United States Of America As Represented By The Aministrator Of The National Aeronautics And Space Administration Graded index silicon geranium on lattice matched silicon geranium semiconductor alloy
US7888197B2 (en) * 2007-01-11 2011-02-15 International Business Machines Corporation Method of forming stressed SOI FET having doped glass box layer using sacrificial stressed layer
US7494886B2 (en) 2007-01-12 2009-02-24 International Business Machines Corporation Uniaxial strain relaxation of biaxial-strained thin films using ion implantation
US7906358B2 (en) * 2007-10-18 2011-03-15 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Epitaxial growth of cubic crystalline semiconductor alloys on basal plane of trigonal or hexagonal crystal
US7943414B2 (en) * 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2011166129A (ja) * 2010-01-15 2011-08-25 Sumitomo Chemical Co Ltd 半導体基板、電子デバイス及び半導体基板の製造方法
US8361889B2 (en) * 2010-07-06 2013-01-29 International Business Machines Corporation Strained semiconductor-on-insulator by addition and removal of atoms in a semiconductor-on-insulator
DE102010046215B4 (de) * 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
US8501600B2 (en) * 2010-09-27 2013-08-06 Applied Materials, Inc. Methods for depositing germanium-containing layers
US9583364B2 (en) 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial compression
US9614026B2 (en) 2013-03-13 2017-04-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High mobility transport layer structures for rhombohedral Si/Ge/SiGe devices
FR3003686B1 (fr) 2013-03-20 2016-11-04 St Microelectronics Crolles 2 Sas Procede de formation d'une couche de silicium contraint
US9305781B1 (en) 2015-04-30 2016-04-05 International Business Machines Corporation Structure and method to form localized strain relaxed SiGe buffer layer
CN111733378B (zh) * 2020-05-15 2022-12-13 中国兵器科学研究院宁波分院 一种钢表面的涂层结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038201A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Jülich GmbH Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepassten substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
US6429061B1 (en) * 2000-07-26 2002-08-06 International Business Machines Corporation Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation
JP2002343880A (ja) * 2001-05-17 2002-11-29 Sharp Corp 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
DE10218381A1 (de) * 2002-04-24 2004-02-26 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
WO2002013342A2 (en) * 2000-08-04 2002-02-14 Amberwave Systems Corporation Silicon wafer with embedded optoelectronic material for monolithic oeic
EP1309989B1 (de) * 2000-08-16 2007-01-10 Massachusetts Institute Of Technology Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen
EP1364411A1 (de) * 2001-03-02 2003-11-26 Amberwave Systems Corporation Relaxierte silizium-germanium plattform für hochgeschwindigkeits-cmos elektronik und analoge hochgeschwindigkeits-schaltungen
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP2003008022A (ja) * 2001-06-20 2003-01-10 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
JP4854871B2 (ja) * 2001-06-20 2012-01-18 株式会社Ｓｕｍｃｏ 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US6972245B2 (en) 2002-05-15 2005-12-06 The Regents Of The University Of California Method for co-fabricating strained and relaxed crystalline and poly-crystalline structures
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
DE10310740A1 (de) 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
JP2004281764A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置およびその製造方法
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038201A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Jülich GmbH Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepassten substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
US6429061B1 (en) * 2000-07-26 2002-08-06 International Business Machines Corporation Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation
JP2002343880A (ja) * 2001-05-17 2002-11-29 Sharp Corp 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
DE10218381A1 (de) * 2002-04-24 2004-02-26 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
E.A. Fitzgerald et al., Thin Solid Films 294, 3 (1997), S. 115 *
F. Schäffler, Semicond. Sci. Technol. 12, 1515 (1997), S. 1515-1549 *
Z. Cheng et al., Mat.Res.Soc. Symp. Proc., Vol. 686, 21 (2002), S. 21-26 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006010273A1 (de) * 2006-03-02 2007-09-13 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem spannungskompensierten Schichtstapel mit geringer Defektdichte und Schichtstapel
DE102006010273B4 (de) * 2006-03-02 2010-04-15 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem spannungskompensierten Schichtstapel mit geringer Defektdichte, Schichtstapel und dessen Verwendung

Also Published As

Publication number Publication date
WO2004095553A3 (de) 2004-12-23
US7416965B2 (en) 2008-08-26
JP2006524427A (ja) 2006-10-26
EP1616346A2 (de) 2006-01-18
US20060211221A1 (en) 2006-09-21
JP5065676B2 (ja) 2012-11-07
WO2004095553A2 (de) 2004-11-04

Similar Documents

Publication Publication Date Title
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE10318284A1 (de) Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
EP1616345A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE112011102840B4 (de) Halbleiter, der durch elastische Kantenrelaxation eines Stressors in Kombination mit einer vergrabenen Isolierschicht verspannt wird
EP0838858B1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
US7348259B2 (en) Method of fabricating a semiconductor structure that includes transferring one or more material layers to a substrate and smoothing an exposed surface of at least one of the material layers
KR100392166B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
DE102006060886B4 (de) SOI-Anordnung mit mehrfachen Kristallorientierungen sowie zugehöriger SOI-Baustein und zugehörige Herstellungsverfahren
JP2006522469A5 (de)
US7842940B2 (en) Structure and method to form semiconductor-on-pores (SOP) for high device performance and low manufacturing cost
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
SG182855A1 (en) Semiconductor on insulator apparatus and method
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
JP3933405B2 (ja) 半導体基板、半導体装置及びそれらの製造方法
WO2006034679A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE10145699A1 (de) Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R120 Application withdrawn or ip right abandoned
R120 Application withdrawn or ip right abandoned

Effective date: 20150507