DE10313399A1 - Microvia Conductor Prepreg Layer for production of HDI multilayers and optoelectronic circuit elements, comprises copper foil laminated with non-woven glass fabric which is coated with epoxy resin dielectric - Google Patents
Microvia Conductor Prepreg Layer for production of HDI multilayers and optoelectronic circuit elements, comprises copper foil laminated with non-woven glass fabric which is coated with epoxy resin dielectricInfo
- Publication number
- DE10313399A1 DE10313399A1 DE10313399A DE10313399A DE10313399A1 DE 10313399 A1 DE10313399 A1 DE 10313399A1 DE 10313399 A DE10313399 A DE 10313399A DE 10313399 A DE10313399 A DE 10313399A DE 10313399 A1 DE10313399 A1 DE 10313399A1
- Authority
- DE
- Germany
- Prior art keywords
- microvia
- conductor
- prepreg layer
- copper foil
- roller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/14—Layered products comprising a layer of metal next to a fibrous or filamentary layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0091—Apparatus for coating printed circuits using liquid non-metallic coating compositions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B38/00—Ancillary operations in connection with laminating processes
- B32B38/16—Drying; Softening; Cleaning
- B32B38/164—Drying
- B32B2038/168—Removing solvent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2311/00—Metals, their alloys or their compounds
- B32B2311/12—Copper
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
- B32B37/08—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the cooling method
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
- B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
- B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
- B32B37/20—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of continuous webs only
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B38/00—Ancillary operations in connection with laminating processes
- B32B38/08—Impregnating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0242—Shape of an individual particle
- H05K2201/0251—Non-conductive microfibers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/0293—Non-woven fibrous reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0358—Resin coated copper [RCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1509—Horizontally held PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
Unter Multilayern versteht man Mehrlagenschaltungen, die durch Verpressen von so genannten Innenlagenschaltungen mit Prepregs in Vakuum-Hochdrucketagenpressen verpresst werden. Die Kontaktierung der einzelnen Lagen findet erst zum Schluss statt, wenn alle gemeinsam mit Bohrungen versehen und mit galvanisch abgeschiedenem Kupfer kontaktiert werden. Multilayers are multilayer circuits that are made by pressing such mentioned inner layer circuits with prepregs in vacuum high-pressure floor presses become. The individual layers are only contacted at the end, when all of them provided with holes and contacted with galvanically deposited copper become.
In den letzten Jahren kommen immer mehr HDI Multilayer oder SBU-Multilayer zum Einsatz. HDI bedeutet High Density Interconnections und SBU bedeutet Sequential Build Up Es werden also Multilayer mit hoher Schaltungsdichte benötigt, die sequentiell durch Aufbringen von jeweils zwei Außenschichten hergestellt werden. In recent years, more and more HDI multilayers or SBU multilayers have been added Commitment. HDI means High Density Interconnections and SBU means Sequential Build Up So multilayers with high circuit density are required, which are sequential Application of two outer layers can be produced.
Zur Herstellung derartiger Schichten hat sich insbesondere eine mit Dielektrikum beschichtete
Kupferfolie durchgesetzt. Für diese beschichtete Kupferfolie und entsprechende Verfahren
sind folgende Patente angemeldet bzw. erteilt worden:
MULTIPLE LAYER PRINTED CIRCUIT BOARDS AND METHOD OF
MANUFACTURE US 5,362,534 vom 08.11.1994
PROCESS FOR PRODUCING MULTILAYER PRINTED CIRCUIT BOARD US 5,806,177
vom 15.09.1998
INSULATING RESIN COMPOSITION FOR BUILD-UP BY COPPER FOIL
LAMINATION AND METHOD FOR PRODUCTION OF MULTILAYER PRINTED
CIRCUIT BOARD USING THE COMPOSITION US 5,837,155 vom 17.11.1998.
Sowie die PCT/EP 99 /01936 mit dem Titel: METHOD AND APPARATUS FOR
TWOLAYER COATING OF COPPER FOILS WITH MELTABLE COATING.
In particular, a copper foil coated with a dielectric has become established for the production of such layers. The following patents have been registered or granted for this coated copper foil and corresponding processes:
MULTIPLE LAYER PRINTED CIRCUIT BOARDS AND METHOD OF MANUFACTURE US 5,362,534 from November 8, 1994
PROCESS FOR PRODUCING MULTILAYER PRINTED CIRCUIT BOARD US 5,806,177 from 09/15/1998
INSULATING RESIN COMPOSITION FOR BUILD-UP BY COPPER FOIL LAMINATION AND METHOD FOR PRODUCTION OF MULTILAYER PRINTED CIRCUIT BOARD USING THE COMPOSITION US 5,837,155 from November 17, 1998.
As well as PCT / EP 99/01936 with the title: METHOD AND APPARATUS FOR TWOLAYER COATING OF COPPER FOILS WITH MELTABLE COATING.
Es werden also zwei Verfahren beschrieben, bei denen zuerst die Kernschaltung beschichtet und die Leiter eingeebnet werden und anschließend eine beschichtete Kupferfolie auflaminiert wird. Bei zwei weiteren Verfahren wird die Kupferfolie mit zwei Dielektrikaschichten beschichtet. Two methods are therefore described, in which the core circuit is coated first and the conductors are leveled and then a coated copper foil is laminated on becomes. In two other processes, the copper foil with two dielectric layers coated.
Während die beschichtete Kupferfolie in den Patenten US 5,806,177 und US 5,837,155 mit einem Rollenlaminator auflaminiert wird, wird die zweischichtig beschichtete Kupferfolie gemäß US 5362,534 und PCT/EP 99/01936 in Mehretagenpressen aufgepresst. Im Gegensatz zu den bisherigen Multilayern, wird beim HDI-Multilayer ein bereits gebohrtes Kernlaminat verpresst. Das heißt, es muss vor dem Verfüllen der Bohrungen mit geschmolzenem Dielektrikum die Luft entfernt werden. Dies gelingt mit der derzeitigen beschichteten Kupferfolie nur sehr unvollkommen. Die Bohrungen sind bereits verkupfert, sodass sie um ca. 20 µm über dem Laminat erhaben sind. Der Druck des Pressgeleges (Laminate und Pressbleche) führt dazu, dass die Bohrungen von dem Dielektrikum auf der Kupferfolie abgedeckt werden und dass trotz hohem Vakuum eine Luftfreiheit der Bohrungen nicht hergestellt werden kann. Lufteinschlüsse können die Funktionssicherheit des HDI-Multilayers erheblich beeinflussen. Es kann sich hier insbesondere Feuchtigkeit einlagern, die beim Lötprozess zur Delaminierung der Schaltung und zum Totalausfall führt. Dies insbesondere, wenn beim Blei freiem Löten mit höheren Temperaturen gearbeitet werden muss. Zur Zeit behilft man sich mit dem Tempern der fertigen Multilayer. Außerdem kann es beim Verfüllen der vergrabenen Bohrungen zur Reduktion der Dielektrikumschicht über den Leitern kommen. Die Bohrungen können auch Einfallstellen aufweisen. Darüber hinaus wird bei mehrschichtigem Aufbau mit Unverstärkten Dielektrikum die Dimensionsstabilität insbesondere bei Temperaturbeaufschlagung negativ beeinflusst. Um insbesondere die Dimensionsstabilität zu verbessern wurden Prepregs aus Epoxidharz beschichteten Glasgewebe eingesetzt. Diese ließen sich jedoch wesentlich schlechter mittels Laser bohren. Zur Verbessehrung der Dimensionsstabilität werden auch Vliese aus Aramidfasern eingesetzt. Diese lassen sich wie das Epoxidharzdielektrikum mittels Laser bohren. Das Problem bei Vliesen ist das Saugvermögen, welches bis zum fünf- fachen des Vliesgewichtes erreichen kann. Daher werden Vliese auch besonders in der Oberflächenveredlung eingesetzt. Bei der Verwendung als verpressfähiges Prepreg muss der zu erzielende Lackauftrag von ca. 100 Gew.-% bezogen auf das Trägermaterial durch starkt verdünnte Lacklösungen erzielt werden. Ein mechanisches Abquetschen mittels Walzen ist wegen der mangelnden Festigkeit nur sehr schwer möglich. Der Lack imprägniert die Oberfläche der Einzelfasern, was zu einem volumigen Vliesprepreg führt, welches ein hohes Luftvolumen einschließt. Dieses hochvolumige Vliesprepreg führt beim Verpressen zur Reduzierung der Kupferhaftung durch Lackmangel auf der Oberfläche. Die Feuchtigkeit und die Luft kann nur unter Vakuumanwendung wieder herausgeholt werden. Die mangelhafte Kupferhaftung und die Lufteinschlüsse könnent zum Ausfall der Schaltung führen. While the coated copper foil in the patents US 5,806,177 and US 5,837,155 is laminated on a roll laminator, the two-layer coated copper foil according to US 5362,534 and PCT / EP 99/01936 pressed in multi-daylight presses. In contrast to the previous multilayers, a core laminate that has already been drilled becomes a part of the HDI multilayer pressed. That means it must be filled with molten before filling the holes Dielectric the air can be removed. This is possible with the current coated copper foil only very imperfect. The holes are already copper-plated so that they are about 20 µm larger the laminate are raised. The pressure of the press fabric (laminates and press plates) leads to ensure that the holes are covered by the dielectric on the copper foil and that, despite the high vacuum, the holes cannot be free of air. Air pockets can significantly affect the functional safety of the HDI multilayer. Moisture can accumulate here in particular, which is used during the soldering process Delamination of the circuit and total failure. This is especially true if lead is free Soldering must be done at higher temperatures. At the moment you are using the Annealing the finished multilayer. It can also be buried when backfilling the Drill holes to reduce the dielectric layer over the conductors. The holes can also have sink marks. In addition, with a multi-layer structure Unreinforced dielectric especially in the dimensional stability Temperature exposure negatively affected. In order to improve the dimensional stability in particular Prepregs made of epoxy resin coated glass fabric are used. However, these could be much worse drilling with laser. To improve the dimensional stability nonwovens made from aramid fibers are also used. These can be like the epoxy resin dielectric drill with a laser. The problem with nonwovens is the pumping speed, which is up to five times the fleece weight. This is why fleeces are particularly popular in the Surface finishing used. When used as a compressible prepreg, the paint application to be achieved of approx. 100% by weight based on the carrier material by starches diluted paint solutions can be achieved. Mechanical squeezing by means of rollers is because of the lack of firmness very difficult. The paint impregnates the Surface of the individual fibers, which leads to a voluminous fleece prepreg, which has a high Includes air volume. This high-volume fleece prepreg leads to the pressing Reduction of copper adhesion due to lack of paint on the surface. The humidity and the air can only be removed using a vacuum. The poor Copper adhesion and air pockets can lead to circuit failure.
Die Probleme der sequentiellen Herstellung sind darüber hinaus in der Mehrfachverpressung und in der Mehrfachgalvanisierung sowie in der Lasergeschwindigkeit und in der Ausbeute zu suchen. Ist die letzte Microvia Bohrlage fehlerhaft, so muss der ganze HDI-Multilayer verworfen werden. Dies veranlasst die Leiterplattenhersteller nach Möglichkeiten der Einzelherstellung der Microvia Bohrlagen zu suchen. The problems of sequential manufacturing are also in multiple pressing and in multiple plating as well as in laser speed and yield search. If the last Microvia drilling position is faulty, the entire HDI multilayer must be discarded. This prompts the printed circuit board manufacturers to use the Find individual production of the Microvia drilling positions.
In der Fachzeitschrift Produktion von Leiterplatten und Systemen Nr. 8/02 des Eugen G. Leuze Verlags werden auf den Seiten 1316 und 1317 Verfahren zur Einzellagenverpressung beschrieben. Das Verfahren mit der Bezeichnung "SSP Single Step Process" von der Fa. Ibeden beschreibt ein Verfahren, welches von einem dünnen einseitig mit Kupferfolie kaschiertem Epoxidglaslaminat ausgeht. Es werden nach der Lamination mit dem Dryflim zunächst von der Epoxidglaslaminatseite die Vias mittels Laser gebohrt und anschließen galvanisch mit Kupfer vollständig gefüllt und mit Nickel abgedeckt. Anschließend wird das Leiterbild belichtet und geätzt. Die Laminatseite muss nunmehr mit einem Kleber versehen werden und kann dann mit den anderen in gleicher Weise hergestellten Microvia Bohrlagen in einer Vakuumpresse zu einem HDI-Multilayer verpresst werden. Die Nachteile dieses Herstellungsverfahrens liegen in der aufwendigeren Bohrbarkehit des Laminates mittels Laser, hervorgerufen durch die Verwendung von Glasgewebe, in der Einbettung der Leiter in eine Klebschicht, die auch die Kupferkontakte der Vias überdeckt, sowie in der unverstärkten Klebschicht, welche die Dimensionsstabilität in x, y, z Richtung negativ beeinflusst. Das Verfüllen von vergrabenen Bohrungen einer Multilayer-Kernleiterplatte ist nicht möglich. In the trade journal Production of Printed Circuit Boards and Systems No. 8/02 by Eugen G. Leuze Verlag are on pages 1316 and 1317 procedures for Single layer pressing described. The process called "SSP Single Step Process" by the Ibeden describes a process which consists of a thin copper foil on one side laminated epoxy glass laminate. After the lamination with the Dryflim First, the vias are drilled from the epoxy glass laminate side using a laser and then connected galvanically completely filled with copper and covered with nickel. Then that will Conductor pattern exposed and etched. The laminate side must now be provided with an adhesive and can then be used with the other Microvia drilling layers produced in the same way can be pressed into a HDI multilayer using a vacuum press. The cons of this The manufacturing process lies in the more complex drilling ability of the laminate Laser, caused by the use of glass fabric, in the embedding of the conductor an adhesive layer that also covers the copper contacts of the vias, as well as in the unreinforced Adhesive layer that negatively affects the dimensional stability in the x, y, z direction. The It is not possible to fill buried holes in a multilayer core circuit board.
Das zweite Verfahren mit der Bezeichnung "PALAP Patterned Prepreg Lay Up Process" der Firma Denso beschreibt ein Verfahren zur Einzellagenverpressung, welches von einer mit einem Thermoplast beschichteten Kupferfolie ausgeht Auf dieser beschichteten Kupferfolie wird nach dem Laminieren mit Photo-Dryfilm ein Leiterbild erzeugt und geätzt. The second method called "PALAP Patterned Prepreg Lay Up Process" the company Denso describes a method for single-layer pressing, which is carried out by a a thermoplastic-coated copper foil starts on this coated copper foil a conductor pattern is created and etched after lamination with Photo-Dryfilm.
Anschließend werden in den Thermoplast die Vias mittels Laser erzeugt. Diese Vias werden nun mit einer Kupferleitpaste gefüllt. Anschließend wird der Photo Dryfilm gestrippt und die Microvia Bohrlagen können in einem Pressvorgang mit einer Vakuum Multilayerpresse zu einem HDI-Multilayer verpresst werden. Dieses Herstellungsverfahren hat insbesondere die Problematik, dass die HDI-Multilayer über keinerlei Verstärkung verfügen und somit in hohem Maße insbesondere bei vielen Schichten hohe Dimensionsveränderungen in y, y, z Richtung aufweisen. Außerdem ist eine gleichmäßige Dielektrikumdicke über den Leitern nicht gewährleistet. Ein Verfüllen von vergrabenen Bohrungen in Multilayer-Kernschaltungen ist ebenfalls nicht möglich. The vias are then generated in the thermoplastic using a laser. These vias will be now filled with a copper conductive paste. Then the photo dry film is stripped and the Microvia drilling positions can be done in one press using a vacuum multilayer press an HDI multilayer. This manufacturing process has in particular Problem that the HDI multilayers have no reinforcement and thus in high degree, especially with many layers, high dimensional changes in y, y, z Have direction. In addition, there is no uniform dielectric thickness over the conductors guaranteed. Filling of buried holes in multilayer core circuits is also not possible.
Eine weitere Problematik besteht darin, dass in Zukunft optische Leiter verfügbar gemacht werden müssen, was zu Electrical/Optical Hybridschaltungen führt. Hier ist insbesondere eine enge Verbindung mit den elektrischen und den optischen Leitern erforderlich. Ein weiteres Problem stellt die Forderung "Chip in Polymer" dar. Nachdem es mit dem Multilayer gelungen ist, die Leiter auf mehrere Ebenen zu verteilen, ist es nunmehr das Ziel, auch Intergrierte Schaltungen (Chips) in das Innere einer Multilayerschaltung zu verlegen. Dies lässt sich nicht durch Lackbeschichtung oder durch Verpressung mit Glasgewebeprepregs lösen. Daher wurde hierfür auch ein Forschungsprogramm aufgelegt. Another problem is that optical conductors will be made available in the future must be, which leads to electrical / optical hybrid circuits. Here is particular a close connection with the electrical and optical conductors is required. Another problem is the "chip in polymer" requirement Multilayer has managed to distribute the ladder over several levels, it is now the goal, too Lay integrated circuits (chips) inside a multilayer circuit. This cannot be done by varnish coating or by pressing Loosen glass fabric prepregs. A research program was therefore also launched for this.
Die Lösung all dieser Probleme erfolgt durch den erfindungsgemäßen Microvia Conductor Prepreg Layer gemäß dem Patentanspruch 1), ein Verfahren zur Herstellung von HDI- Multilayern durch gemeinsame Verpressung von Einzellagen 6), ein Verfahren zur Herstellung von Optoelectronischen Schaltungselementen 11), ein Verfahren zur Herstellung von in Polymer eingebetteten Chips 12) sowie durch ein Verfahren zur Herstellung der Microvia Conductor Prepreg-Layer gemäß Patentanspruch 13) und eine Vorrichtung gemäß Patentanspruch 17) Besonders bevorzugte Varianten des Microvia Conductor Prepreg Layers, der Verfahren und der Vorrichtung sind jeweils Gegenstand der entsprechenden abhängigen Patentansprüche. All of these problems are solved by the Microvia Conductor Prepreg Layer according to the invention according to claim 1), a method for producing HDI multilayers by jointly pressing individual layers 6 ), a method for producing optoelectronic circuit elements 11 ), and a method for producing chips 12 ) embedded in polymer and by a method for producing the Microvia Conductor prepreg layer according to claim 13) and a device according to claim 17) Particularly preferred variants of the Microvia Conductor prepreg layer, the method and the device are each the subject of the corresponding dependent claims ,
Es wird ein Microvia Conductor Prepreg Layer zur Herstellung von HDI-Multilayern und optoelektronischen Verbindungen durch bevorzugte Verpressung von Einzellagen sowie ein Verfahren und eine Vorrichtung zu deren Herstellung beschrieben. It becomes a Microvia Conductor Prepreg Layer for the production of HDI multilayers and optoelectronic connections by preferred pressing of individual layers as well as a Process and an apparatus for the production thereof are described.
Der Microvia Conductor Prepreg Layer besteht aus einer Kupferfolie, auf deren getreateter Seite ein mit Epoxidharz beschichtetes Glasvlies und auf der glatten Seite zur Erzielung einer optolektronischen Verbindung ein thermisch härtbarter mittels Laser- oder UV-Strahlung strukturierbarer Trockenfim auflaminiert ist. The Microvia Conductor Prepreg Layer consists of a copper foil, on the coated one One side of a glass fleece coated with epoxy resin and on the smooth side to achieve one optolectronic compound a thermally curable by means of laser or UV radiation structurable dry film is laminated.
Die elektrolytisch abgeschiedene Kupferfolie (1) wird einer Beschichtungseinheit (2) zugeführt, die aus einer Walzenbeschichtungsanlage (3) und einer Laminieranlage (4) besteht. Die Walzenbeschichtungsanlage (3) verfügt über eine verchromten Dosierwalze (5) und eine gummierten Auftragswalze (6) sowie über eine verchromte Führungswalze (7). Die Laminieranlage verfügt über eine gummierte Andruckwalze (8) und eine verchromte Laminierwalze (9). Zwischen diesen beiden Anlagen ist ein Trockner (10) angeordnet. Die Kupferfolie (1) wird über eine Transportband (11) durch den Trockner (10) geführt. Auf diese Kupferfolie (1) wird vor der Beschichtung Glasvlies (12) mit einer Andruckwalze (8) auf die mit einem Transportband (11) umfasste verchromten Führungswalze (7) aufgelegt und dann gemeinsam mit lösungsmittelhaltigem Dielektrikum (13) mittels einer Walzenbeschichtungsanlage (3) beschichtet, die über eine mit einer glatten Gummierung ausgestatteten Auftragswalze (6) verfügt, die eine Härte von 50 bis 70 shore A aufweist. Das Dielektrikum weist hierbei eine bevorzugte Viskosität von 200 bis 2000 m Pa.s auf und wird im Walzenspalt ohne Andruck aufgetragen. Die beschichtete Kupferfolie wird mit dem Transportband (11) in einem Trockner (10) geführt, der mit Infrarotstrahlern und Umluft betrieben wird. Hierbei wird die Viskosität des Dielektrikums stark herabgesetzt, sodass es zu einer optimalen Beschichtung der Kupferfolienoberfläche und des Vlieses kommt. Die eigentliche Laminierung des Dielektrikums (13) in das Vlies (12)erfolgt im geschmolzenen Zustand. Diese Laminierstation (4) verfügt über eine gummierte Andruckwalze (8) mit einer Härte von 20 bis 40 Shore A. Die Laminierung erfolgt nach dem Trockner bei Temperaturen von 100 bis 170°C und einer Schmelzviskosität von 5 bis 30 Pa.s mittels einer Trennfolie (14), die von oberhalb der Laminieranlage (4) zugeführt wird. Von der Unterseite kann über eine verchromte Laminierwalze (9) eine Folie (14)oder ein mittels Laser oder Strahlung strukturierbarer Trockenfilm (15) zur Erzeugung von optoelektronischen Schaltungselementen auflaminiert werden. Anschließen wird in einem Kühler (16) auf Raumtemperatur abgekühlt und mit einer Schneideinheit (17) der Microvia Conductor Prepreg Layer (18) auf Format geschnitten. The electrolytically deposited copper foil ( 1 ) is fed to a coating unit ( 2 ), which consists of a roller coating system ( 3 ) and a laminating system ( 4 ). The roller coating system ( 3 ) has a chrome-plated metering roller ( 5 ) and a rubberized application roller ( 6 ) as well as a chrome-plated guide roller ( 7 ). The laminating system has a rubberized pressure roller ( 8 ) and a chrome-plated laminating roller ( 9 ). A dryer ( 10 ) is arranged between these two systems. The copper foil ( 1 ) is guided through the dryer ( 10 ) via a conveyor belt ( 11 ). Before coating, glass fleece ( 12 ) with a pressure roller ( 8 ) is placed on this copper foil ( 1 ) on the chrome-plated guide roller ( 7 ), which is covered with a conveyor belt ( 11 ), and then together with solvent-containing dielectric ( 13 ) by means of a roller coating system ( 3 ). coated, which has an application roller ( 6 ) equipped with a smooth rubber coating, which has a hardness of 50 to 70 shore A. The dielectric has a preferred viscosity of 200 to 2000 m Pa.s and is applied in the nip without pressure. The coated copper foil is guided with the conveyor belt ( 11 ) in a dryer ( 10 ) which is operated with infrared radiators and circulating air. The viscosity of the dielectric is greatly reduced, so that the copper foil surface and the fleece are optimally coated. The actual lamination of the dielectric ( 13 ) into the fleece ( 12 ) takes place in the molten state. This laminating station ( 4 ) has a rubberized pressure roller ( 8 ) with a hardness of 20 to 40 Shore A. The lamination is carried out after the dryer at temperatures of 100 to 170 ° C and a melt viscosity of 5 to 30 Pa.s using a release film ( 14 ), which is fed from above the laminating system ( 4 ). A film ( 14 ) or a dry film ( 15 ) that can be structured by means of laser or radiation can be laminated from the underside via a chromium-plated laminating roller ( 9 ) to produce optoelectronic circuit elements. It is then cooled to room temperature in a cooler ( 16 ) and the Microvia Conductor Prepreg Layer ( 18 ) is cut to size using a cutting unit ( 17 ).
Kupferfolie: 18 µm Fa. Gould
Gummierung: Rauhigkeit 10 µm Härte 50 Shore A
Dosierwalze (5): verchromt mit Unterwanne,
Dosierspalt: 140 µm
Epoxidharzlack: Fa. Duroplast-Chemie
Rezeptur: A
143 Gew. Tl. EPOSID VP (868) 70 Gew.-%
37 Gew. Tl. EPODUR DICY 10 Gew.-%. in Methylglykol
0,7 Gew. Tl. EPODUR EMI 50 PM
Gelierzeit 170°C: 200 sec. Viskosität: 300 m Pa.s
Lackauftrag Trockengewicht: 60 g pro qm
Lackschichtdicke: 50 µm
Copper foil: 18 µm from Gould
Rubber coating: roughness 10 µm hardness 50 Shore A
Dosing roller ( 5 ): chrome-plated with bottom pan,
Dosing gap: 140 µm
Epoxy resin varnish : Duroplast-Chemie Recipe : A 143 parts by weight EPOSID VP (868) 70% by weight
37 parts by weight of EPODUR DICY 10% by weight. in methyl glycol
0.7 parts by weight of EPODUR EMI 50 PM
Gel time 170 ° C: 200 sec. Viscosity: 300 m Pa.s
Paint application dry weight: 60 g per sqm
Lacquer layer thickness: 50 µm
Vlies (12) 20 g/qm Glasvlies Typ FF Sheet Fa. Nitto Boseki Co. Ltd. Japan
Laminieranlage (4) Fig. 2
Trennfolie (14): TEDLAR 30 µm Dupont
Andruckwalze (8): Gummierung 30 Shore A glatte Oberfläche Rauhigkeit 10 µm
Umlufttrockner (10): 130°C Länge 10 m
Geschwindigkeit: 10 m pro min
Microvia Conductor Prepreg-Layer
Prepregdicke: 60 µm
Harzgehalt: 75%, Restgelierzeit bei 170°C: 200 sec TG. 40°C
Fleece ( 12 ) 20 g / sqm glass fleece type FF Sheet from Nitto Boseki Co. Ltd. Japan laminating line (4) Fig. 2 release film ( 14 ): TEDLAR 30 µm Dupont
Pressure roller ( 8 ): rubber coating 30 Shore A smooth surface roughness 10 µm
Circulating air dryer ( 10 ): 130 ° C length 10 m
Speed: 10 m per min Microvia Conductor Prepreg-Layer Prepreg thickness: 60 µm
Resin content: 75%, residual gel time at 170 ° C: 200 sec TG. 40 ° C
Fig. 3
Microvia Conductor Prepreg Layer (18)
18 µm Kupferkaschierung, 60 µm Prepregdicke, Gesamtdicke 80 µm.
Fig. 3
Microvia Conductor Prepreg Layer ( 18 )
18 µm copper cladding, 60 µm prepreg thickness, total thickness 80 µm.
Fig. 4
Der Microvia Conductor Prepreg Layer (18) wird mit Folien (14) kaschiert.
Fig. 4
The Microvia Conductor Prepreg Layer ( 18 ) is laminated with foils ( 14 ).
Fig. 5
In den einseitig mit 18 µm Cu kaschierten MICOP-Layer (18)werden von der Laminatseite
mittels Kohlendioxidlaser Bohrungen (19) eingebracht, die die Kupferfolie (1) nicht
durchbrechen.
Fig. 5
In the MICOP-Layer ( 18 ) laminated on one side with 18 µm Cu, holes ( 19 ) are made from the laminate side by means of carbon dioxide lasers which do not break through the copper foil ( 1 ).
Fig. 6
Die beidseitig aufliegenden Folien (14) werden an den Rändern miteinander verschweißt.
Die Microvia Bohrungen (19) werden dann mit mittels des Novigant Prozesses von
Atotech galvanisch verkupfert oder mittels Siebdruck mit Kupfer- oder Silberleitpaste gefüllt
(20), wobei die durch die Laserbohrung gehärteten Bohrlochwandungen das Eindringen von
Galvanoflüssigkeit verhindern Nach dem Abziehen der Folie werden die Leiter (21) mittels
UV Laser strukturiert., und das verbliebene Restkupfer sowie die überstehende Leitpaste
bzw. galvanisch Kupfer an der Laminatseite weggeätzt. Die Einzellagen werden nun gespült
und getrocknet.
Fig. 6
The films ( 14 ) lying on both sides are welded together at the edges. The microvia holes ( 19 ) are then galvanically copper-plated using the Novigant process from Atotech or filled with copper or silver conductive paste ( 20 ) using screen printing, whereby the borehole walls hardened by the laser hole prevent the penetration of galvanic liquid. After removing the foil, the conductors become ( 21 ) structured by means of a UV laser, and the remaining copper as well as the protruding conductive paste or galvanic copper are etched away on the laminate side. The individual layers are now rinsed and dried.
Die Microvia Conductor Prpreg Layer (18) werden dann beidseitigt auf eine Kernschaltung (22) aufgelegt und in einer Vakuum Multilayerpresse in einem Pressgang verpresst, wobei die vergrabenen Bohrungen (23) vollständig mit Dielektrikum gefüllt werden. The Microvia Conductor Prpreg Layers ( 18 ) are then placed on both sides on a core circuit ( 22 ) and pressed in a vacuum in a multilayer press, the buried bores ( 23 ) being completely filled with dielectric.
Der aus den erfindungsgemäßen Microvia Conductor Prepreg Layern hergestellte HDI-Multilayer verfügt über gefüllte vergrabene Bohrungen, eine hohe Dimensionsstabilität in x, y und z Richtung und hat aufgrund der Kontrolle der Einzellagen vor dem Verpressen eine hohe Ausbeute. The one produced from the Microvia Conductor prepreg layers according to the invention HDI-Multilayer has filled buried holes, a high dimensional stability in x, y and z direction and, due to the control of the individual layers in front of the Compress a high yield.
Fig. 7
Nach dem Verpressen der Microvia Conductor Prepreg Layer (18) auf eine Kernschaltung
(22) wird auf der Kupfefolienseiterseite ein thermisch härtbarer Trockenfilm (15)
auflaminiert.
Fig. 7
After pressing the Microvia Conductor Prepreg Layer ( 18 ) onto a core circuit ( 22 ), a thermally curable dry film ( 15 ) is laminated on the copper foil side.
Fig. 8
Der Trockenfilm (15) wird mittels Kohlendioxidlaser strukturiert und mit einer 0,5 µm
dicken chemischen abgeschiedenen Kupferschicht (24) verkupfert.
Fig. 8
The dry film ( 15 ) is structured using a carbon dioxide laser and copper-plated with a 0.5 μm thick chemical deposited copper layer ( 24 ).
Fig. 9
Anschließend werden die freien Kupferstege (25) mittels UV Laser entfernt.
Fig. 9
The free copper webs ( 25 ) are then removed using a UV laser.
Fig. 10
Die durch die Laserstrukturierung entstandenen Lichtwellenleiter (26) werden nun
galvanisch verkupfert. Sie sind somit von allen Seiten umschlossen und können als
optoelektronisches Schaltungselement zusammen mit kupferkaschierten Microvia Conductor Prepreg
Layer verpresst werden.
Fig. 10
The optical fibers ( 26 ) created by the laser structuring are now copper-plated. They are therefore enclosed on all sides and can be pressed together as an optoelectronic circuit element together with copper-clad Microvia Conductor Prepreg Layer.
Beschichtung eines Microvia Conductor Prepreglayers gemäß Beispiel 1.
Rezeptur A
Walzenspalt: 280 µm
Lackauftrag trocken: 120 g pro qm
Lackschichtdicke: 100 µm
Glasvlies: FF sheet 40 g pro qm. Fa. NITTO BOSEKI Japan
Prepregdicke: 120 µm
Beschichtungsgeschewindigkeit: 5 m pro min.
Trockentemperatur: 120°C
Harzgehalt: 75%, Restgelierzeit bei 170°C: 200 sec TG. 40°C
Coating of a Microvia Conductor prepreg layer according to Example 1. Recipe A roll gap: 280 µm
Dry paint application: 120 g per sqm
Lacquer layer thickness: 100 µm
Glass fleece: FF sheet 40 g per sqm. NITTO BOSEKI Japan
Prepreg thickness: 120 µm
Coating speed: 5 m per min.
Drying temperature: 120 ° C
Resin content: 75%, residual gel time at 170 ° C: 200 sec TG. 40 ° C
Fig. 11
Auflegen eines Microvia Conductor Prepreg-Layers (18) auf eine mit ungehausten
integrierten Silizium Schaltungen (Chips) (27) belegten Kernschaltung (22).
Fig. 11
Placing a Microvia Conductor prepreg layer ( 18 ) on a core circuit ( 22 ) occupied with unhoused integrated silicon circuits (chips) ( 27 ).
Fig. 12
Verlegen des Microvia Conductor Prepreg-Layers und die bestückte Kernschaltung zwischen
zwei Edelstahlpressbleche (28) in einer Vakuum Multilayerpresse (29), evakuieren und
auf Kontaktdruck zusammenfahren.
Fig. 12
Lay the Microvia Conductor prepreg layer and the assembled core circuit between two stainless steel press plates ( 28 ) in a vacuum multilayer press ( 29 ), evacuate and move together under contact pressure.
Verpressen und Einkapseln der ungehausten integrierten Siliziumschaltungen (Chips) bei 100°C und bei 2 bar Druck. Endaushärtung bei 20 bar Druck und 160°C 60 min. Pressing and encapsulating the unhoused integrated silicon circuits (chips) 100 ° C and at 2 bar pressure. Final curing at 20 bar pressure and 160 ° C for 60 min.
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10313399A DE10313399A1 (en) | 2002-05-27 | 2003-03-25 | Microvia Conductor Prepreg Layer for production of HDI multilayers and optoelectronic circuit elements, comprises copper foil laminated with non-woven glass fabric which is coated with epoxy resin dielectric |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10223575 | 2002-05-27 | ||
DE10232456 | 2002-07-17 | ||
DE10239653 | 2002-08-26 | ||
DE10304214 | 2003-02-03 | ||
DE10313399A DE10313399A1 (en) | 2002-05-27 | 2003-03-25 | Microvia Conductor Prepreg Layer for production of HDI multilayers and optoelectronic circuit elements, comprises copper foil laminated with non-woven glass fabric which is coated with epoxy resin dielectric |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10313399A1 true DE10313399A1 (en) | 2003-12-11 |
Family
ID=29554293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10313399A Withdrawn DE10313399A1 (en) | 2002-05-27 | 2003-03-25 | Microvia Conductor Prepreg Layer for production of HDI multilayers and optoelectronic circuit elements, comprises copper foil laminated with non-woven glass fabric which is coated with epoxy resin dielectric |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10313399A1 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103398553A (en) * | 2013-07-23 | 2013-11-20 | 西安大天新材料有限公司 | Drying method in resin production process |
CN105128058A (en) * | 2015-09-30 | 2015-12-09 | 杭州育福龙医疗器械有限公司 | Full-automatic hobbing cutter type coating slicing machine |
WO2017142765A1 (en) * | 2016-02-16 | 2017-08-24 | Microsoft Technology Licensing, Llc | Laser diode chip on printed circuit board |
CN108672949A (en) * | 2018-05-31 | 2018-10-19 | 安徽扬子职业技术学院 | A kind of calendering and orientation for automobile board cuts integrated equipment |
CN108724689A (en) * | 2018-05-10 | 2018-11-02 | 深圳市志凌伟业技术股份有限公司 | A kind of large scale make-up machine |
US10234545B2 (en) | 2010-12-01 | 2019-03-19 | Microsoft Technology Licensing, Llc | Light source module |
US10399295B2 (en) | 2009-05-01 | 2019-09-03 | 3M Innovative Properties Company | Passive electrical article |
CN112638055A (en) * | 2020-12-19 | 2021-04-09 | 合肥高地创意科技有限公司 | Laminating device for processing parts of flexible circuit board |
-
2003
- 2003-03-25 DE DE10313399A patent/DE10313399A1/en not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10399295B2 (en) | 2009-05-01 | 2019-09-03 | 3M Innovative Properties Company | Passive electrical article |
US10234545B2 (en) | 2010-12-01 | 2019-03-19 | Microsoft Technology Licensing, Llc | Light source module |
CN103398553A (en) * | 2013-07-23 | 2013-11-20 | 西安大天新材料有限公司 | Drying method in resin production process |
CN103398553B (en) * | 2013-07-23 | 2015-05-13 | 西安大天新材料有限公司 | Drying method in resin production process |
CN105128058A (en) * | 2015-09-30 | 2015-12-09 | 杭州育福龙医疗器械有限公司 | Full-automatic hobbing cutter type coating slicing machine |
WO2017142765A1 (en) * | 2016-02-16 | 2017-08-24 | Microsoft Technology Licensing, Llc | Laser diode chip on printed circuit board |
CN108432354A (en) * | 2016-02-16 | 2018-08-21 | 微软技术许可有限责任公司 | Laser diode chip on printed circuit board |
US10257932B2 (en) | 2016-02-16 | 2019-04-09 | Microsoft Technology Licensing, Llc. | Laser diode chip on printed circuit board |
CN108724689A (en) * | 2018-05-10 | 2018-11-02 | 深圳市志凌伟业技术股份有限公司 | A kind of large scale make-up machine |
CN108724689B (en) * | 2018-05-10 | 2020-01-17 | 深圳市志凌伟业技术股份有限公司 | Large-size laminating machine |
CN108672949A (en) * | 2018-05-31 | 2018-10-19 | 安徽扬子职业技术学院 | A kind of calendering and orientation for automobile board cuts integrated equipment |
CN112638055A (en) * | 2020-12-19 | 2021-04-09 | 合肥高地创意科技有限公司 | Laminating device for processing parts of flexible circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69931212T2 (en) | Printed circuit board and method for its production | |
DE4003344C1 (en) | ||
US6459046B1 (en) | Printed circuit board and method for producing the same | |
US7955454B2 (en) | Method for forming wiring on insulating resin layer | |
DE4006063C2 (en) | Process for the production of a printed circuit board | |
DE69938322T2 (en) | Resin coated composite film, its manufacture and use | |
DE69933225T2 (en) | HIGH DENSITY PCB SUBSTRATE AND MANUFACTURING METHOD | |
DE19681758B4 (en) | Single-sided circuit substrate for multi-layer circuit board, multi-layer circuit board and method of making the same | |
DE60307360T2 (en) | Use of a release film | |
AT513047B1 (en) | Method for embedding at least one component in a printed circuit board | |
JP2006303489A (en) | Method and apparatus for fabricating circuit board by continuous method | |
EP0440929A2 (en) | Process for manufacturing a printed circuit board comprising rigid and flexible parts | |
JP5333623B2 (en) | Recognition mark | |
DE60110200T2 (en) | Process for the preparation of prepregs | |
DE10313399A1 (en) | Microvia Conductor Prepreg Layer for production of HDI multilayers and optoelectronic circuit elements, comprises copper foil laminated with non-woven glass fabric which is coated with epoxy resin dielectric | |
DE4012100A1 (en) | Circuit board with cooling unit - has board mounted on plate, with cooler channels coated with metal layer | |
TWI292290B (en) | ||
KR100737057B1 (en) | Method of manufacturing circuit board | |
CN111800943A (en) | Circuit board and manufacturing method thereof | |
JPH06342977A (en) | Manufacture of printed circuit board | |
EP2982226B1 (en) | Method for producing a circuit board element | |
DD296510A5 (en) | SOURCE TREATMENT FOR PREPARING ARTIFICIAL RESINS BEFORE CURRENT METALLIZATION | |
TWI303959B (en) | Manufacturing method of substrate, release sheet, manufacturing method of substrate, and manufacturing method using the same | |
JP2009239141A (en) | Method of boring insulation sheet and method of manufacturing wiring board | |
JPS63285997A (en) | Method and device for manufacturing multi-layer substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: SCHAEFER, HANS-JUERGEN, DIPL.-ING., 47057 DUISBURG, |
|
8139 | Disposal/non-payment of the annual fee |